JPS5897836A - 半導体基板のゲツタリング方法 - Google Patents
半導体基板のゲツタリング方法Info
- Publication number
- JPS5897836A JPS5897836A JP19648381A JP19648381A JPS5897836A JP S5897836 A JPS5897836 A JP S5897836A JP 19648381 A JP19648381 A JP 19648381A JP 19648381 A JP19648381 A JP 19648381A JP S5897836 A JPS5897836 A JP S5897836A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal substrate
- layer
- high density
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000005247 gettering Methods 0.000 title claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 229910001385 heavy metal Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 17
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- -1 Oxygen ions Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はシリコン単結晶基板内に存在する重金ｍ等の元
素を除去するためのゲッタリング方法に関するものであ
る。
素を除去するためのゲッタリング方法に関するものであ
る。
従来、１金楓等のゲッタリングに関して種々の方法が知
られている。例えば、４！Ｉ械的損傷をシリコン単結１
基板へ設ける方法がある。この方法による歪層形成で社
、ウェハー処塩時（素子製造時）の高温熱処理によって
予め設けていた歪層がなくなりてし貰うので、十分なゲ
ッタリング効果が得られなかった。
られている。例えば、４！Ｉ械的損傷をシリコン単結１
基板へ設ける方法がある。この方法による歪層形成で社
、ウェハー処塩時（素子製造時）の高温熱処理によって
予め設けていた歪層がなくなりてし貰うので、十分なゲ
ッタリング効果が得られなかった。
本発明は上記方法の欠点を除去し、高いゲッタリング能
力を持つ方法を提供するものである。
力を持つ方法を提供するものである。
本発明はシリコン単結晶基板の一生面側に１．５×１０
” ａ ｔ ｏｗｅ／ｃｍ”以上（７）１１Ｘ高密度
層を形［Ｌ、この主面側に素子製造時の熱処理によって
歪場を形成して、シリコン単結晶中の１金輌勢をゲッタ
リングすることを特徴とする。
” ａ ｔ ｏｗｅ／ｃｍ”以上（７）１１Ｘ高密度
層を形［Ｌ、この主面側に素子製造時の熱処理によって
歪場を形成して、シリコン単結晶中の１金輌勢をゲッタ
リングすることを特徴とする。
本発明による歪層は素子製造時の高温熱処理によっても
消滅することなく烏いゲッタリング効果が得られた。
消滅することなく烏いゲッタリング効果が得られた。
以下に本発明の一実施例を図面を用いてよシ評細に説明
する。
する。
亀１図、絽２図は本発明の一実施例のゲッタリング方法
を説明するだめの工程断′ｔｈ１図である。
を説明するだめの工程断′ｔｈ１図である。
シリコン単結晶基板１に半導体素子領域を形成する主面
以外の面（側面を含めてもよい）に酸素をイオン注入し
て、酸素高＃に度層２を設ける（第１図）。その時のイ
オ７Ｉ！）：入条件は１００ＫＶ ドーズ量３ ｘ １
０１６ ｃｍ ４でめった。次にシリコン単結晶基板１
を１１００°Ｃ１ウェット０．で３θ分間酸化して、４
０００Åのシリコン酸化膜３を形成する（罷２図）。
以外の面（側面を含めてもよい）に酸素をイオン注入し
て、酸素高＃に度層２を設ける（第１図）。その時のイ
オ７Ｉ！）：入条件は１００ＫＶ ドーズ量３ ｘ １
０１６ ｃｍ ４でめった。次にシリコン単結晶基板１
を１１００°Ｃ１ウェット０．で３θ分間酸化して、４
０００Åのシリコン酸化膜３を形成する（罷２図）。
上記方法によって形成されたシリコン単結晶基板に対し
１、シリコン線化Ｍ除去彼達択エツチングし、素子形成
向の結晶欠陥密度を＃Ｊ足した。本実施例の酸素高徴駄
層をもつシリコン単結晶基板は微少欠陥密度がｌ Ｑ”
７ｃｍ”以下であったのに対して、敵巣高１１１１１
ｊＬ〜を持たない従来のシリコン単結晶基板のそれは１
０＠〜Ｉ Ｑ？／ｃｍ’であった。即ち、本実施例では
凰金楓等の微少欠陥ゲッタリング効果が極めて＾く良好
な素子形成面が得られた。
１、シリコン線化Ｍ除去彼達択エツチングし、素子形成
向の結晶欠陥密度を＃Ｊ足した。本実施例の酸素高徴駄
層をもつシリコン単結晶基板は微少欠陥密度がｌ Ｑ”
７ｃｍ”以下であったのに対して、敵巣高１１１１１
ｊＬ〜を持たない従来のシリコン単結晶基板のそれは１
０＠〜Ｉ Ｑ？／ｃｍ’であった。即ち、本実施例では
凰金楓等の微少欠陥ゲッタリング効果が極めて＾く良好
な素子形成面が得られた。
本発明の歪１は酸素為線度層を為温熱処理することによ
って積層欠陥等の結晶欠陥に変換して得られるために、
素子製造途中の為温熱処理によって消滅するよりもむし
ろ増殖するために、そのケッタリング効釆が持続される
。しかし、この持続効果を得るためには緻木為撫嵐層の
績良は１．５ｘ１０１１鳳子／ ｃｍ”以上である方が
よい。
って積層欠陥等の結晶欠陥に変換して得られるために、
素子製造途中の為温熱処理によって消滅するよりもむし
ろ増殖するために、そのケッタリング効釆が持続される
。しかし、この持続効果を得るためには緻木為撫嵐層の
績良は１．５ｘ１０１１鳳子／ ｃｍ”以上である方が
よい。
上記実施例において識素高ｍ良層をイオン注入法で作製
し友が、これは酸素の熱拡散法等他の機々の方法でもよ
い。
し友が、これは酸素の熱拡散法等他の機々の方法でもよ
い。
銀１図及び第２＠は本発明の一実施例のケツタリング方
法を説明するための各工程でのｈ向図である。 １・・・・・・シリコン単結晶基板、２・・・・・・ｌ
１２５に？＃Ｊ３１１１１度層、３・・・・・・シリコ
ン酸化層。
法を説明するための各工程でのｈ向図である。 １・・・・・・シリコン単結晶基板、２・・・・・・ｌ
１２５に？＃Ｊ３１１１１度層、３・・・・・・シリコ
ン酸化層。
Claims (1)
- 半導体基板の素子製造主面とは反対面に酸素為＊直層を
設け、これを熱処理することによって歪場を形成し、こ
の歪層によって前記半導体基板内の重金属を鵜かくする
ようにしたことを％黴とする半導体基板のゲッタリング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19648381A JPS5897836A (ja) | 1981-12-07 | 1981-12-07 | 半導体基板のゲツタリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19648381A JPS5897836A (ja) | 1981-12-07 | 1981-12-07 | 半導体基板のゲツタリング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897836A true JPS5897836A (ja) | 1983-06-10 |
Family
ID=16358531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19648381A Pending JPS5897836A (ja) | 1981-12-07 | 1981-12-07 | 半導体基板のゲツタリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897836A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7666761B2 (en) | 2004-03-25 | 2010-02-23 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
-
1981
- 1981-12-07 JP JP19648381A patent/JPS5897836A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7666761B2 (en) | 2004-03-25 | 2010-02-23 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4830290B2 (ja) | 直接接合ウェーハの製造方法 | |
| JP2000036445A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| TW478067B (en) | Semiconductor device and its manufacture method | |
| JPS5897836A (ja) | 半導体基板のゲツタリング方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07193072A (ja) | 半導体基板の製造方法 | |
| JPH04115511A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2662453B2 (ja) | ＧａＡｓウェハおよびその製造方法ならびにＧａＡｓウェハへのイオン注入方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPH05175190A (ja) | 半導体装置の製造方法 | |
| JPS58103122A (ja) | 化合物半導体装置の製造方法 | |
| JP4075602B2 (ja) | Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ | |
| JPS58210639A (ja) | 半導体装置 | |
| JPS62293637A (ja) | 半導体装置の製造方法 | |
| JPH03217019A (ja) | 半導体装置の製造方法 | |
| JPH01123452A (ja) | トレンチ・キャパシタ絶縁膜の生成方法 | |
| JPH02228061A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPS60177621A (ja) | 半導体素子の製法 | |
| JPH0529240A (ja) | 半導体装置の製造方法 | |
| JPS5974638A (ja) | 半導体ウエ−ハの製法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JP2001110740A (ja) | 半導体装置の製造方法 | |
| JPS55111125A (en) | Method for manufacture of semiconductor device | |
| JPS61124127A (ja) | 半導体装置の製造方法 |