JPS60177621A - 半導体素子の製法 - Google Patents

半導体素子の製法

Info

Publication number
JPS60177621A
JPS60177621A JP3252184A JP3252184A JPS60177621A JP S60177621 A JPS60177621 A JP S60177621A JP 3252184 A JP3252184 A JP 3252184A JP 3252184 A JP3252184 A JP 3252184A JP S60177621 A JPS60177621 A JP S60177621A
Authority
JP
Japan
Prior art keywords
heat treatment
damage
implanted
substrate
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3252184A
Other languages
English (en)
Inventor
Kenji Kajiyama
梶山 健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3252184A priority Critical patent/JPS60177621A/ja
Publication of JPS60177621A publication Critical patent/JPS60177621A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、イオン注入による損傷およびその稜の熱処理
によ92次的に形成される欠陥を除去し、所望の不純物
を導入した良質な結晶を得る半導体素子の製法に関する
ものである。
(従来技術) 従来、イオン注入による損傷およびその後の熱処理によ
シ形成される欠陥を除去するには、次のような方法が用
いられていた。しかし、これらの方法には、いずれも欠
点があった。
(イ) 高温の熱処理によシ、損傷を回復する方法この
方法によれば熱処理の際に、2次的に形成される欠陥が
残るという欠点があった。
(ロ)長時間の低温の熱処理によシ損傷を回復した後、
高温の熱処理によシ久陥を減らす方法。
さきの(イ)の方法よシも欠陥が少なくなる場合がある
が、低温処理の時間が1日以上と長いばかシではなく、
やはシ欠陥が残るという欠点があった。
(ハ)注入損傷を増し、注入領域を完全に非晶質化する
ことによシ、熱処理によ92次的に形成される欠陥を減
らす方法。
損傷を増すため注入量を増し、あるいは注入時に試料を
冷却する必要があること、および、非晶質領域と単結晶
領域との境界に完全には非晶質化されない中間的な損傷
領域が形成され2次欠陥の原因となることが避けられな
いことの欠点がある。
(発明の目的) 本発明は、これらの欠点を解決するために提案されたも
ので、イオン注入した不純物を取シ去らないで、損傷・
欠陥のみを除去することを特徴とし、その目的は、所望
の不純物を導入した良質な結晶を得ることにある。
(発明の構成) 上記の目的を達成するため、本発明は半導体基板にイオ
ンを注入する工程と、前記のイオン注入後、イオン注入
による損傷を低温の熱処理によシ固相成長によシ回復さ
せる低温熱処理工程と、前記の低温熱処理工程後、注入
による損傷及びその後の熱処理による欠陥が共にないと
ころの注入領域よりも深い領域に注入した不純物を高温
の熱処理によシ拡散するための高温熱処理工程と、前記
の工程後、注入損傷及び欠陥の残在する領域を除去する
除去工程とを備えることを特徴とする半導体素子の製法
を発明の要旨とするものである。
次に本発明の実施例を添附図面について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうろことは云
うまでもない。
第1図は、本発明の実施工程における試料の断面構造の
概略を示す。各工程は、順次に、(A):イオン注入工
程s (B) ’低温熱処理工程s fc) ’高温熱
処理工程、(D)及び(E):損傷・欠陥領域除去工程
である。なお、(D)工程は、(C)工程と同時に行な
うこともできる。以下、各工程について説明する。
(A) 所望の量の不純物を所望の領域にイオン注入す
る。基板lを部分的にマスク2で覆うことによシ、それ
以外の部分に選択的に注入できる。3はイオン注入領域
を示す。基板はs Si 、 Ge 、 GaAsなど
の電子デバイスを製作する半導体結晶である。注入イオ
ンは、SlについてAs 、 P 、 Bなど、GaA
sについてSi 、 Zn 、 S 、 Beなど、電
気伝導を制御するために導入する元素である。
基板・イオン種の選択は、通常の電子デノくイスを設計
・製作する際の基準による。これらの選択によらず、本
発明は有効であった。
イオン注入によシ、損傷が不純物を導入した領域3に形
成される。導入不純物の分布は、基板結晶の種類・不純
物の種類・加速エネルギに依存する。不純物分布は、通
常、ガウス分布で近似され、分布の1次モーメント(射
影飛程)・2次モーメント(標準偏差)で与えられる。
これらの値はよく知られておシ、文献(J、F、Gib
bon8. W、S、、Tohonson and S
、W、Mylroie:Projected rang
e 5tltiEltics (John W:ley
 and 5ons、 New York、 1975
’:l)などに記るされている。たとえば、SiにA日
を25keVで注入したとき、射影飛程は0.019μ
m1標準偏差は0.007μmである。Ga Asに8
を25keVで注入した場合、射影飛程は0.020μ
m、標準偏差は0.013.umである。
ところで、注入不純物・損傷の導入深さは、注入量・基
板不純物濃度によシ多少変化するものの、概ね、射影飛
程と3倍の標準偏差との和で与えられる。したがって、
この例では、注入不純物・損傷の導入深さは0.04μ
mとなる。GaAaにSを注入した場合の導入深さは0
.06μmとなる。
々お、イオン注入の加速エネルギを低くすると、射影飛
程・標準偏差が共に小さくなシ、注入不純物・損傷が導
入される領域が浅く゛なる。通常のイオン注入装置の加
速電圧は25〜400kVであるが、減速電圧を加える
ことによJt2skv以下5kVの加速電圧も行なった
。また、イオン種をBF、などの分子とすることによシ
、実効的な加速エネルギを低くすることも行なった。し
たがって、加速エネルギを低くすることによL(0)の
工程において拡散すべき深さおよび(D)の工程におい
て除去すべき、深さを共に浅く済ませられる。
(B) 注入により形成された損傷を、低温の熱処理に
よシ固相成長させて回復させる。4は固相成長領域を示
す。熱処理温度・時間は固相成長によシ損傷を回復でき
るよう大きく、シかも、基板・不純物原子の拡散によシ
欠陥が伝搬しないよう小さく、選ぶ。
固相成長の速度は、処理温度の他、基板結晶の種類・結
晶面の方位・導入不純物の種類/濃度に依存する。成長
速度はよく知られておシ、文献(J、M、Poate、
 ’に、N、Tu and 、r、W、Mayor [
ed、] : ]Thinfi1ms−工nterdi
ffusionand reactions 〔Jho
nWiley and 5ons、 New York
、 1978 ”:J )などに記るされている。たと
えば、Siの(111)面については、600°Cにお
いて0.003μm/分である。GaAsにSを注入し
た場合750°C230分の熱処理でほぼ十分である。
したがって、損傷領域の厚さを処理温度における成長速
度で除すれば、最低必要な時間がまる。
一方、基板・不純物原子の拡散係数は、処理温度の他、
基板結晶の種類・不純物の種類/濃度に依存する。拡散
係数はよく知られておシ、文献(S、M、Sze: P
hysics of semiconductor d
evices CJohn Wiley ancL 5
ons、 New York、 1969:]、 )な
どに記されている。たとえば、Si中における八〇の拡
散係数は、1000°Cにおいて2 X 10”−1′
ctn2/秒で必る。拡散深さは、基板のあるいは導入
した不純物の濃度によシ多少変化するものの、概ね、処
理温度における拡散係数と処理時間との積の平行根で与
えられる。
この拡散深さが先の損傷深さを越えないよう、熱処理温
度を低くあるいは時間を短くする必要がある。たとえば
、si (1u)面にAsを25keVで注入した場合
、600°Cにおいて15分間の熱処理をすれば、欠陥
を伝搬させずに、損傷を回復できる。この例以外の基板
・注入条件についても、同様にして、固相成長によシ損
傷を回復させ、かつ不純物の拡散深さを注入深さを越え
ないように、熱処理温度・時間を具体的に決定できる。
基板半導体結晶・注入条件によシ多少変化するものの、
概ね、熱処理温度は500〜700°01時間は15〜
200分間程度である。通常、成長速度に比べ拡散係数
が小さいので、損傷回復に必要な熱処理温度・時間を余
裕をもって大きくできる。
(0) 注入した不純物を、注入による損傷あるいは熱
処理による欠陥のない領域へ、高温の熱処理によシ拡散
する。5は不純物拡散領域を示す。拡散係数・拡散深さ
の大きさは、先のfB)の工程で説明した。たとえば、
Si中の八〇は、1150°Cにおいて一60分間の熱
処理をすると、1μmの深さに到達する。この例以外の
基板・注入条件においても、同様にして、熱処理温度・
時間を決定できる。
なお、拡散する深さが浅すぎると、(D)の工程におい
て注入した不純物を失う恐れがあるので、充分深く拡散
することが望ましい。
なお、先のfB)の工程を省くと、この(C)の工程に
おいて欠陥が注入領域よシも数倍深く侵入するため、後
の(DJの工程において拡散・除去の深さを本発明より
も数倍深くする必要がある。
(D)欠陥が残っている領域を除去する。除去の際、注
入のマスクを残すと注入部分を低くするよう段差を付け
られ(D図参照)、注入のマスクを取シ去ると段差のな
い平坦面を得ることができる(E図参照)。除去は、よ
く知られている湿式・乾式エツチングおよび酸化によシ
行々う。湿式エツチングの速度は、基板結晶の種類・溶
液の種類・温度に依存する。湿式エツチングの方法は、
文献(金材、仕出、山香二半導体物性測定法〔日刊工業
新聞社、東京、昭和40年〕)などによシ知ることがで
きる。Slを(Ul)面について湿式エツチングを行う
のには、容積比でHNO3が60.HFが1よシなる液
を用い、GaA3を(100)面に対して行うのには、
容積比でH2SO4が4.H20□が1.H2Oが1よ
シなる液を用いる。乾式エツチングの速度は、基板結晶
の種類・エツチング用ガスの種類真空度・温度に依存す
る。乾式エツチングの方法は、文献(菅野二半導体プラ
ズマプロセス技術〔産業図書、東京、昭和55年〕)な
どによシ知ることができる。
なお、先の(o)の熱処理を酸化性雰囲気で行なえば、
表面層が酸化膜となシ、この(D)工程を同時に行なえ
る。酸化速度は酸化温度・雰囲気に依存する。温度が高
いと早くなシ、酸化性雰囲気として水蒸気を混合すると
早く々す、酸化性でない窒素ガスなどを混合すると遅く
なる。酸化速度はよく知られておシ、文献(H,F、W
olf : 5ilicon semiconduct
or clata (Pergamon Press、
 0xford、 1969) )などによシ知ること
ができる。たとえば、 1150°Cにおいて60分間
の熱処理を酸素ガスと窒素ガスとの1=3の混合ガス雰
囲気で行なえば、 0.04μmの厚さのSiを酸化膜
として除去できる。この厚さは、25keVの加速エネ
ルギでA日を81に注入したときの損傷・欠陥を除去で
き、しかも、導入不純物を失わずに済ませられる。
この例以外の基板・注入条件についても、同様にして、
先にめた損傷領域を越える除去深さを決定し、また、除
去する条件を決定した。
(発明の効果) 以上説明したように、本発明によればイオン注入した不
純物を失うことなしに、イオン注入による損傷・欠陥を
除去できるから、所望の不純物を導入した良質な半導体
結晶が得られ、良好な特性の電子デバイスを製作できる
効果がある。
【図面の簡単な説明】
第1図は、本発明の実施工程における試料の断面構造の
概略を示す。 1・・・基板、2・・・イオン注入を阻止するマスク、
3・・・イオン注入領域(不純物導入領域、損傷形成領
域)、4・・・同相成長領域、5・・・不純物拡散領域
特許出願人

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板にイオンを注入する工程と、前記のイ
    オン注入後、イオン注入による損傷を低温の熱処理によ
    シ′固相成長によシ回復させる低温熱処理工程と、前記
    の低温熱処理工程後、注入による損傷及びその後の熱処
    理による欠陥が共にないところの注入領域よシも深い領
    域に注入した不純物を高温の熱処理によシ拡散するだめ
    の高温熱処理工程と、前記の工程稜、注入損傷及び欠陥
    の残在する領域を除去する除去工程とを備えることを特
    徴とする半導体素子の製法。
  2. (2)注入イオンの加速エネルギを低くすることによシ
    、拡散の深さ・除去深さを浅く済ませることを特徴とす
    る特許請求の範囲第1項記載の半導体素子の製法。
JP3252184A 1984-02-24 1984-02-24 半導体素子の製法 Pending JPS60177621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3252184A JPS60177621A (ja) 1984-02-24 1984-02-24 半導体素子の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3252184A JPS60177621A (ja) 1984-02-24 1984-02-24 半導体素子の製法

Publications (1)

Publication Number Publication Date
JPS60177621A true JPS60177621A (ja) 1985-09-11

Family

ID=12361261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3252184A Pending JPS60177621A (ja) 1984-02-24 1984-02-24 半導体素子の製法

Country Status (1)

Country Link
JP (1) JPS60177621A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02153525A (ja) * 1988-12-05 1990-06-13 Mitsubishi Electric Corp 半導体装置の製造方法
US5416030A (en) * 1993-05-11 1995-05-16 Texas Instruments Incorporated Method of reducing leakage current in an integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02153525A (ja) * 1988-12-05 1990-06-13 Mitsubishi Electric Corp 半導体装置の製造方法
US5416030A (en) * 1993-05-11 1995-05-16 Texas Instruments Incorporated Method of reducing leakage current in an integrated circuit

Similar Documents

Publication Publication Date Title
EP1402567B1 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
JPS6359251B2 (ja)
JPS60177621A (ja) 半導体素子の製法
JP2000183068A (ja) 半導体装置の製造方法
US7632735B2 (en) Process for manufacturing silicon-on-insulator substrate
JPH06283421A (ja) Soi基板およびその製造方法
JPH0479372A (ja) 半導体基板の製造方法
JP2685384B2 (ja) 半導体基板の製造法
JPS5839014A (ja) 半導体装置の製造方法
KR20050013398A (ko) 실리콘 단결정 웨이퍼 및 soi 웨이퍼의 제조방법
JPH1187258A (ja) 半導体装置の製造方法
JPH11145074A (ja) 半導体基板の製造方法
JPH0582502A (ja) 絶縁膜のエツチング方法
JP3024193B2 (ja) 半導体基板の製造方法
JPH07335847A (ja) 埋め込み酸化膜を有するシリコン基板の製造方法
JPS59119761A (ja) 半導体装置の製造方法
JPS61124127A (ja) 半導体装置の製造方法
JPS60111438A (ja) 半導体装置の製造方法
JPH03217019A (ja) 半導体装置の製造方法
JPH0794688A (ja) Soi 基板の製造方法
JPH05283353A (ja) 高濃度砒素拡散方法
JPH02142135A (ja) 半導体基板の製造方法
JPS6057619A (ja) 半導体装置の製造方法
JPS62177930A (ja) 半導体基板の高速酸化法
JPH10189470A (ja) 半導体装置の製造方法