JPS60111438A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60111438A JPS60111438A JP21905483A JP21905483A JPS60111438A JP S60111438 A JPS60111438 A JP S60111438A JP 21905483 A JP21905483 A JP 21905483A JP 21905483 A JP21905483 A JP 21905483A JP S60111438 A JPS60111438 A JP S60111438A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- porous silicon
- substrate
- silicon
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
〔発明の技術的背景〕
周知の如く、誘電体基板上のシリコン単結晶溝膜に作ら
れる半導体デバイスは、寄生容置が小さいため動作速度
が早いとともに、ＣＭＯ８ｍ造にした場合ラッチアップ
（寄生サイリスタ効果）を回遊できる等の利点を有して
いる。例えば、シリコン基板上に多孔質シリコン層を選
択的に形成し、該多孔質シリコン層を酸化することによ
って得られる誘電体分離されたシリコン単結晶薄膜の製
造技術は、前述した利点を生かした技術の一つである。
れる半導体デバイスは、寄生容置が小さいため動作速度
が早いとともに、ＣＭＯ８ｍ造にした場合ラッチアップ
（寄生サイリスタ効果）を回遊できる等の利点を有して
いる。例えば、シリコン基板上に多孔質シリコン層を選
択的に形成し、該多孔質シリコン層を酸化することによ
って得られる誘電体分離されたシリコン単結晶薄膜の製
造技術は、前述した利点を生かした技術の一つである。
従来、こうしたシリコン単結晶薄膜を有したＭＯＳ ）
ランジスタは、例えば第１図（、）〜（ｅ）に示すよう
に製造されている。まず、例えばＰ型のシリコン基板１
上にＳＩ、Ｎ、膜を堆積した後、レジスト膜をを布する
。つづいて、写真蝕刻法によりレジスＨＩＤ’（ｒパタ
ーニングしてレジストパターン２を形成した後、このレ
ジストパターン２全マスクとして前記５１３Ｎ４膜を選
択的にエツチング除去し８１８Ｎ、パターン３を形成す
る（第１図０）図示）。次いで、基板１の上方よリボロ
ンをイオン注入し、Ｐ 型層４，４を形成する（第１図
（ｂ）図示）。更に、レジストパターン２を除去し、上
方よりプロトン（Ｈ）ｖイオン注入した後、５００℃で
熱処理ケ施してＳｉ３Ｎ４パターン３下の基板１表面に
Ｎ型層５を形成する（第１図（Ｃ）−図示）。しかる後
、陽極化成反応によって、ポールの多い前記Ｐ 型層４
．４を多孔質シリコン層６に変えた。なお、前記Ｎ型層
５はそのまま残る（第１図（ｄ）図示）。
ランジスタは、例えば第１図（、）〜（ｅ）に示すよう
に製造されている。まず、例えばＰ型のシリコン基板１
上にＳＩ、Ｎ、膜を堆積した後、レジスト膜をを布する
。つづいて、写真蝕刻法によりレジスＨＩＤ’（ｒパタ
ーニングしてレジストパターン２を形成した後、このレ
ジストパターン２全マスクとして前記５１３Ｎ４膜を選
択的にエツチング除去し８１８Ｎ、パターン３を形成す
る（第１図０）図示）。次いで、基板１の上方よリボロ
ンをイオン注入し、Ｐ 型層４，４を形成する（第１図
（ｂ）図示）。更に、レジストパターン２を除去し、上
方よりプロトン（Ｈ）ｖイオン注入した後、５００℃で
熱処理ケ施してＳｉ３Ｎ４パターン３下の基板１表面に
Ｎ型層５を形成する（第１図（Ｃ）−図示）。しかる後
、陽極化成反応によって、ポールの多い前記Ｐ 型層４
．４を多孔質シリコン層６に変えた。なお、前記Ｎ型層
５はそのまま残る（第１図（ｄ）図示）。
この後、〜１０００ ’Ｃ前後で熱酸化処理を施し、前
記多孔質シリコン層６を多孔質シリコン酸化膜７とする
。この際、プロトンイオン注入、及びそれに続く５００
℃熱処理によりＮ型化した領域５はもとのＰ型層８に戻
る。ひきつづき、Ｓｉ３Ｎ４パターン３を除去し、以下
、図示しないがＰ型層８にＮ 型のソース、ドレイン領
域を形成し、Ｐ型Ｊ曽８土１ｃゲート電極をゲート絶縁
膜を介して形成して、Ｉｏｓ トランジスタを製造する
（第１図（、）図示）。
記多孔質シリコン層６を多孔質シリコン酸化膜７とする
。この際、プロトンイオン注入、及びそれに続く５００
℃熱処理によりＮ型化した領域５はもとのＰ型層８に戻
る。ひきつづき、Ｓｉ３Ｎ４パターン３を除去し、以下
、図示しないがＰ型層８にＮ 型のソース、ドレイン領
域を形成し、Ｐ型Ｊ曽８土１ｃゲート電極をゲート絶縁
膜を介して形成して、Ｉｏｓ トランジスタを製造する
（第１図（、）図示）。
しかしながら、従来技？ｌｊによれば、Ｐ型層８の幅に
制限があるため、幅広いＰ型層８を作る事を出来ないと
いう欠点を有する。即ち、Ｐ型層８の幅’（ｍＷ、深さ
をり、多孔質シリコン酸化膜７の厚みをＴとすると、 Ｗ≦２Ｔ−２Ｄ となり、計算上は多孔質シリコン酸化膜７の厚みを大き
くすれば、Ｐ型層８の幅全大きくできる。しかしながら
、多孔質シリコン酸化膜７とシリコン基Ｆｉ１の熱膨張
係数の差によって生じるストレスによる基板１の反り等
を考慮した場合、多孔質シリコン酸化膜７の厚みを無制
限に大きくする事は出来ず、現実的なＰ型層８の深きＤ
は〜１０μｍ程度であった。
制限があるため、幅広いＰ型層８を作る事を出来ないと
いう欠点を有する。即ち、Ｐ型層８の幅’（ｍＷ、深さ
をり、多孔質シリコン酸化膜７の厚みをＴとすると、 Ｗ≦２Ｔ−２Ｄ となり、計算上は多孔質シリコン酸化膜７の厚みを大き
くすれば、Ｐ型層８の幅全大きくできる。しかしながら
、多孔質シリコン酸化膜７とシリコン基Ｆｉ１の熱膨張
係数の差によって生じるストレスによる基板１の反り等
を考慮した場合、多孔質シリコン酸化膜７の厚みを無制
限に大きくする事は出来ず、現実的なＰ型層８の深きＤ
は〜１０μｍ程度であった。
本発明は上記事情に鑑みてなされたもので、陽極化成反
応以前にシリコン基板上面から所定の深さに結晶欠陥を
含む層を予め形成することによって、シリコン基板上の
多孔質シリコン酸化膜表面に形成される素子領域の幅を
大きくし得る＋基４茨畳の製造方法を提供することを目
的とするものである。
応以前にシリコン基板上面から所定の深さに結晶欠陥を
含む層を予め形成することによって、シリコン基板上の
多孔質シリコン酸化膜表面に形成される素子領域の幅を
大きくし得る＋基４茨畳の製造方法を提供することを目
的とするものである。
本発明は、選択的な陽極化成反応によって多孔質シリコ
ン層を形成するのに先立って、予めシリコン基板の該基
板上面から所定の深さに結晶欠陥を多量に含む欠陥領域
を形成することによって、前述した目的を達成すること
を図ったことを骨子とするものである。詳述すれば、本
発明者は、陽極化成反応時にシリコン基板に転位などの
結晶欠陥がある場合、多孔質シリコン層の形成速度か速
くなる事実に着目したもので、予め結晶欠陥を多量に含
む欠陥領域を陽極化成反応前に形成することによｉジ、
基板上の多孔質シリコン酸化膜表面に形成される素子領
域の幅を大きくしようとしたのである。
ン層を形成するのに先立って、予めシリコン基板の該基
板上面から所定の深さに結晶欠陥を多量に含む欠陥領域
を形成することによって、前述した目的を達成すること
を図ったことを骨子とするものである。詳述すれば、本
発明者は、陽極化成反応時にシリコン基板に転位などの
結晶欠陥がある場合、多孔質シリコン層の形成速度か速
くなる事実に着目したもので、予め結晶欠陥を多量に含
む欠陥領域を陽極化成反応前に形成することによｉジ、
基板上の多孔質シリコン酸化膜表面に形成される素子領
域の幅を大きくしようとしたのである。
以下、本発明の一実施例を第２図（、）〜（ｆ）を参照
して説明する。
して説明する。
〔Ｉ〕 まず、比抵抗４〜５Ω・鑞のＰ型のシリコン基
板１１表面に、シリコンを加速電圧１９０Ｋ ｅ Ｖ
、ドーズ置Ｉ Ｘ １０ ’ ６７ｃｍ”の条件でイオ
ン注入し、シリコン原子濃度のピークが基板１１上面か
ら〜０．３μｍで結晶欠陥が多量に含む欠陥領域１２を
形成した（第２図（＝）図示）。なお、シリコンのイオ
ン注入時の加速電圧が１９０ ＫｅＶと高速であるため
、基板１１の表面上層部１３はあまり破壊されなかった
。つづいて、従来と同様にして前記基板１ノ上にレジス
トパターン（マスク材）１４ｉマスクとしてＳｉ３Ｎ４
パターン１５を形成した（第２図伽）図示）。次いで、
基板１１の上方よりボロンをイオン注入した後、Ｎ、雰
囲気中で１０００℃、２０分間熱処理を行なって、基板
１１の表面にＰ 型層１６．１６を形成した（第２図（
Ｃ）図示）。なお、この熱処理に際し、基板１ノの表面
上層部１１の結晶性は回復するが、結晶欠陥を多量に含
む欠陥領域１２は完全に回復しなかった。つまり、これ
はシリコンのイオン注入条件をシリコン注入後の熱処理
条件を考慮して決めているからである。
板１１表面に、シリコンを加速電圧１９０Ｋ ｅ Ｖ
、ドーズ置Ｉ Ｘ １０ ’ ６７ｃｍ”の条件でイオ
ン注入し、シリコン原子濃度のピークが基板１１上面か
ら〜０．３μｍで結晶欠陥が多量に含む欠陥領域１２を
形成した（第２図（＝）図示）。なお、シリコンのイオ
ン注入時の加速電圧が１９０ ＫｅＶと高速であるため
、基板１１の表面上層部１３はあまり破壊されなかった
。つづいて、従来と同様にして前記基板１ノ上にレジス
トパターン（マスク材）１４ｉマスクとしてＳｉ３Ｎ４
パターン１５を形成した（第２図伽）図示）。次いで、
基板１１の上方よりボロンをイオン注入した後、Ｎ、雰
囲気中で１０００℃、２０分間熱処理を行なって、基板
１１の表面にＰ 型層１６．１６を形成した（第２図（
Ｃ）図示）。なお、この熱処理に際し、基板１ノの表面
上層部１１の結晶性は回復するが、結晶欠陥を多量に含
む欠陥領域１２は完全に回復しなかった。つまり、これ
はシリコンのイオン注入条件をシリコン注入後の熱処理
条件を考慮して決めているからである。
〔１１〕 次に、レジストパターン１４を剥離した後、
従来と同様に上方よりプロトン（Ｈ）ｋイオン注入し、
熱処理を施すことによって、５Ｌ３Ｎ４パターン１５下
の基板１ノの表面上層部１３にＮ型層１７を形成した（
第２図（ｄ）図示）。
従来と同様に上方よりプロトン（Ｈ）ｋイオン注入し、
熱処理を施すことによって、５Ｌ３Ｎ４パターン１５下
の基板１ノの表面上層部１３にＮ型層１７を形成した（
第２図（ｄ）図示）。
つづいて、電圧約１０ＶＳ電流密度、約２０ｙｌ Ａ
／ｃＩＩＬ”、電解液４０’５ｉ量％ＨＦ水溶液、反応
時間３〜５ ｍｉｎの条件で陽極化成反応を行なった。
／ｃＩＩＬ”、電解液４０’５ｉ量％ＨＦ水溶液、反応
時間３〜５ ｍｉｎの条件で陽極化成反応を行なった。
その結果、結晶欠陥が多量に発生した領域１２に沿って
横方向に沿って従来より速いスピードで前記領域１２及
びＰ 型層１６．１６の多孔質シリコン化が起こり、第
２図（、）に示す如く多孔質シリコン層１８が形成され
た。なお、Ｎ型層１７はそのまま残存した。次いで、〜
１０００℃前後で熱酸化処理を施し、前記多孔質シリコ
ン層１８を多孔質シリコン酸化膜１９とした。この際、
Ｎ型層１７はＰ型層２０になる。以下、図示しないが、
Ｐ型層表面に十 Ｎ Ｍのソース、ドレイン領域を形成し、同Ｐ型層上に
ゲート電極をゲート絶縁膜を介して形成してＭＯＳ）ラ
ンジスタを製造した（第２図（ｆ）図示）。
横方向に沿って従来より速いスピードで前記領域１２及
びＰ 型層１６．１６の多孔質シリコン化が起こり、第
２図（、）に示す如く多孔質シリコン層１８が形成され
た。なお、Ｎ型層１７はそのまま残存した。次いで、〜
１０００℃前後で熱酸化処理を施し、前記多孔質シリコ
ン層１８を多孔質シリコン酸化膜１９とした。この際、
Ｎ型層１７はＰ型層２０になる。以下、図示しないが、
Ｐ型層表面に十 Ｎ Ｍのソース、ドレイン領域を形成し、同Ｐ型層上に
ゲート電極をゲート絶縁膜を介して形成してＭＯＳ）ラ
ンジスタを製造した（第２図（ｆ）図示）。
しかして、本発明によれば、陽極化成反応以前に、第２
図（−）に示す如くＰ型のシリコン基板１１表面にシリ
コンをイオン注入してシリコン原子一度のピーク位置が
基板１１上面から〜０．３μｍで結晶欠陥が多量に含む
欠陥領域１２を予め形成するため、陽極化成反応時には
多孔質シリコン層１８の形成が欠陥領域１２に沿って横
方向に速いスピードでなされる。従って、素子領域とな
るＰ型層２０の幅を従来と比べて１．３〜２．０倍に広
げることができた。
図（−）に示す如くＰ型のシリコン基板１１表面にシリ
コンをイオン注入してシリコン原子一度のピーク位置が
基板１１上面から〜０．３μｍで結晶欠陥が多量に含む
欠陥領域１２を予め形成するため、陽極化成反応時には
多孔質シリコン層１８の形成が欠陥領域１２に沿って横
方向に速いスピードでなされる。従って、素子領域とな
るＰ型層２０の幅を従来と比べて１．３〜２．０倍に広
げることができた。
なお、上記実施例、では、シリコンを基板にイオン注入
することにより欠陥領域を形成する場合について述べた
が、これら限らず、例えばアルゴン（Ａｒ）、キセノン
（Ｘ ａ ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、
窒素（Ｎ）、酸素（０）等の不活性ガスあるいはシリコ
ンと同じ４価の炭素（Ｃ＞、ゲルマニウム（Ｇｏ）、ス
ズ（Ｓｎ）等を少なくとも１釉以上を用いてもよい。特
に、酸素原子はＳｉ中に過飽和に存孔する場合、注入後
の熱処理により酸素析出物あるいはそれに伴なう積層欠
陥、転位などを容易に発生させることができる。詳述す
れば、酸素原子をイオン注入する際は、基板の深さ方向
のピーク位置における濃度が、酸素析出物の形成が可能
となる値（経験的には５ Ｘ １０１７／ｃｍ” ）以
上に酸素原子をイオン注入し、イオン注入後の熱処理条
件’ｔ ６００〜９００℃における熱処理と、これに続
＜９００〜１１００℃における熱処理との段階的な熱処
理にすることにより容易に欠陥を発生させる事ができる
（ Ｍ、０ｇ１ｎｏ他、Ｊ＊ Ｅ ｌｅ ｃｔｒｏｃｈ
ｅｍ 。
することにより欠陥領域を形成する場合について述べた
が、これら限らず、例えばアルゴン（Ａｒ）、キセノン
（Ｘ ａ ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、
窒素（Ｎ）、酸素（０）等の不活性ガスあるいはシリコ
ンと同じ４価の炭素（Ｃ＞、ゲルマニウム（Ｇｏ）、ス
ズ（Ｓｎ）等を少なくとも１釉以上を用いてもよい。特
に、酸素原子はＳｉ中に過飽和に存孔する場合、注入後
の熱処理により酸素析出物あるいはそれに伴なう積層欠
陥、転位などを容易に発生させることができる。詳述す
れば、酸素原子をイオン注入する際は、基板の深さ方向
のピーク位置における濃度が、酸素析出物の形成が可能
となる値（経験的には５ Ｘ １０１７／ｃｍ” ）以
上に酸素原子をイオン注入し、イオン注入後の熱処理条
件’ｔ ６００〜９００℃における熱処理と、これに続
＜９００〜１１００℃における熱処理との段階的な熱処
理にすることにより容易に欠陥を発生させる事ができる
（ Ｍ、０ｇ１ｎｏ他、Ｊ＊ Ｅ ｌｅ ｃｔｒｏｃｈ
ｅｍ 。
Ｓｏｃ、’１３０．１３９７（１９８３））。なお、上
記熱処理は、注入した酸素の量が多ければ、９００〜１
１００℃における熱処理のみで十分である。
記熱処理は、注入した酸素の量が多ければ、９００〜１
１００℃における熱処理のみで十分である。
以上詳述した如く本発明によれば、シリコン基板上の多
孔質シリコン酸化膜表面に形成される素子領域の幅を大
きくシ、もって菓子設計上の余裕度を向上し得る半導体
装置の製造方法を提供できるものである。
孔質シリコン酸化膜表面に形成される素子領域の幅を大
きくシ、もって菓子設計上の余裕度を向上し得る半導体
装置の製造方法を提供できるものである。
第１図（、）〜（、）は従来のｔｆＯ！；、１−５．：
／シス′りの製造方法全工程順に示す断面図、第２図（
ａ）〜（ｆ）は本発明の一実施例に係るｔ７ｔｏｒ、酌
ンジ°λ９の製造方法を工程順に示す断面図である。 １ノ・・・Ｐ型のシリコン基板、１２・・・欠陥領域、
１３・・・表面上層部、１４・・・レジストパターン（
マスク杓）、１５・・・Ｓｉ３Ｎ、パターン、１６・・
・Ｐ＋型層、１７・・・Ｎ型層、１Ｂ・・・多孔旬シリ
コン層、１９・・・多孔質シリコン酸化膜、２０・・・
Ｐ型層。 出願人代理人 弁理士 鈴 江 武 彦第 ２ｍ１ １３ Ｈ＋
／シス′りの製造方法全工程順に示す断面図、第２図（
ａ）〜（ｆ）は本発明の一実施例に係るｔ７ｔｏｒ、酌
ンジ°λ９の製造方法を工程順に示す断面図である。 １ノ・・・Ｐ型のシリコン基板、１２・・・欠陥領域、
１３・・・表面上層部、１４・・・レジストパターン（
マスク杓）、１５・・・Ｓｉ３Ｎ、パターン、１６・・
・Ｐ＋型層、１７・・・Ｎ型層、１Ｂ・・・多孔旬シリ
コン層、１９・・・多孔質シリコン酸化膜、２０・・・
Ｐ型層。 出願人代理人 弁理士 鈴 江 武 彦第 ２ｍ１ １３ Ｈ＋
Claims (1)
- （１） 第１導電型のシリコン基板の該基板上面から所
定の深さに結晶欠陥を多量に含む欠陥領域を形成する工
程と、マスク材を用いて前記欠陥領域上の基板の表面上
層部に選択的に第１導電型の不純物をイオン注入して不
純物層を形成するとともに、前記マスク材下の基板の表
面上層部を第２導電型化する工程と、陽極化成反応を行
なって多孔質シリコン層を形成する工程と、この多孔質
シリコン層に酸化処理を施して多孔質シリコン酸化膜を
形成するとともに１該多孔質シリコン酸化膜上に素子領
域を形成する工程とを具備することを特徴とする半導体
装置の製造方法。 １２）結晶欠陥全多量に含む欠陥領域を形成する手段が
、アルゴン、キセノン、ネオン、クリ１トン、酸素、窒
素、シリコン、ゲルマニウム、スズ、炭素の少なくとも
一種をシリコン基板にイオン注入することであることを
特許請求の範囲第１項記載の半導体装置の製造方法。 ０）酸素をシリコン基板にその濃度ピークが５Ｘ Ｉ
Ｑｌ？／（ｍ’以上となるようにイオン注入し、かつこ
のイオン注入後６００〜９００℃における熱処理と９０
０〜１１００℃における熱処理との段階的な熱処理、も
しくは６００〜１１００℃における熱処理を施すことを
特徴とする特許請求の範囲第２項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21905483A JPS60111438A (ja) | 1983-11-21 | 1983-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21905483A JPS60111438A (ja) | 1983-11-21 | 1983-11-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60111438A true JPS60111438A (ja) | 1985-06-17 |
Family
ID=16729538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21905483A Pending JPS60111438A (ja) | 1983-11-21 | 1983-11-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60111438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
-
1983
- 1983-11-21 JP JP21905483A patent/JPS60111438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62293761A (ja) | 半導体装置の製造方法 | |
| US3679492A (en) | Process for making mosfet's | |
| JPH09106984A (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JPS63244776A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0565058B2 (ja) | ||
| JPH0964323A (ja) | 半導体基板の製造方法 | |
| JPS60111438A (ja) | 半導体装置の製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01295438A (ja) | 半導体装置の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPH0567579A (ja) | 半導体装置の製造方法 | |
| JPH01239867A (ja) | 絶縁膜上半導体の形成方法 | |
| JPS61174645A (ja) | 半導体装置の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPH0574703A (ja) | 半導体装置の製造方法 | |
| JPH05190848A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JPS61198648A (ja) | 半導体装置の製造方法 | |
| JPS6346775A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6350062A (ja) | 半導体装置 | |
| JPH0516174B2 (ja) | ||
| JPH05267688A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 | |
| JPH0574729A (ja) | 半導体装置の製造方法 | |
| JPS632349A (ja) | 半導体装置の製造方法 |