JPH0964323A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH0964323A JPH0964323A JP24238895A JP24238895A JPH0964323A JP H0964323 A JPH0964323 A JP H0964323A JP 24238895 A JP24238895 A JP 24238895A JP 24238895 A JP24238895 A JP 24238895A JP H0964323 A JPH0964323 A JP H0964323A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- silicon layer
- semiconductor substrate
- buried oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 半導体基板内に埋め込み酸化膜層を形成して
も、酸化反応による体積の増大を生じることがなく、ス
トレスによる結晶欠陥や基板表面に凸凹部を生ずること
がないようにする。 【解決手段】 シリコン基板２１上に陽極化成により多
孔質シリコン層２２を形成し、この多孔質シリコン層２
２上にシリコンをエピタキシャル成長させることにより
単結晶シリコン層２３を形成する。続いて、シリコン基
板２１上に、開口２４ａを有するレジスト膜２４を形成
し、このレジスト膜２４をマスクとし、単結晶シリコン
層２３を通して酸素イオン２５の注入を行い、多孔質シ
リコン層２２内に複数の酸素イオン注入層２６を形成す
る。次に、レジスト膜２４を除去した後、熱処理を施
す。これによりイオン注入された酸素とシリコンとが反
応し、シリコン基板２１内に複数の埋め込み酸化膜層
（シリコン酸化膜層）２７が選択的に形成される。
も、酸化反応による体積の増大を生じることがなく、ス
トレスによる結晶欠陥や基板表面に凸凹部を生ずること
がないようにする。 【解決手段】 シリコン基板２１上に陽極化成により多
孔質シリコン層２２を形成し、この多孔質シリコン層２
２上にシリコンをエピタキシャル成長させることにより
単結晶シリコン層２３を形成する。続いて、シリコン基
板２１上に、開口２４ａを有するレジスト膜２４を形成
し、このレジスト膜２４をマスクとし、単結晶シリコン
層２３を通して酸素イオン２５の注入を行い、多孔質シ
リコン層２２内に複数の酸素イオン注入層２６を形成す
る。次に、レジスト膜２４を除去した後、熱処理を施
す。これによりイオン注入された酸素とシリコンとが反
応し、シリコン基板２１内に複数の埋め込み酸化膜層
（シリコン酸化膜層）２７が選択的に形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、内部に埋め込み酸
化膜を有する半導体基板の製造方法に関する。
化膜を有する半導体基板の製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの性能向上およびデバイ
スの高密度化を達成させるための３次元構造を実現する
ためには、ＳＯＩ（Silicon On Insulator) 技術が基本
となる。このＳＯＩ技術として、絶縁基板（サファイ
ア）上にシリコンをエピタキシャル成長させる方法と共
に、半導体基板（シリコンウェハ）上に絶縁膜を形成
し、この絶縁膜上にシリコンの単結晶を成長させる方法
がある。
スの高密度化を達成させるための３次元構造を実現する
ためには、ＳＯＩ（Silicon On Insulator) 技術が基本
となる。このＳＯＩ技術として、絶縁基板（サファイ
ア）上にシリコンをエピタキシャル成長させる方法と共
に、半導体基板（シリコンウェハ）上に絶縁膜を形成
し、この絶縁膜上にシリコンの単結晶を成長させる方法
がある。
【０００３】従来、このシリコンウェハ上に絶縁膜を形
成する技術として、シリコン基板に酸素イオンを注入し
て熱処理を行い反応させることにより、絶縁膜層（埋込
み酸化膜層）を形成する方法がある。
成する技術として、シリコン基板に酸素イオンを注入し
て熱処理を行い反応させることにより、絶縁膜層（埋込
み酸化膜層）を形成する方法がある。
【０００４】図３（ａ）〜（ｃ）を参照して、従来のＳ
ＯＩ基板の製造方法を工程順に説明する。まず、図３
（ａ）に示したようなシリコン基板（シリコンウェハ）
１を用意する。そして、図３（ｂ）に示したように、こ
のシリコン基板１の所定の深さの領域に酸素イオン２の
注入を行い、酸素イオン注入層３を形成する。酸素イオ
ン２の注入量は、例えば１０18／ｃｍ2 、注入深さは１
００ｎｍ程度とする。次に、例えば１２００〜１３５０
°Ｃの熱処理を施して、イオン注入された酸素とシリコ
ンを反応させることにより、図３（ｃ）に示したように
シリコン基板１とシリコン層４との間に挟まれた埋め込
み酸化膜層（シリコン酸化膜層）３ａを形成する。
ＯＩ基板の製造方法を工程順に説明する。まず、図３
（ａ）に示したようなシリコン基板（シリコンウェハ）
１を用意する。そして、図３（ｂ）に示したように、こ
のシリコン基板１の所定の深さの領域に酸素イオン２の
注入を行い、酸素イオン注入層３を形成する。酸素イオ
ン２の注入量は、例えば１０18／ｃｍ2 、注入深さは１
００ｎｍ程度とする。次に、例えば１２００〜１３５０
°Ｃの熱処理を施して、イオン注入された酸素とシリコ
ンを反応させることにより、図３（ｃ）に示したように
シリコン基板１とシリコン層４との間に挟まれた埋め込
み酸化膜層（シリコン酸化膜層）３ａを形成する。
【０００５】上述の方法は、所謂、ＳＩＭＯＸ（Separa
tion by IMplantated OXygen）法と称されるものであ
り、イオン注入工程と熱処理工程とを交互に繰り返すこ
とにより、埋め込み酸化膜層３ａの上のシリコン層４の
結晶性を良好に保つことができる。
tion by IMplantated OXygen）法と称されるものであ
り、イオン注入工程と熱処理工程とを交互に繰り返すこ
とにより、埋め込み酸化膜層３ａの上のシリコン層４の
結晶性を良好に保つことができる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
方法では、熱処理工程において、イオン注入された酸素
とシリコンとの反応により、反応したシリコンの体積の
約２倍の大きさの酸化膜が形成されることとなり、その
ため埋め込み酸化膜層３ａ周辺のシリコンがストレスを
受けることとなる。そのため、シリコン基板１内では結
晶欠陥を引き起こし、接合リークなどの増大につながる
という問題があった。
方法では、熱処理工程において、イオン注入された酸素
とシリコンとの反応により、反応したシリコンの体積の
約２倍の大きさの酸化膜が形成されることとなり、その
ため埋め込み酸化膜層３ａ周辺のシリコンがストレスを
受けることとなる。そのため、シリコン基板１内では結
晶欠陥を引き起こし、接合リークなどの増大につながる
という問題があった。
【０００７】また、このＳＩＭＯＸ法の応用として、シ
リコン基板１の一部にのみ選択的に埋め込み酸化膜層を
形成する要求が生じることがある。例えば、トランジス
タのゲート電極直下のみに埋め込み酸化膜層を形成する
ことにより、短チャネル効果に強く、ＳＯＩ並みのＳ値
を有する素子を形成することができる。あるいは、ソー
ス領域およびドレイン領域の直下のみに埋め込み酸化膜
層を形成することにより、接合容量を大幅に低減させる
ことができる。また、ＤＲＡＭ（Dynamic Random Acces
s Memory) などのメモリセル部のみにＳＯＩ技術を用い
ることにより、セルトランジスタの接合リークを減ら
し、保持特性の改善を図ることが可能になる。
リコン基板１の一部にのみ選択的に埋め込み酸化膜層を
形成する要求が生じることがある。例えば、トランジス
タのゲート電極直下のみに埋め込み酸化膜層を形成する
ことにより、短チャネル効果に強く、ＳＯＩ並みのＳ値
を有する素子を形成することができる。あるいは、ソー
ス領域およびドレイン領域の直下のみに埋め込み酸化膜
層を形成することにより、接合容量を大幅に低減させる
ことができる。また、ＤＲＡＭ（Dynamic Random Acces
s Memory) などのメモリセル部のみにＳＯＩ技術を用い
ることにより、セルトランジスタの接合リークを減ら
し、保持特性の改善を図ることが可能になる。
【０００８】このような部分的な埋め込み酸化膜層は、
図４（ａ）〜（ｃ）に示した方法で形成することができ
る。まず、図４（ａ）に示したようなシリコン基板１を
用意し、図４（ｂ）に示したように、シリコン基板１上
に、埋め込み酸化膜層形成予定領域に対応して開口５ａ
を有するレジスト膜５を形成する。続いて、このレジス
ト膜５をマスクとして酸素イオン２の注入を行い、所定
の深さの領域に複数の酸素イオン注入層３を選択的に形
成する。以下、レジスト膜５を除去した後、前述の方法
と同様に、熱処理を施して、イオン注入された酸素とシ
リコンとを反応させることにより、図４（ｃ）に示した
ような複数の埋め込み酸化膜層（シリコン酸化膜層）３
ａを形成することができる。
図４（ａ）〜（ｃ）に示した方法で形成することができ
る。まず、図４（ａ）に示したようなシリコン基板１を
用意し、図４（ｂ）に示したように、シリコン基板１上
に、埋め込み酸化膜層形成予定領域に対応して開口５ａ
を有するレジスト膜５を形成する。続いて、このレジス
ト膜５をマスクとして酸素イオン２の注入を行い、所定
の深さの領域に複数の酸素イオン注入層３を選択的に形
成する。以下、レジスト膜５を除去した後、前述の方法
と同様に、熱処理を施して、イオン注入された酸素とシ
リコンとを反応させることにより、図４（ｃ）に示した
ような複数の埋め込み酸化膜層（シリコン酸化膜層）３
ａを形成することができる。
【０００９】このような方法により部分的な埋め込み酸
化膜層を容易に形成することができるが、この方法にお
いても、熱処理を加える工程において、シリコンが酸化
する際にその体積が大きくなり、そのため複数の埋め込
み酸化膜層３ａの周辺のシリコンがストレスを受けるこ
ととなる。そのため、シリコン基板１内では結晶欠陥を
引き起こし、接合リークなどの増大につながるという問
題があった。更に、この方法では、図４（ｃ）に示した
ように、シリコン基板１の表面に凸凹部６が生じ、後工
程のデバイス形成に支障をきたすという問題があった。
化膜層を容易に形成することができるが、この方法にお
いても、熱処理を加える工程において、シリコンが酸化
する際にその体積が大きくなり、そのため複数の埋め込
み酸化膜層３ａの周辺のシリコンがストレスを受けるこ
ととなる。そのため、シリコン基板１内では結晶欠陥を
引き起こし、接合リークなどの増大につながるという問
題があった。更に、この方法では、図４（ｃ）に示した
ように、シリコン基板１の表面に凸凹部６が生じ、後工
程のデバイス形成に支障をきたすという問題があった。
【００１０】本発明はかかる問題点に鑑みてなされたも
ので、その課題は、半導体基板内に埋め込み酸化膜層を
形成しても、全体的に見て酸化反応による体積の増大を
生じることがなく、ストレスによる結晶欠陥や表面の凸
凹を生ずることのない半導体基板の製造方法を提供する
ことにある。
ので、その課題は、半導体基板内に埋め込み酸化膜層を
形成しても、全体的に見て酸化反応による体積の増大を
生じることがなく、ストレスによる結晶欠陥や表面の凸
凹を生ずることのない半導体基板の製造方法を提供する
ことにある。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
半導体基板内に酸素イオンを注入した後、熱処理を行う
ことにより前記半導体基板内に埋め込み酸化層を形成す
る半導体基板の製造方法であって、前記半導体基板の表
面に多孔質シリコン層を形成する工程と、前記多孔質シ
リコン層上に単結晶シリコン層を形成する工程と、前記
単結晶シリコン層を形成した後に、前記単結晶シリコン
層を通して多孔質シリコン層に酸素イオンを注入し、続
いて熱処理を施すことにより前記多孔質シリコン層を酸
化させて埋め込み酸化層を形成する工程とを含むもので
ある。
半導体基板内に酸素イオンを注入した後、熱処理を行う
ことにより前記半導体基板内に埋め込み酸化層を形成す
る半導体基板の製造方法であって、前記半導体基板の表
面に多孔質シリコン層を形成する工程と、前記多孔質シ
リコン層上に単結晶シリコン層を形成する工程と、前記
単結晶シリコン層を形成した後に、前記単結晶シリコン
層を通して多孔質シリコン層に酸素イオンを注入し、続
いて熱処理を施すことにより前記多孔質シリコン層を酸
化させて埋め込み酸化層を形成する工程とを含むもので
ある。
【００１２】請求項２記載の発明は、請求項１記載の製
造方法において、前記多孔質シリコン層上に単結晶シリ
コン層を形成した後、この単結晶シリコン層上に部分的
に開口を有する耐イオン膜を形成し、この耐イオン膜を
マスクとして酸素イオンの注入を行い、続いて熱処理を
施すことにより、半導体基板内に埋め込み酸化層を選択
的に形成するようにしたものである。
造方法において、前記多孔質シリコン層上に単結晶シリ
コン層を形成した後、この単結晶シリコン層上に部分的
に開口を有する耐イオン膜を形成し、この耐イオン膜を
マスクとして酸素イオンの注入を行い、続いて熱処理を
施すことにより、半導体基板内に埋め込み酸化層を選択
的に形成するようにしたものである。
【００１３】本発明の半導体基板の製造方法では、半導
体基板の表面に多孔質シリコン層を形成し、この多孔質
シリコン層上に単結晶シリコン層を形成した後に、単結
晶シリコン層を通しての酸素イオンの注入および熱処理
を行ない埋め込み酸化層を形成するので、熱処理工程に
おいて、多孔質シリコンの酸化反応により増加した体積
分は多孔質シリコン内の空間で費やされる。
体基板の表面に多孔質シリコン層を形成し、この多孔質
シリコン層上に単結晶シリコン層を形成した後に、単結
晶シリコン層を通しての酸素イオンの注入および熱処理
を行ない埋め込み酸化層を形成するので、熱処理工程に
おいて、多孔質シリコンの酸化反応により増加した体積
分は多孔質シリコン内の空間で費やされる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１５】第１の実施の形態
【００１６】図１（ａ）〜（ｅ）は本発明の第１の実施
の形態に係る半導体基板の製造工程を表すものである。
まず、図１（ａ）に示したように、Ｐ型の半導体基板、
例えばシリコン基板（シリコンウェハ）１１を用意す
る。そして、図１（ｂ）に示したように、シリコン基板
１１を、例えば、ＨＦ（５０ｗｔ％）：Ｃ2 Ｈ5 ＯＨ
（９９．５％）＝１：１の混合溶液中において、電流密
度１０〜８０ｍＡ／ｃｍ2の条件で、陽極化成すること
により、シリコン基板１１の表面に所望の厚さ（１００
ｎｍ〜）の多孔質シリコン層１２を形成する。
の形態に係る半導体基板の製造工程を表すものである。
まず、図１（ａ）に示したように、Ｐ型の半導体基板、
例えばシリコン基板（シリコンウェハ）１１を用意す
る。そして、図１（ｂ）に示したように、シリコン基板
１１を、例えば、ＨＦ（５０ｗｔ％）：Ｃ2 Ｈ5 ＯＨ
（９９．５％）＝１：１の混合溶液中において、電流密
度１０〜８０ｍＡ／ｃｍ2の条件で、陽極化成すること
により、シリコン基板１１の表面に所望の厚さ（１００
ｎｍ〜）の多孔質シリコン層１２を形成する。
【００１７】次に、図１（ｃ）に示したように、多孔質
シリコン層１２上にシリコンをエピタキシャル成長さ
せ、厚さが、例えば１００ｎｍ程度の単結晶シリコン層
１３を形成する。続いて、図１（ｄ）に示したように、
この単結晶シリコン層１３を通して酸素イオン１４を注
入し、シリコン基板１１内の多孔質シリコン層１２に酸
素イオン注入層１５を形成する。なお、この方法では、
シリコンと酸素の体積比が１：２となる場合が、後述の
体積の変動が一番少なくなるため、この比になるように
酸素のイオン注入量を最適化する必要がある。ここで
は、イオン注入量を例えば１０18／ｃｍ2 オーダーとす
ればよい。
シリコン層１２上にシリコンをエピタキシャル成長さ
せ、厚さが、例えば１００ｎｍ程度の単結晶シリコン層
１３を形成する。続いて、図１（ｄ）に示したように、
この単結晶シリコン層１３を通して酸素イオン１４を注
入し、シリコン基板１１内の多孔質シリコン層１２に酸
素イオン注入層１５を形成する。なお、この方法では、
シリコンと酸素の体積比が１：２となる場合が、後述の
体積の変動が一番少なくなるため、この比になるように
酸素のイオン注入量を最適化する必要がある。ここで
は、イオン注入量を例えば１０18／ｃｍ2 オーダーとす
ればよい。
【００１８】次に、図１（ｅ）に示したように、温度１
２００〜１３５０°Ｃ程度の熱処理を施して、酸素イオ
ン注入層１５内に注入された酸素とシリコンとを反応さ
せることにより、シリコン基板１１内に埋め込み酸化膜
層（シリコン酸化膜層）１６を形成する。このようなイ
オン注入工程と熱処理工程とを交互に繰り返すことによ
り、埋め込み酸化膜層１６の上の単結晶シリコン層１３
の結晶性を良好に保つことができる。
２００〜１３５０°Ｃ程度の熱処理を施して、酸素イオ
ン注入層１５内に注入された酸素とシリコンとを反応さ
せることにより、シリコン基板１１内に埋め込み酸化膜
層（シリコン酸化膜層）１６を形成する。このようなイ
オン注入工程と熱処理工程とを交互に繰り返すことによ
り、埋め込み酸化膜層１６の上の単結晶シリコン層１３
の結晶性を良好に保つことができる。
【００１９】このように本実施の形態では、シリコン基
板１１の表面に多孔質シリコン層１２を形成し、この多
孔質シリコン層１２上に単結晶シリコン層１３を形成し
た後に、酸素イオンの注入および熱処理を行い、埋め込
み酸化膜層１６を形成するようにしたので、酸化反応に
より増加したシリコンの体積分は多孔質シリコン層１２
内の空間で費やされる。このため、全体的に見て、埋め
込み酸化膜１６の周辺では酸化反応によって体積が増大
することがなく、周辺のシリコンにストレスが生じるこ
とがなくなる。従って、従来のように結晶欠陥を引き起
こし、接合リークが増大するということがなくなる。ま
た、本実施の形態による方法では、従来方法に比べて、
多孔質シリコンの酸化速度が速いため、熱処理時間が短
縮されると共に、熱処理温度の低温化を図ることができ
る。
板１１の表面に多孔質シリコン層１２を形成し、この多
孔質シリコン層１２上に単結晶シリコン層１３を形成し
た後に、酸素イオンの注入および熱処理を行い、埋め込
み酸化膜層１６を形成するようにしたので、酸化反応に
より増加したシリコンの体積分は多孔質シリコン層１２
内の空間で費やされる。このため、全体的に見て、埋め
込み酸化膜１６の周辺では酸化反応によって体積が増大
することがなく、周辺のシリコンにストレスが生じるこ
とがなくなる。従って、従来のように結晶欠陥を引き起
こし、接合リークが増大するということがなくなる。ま
た、本実施の形態による方法では、従来方法に比べて、
多孔質シリコンの酸化速度が速いため、熱処理時間が短
縮されると共に、熱処理温度の低温化を図ることができ
る。
【００２０】第２の実施の形態
【００２１】次に、本発明の第２の実施の形態を図２
（ａ）〜（ｅ）により説明する。
（ａ）〜（ｅ）により説明する。
【００２２】まず、図２（ａ）に示したように、Ｐ型の
半導体基板、例えばシリコン基板（シリコンウェハ）２
１を用意する。そして、図２（ｂ）に示したように、シ
リコン基板２１を、例えば、ＨＦ（５０ｗｔ％）：Ｃ2
Ｈ5 ＯＨ（９９．５％）＝１：１の混合溶液中におい
て、電流密度１０〜８０ｍＡ／ｃｍ2 の条件で、陽極化
成することにより、シリコン基板２１の表面に所望の厚
さ（１００ｎｍ〜）の多孔質シリコン層２２を形成す
る。続いて、図２（ｃ）に示したように、多孔質シリコ
ン層２２上にシリコンをエピタキシャル成長させ、厚さ
が、例えば１００ｎｍ程度の単結晶シリコン層２３を形
成する。ここまでの工程は図１（ａ）〜（ｃ）の工程と
同様である。
半導体基板、例えばシリコン基板（シリコンウェハ）２
１を用意する。そして、図２（ｂ）に示したように、シ
リコン基板２１を、例えば、ＨＦ（５０ｗｔ％）：Ｃ2
Ｈ5 ＯＨ（９９．５％）＝１：１の混合溶液中におい
て、電流密度１０〜８０ｍＡ／ｃｍ2 の条件で、陽極化
成することにより、シリコン基板２１の表面に所望の厚
さ（１００ｎｍ〜）の多孔質シリコン層２２を形成す
る。続いて、図２（ｃ）に示したように、多孔質シリコ
ン層２２上にシリコンをエピタキシャル成長させ、厚さ
が、例えば１００ｎｍ程度の単結晶シリコン層２３を形
成する。ここまでの工程は図１（ａ）〜（ｃ）の工程と
同様である。
【００２３】本実施の形態では、次に、図２（ｄ）に示
したように、シリコン基板２１上に、埋め込み酸化膜層
形成予定領域に対応して開口２４ａを有するレジスト膜
２４を形成する。続いて、このレジスト膜２４をマスク
とし、単結晶シリコン層２３を通して酸素イオン２５の
注入を行い、多孔質シリコン層１２に複数の酸素イオン
注入層２６を選択的に形成する。
したように、シリコン基板２１上に、埋め込み酸化膜層
形成予定領域に対応して開口２４ａを有するレジスト膜
２４を形成する。続いて、このレジスト膜２４をマスク
とし、単結晶シリコン層２３を通して酸素イオン２５の
注入を行い、多孔質シリコン層１２に複数の酸素イオン
注入層２６を選択的に形成する。
【００２４】次に、図２（ｅ）に示したように、レジス
ト膜２４を除去した後、温度１２００〜１３５０°Ｃ程
度の熱処理を施して、酸素イオン注入層２６内に注入さ
れた酸素とシリコンとを反応させることにより、シリコ
ン基板１１内に複数の埋め込み酸化膜層（シリコン酸化
膜層）２７を選択的に形成する。この方法においても、
イオン注入工程と熱処理工程とを交互に繰り返すことに
より、埋め込み酸化膜層２７の上の単結晶シリコン層２
３の結晶性を良好に保つことができる。
ト膜２４を除去した後、温度１２００〜１３５０°Ｃ程
度の熱処理を施して、酸素イオン注入層２６内に注入さ
れた酸素とシリコンとを反応させることにより、シリコ
ン基板１１内に複数の埋め込み酸化膜層（シリコン酸化
膜層）２７を選択的に形成する。この方法においても、
イオン注入工程と熱処理工程とを交互に繰り返すことに
より、埋め込み酸化膜層２７の上の単結晶シリコン層２
３の結晶性を良好に保つことができる。
【００２５】このように本実施の形態では、シリコン基
板２１の表面に多孔質シリコン層２２を形成し、この多
孔質シリコン層２２上に単結晶シリコン層２３を形成し
た後に、酸素イオンの注入を選択的に行い、その後熱処
理を行うことにより複数の埋め込み酸化膜層２７を形成
するようにしたので、第１の実施の形態と同様に、酸化
反応により増加したシリコンの体積分は多孔質シリコン
層２２内の空間で費やされる。このため、全体的に見
て、複数の埋め込み酸化膜２７各々の周辺には酸化反応
による体積増大が生ずることがなく、周辺のシリコンに
ストレスが生じることがなくなる。また、多孔質シリコ
ンの酸化速度が速いため、従来方法に比べて、熱処理時
間が短縮されると共に熱処理温度の低温化を図ることが
できる。
板２１の表面に多孔質シリコン層２２を形成し、この多
孔質シリコン層２２上に単結晶シリコン層２３を形成し
た後に、酸素イオンの注入を選択的に行い、その後熱処
理を行うことにより複数の埋め込み酸化膜層２７を形成
するようにしたので、第１の実施の形態と同様に、酸化
反応により増加したシリコンの体積分は多孔質シリコン
層２２内の空間で費やされる。このため、全体的に見
て、複数の埋め込み酸化膜２７各々の周辺には酸化反応
による体積増大が生ずることがなく、周辺のシリコンに
ストレスが生じることがなくなる。また、多孔質シリコ
ンの酸化速度が速いため、従来方法に比べて、熱処理時
間が短縮されると共に熱処理温度の低温化を図ることが
できる。
【００２６】また、本実施の形態では、シリコン基板２
１の表面は、図２（ｅ）に示したように平坦であり、従
来のように凸凹部が生じることがなくなる。従って、部
分的な埋め込み酸化膜２７によるＳＯＩとバルクの両方
の欠点を補ったトランジスタの形成、あるいは、ＳＯＩ
とバルク混載の素子を形成することができる。
１の表面は、図２（ｅ）に示したように平坦であり、従
来のように凸凹部が生じることがなくなる。従って、部
分的な埋め込み酸化膜２７によるＳＯＩとバルクの両方
の欠点を補ったトランジスタの形成、あるいは、ＳＯＩ
とバルク混載の素子を形成することができる。
【００２７】なお、上記実施の形態においては、半導体
基板としてＰ型のシリコン基板１１，２１を用いて説明
したが、Ｎ型の半導体基板を用いるようにしてもよい。
但し、陽極化成法により多孔質シリコン膜を形成するた
めにはホール（正孔）が必要とされるため、Ｎ型の半導
体基板を用いる場合には、例えば光照射によりホールを
補給する等の手段が必要となる。
基板としてＰ型のシリコン基板１１，２１を用いて説明
したが、Ｎ型の半導体基板を用いるようにしてもよい。
但し、陽極化成法により多孔質シリコン膜を形成するた
めにはホール（正孔）が必要とされるため、Ｎ型の半導
体基板を用いる場合には、例えば光照射によりホールを
補給する等の手段が必要となる。
【００２８】
【発明の効果】以上説明したように請求項１記載の半導
体基板の製造方法によれば、半導体基板の表面に多孔質
シリコン層を形成し、更に、この多孔質シリコン層上に
シリコン層を形成した後に、シリコン層を通しての酸素
イオンの注入および熱処理を行なうことにより埋め込み
酸化層を形成するようにしたので、半導体基板の埋め込
み酸化膜層周辺の結晶にストレスがかかることがなくな
る。従って、半導体基板の結晶性を損なうようなことが
なくなり、接合リークなどの増大を防止することができ
る。
体基板の製造方法によれば、半導体基板の表面に多孔質
シリコン層を形成し、更に、この多孔質シリコン層上に
シリコン層を形成した後に、シリコン層を通しての酸素
イオンの注入および熱処理を行なうことにより埋め込み
酸化層を形成するようにしたので、半導体基板の埋め込
み酸化膜層周辺の結晶にストレスがかかることがなくな
る。従って、半導体基板の結晶性を損なうようなことが
なくなり、接合リークなどの増大を防止することができ
る。
【００２９】また、請求項２記載の半導体基板の製造方
法によれば、多孔質シリコン層上にシリコン層を形成
し、このシリコン層上に部分的に開口を有する耐イオン
膜を形成した後、この耐イオン膜をマスクとし、シリコ
ン層を通して酸素イオンの注入を行い、続いて熱処理を
施すことにより、複数の埋め込み酸化層を選択的に形成
するようにしたので、半導体基板の結晶性を損なうよう
なことがなくなり、接合リークなどの増大を防止するこ
とができると共に、基板の表面に凹凸部が発生する虞れ
がなくなり、後工程のデバイス形成工程において支障が
なくなる。
法によれば、多孔質シリコン層上にシリコン層を形成
し、このシリコン層上に部分的に開口を有する耐イオン
膜を形成した後、この耐イオン膜をマスクとし、シリコ
ン層を通して酸素イオンの注入を行い、続いて熱処理を
施すことにより、複数の埋め込み酸化層を選択的に形成
するようにしたので、半導体基板の結晶性を損なうよう
なことがなくなり、接合リークなどの増大を防止するこ
とができると共に、基板の表面に凹凸部が発生する虞れ
がなくなり、後工程のデバイス形成工程において支障が
なくなる。
【図１】本発明の第１の実施の形態による製造工程を説
明するための断面図である。
明するための断面図である。
【図２】本発明の第２の実施の形態による製造工程を説
明するための断面図である。
明するための断面図である。
【図３】従来法の製造工程を説明するための断面図であ
る。
る。
【図４】従来法の他の製造工程を説明するための断面図
である。
である。
１１，２１ 半導体基板 １２，２２ 多孔質シリコン層 １３，２３ シリコン層（エピタキシャル層） １４，２５ 酸素イオン １５，２６ 酸素イオン注入層 １６，２７ 埋め込み酸化膜層 ２４ レジスト膜（耐イオン膜）
Claims (2)
- 【請求項１】 半導体基板内に酸素イオンを注入した
後、熱処理を行うことにより前記半導体基板内に埋め込
み酸化層を形成する半導体基板の製造方法であって、 前記半導体基板の表面に多孔質シリコン層を形成する工
程と、 前記多孔質シリコン層上に単結晶シリコン層を形成する
工程と、 前記単結晶シリコン層を形成した後に、前記単結晶シリ
コン層を通して多孔質シリコン層に酸素イオンを注入
し、続いて熱処理を施すことにより前記多孔質シリコン
層を酸化させて埋め込み酸化層を形成する工程とを含む
ことを特徴とする半導体基板の製造方法。 - 【請求項２】 前記多孔質シリコン層上に単結晶シリコ
ン層を形成した後、この単結晶シリコン層上に部分的に
開口を有する耐イオン膜を形成し、この耐イオン膜をマ
スクとして酸素イオンの注入を行い、続いて熱処理を施
すことにより、半導体基板内に埋め込み酸化層を選択的
に形成することを特徴とする請求項１記載の半導体基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24238895A JPH0964323A (ja) | 1995-08-29 | 1995-08-29 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24238895A JPH0964323A (ja) | 1995-08-29 | 1995-08-29 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964323A true JPH0964323A (ja) | 1997-03-07 |
Family
ID=17088421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24238895A Pending JPH0964323A (ja) | 1995-08-29 | 1995-08-29 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964323A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002045146A1 (en) * | 2000-11-30 | 2002-06-06 | Telephus, Inc. | Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same |
| US6756257B2 (en) * | 1999-07-16 | 2004-06-29 | International Business Machines Corporation | Patterned SOI regions on semiconductor chips |
| KR100473728B1 (ko) * | 2002-10-24 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| WO2005034209A3 (en) * | 2003-09-30 | 2005-05-19 | Ibm | Thin buried oxides by low-dose oxygen implantation into modified silicon |
| CN1329980C (zh) * | 2003-03-25 | 2007-08-01 | 株式会社东芝 | 布线部件及其制造方法 |
| JP2008258488A (ja) * | 2007-04-06 | 2008-10-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| CN100461367C (zh) * | 2004-01-09 | 2009-02-11 | 国际商业机器公司 | 通过多孔硅技术形成构图的绝缘体上硅/悬空硅复合结构 |
| US7566482B2 (en) * | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
| US7666721B2 (en) | 2006-03-15 | 2010-02-23 | International Business Machines Corporation | SOI substrates and SOI devices, and methods for forming the same |
| JP2011181955A (ja) * | 2011-05-18 | 2011-09-15 | Internatl Business Mach Corp <Ibm> | 半導体複合体構造を形成する方法 |
-
1995
- 1995-08-29 JP JP24238895A patent/JPH0964323A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756257B2 (en) * | 1999-07-16 | 2004-06-29 | International Business Machines Corporation | Patterned SOI regions on semiconductor chips |
| WO2002045146A1 (en) * | 2000-11-30 | 2002-06-06 | Telephus, Inc. | Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same |
| KR100473728B1 (ko) * | 2002-10-24 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| CN1329980C (zh) * | 2003-03-25 | 2007-08-01 | 株式会社东芝 | 布线部件及其制造方法 |
| US7566482B2 (en) * | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
| JP2007507898A (ja) * | 2003-09-30 | 2007-03-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 |
| CN100463135C (zh) * | 2003-09-30 | 2009-02-18 | 国际商业机器公司 | 向改性硅中低剂量注入氧形成薄掩埋氧化物 |
| WO2005034209A3 (en) * | 2003-09-30 | 2005-05-19 | Ibm | Thin buried oxides by low-dose oxygen implantation into modified silicon |
| US7718231B2 (en) | 2003-09-30 | 2010-05-18 | International Business Machines Corporation | Thin buried oxides by low-dose oxygen implantation into modified silicon |
| JP4931212B2 (ja) * | 2003-09-30 | 2012-05-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 |
| CN100461367C (zh) * | 2004-01-09 | 2009-02-11 | 国际商业机器公司 | 通过多孔硅技术形成构图的绝缘体上硅/悬空硅复合结构 |
| US7666721B2 (en) | 2006-03-15 | 2010-02-23 | International Business Machines Corporation | SOI substrates and SOI devices, and methods for forming the same |
| US8159031B2 (en) | 2006-03-15 | 2012-04-17 | International Business Machines Corporation | SOI substrates and SOI devices, and methods for forming the same |
| JP2008258488A (ja) * | 2007-04-06 | 2008-10-23 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2011181955A (ja) * | 2011-05-18 | 2011-09-15 | Internatl Business Mach Corp <Ibm> | 半導体複合体構造を形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6093611A (en) | Oxide liner for high reliability with reduced encroachment of the source/drain region | |
| KR20030006542A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2003224262A (ja) | 垂直型トランジスタ及びその製造方法 | |
| JP2682529B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| US20030170964A1 (en) | Oxidation of ion implanted semiconductors | |
| JPH0964323A (ja) | 半導体基板の製造方法 | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| JP2724288B2 (ja) | 半導体素子間の隔離方法 | |
| JPH0348656B2 (ja) | ||
| JPH09181170A (ja) | 素子分離膜形成方法 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JPH09321131A (ja) | 半導体装置およびその製造方法 | |
| JP3665183B2 (ja) | 半導体装置およびその製造方法 | |
| KR0162139B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
| JPH01295438A (ja) | 半導体装置の製造方法 | |
| KR100203895B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR0162138B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR100790443B1 (ko) | 디램셀 제조 방법 | |
| JPH01239867A (ja) | 絶縁膜上半導体の形成方法 | |
| KR100268860B1 (ko) | 반도체 장치의 제조방법 | |
| KR100491272B1 (ko) | 소이 기판의 제조 방법 | |
| KR940003224B1 (ko) | 반도체 소자의 격리방법 | |
| KR0162145B1 (ko) | 반도체 장치의 소자 분리 방법 |