JPH01239867A - 絶縁膜上半導体の形成方法 - Google Patents

絶縁膜上半導体の形成方法

Info

Publication number
JPH01239867A
JPH01239867A JP6637788A JP6637788A JPH01239867A JP H01239867 A JPH01239867 A JP H01239867A JP 6637788 A JP6637788 A JP 6637788A JP 6637788 A JP6637788 A JP 6637788A JP H01239867 A JPH01239867 A JP H01239867A
Authority
JP
Japan
Prior art keywords
insulating film
substrate
region
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6637788A
Other languages
English (en)
Inventor
Shinichi Kawai
川合 眞一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6637788A priority Critical patent/JPH01239867A/ja
Publication of JPH01239867A publication Critical patent/JPH01239867A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔(既要〕 絶縁膜上半導体の形成方法に係り、特に半導体基板への
酸素イオン或いは窒素イオン注入により形成される埋込
絶縁膜上半導体の形成方法に関し。
埋込絶縁膜の厚さを大きくして基板電位の影8を抑える
ことを目的とし。
半導体基板1表面から酸素イオン或いは窒素イオンを注
入して該基板中に注入イオン高)壱度領域3を形成する
工程と、該基板を熱処理して該注入イオン高濃度領域に
埋込絶縁膜4を形成し且つ該絶縁膜から該基板表面に至
る半導体層5の内部歪みを除去する工程と、該基板上の
素子形成領域13外に開口を有し前記埋込絶縁膜に達す
る導10を形成する工程と、前記埋込絶縁膜を選択的に
エツチングして、前記素子形成領域の下部に該領域より
広い内部空洞11を形成する工程と、咳)111の周囲
及び該内部空洞の周囲を熱酸化して該内部空洞を埋め埋
込酸化膜41を形成する工程とを含む絶縁膜上半導体の
形成方法をもって構成する。
〔産業上の利用分野〕
本発明は絶縁膜上半導体の形成方法に係り、特に半導体
基板への酸素イオン或いは窒素イオン注入により形成さ
れる埋込絶縁膜上の半導体の形成方法に関する。
かかる半導体のデバイスでは、基板電位が埋込絶縁股上
に形成されるデバイスの特性に影響するが、それを防ぐ
ため5埋込絶縁膜の厚さを大きくすることが要求される
。このため、埋込絶縁膜を厚く形成する方法を開発する
必要がある。
〔従来の技術〕
裔集積回路形成技術において素子分離が完全に達成され
る絶縁膜上半導体(S’Or)構造は非常に有用である
。その中でも酸素イオンを用いたS I M OX (
Separation by IMplanted O
Xygen)技術はイオン注入装置の開発と相まって有
望視される。従来のSIMOX技術による絶縁膜上半導
体の形成方法を第2図を参照して説明する。
第2図(a)参照 まずシリコン基板Iの表面に0.1 μm厚の熱酸化膜
2を形成した後、上から酸素イオンを加速電圧150k
eV、  ドーズff11.2 X 10 ”cnn−
2で注入し。
酸素イオン高濃度領域3を形成する。この領域は熱酸化
膜2表面から凡そ0.15乃至0.6μmの深さに形成
される。
第2図(b)参照 窒素(N2)中で1150℃、2時間の熱処理を行う。
この処理により酸素イオン高濃度領域3の酸素はシリコ
ンと結合して安定化し熱酸化膜2表面から 0.3乃至
0.5μmの深さに埋込酸化膜4を形成する。またこの
熱処理により、埋込酸化膜4上のシリコン層5は酸素イ
オン注入の際に生じた内部歪みを解放してイオン注入前
の結晶状態を回復する。この後熱酸化膜2をエツチング
して除去する。
第2図(c)参照 シリコン層5の上にシラン(SiH4)ガスを供給して
1050℃でシリコンエピタキシャル成長を行い、約1
μm厚のシリコンエピタキシャル成長層6を形成する。
この後シリコンエピタキシャル成長層6の中にトランジ
スタ等の素子を形成するのであるが、この絶縁膜上半導
体構造のトランジスタにおいては構造的に埋込酸化膜4
がバックゲートを形成し。
下のシリコン基板の電位によって上部のトランジスタの
闇値電圧、ドレイン耐圧等の緒特性が影響を受ける。こ
のため、シリコン基板の電位変動の影響を抑えて素子特
性を安定化させるためには埋込酸化膜4を厚くする必要
がある。
〔発明が解決しようとする課題〕
埋込酸化膜4を厚くするためには高加速電圧。
大電流のイオン注入装置を用いればよいが、現行技術で
かかる装置の実現は未だ難しい。また、かかる装置が得
られたとしても、高加速電圧、大電流のイオン注入はシ
リコン基板の表面に大きな結晶欠陥を生じせしめ、その
後熱処理したとしても結晶性の悪化が避けられず、さら
に埋込酸化膜4とシリコン層5の界面でダングリングボ
ンドが形成され界面準位が増加することによる素子特性
の変動も避けられない。
本発明は従来のイオン注入装置を用い、しかも厚い埋込
酸化膜を得る方法を提供することを目的とする。
〔課題を解決するための手段〕
半導体基板1表面から酸素イオン或いは窒素イオンを注
入して該基板中に注入イオン高濃度領域3を形成する工
程と、該基板を熱処理して該注入イオン高濃度領域に埋
込絶縁膜4を形成し且つ該絶縁膜から該基板表面に至る
半導体層5の内部歪みを除去する工程と、該基板上の素
子形成領域13外に開口を有し前記埋込絶縁膜に達する
溝10を形成する工程と、前記埋込絶縁膜を選択的にエ
ツチングして、前記素子形成領域の下部に該領域より広
い内部空洞11を形成する工程と、該溝の周囲及び該内
部空洞の周囲を熱酸化して該内部空洞を埋め埋込酸化膜
41を形成する工程とを含む絶縁膜上半導体の形成方法
により」二記課題は解決される。
〔作用〕
本発明では半導体基板1上の素子形成領域13外に開口
を有し埋込絶縁膜4に達する溝10を形成する。該溝か
ら該埋込絶縁膜を選択的にエツチングして素子形成領域
の下部に該領域より広い内部空洞11を形成する。エツ
チング液としては例えば弗酸系エツチング液が酸化膜に
対するjx沢性゛が高いので効果的に使用することがで
きる。その後、該溝の周囲及び該内部空洞の周囲を熱酸
化すると、シリコンは酸化して二酸化シリコンになる時
体積がほぼ2倍に膨張する。それゆえ、熱酸化の進行に
つれて該溝の周囲及び該内部空洞の周囲が空間を狭める
ように移動して、遂には前記内部空洞は酸化膜で埋まり
埋込酸化膜41が形成される。かくして前の工程で注入
イオン高心度領域に形成された埋込絶縁膜4の約2倍の
膜厚をもつ埋込酸化膜41が形成される。
また、従来のSIMOX技術では埋込絶縁膜4の形成を
酸素イオン注入とそれに続く窒素中熱処理により行うた
め、注入酸素のシリコン基板中での濃度プロフィルが低
濃度領域まで尾を引き、そこでは完全な二酸化シリコン
になり得ずダングリングボンドが形成され界面単位の増
大をもたらしたが1本発明ではその領域をすべて熱酸化
してしまうためかかる界面単位は非常に少な(なる。
〔実施例〕
以下第1図を参照して本発明の実施例について説明する
第1図(a)参照 まず半導体基板としてシリコン基板1の表面に0.1 
μm厚の熱酸化膜2を形成した後、その上から酸素イオ
ンを加速電圧150keV、  ドーズBt1.2 X
l 018cm−2で注入し、酸素イオン高濃度領域3
を形成する。この領域は熱酸化膜1の表面から凡そ0.
15乃至0.6μmの深さに形成される。
第1図(b)参照 窒素(N2)中で1150℃、2時間の熱処理を行う。
この処理により酸素イオン高)z度領域3の酸素はシリ
コンと結合して安定化し熱酸化膜表面から 0.3乃至
0.5μmの深さに埋込酸化膜4を形成する。またこの
熱処理により埋込酸化膜4上のシリコン層5は酸素イオ
ン注入の際に生じた内部歪みを解放してイオン注入前の
結晶状態を回復する。この後熱酸化膜2をエツチングし
て除去する。
第1図(c)参照 シリコン層5の上にシラン(SiHa )ガスを供給し
て1050℃でシリコンエピタキシャル成長を行い、約
1μm17−のシリコンエピタキシャル成長層6を形成
する。
本実施例のここまでの・工程は従来のS T M O:
<技術と同様の方法を用いている。
第1図(d)参照 シリコンエピタキシャル成長層6の表面を900℃で熱
酸化して0.05μmrg−のシリコン酸化膜今を形成
した後、化学気相成長法により0.05μm厚のシリコ
ン窒化膜8を堆積する。
第1図(e)参照 レジスト9を用いて素子形成領域外に幅2μm1長さ3
0μmの溝形をパターニングする。該長さは素子形成領
域の長さよりも太き(する。このレジストパターンを用
いてシリコン窒化膜8.シリコン酸化115f7.  
シリコンエピタキシャル成長層6゜シリコン層5をドラ
イエツチングして埋込酸化膜4の表面を露出して溝10
を形成する。
第1図(f)参照 溝10を通して埋込酸化膜4を弗酸系エツチング液によ
り横方向に30μm程度エソヂングする。
該エツチングにより、素子形成領域の下部に該領域より
広い内部空洞11が形成される。該内部空洞は溝10の
両側に形成されるが、第1図(f)はその片側に主眼を
おいて示している。
第1図(g)参照 全体を1000°Cのウェット酸素中で50分熱酸化す
る。内部空洞11は完全に二酸化シリコンで埋められ、
厚さ0.4乃至0.5μmの埋込酸化膜41が形成され
る。
第1図(h)参照 シリコン窒化膜8及びシリコン酸化膜7を除去する。
第1図、(i)参照 レジスト91を用いて素子形成領域13の周囲に幅2μ
mの1−レンチ12を形成するためのバターニングを行
う。該トレンチは該素子形成領域を他のシリコンエピタ
キシャル成長層領域から分離するためのものであり、既
に形成されている講10もその分離に利用できるので、
植溝及び該トレンチで該素子形成領域を囲むように形成
する。
レジスト91に形成されたパターンを用いてシリコンエ
ピタキシャル成長層6及び埋込酸化膜41の一部をドラ
イエツチングしてトレンチ12を形成する。
第1図(j)参照 レジスト91を除去する。素子形成領域13の下部には
厚さ0.4乃至0.5μmの埋込酸化膜41が存在する
。かくして他のシリコンエピタキシャル成長層領域から
完全に隔離された一辺が30μm弱のほぼ正方形の素子
形成領域13が形成される。
該素子形成領域に素子を形成した後、全体にパッシベー
ション用のリンガラス(PSG)を厚さ1μm程度堆積
する。この詩情10及びトレンチ12もリンガラスで埋
込まれる。
なお2本発明では最初のイオン注入は酸素イオンに瞑ら
ず、イオン注入層を半導体基板に対して選択的にエツチ
ング出来るのであれば酸素イオン以外のイオン、例えば
窒素イオンの注入でもよい。
〔発明の効果〕
以上説明した様に1本発明によれば、従来のSIMOX
技術による埋込酸化膜の2倍以上の厚さの埋込酸化膜を
持つ絶縁膜上半導体(S○■)構造を得ることができる
。これにより、基板電位の影客の小さい素子を実現する
ことができる。
また2本発明によれば、従来のSIMOX技術によるよ
りも界面準位を大幅に減少させ、素子の特性を大幅に向
上させることができる。
【図面の簡単な説明】
第1図(a)乃至第1図(j)は実施例。 第2図(a)乃至第2図(c)は従来例である。図にお
いて。 1は半導体基板であり、シリコン基板。 2は熱酸化膜。 3は注入イオン高濃度領域であり、酸素イオン高ン農度
領域。 4.41は埋込絶縁膜であり、埋込酸化膜。 5は半導体層であり、シリコン層。 6はシリコンエピタキシャル成長層。 7はシリコン酸化膜1 8はシリコン窒化膜。 9.91はレジスト 10は溝。 11は内部空洞1 12はトレンチ。 13は素子形成領域 (a) (b) (C) ンζ、 才をとイ列 第10(1の1) (d) (e) 突 誇 ヂ多”J 嫡10OtA2) (hン 文先f列 第1国(るty>3) 飯虎介”1 垢1 凶 (−jzn4−)

Claims (1)

  1. 【特許請求の範囲】  半導体基板(1)表面から酸素イオン或いは窒素イオ
    ンを注入して該基板中に注入イオン高濃度領域(3)を
    形成する工程と、 該基板を熱処理して該注入イオン高濃度領域に埋込絶縁
    膜(4)を形成し且つ該絶縁膜から該基板表面に至る半
    導体層(5)の内部歪みを除去する工程と、 該基板上の素子形成領域(13)外に開口を有し前記埋
    込絶縁膜に達する溝(10)を形成する工程と、 前記埋込絶縁膜を選択的にエッチングして、前記素子形
    成領域の下部に該領域より広い内部空洞(11)を形成
    する工程と、 該溝の周囲及び該内部空洞の周囲を熱酸化して該内部空
    洞を埋め埋込酸化膜(41)を形成する工程とを含むこ
    とを特徴とする絶縁膜上半導体の形成方法。
JP6637788A 1988-03-19 1988-03-19 絶縁膜上半導体の形成方法 Pending JPH01239867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6637788A JPH01239867A (ja) 1988-03-19 1988-03-19 絶縁膜上半導体の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6637788A JPH01239867A (ja) 1988-03-19 1988-03-19 絶縁膜上半導体の形成方法

Publications (1)

Publication Number Publication Date
JPH01239867A true JPH01239867A (ja) 1989-09-25

Family

ID=13314075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6637788A Pending JPH01239867A (ja) 1988-03-19 1988-03-19 絶縁膜上半導体の形成方法

Country Status (1)

Country Link
JP (1) JPH01239867A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658809A (en) * 1994-03-23 1997-08-19 Komatsu Electronic Metals Co., Ltd. SOI substrate and method of producing the same
US6225663B1 (en) 1996-06-14 2001-05-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having SOI structure and method of fabricating the same
JP2007531294A (ja) * 2004-03-31 2007-11-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 歪みシリコンオンインシュレータ構造を製造する方法およびそれによって形成された歪みシリコンオンインシュレータ構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658809A (en) * 1994-03-23 1997-08-19 Komatsu Electronic Metals Co., Ltd. SOI substrate and method of producing the same
US6225663B1 (en) 1996-06-14 2001-05-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having SOI structure and method of fabricating the same
US6509211B2 (en) 1996-06-14 2003-01-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having SOI structure and method of fabricating the same
JP2007531294A (ja) * 2004-03-31 2007-11-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 歪みシリコンオンインシュレータ構造を製造する方法およびそれによって形成された歪みシリコンオンインシュレータ構造
US8450806B2 (en) 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby

Similar Documents

Publication Publication Date Title
KR950000103B1 (ko) 반도체 장치 및 그 제조방법
US4498227A (en) Wafer fabrication by implanting through protective layer
JP3058954B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
US6852604B2 (en) Manufacturing method of semiconductor substrate
US4948742A (en) Method of manufacturing a semiconductor device
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
JPS62293761A (ja) 半導体装置の製造方法
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
JPH11145273A (ja) 半導体装置の製造方法
JP3039978B2 (ja) 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法
JPH0964323A (ja) 半導体基板の製造方法
JPH01239867A (ja) 絶縁膜上半導体の形成方法
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JPH0684938A (ja) 半導体装置の製造方法
JPH05326556A (ja) 半導体装置の製造方法
JPS6325707B2 (ja)
JPS58200554A (ja) 半導体装置の製造方法
JPH03229427A (ja) Mos型半導体装置の製造方法
JPS6130047A (ja) 半導体装置の製造方法
JPS6370458A (ja) 半導体装置の製造方法
KR100223908B1 (ko) 반도체 소자의 격리층 형성 방법
KR100595877B1 (ko) 반도체 소자 제조 방법
KR100745056B1 (ko) 반도체소자의 소자분리막 형성방법
KR0167231B1 (ko) 반도체장치의 격리방법
JPH065696A (ja) 半導体装置の製造方法