KR0162145B1 - 반도체 장치의 소자 분리 방법 - Google Patents

반도체 장치의 소자 분리 방법 Download PDF

Info

Publication number
KR0162145B1
KR0162145B1 KR1019940039118A KR19940039118A KR0162145B1 KR 0162145 B1 KR0162145 B1 KR 0162145B1 KR 1019940039118 A KR1019940039118 A KR 1019940039118A KR 19940039118 A KR19940039118 A KR 19940039118A KR 0162145 B1 KR0162145 B1 KR 0162145B1
Authority
KR
South Korea
Prior art keywords
oxide film
thermal oxide
silicon substrate
etching
protrusion
Prior art date
Application number
KR1019940039118A
Other languages
English (en)
Other versions
KR960026600A (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940039118A priority Critical patent/KR0162145B1/ko
Publication of KR960026600A publication Critical patent/KR960026600A/ko
Application granted granted Critical
Publication of KR0162145B1 publication Critical patent/KR0162145B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로서, 실리콘기판상에 열산화막과 질화막을 증착하는 단계, 상기 전체 구조 상부의 소정부분을 사진식각법에 의해 식각하여 돌출부를 형성하는 단계, 상기 돌출부에 의해 노출된 실리콘 기판부에 채널스토퍼용 불순물을 소정의 각도로 2회 반복 주입하는 단계, 상기 노출부를 열 산화하여 제2열산화막을 형성하는 단계, 상기 제2열산화막을 이방성식각하는 단계, 상기 이방성 식각에 의해 노출된 실리콘기판을 단결정 에피택셜 성장시키는 단계, 및 상기 돌출부 상부의 질화막과 제1열산화막을 식각하는 단계로 이루어진다. 이와 같은 본 발명의 반도체 장치의 소자 분리 방법은 소자의 선택적인 열산화 공정에 의해 발생하는 버즈 비크를 제거시키므로써 필드산화막과 실리콘기판과의 단차를 완화하여 활성 영역을 확보할 수 있다.

Description

반도체 장치의 소자 분리 방법
제1도는 종래 기술에 의한 소자 분리 구조를 보인 단면도.
제2도의 (a)(b)(c)(d)(e)(f)는 본 발명의 소자 분리 방법을 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 실리콘기판 2 : 열산화막
3,13 : 질화막 4 : 필드산화막
12 : 제1열산화막 14 : 돌출부
15 : 제2열산화막 15' : 필드산화막
16 : 단결정 에피택셜실리콘층
본 발명은 반도체 장치의 소자 분리 방법에 관한 것으로, 특히 소자 분리영역을 최소화 하여 활성영역을 충분히 확보할 수 있는 반도체 장치의 소자 분리 방법에 관한 것이다.
최근 반도체 제조 기술의 발달과 메모리 소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자 개발이 진척되고 있는데, 이러한 메모리 소자의 대용량화는 각 세대마다 2배로 진행하는 미세 프로세스 기술을 기본으로 한 메모리 셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자 분리영역의 축소는 메모리소자의 미세화 기술에 있어서 중요한 항목중의 하나이다.
현재 반도체 소자 분리를 위해 가장 널리 알려진 기술은 소위 선택 산화법에 의한 로코스(LOCOS : local oxidation of silicon)법과 이의 개량 기술이다. 로코스는 개략적으로 설명하면 패드 산화, 실리콘 나이트라이드 및 기타 막을 마스크로 사용하여 실리콘기판을 선택적으로 산화시켜 비활성 영역인 필드산화막을 형성시키는 기술이다. 여기서 비활성 영역에 대한 활성 영역은 필드산화막 간의, 이를테면 소망의 반도체 소자 형성 영역을 의미하고, 각각의 소자는 분리된 영역을 경계로 전기적으로 분리된다.
소자 분리라는 중대한 목적하에 이미 확립된 로코스 공정에 대해 제1도를 참조하여 설명하면 다음과 같다.
제1도는 로코스 공정에 의한 소자 분리 구조를 보인 단면도이다.
공정의 수순을 구체적으로 도식화 하지는 않았으나, 로코스 공정의 제1단계는 준비된 실리콘기판(1)상에 열산화막(2)과 질화막(3)을 성장시킨 후, 소자 분리 영역 또는 비활성 영역을 정의하기 위해 사진 식각 공정을 사용하여 개구부를 형성하는 단계이다. 이때 식각되는 층은 질화막(3)이다. 그런 다음, 개구된 영역을 통해 필드 인버젼의 방지를 위하여 반도체기판의 도전형과 동일 도전형의 이온주입을 행하여 채널저지층을 형성한다. 이어서 선택적 산화에 의한 열산화 공정으로 산화층을 침적시킴으로써 필드산화막(4)을 형성한다. 이와 같은 방법으로 필드산화막(4)을 형성하여 소자를 분리하는 것이다.
그러나, 상기한 바와 같은 종래 로코스 기술에 의한 소자 분리 방법은 다음과 같은 문제점을 안고 있다.
즉, 질화막(3)의 하부로 필드산화막(4)이 침투하면서 버즈 비크(bird's beak)를 발생하는 문제가 있고, 또 상기와 같은 버즈 비크의 발생과 열산화 공정을 위한 고온처리로 주입된 이온층의 이온들이 활성화됨과 아울러 기판내로 확산을 일으키게 되어 필드산화막(4), 즉 소자 분리 영역과 기판 실리콘과의 경계면에서 불순물 농도를 높게 유지시킬 수 없다는 문제가 지적되었으며, 더우기 선택적 열산화 공정에 따라 실리콘기판에 기계적인 스트레스가 가해지는 문제가 지적되었다. 따라서 비교적 저밀도 집적회로 형성시 상기 기술은 만족스럽게 적용되겠지만 점차 고집적화 되는 반도체 장치의 제조 경향에 따라서 협소한 면적에 소자를 형성해야 되고 이는 소자 분리 영역간 활성 영역의 축소를 의미한다. 협소해진 활성 영역으로의 버즈 비크 침식은 소망하는 반도체 장치의 실현이 어렵게 되고, 형성하더라도 요구되는 전기적 특성을 얻을 수 없게 되며, 또한 채널저지 이온의 공정중 확산에 의해 소자의 전기적 특성이 악화된다.
또한, 종래의 소자 분리 방법은 상기한 문제 이외에도, 이온 주입시 마스크로 작용했던 열산화막(2) 및 질화막(3)이 제거되면서 소자 분리 영역이 형성되는데, 이때 열산화막(2)의 식각 용액에 의한 과다식각으로 기판과 필드산화막(4)과의 표면 경계에서 함몰부가 형성되는 문제를 안고 있어, 고집적화된 반도체 장치의 실현에 있어 소자의 전지적인 특성을 저하시키는 요인이 된다.
이러한 많은 문제점을 안고 있는 종래의 로코스법은 고집적화된 반도체 장치의 실현에 있어 적용할 수 없기 때문에, 근자에는 개선된 로코스(즉, ALOCOS) 방법이 개발되고 있다.
상기한 개선된 로코스 기술은 선택 산화와 달리 버퍼 산화층과 질화 실리콘층 간에 다결정 실리콘층을 넣어 기판을 산화하는 대신 그 결정 실리콘층을 산화하여 필드산화막으로 하는 것을 주요지로 하고 있는 것으로써, 언급한 제문제를 해결하지 못한다.
본 발명은 상기와 같은 로코스 기술이 가지는 제반 문제점을 해결하기 위하여 창안된 것으로, 버즈 비크의 침식이 없이 충분한 활성영역을 확보할 수 있고, 또한 채널 저지충의 농도를 유지하여 고집적화의 반도체 장치의 소자 분리시 적용되는 반도체 장치의 소자 분리 방법을 제공하는데 그 주된 목적이 있다.
따라서, 본 발명의 목적은 상기 문제점을 해결하기 위하여, 질화막 하부로 확산되는 열산화 공정에 의해 발생하는 버즈 비크를 제거하면서 필드산화막과 실리콘기판과의 단차를 완화시킬 수 있는 반도체 장치의 소자 분리 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 실리콘기판상에 열산화막과 질화막을 증착하는 단계, 상기 전체 구조 상부의 소정부분을 사진식각법에 의해 식각하여 돌출부를 형성하는 단계, 상기 돌출부에 의해 노출된 실리콘 기판부에 채널스토퍼용 불순물을 소정의 각도로 2회 반복 주입하는 단계, 상기 노출부를 열산화하여 제2열산화막을 형성하는 단계, 상기 제2열산화막을 이방성식각하는 단계, 상기 이방성 식각에 의해 노출된 실리콘기판을 단결정 에피택셜 성장시키는 단계, 및 상기 돌출부 상부의 질화막과 제1열산화막을 식각하는 단계로 이루어지는 것을 특징으로 한다.
여기서, 상기 실리콘기판의 상부에 약 100∼300 Å 두께의 제1열산화막을 형성하고 상기 제1열산화막 상부에 약 1,000∼2,000 Å 두께의 질화막을 순차적으로 적층한다. 이어서, 소정의 사진 식각공정에 의해 이방성식각하므로써 상기 실리콘기판상에 약 0.5∼1.2 ㎛의 높이를 가지는 돌출부를 형성한 다음, 채널스토퍼용 불순물을 소정의 각도의 범위에서 서로 엇갈리도록 하여 2 회 반복 주입하는 공정을 실시하는 바, 상기 실리콘기판상의 돌출부의 양쪽에 균일하게 이온주입이 되도록 하는 것이 바람직하다. 이때 BF2불순물을 20∼50 KeV, 1×1012∼1×1017원자/㎠의 조건으로 이온주입하는 것이 바람직하다. 그런 다음, 열산화공정을 실시하므로써 제2열산화막을 약 3,000∼8,000 Å 두께로 형성한다. 이후, 상기 질화막을 식각마스크로 하여 상기 노출된 제2열산화막을 이방성 식각에 의한 과도식각을 행하므로써 필드산화막을 형성함과 동시에 상기 실리콘기판의 소정 부분을 함께 제거하면서 노출시킨다. 상기한 바와 같은 식각공정에 의해 노출된 실리콘기판상에 단결정 에피택셜실리콘층을 선택적으로 형성한다. 이때, 단결정 에피택셜실리콘층의 형성은 상기 돌출부의 높이와 거의 동일하도록 형성한다. 그런 다음, 상기 질화막과 제1열산화막을 습식식각하여 소정의 필드산화막을 형성한다. 이때, 상기 질화막은 인산(H3PO4) 용액으로, 상기 제1열산화막은 불화수소(HF) 용액으로 각각 제거함이 바람직하다.
이하, 상기한 바와 같은 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
첨부한 제2도의 (a)(b)(c)(d)(e)(f)는 본 발명에 따른 소자 분리방법의 공정 단면도이다.
도시한 바와 같이, 본 발명의 일 실시예에 의한 반도체 장치의 소자 분리방법은 먼저, (a)도에 도시된 바와 같이 실리콘 기판(11)상에 제1열산화막(12)과 질화막(13)을 적층한다. 여기서 상기 제1열산화막(12)의 두께는 100∼300Å 정도, 상기 질화막의 두께는 1,000∼2,000Å 정도가 바람직하다. 이때 상기한 박막을 형성함에 있어서는, 예를 들어 CVD법 등에 의한다.
상기 박막을 적층한 후에는 소자 분리 영역을 형성하기 위하여, (b)도에 도시된 바와 같이 소정의 사진 식각법으로 상기 실리콘기판(11) 상부에 0.5∼1.2 ㎛의 높이를 가지는 돌출부(14)를 형성한 다음, 채널스토퍼용 불순물 예를 들어, BF2불순물을 소정의 각도의 범위에서 서로 엇갈리도록 하여 20∼50 KeV, 1×1012∼1×1017원자/㎠ 의 조건으로 2 회 반복 주입한다.
그런 다음, (c)도에 도시된 바와 같이 열산화공정을 실시하므로써 상기 실리콘기판(11)을 성장시켜 제2열산화막(15)을 3,000∼8,000 Å 두께로 형성한다.
이후, 상기 질화막(13)을 식각마스크로 하여 상기 노출된 제2열산화막(15)을 이방성 식각에 의한 과도식각을 행하므로써 (d)도에 도시된 바와 같이 상기 실리콘기판(11)의 소정 부분을 함께 제거하면서 노출시킨다. 이때 상기 실리콘기판(11)의 돌출부(14) 양측에 상기 제2열 산화막이 잔존하게되어 필드산화막(15')을 형성하게 된다. 상기 필드산화막(15') 하부의 실리콘기판(11)에는 채널저지 불순물이 이온 주입되어 있다.
상기 노출된 실리콘기판(11)상에 단결정 에피택셜실리콘층층(16)을 선택적으로 형성하되, 상기 돌출부(14)의 높이와 거의 동일하게 형성한다. 상기 단결정 에피택셜실리콘층(16)을 형성한 상태를 (e)도에 도시하였다.
이후, 상기 질화막(13)은 인산용액으로, 제1열산화막(12)은 불화수소로써 습식식각하여 각각 제거해준다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 버즈 비크 및 단차 없는 소자 분리 구조가 가능하게 되므로 활성 영역을 충분히 확보할 수 있고, 이에 따른 소자의 전기적 특성(특히, 누설전류) 및 신뢰성 향상의 효과를 얻을 수 있으며, 또한 본 발명은 점차 고집적화 되어 가고 있는 반도체 장치의 제조에 매우 유리하게 적용되어 디바이스의 경박단소형화에 기여하는 효과도 있다.
이상, 본 발명의 초고집적 반도체 장치의 소자 분리 방법은 절연 효과가 우수하며, 반도체 소자의 선택적인 열산화 공정에 의해 발생하는 버즈 비크를 제거하여 필드산화막과 실리콘기판과의 단차를 완화하여 활성 영역을 확보할 수 있다.
상기 방법은 본 발명의 바람직한 일실시예로서, 본 발명의 범위를 벗어나지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (9)

  1. 실리콘기판상에 열산화막과 질화막을 증착하는 단계, 상기 전체 구조 상부의 소정부분을 사진식각법에 의해 식각하여 돌출부를 형성하는 단계, 상기 돌출부 형성을 위한 식각에 의해 노출된 실리콘 기판부에 채널스토퍼용 불순물을 소정의 각도로 2 회 반복 주입하는 단계, 상기 노출된 실리콘 기판부를 열산화하여 제 2 열산화막을 형성하는 단계, 상기 제 2 열산화막을 이방성 식각하는 단계, 상기 이방성 식각에 의해 노출된 실리콘기판을 단결정 에피택셜 성장시키는 단계, 및 상기 돌출부 상부의 질화막과 제1열산화막을 식각하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  2. 제1항에 있어서, 상기 돌출부는 제1열산화막과 질화막이 구비된 실리콘기판을 돌출 예정영역부를 제외하고 0.5∼1.2 ㎛ 식각하여 이루어지는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 채널스토퍼용 불순물은 돌출부를 형성하기 위해 식각되어진 영역에 소정의 각도의 범위에서 서로 엇갈리도록 하여 2회 반복 주입하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  4. 제1항에 있어서, 상기 채널스토퍼용 불순물은 BF2불순물인 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  5. 제4항에 있어서, 상기 BF2불순물은 20∼50 KeV, 1×1012∼1×1017원자/㎠의 조건으로 이온주입되는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  6. 제1항에 있어서, 상기 제2열산화막은 3.000∼8,000Å 두께인 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  7. 제6항에 있어서, 상기 제2열산화막을 이방성 식각하는 단계에서 제2열산화막의 잔존을 방지하기 위하여 과도식각하는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  8. 제1항에 있어서, 상기 노출된 실리콘 기판을 단결정 에피택셜 성장시 상기 돌출부의 높이만큼 성장시키는 것을 특징으로 하는 반도체 장치의 소자 분리 방법.
  9. 제1항에 있어서, 상기 질화막은 인산용액으로, 상기 제1열산화막은 불화수소용액으로 각각 제거함을 특징으로 하는 반도체 장치의 소자 분리 방법.
KR1019940039118A 1994-12-30 1994-12-30 반도체 장치의 소자 분리 방법 KR0162145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039118A KR0162145B1 (ko) 1994-12-30 1994-12-30 반도체 장치의 소자 분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039118A KR0162145B1 (ko) 1994-12-30 1994-12-30 반도체 장치의 소자 분리 방법

Publications (2)

Publication Number Publication Date
KR960026600A KR960026600A (ko) 1996-07-22
KR0162145B1 true KR0162145B1 (ko) 1999-02-01

Family

ID=19405294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039118A KR0162145B1 (ko) 1994-12-30 1994-12-30 반도체 장치의 소자 분리 방법

Country Status (1)

Country Link
KR (1) KR0162145B1 (ko)

Also Published As

Publication number Publication date
KR960026600A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100481868B1 (ko) 누설전류를 방지하는 소자 분리 구조를 갖는 변형된 에스오아이 기판 및 그 제조 방법
JPH088297B2 (ja) 半導体装置の素子分離方法
KR0157875B1 (ko) 반도체 장치의 제조방법
US5374584A (en) Method for isolating elements in a semiconductor chip
JPH11145273A (ja) 半導体装置の製造方法
JP2989051B2 (ja) 炭化シリコンバイポーラ半導体装置およびその製造方法
KR0140655B1 (ko) 반도체 장치의 소자 분리방법
JPH0427706B2 (ko)
JPH0964323A (ja) 半導体基板の製造方法
JP3628362B2 (ja) 半導体装置の隔離構造の製造方法
KR0162139B1 (ko) 반도체 장치의 소자 분리방법
KR0162145B1 (ko) 반도체 장치의 소자 분리 방법
KR0179555B1 (ko) 반도체 장치의 소자 분리방법
KR100232899B1 (ko) 반도체소자의 소자분리막 제조방법
JPS59108325A (ja) 半導体装置の製造方法
KR0167600B1 (ko) 반도체 장치의 소자 분리 방법
KR100336567B1 (ko) 반도체장치의소자분리방법
KR0162138B1 (ko) 반도체 장치의 소자 분리방법
KR100192164B1 (ko) 반도체 장치의 소자 분리방법
KR0167599B1 (ko) 반도체 장치의 소자 분리방법
KR940001813B1 (ko) 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치
KR100240273B1 (ko) 반도체 소자의 필드 산화막 형성 방법
JPH10308448A (ja) 半導体デバイスの隔離膜及びその形成方法
CN107403751B (zh) 局部硅氧化隔离器件的制备方法
KR100246099B1 (ko) 반도체 소자 분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee