JPH0794688A - Soi 基板の製造方法 - Google Patents
Soi 基板の製造方法Info
- Publication number
- JPH0794688A JPH0794688A JP23441593A JP23441593A JPH0794688A JP H0794688 A JPH0794688 A JP H0794688A JP 23441593 A JP23441593 A JP 23441593A JP 23441593 A JP23441593 A JP 23441593A JP H0794688 A JPH0794688 A JP H0794688A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal silicon
- layer
- substrate
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】 (修正有)
【目的】比較的短時間で、欠点のない、平坦性に優れた
単結晶シリコン層‐絶縁層界面を有する SOI 基板を得
ることができる製造方法を提供すること。 【構成】上記目的は、単結晶シリコン基板1に酸素イオ
ン3を注入した後に、熱処理を行うことによって二酸化
シリコンの絶縁層7を形成し、次いで熱酸化又は化学処
理を施すことによって該基板の単結晶シリコン層5を薄
層化し、さらに熱処理を加えることによって単結晶シリ
コン層5と二酸化シリコン層7との界面の平坦性を向上
させることを特徴とする SOI 基板の製造方法とするこ
とによって達成することができた。
単結晶シリコン層‐絶縁層界面を有する SOI 基板を得
ることができる製造方法を提供すること。 【構成】上記目的は、単結晶シリコン基板1に酸素イオ
ン3を注入した後に、熱処理を行うことによって二酸化
シリコンの絶縁層7を形成し、次いで熱酸化又は化学処
理を施すことによって該基板の単結晶シリコン層5を薄
層化し、さらに熱処理を加えることによって単結晶シリ
コン層5と二酸化シリコン層7との界面の平坦性を向上
させることを特徴とする SOI 基板の製造方法とするこ
とによって達成することができた。
Description
【0001】
【産業上の利用分野】本発明は、絶縁層とその上の単結
晶シリコン層とからなる積層体が表面側に形成された S
OI 基板の製造方法にかかり、特に、欠点のない、平坦
性に優れた単結晶シリコン層‐絶縁層界面を有する SOI
基板の製造方法に関する。
晶シリコン層とからなる積層体が表面側に形成された S
OI 基板の製造方法にかかり、特に、欠点のない、平坦
性に優れた単結晶シリコン層‐絶縁層界面を有する SOI
基板の製造方法に関する。
【0002】
【従来の技術】SOI 基板の製造方法として、これまで
に、以下に述べるような内容の SIMOX法による製造方法
が提案されている。すなわち、図4に示すように、高真
空状態に保った容器内で単結晶シリコン基板1(a)にそ
の表面側から酸素イオン3を打ち込むことによって、該
基板1の表面側に酸素イオン打ち込み層4とその上の単
結晶シリコン層5とからなる積層体6を形成する第一の
工程(b)と、次いで、上記基板に熱処理を施すことによ
って、酸素イオン打ち込み層4を二酸化シリコンからな
る絶縁層7とする第二の工程(c)とからなる方法であ
る。
に、以下に述べるような内容の SIMOX法による製造方法
が提案されている。すなわち、図4に示すように、高真
空状態に保った容器内で単結晶シリコン基板1(a)にそ
の表面側から酸素イオン3を打ち込むことによって、該
基板1の表面側に酸素イオン打ち込み層4とその上の単
結晶シリコン層5とからなる積層体6を形成する第一の
工程(b)と、次いで、上記基板に熱処理を施すことによ
って、酸素イオン打ち込み層4を二酸化シリコンからな
る絶縁層7とする第二の工程(c)とからなる方法であ
る。
【0003】このような製造方法によって、絶縁層とそ
の上の単結晶シリコン層とからなる積層体が表面側に形
成された SOI 基板を製造することができる。
の上の単結晶シリコン層とからなる積層体が表面側に形
成された SOI 基板を製造することができる。
【0004】上記の製造方法において、良質の SOI 基
板を実現させるための要件は、例えば、Nakashima 等に
よって Journal of Materials Research 、第8巻(1993
年)、第3号、第523〜第534頁に開示されている。これ
によれば、550℃に保持した単結晶シリコン基板に、180
keVに加速した酸素イオンを 0.35×1018〜0.4×1018個/
cm2の範囲内の打ち込み量で打ち込み、次いで、アルゴ
ンと酸素との混合ガス雰囲気中で1350℃、4時間以上の
熱処理を行うと、転位を殆ど含まない単結晶シリコン層
を有する SOI 基板が得られるとされている。
板を実現させるための要件は、例えば、Nakashima 等に
よって Journal of Materials Research 、第8巻(1993
年)、第3号、第523〜第534頁に開示されている。これ
によれば、550℃に保持した単結晶シリコン基板に、180
keVに加速した酸素イオンを 0.35×1018〜0.4×1018個/
cm2の範囲内の打ち込み量で打ち込み、次いで、アルゴ
ンと酸素との混合ガス雰囲気中で1350℃、4時間以上の
熱処理を行うと、転位を殆ど含まない単結晶シリコン層
を有する SOI 基板が得られるとされている。
【0005】
【発明が解決しようとする課題】今後、量子効果デバイ
スのように、デバイス寸法がナノメータ・オーダになっ
ていくと、単結晶シリコン層と絶縁層との界面の形状が
デバイス性能に大きな影響を及ぼすようになる。ナノメ
ータ・デバイスにおいて良好なデバイス性能を実現する
ためには、転位を含まない単結晶シリコン層を有するだ
けでなく、単結晶シリコン層と絶縁層との界面の粗さを
1nm 以下に確保することが不可欠である。しかし、本
発明者等の検討によれば、上記した Nakashima 等の製
法において、 1350℃での熱処理時間を4時間とした SO
I 基板では、単結晶シリコン層と絶縁層との界面の粗さ
は Rms (Root mean square)値で3.2nm程度存在(原子間
力顕微鏡による測定)し、ナノメータ・デバイスに適用で
きるほどの界面平坦性は得られていないことがわかっ
た。さらに、従来の SOI 基板の製法において、Rms 値
を1nmにするためには、アルゴンと酸素との混合ガス雰
囲気中で行う1350℃での熱処理を40時間以上にまで延長
する必要のあることが明らかになった。しかしながら、
高温・長時間に及ぶ熱処理は、汚染物の付着の他、G.K.C
eller 等が Applied Physics Letter 、第48巻(1986
年)、第8号、第532〜第534頁で指摘しているように、
シリコン融点近くでの長時間の熱処理は欠陥誘起の原因
となる。また、40時間にわたる熱処理は、生産性の低下
などの新しい問題を引き起こす。このため、シリコン融
点近くでの熱処理時間の短縮が可能で、単結晶シリコン
層‐絶縁層界面の粗さが1nm以下になるような SOI 基
板の製造方法の開発が望まれている。
スのように、デバイス寸法がナノメータ・オーダになっ
ていくと、単結晶シリコン層と絶縁層との界面の形状が
デバイス性能に大きな影響を及ぼすようになる。ナノメ
ータ・デバイスにおいて良好なデバイス性能を実現する
ためには、転位を含まない単結晶シリコン層を有するだ
けでなく、単結晶シリコン層と絶縁層との界面の粗さを
1nm 以下に確保することが不可欠である。しかし、本
発明者等の検討によれば、上記した Nakashima 等の製
法において、 1350℃での熱処理時間を4時間とした SO
I 基板では、単結晶シリコン層と絶縁層との界面の粗さ
は Rms (Root mean square)値で3.2nm程度存在(原子間
力顕微鏡による測定)し、ナノメータ・デバイスに適用で
きるほどの界面平坦性は得られていないことがわかっ
た。さらに、従来の SOI 基板の製法において、Rms 値
を1nmにするためには、アルゴンと酸素との混合ガス雰
囲気中で行う1350℃での熱処理を40時間以上にまで延長
する必要のあることが明らかになった。しかしながら、
高温・長時間に及ぶ熱処理は、汚染物の付着の他、G.K.C
eller 等が Applied Physics Letter 、第48巻(1986
年)、第8号、第532〜第534頁で指摘しているように、
シリコン融点近くでの長時間の熱処理は欠陥誘起の原因
となる。また、40時間にわたる熱処理は、生産性の低下
などの新しい問題を引き起こす。このため、シリコン融
点近くでの熱処理時間の短縮が可能で、単結晶シリコン
層‐絶縁層界面の粗さが1nm以下になるような SOI 基
板の製造方法の開発が望まれている。
【0006】本発明の目的は、上記従来技術の有してい
た課題を解決して、比較的短時間で、欠点のない、平坦
性に優れた単結晶シリコン層‐絶縁層界面を有する SOI
基板を得ることができる製造方法を提供することにあ
る。
た課題を解決して、比較的短時間で、欠点のない、平坦
性に優れた単結晶シリコン層‐絶縁層界面を有する SOI
基板を得ることができる製造方法を提供することにあ
る。
【0007】
【課題を解決するための手段】上記目的は、単結晶シリ
コン基板に酸素をイオン注入した後に、熱処理を行うこ
とによって二酸化シリコン層を形成し、次いで熱酸化又
は化学処理を施すことによって該基板の単結晶シリコン
層を薄層化し、さらに熱処理を加えることによって単結
晶シリコン層と二酸化シリコン層との界面の平坦性を向
上させることを特徴とする SOI 基板の製造方法とする
こと、あるいは、単結晶シリコン基板に酸素をイオン注
入した後に、熱処理を行うことによって二酸化シリコン
層を形成し、次いで該熱処理と同じ温度で上記単結晶シ
リコン層の表層を熱酸化することによって、単結晶シリ
コン層と二酸化シリコン層との界面の平坦性を向上させ
ることを特徴とする SOI 基板の製造方法とすること、
あるいは、単結晶シリコン基板に酸素をイオン注入し、
次いで熱酸化又は化学処理を施すことによって該基板の
単結晶シリコン層となる層の薄層化を行い、さらに熱処
理を施すことによって単結晶シリコン層と二酸化シリコ
ン層との界面の平坦性を向上させることを特徴とする S
OI 基板の製造方法とすることによって達成することが
できる。
コン基板に酸素をイオン注入した後に、熱処理を行うこ
とによって二酸化シリコン層を形成し、次いで熱酸化又
は化学処理を施すことによって該基板の単結晶シリコン
層を薄層化し、さらに熱処理を加えることによって単結
晶シリコン層と二酸化シリコン層との界面の平坦性を向
上させることを特徴とする SOI 基板の製造方法とする
こと、あるいは、単結晶シリコン基板に酸素をイオン注
入した後に、熱処理を行うことによって二酸化シリコン
層を形成し、次いで該熱処理と同じ温度で上記単結晶シ
リコン層の表層を熱酸化することによって、単結晶シリ
コン層と二酸化シリコン層との界面の平坦性を向上させ
ることを特徴とする SOI 基板の製造方法とすること、
あるいは、単結晶シリコン基板に酸素をイオン注入し、
次いで熱酸化又は化学処理を施すことによって該基板の
単結晶シリコン層となる層の薄層化を行い、さらに熱処
理を施すことによって単結晶シリコン層と二酸化シリコ
ン層との界面の平坦性を向上させることを特徴とする S
OI 基板の製造方法とすることによって達成することが
できる。
【0008】
【作用】本発明者等は、種々の実験検討を行った結果、
単結晶シリコン層を薄層化した上で熱処理を施すこと
が、単結晶シリコン層‐絶縁層界面の平坦性向上に有効
であることを発見した。上記した本発明の方法はこの発
見に基づくものである。すなわち、単結晶シリコン基板
に酸素をイオン注入した後に該基板を熱処理することに
より、二酸化シリコン層とその上の単結晶シリコン層と
の積層体を該単結晶シリコン基板の表層部に形成する S
OI 基板の製造方法において、該単結晶シリコン基板に
対して熱または化学的処理を施すことにより上記単結晶
シリコン層を薄層化した上で熱処理を施す工程を含ませ
ることによって、単結晶シリコン層‐絶縁層界面の平坦
性に優れた SOI 基板を得ることを特徴とする。
単結晶シリコン層を薄層化した上で熱処理を施すこと
が、単結晶シリコン層‐絶縁層界面の平坦性向上に有効
であることを発見した。上記した本発明の方法はこの発
見に基づくものである。すなわち、単結晶シリコン基板
に酸素をイオン注入した後に該基板を熱処理することに
より、二酸化シリコン層とその上の単結晶シリコン層と
の積層体を該単結晶シリコン基板の表層部に形成する S
OI 基板の製造方法において、該単結晶シリコン基板に
対して熱または化学的処理を施すことにより上記単結晶
シリコン層を薄層化した上で熱処理を施す工程を含ませ
ることによって、単結晶シリコン層‐絶縁層界面の平坦
性に優れた SOI 基板を得ることを特徴とする。
【0009】例えば、まず、高真空状態に保持した容器
内で、単結晶シリコン基板内に、その表面側から、180k
eVに加速された酸素イオンを0.4×1018個/cm2 打ち込
み、アルゴンと酸素との混合ガス雰囲気中で1350℃の温
度で4時間熱処理した単結晶シリコン基板を用意する。
この単結晶シリコン基板は、膜厚85nmの絶縁層とその上
に膜厚350nmの単結晶シリコン層とを有する。この単結
晶シリコン基板を酸素雰囲気中1100℃の温度で5時間の
熱酸化を行い、単結晶シリコン層を薄層化する。表面に
形成された酸化膜をフッ酸水溶液を用いて除去した後、
再び該基板に熱酸化を施し、最終的に単結晶シリコン層
の膜厚を30nm程度にまで薄層化する。複数回の薄層化を
施した該単結晶シリコン基板を、再度、アルゴンと酸素
との混合ガス雰囲気中で1350℃の温度で4時間の熱処理
を施して、SOI 基板を作製する。
内で、単結晶シリコン基板内に、その表面側から、180k
eVに加速された酸素イオンを0.4×1018個/cm2 打ち込
み、アルゴンと酸素との混合ガス雰囲気中で1350℃の温
度で4時間熱処理した単結晶シリコン基板を用意する。
この単結晶シリコン基板は、膜厚85nmの絶縁層とその上
に膜厚350nmの単結晶シリコン層とを有する。この単結
晶シリコン基板を酸素雰囲気中1100℃の温度で5時間の
熱酸化を行い、単結晶シリコン層を薄層化する。表面に
形成された酸化膜をフッ酸水溶液を用いて除去した後、
再び該基板に熱酸化を施し、最終的に単結晶シリコン層
の膜厚を30nm程度にまで薄層化する。複数回の薄層化を
施した該単結晶シリコン基板を、再度、アルゴンと酸素
との混合ガス雰囲気中で1350℃の温度で4時間の熱処理
を施して、SOI 基板を作製する。
【0010】このようにして得られた SOI 基板におけ
る単結晶シリコン層‐絶縁層界面の粗さは、原子間力顕
微鏡による測定によれば、Rms 値で1.0nmであった。一
方、従来の製造方法において1350℃での熱処理を8時間
行った SOI 基板での値は2.1nmであった。すなわち、本
発明の方法を適用することによって、1350℃での熱処理
時間を同一とした従来製法での試料と比べて、界面の粗
さが1/2に低減されていることがわかる。
る単結晶シリコン層‐絶縁層界面の粗さは、原子間力顕
微鏡による測定によれば、Rms 値で1.0nmであった。一
方、従来の製造方法において1350℃での熱処理を8時間
行った SOI 基板での値は2.1nmであった。すなわち、本
発明の方法を適用することによって、1350℃での熱処理
時間を同一とした従来製法での試料と比べて、界面の粗
さが1/2に低減されていることがわかる。
【0011】以上のことから、単結晶シリコン層を薄層
化した上で熱処理を施す工程を含む本発明の方法とする
ことによって、従来方法による場合と比べ、単結晶シリ
コン層‐絶縁層界面の平坦性を改善した SOI 基板を製
造することができる。
化した上で熱処理を施す工程を含む本発明の方法とする
ことによって、従来方法による場合と比べ、単結晶シリ
コン層‐絶縁層界面の平坦性を改善した SOI 基板を製
造することができる。
【0012】本発明によって、シリコン融点近くの高温
下での長時間にわたる熱処理の必要がなくなり、界面の
平坦性が良く、汚染物付着、欠陥発生などの問題のない
SOI基板を高い生産性で生産することができる。
下での長時間にわたる熱処理の必要がなくなり、界面の
平坦性が良く、汚染物付着、欠陥発生などの問題のない
SOI基板を高い生産性で生産することができる。
【0013】
【実施例】以下、本発明の SOI 基板の製造方法につい
て、実施例によって具体的に説明する。
て、実施例によって具体的に説明する。
【0014】
【実施例1】本発明方法の一例について、図1によって
説明する。まず、単結晶シリコン基板1(a)上に、180ke
V で0.4×1018個/cm2の酸素イオンを打ち込むと、350nm
厚の単結晶シリコン層5の下に厚さ約90nmの酸素イオン
打ち込み層4が埋め込まれる(b)。必要に応じて、酸素
イオンの量を0.1〜2.0×1018個/cm2の範囲に設定するこ
とによって、単結晶シリコン層5及び酸素イオン打ち込
み層4の膜厚を種々に変えることができる。次に、該基
板を、僅かに酸素を含んだ不活性ガス雰囲気中で1350
℃、4時間の熱処理をすることにより、酸素イオン打ち
込み層4が、二酸化シリコンからなる絶縁層7となる
(c)。次に、該基板に酸素雰囲気中で1100℃、20時間の
熱酸化処理を施す(d)。さらに、該基板に、僅かに酸素
を服んだ不活性ガス雰囲気中で1350℃、4時間の熱処理
を施すことによって、単結晶シリコン層5と絶縁層7と
の界面の平坦性が改善された SOI基板を形成することが
できる(e)。
説明する。まず、単結晶シリコン基板1(a)上に、180ke
V で0.4×1018個/cm2の酸素イオンを打ち込むと、350nm
厚の単結晶シリコン層5の下に厚さ約90nmの酸素イオン
打ち込み層4が埋め込まれる(b)。必要に応じて、酸素
イオンの量を0.1〜2.0×1018個/cm2の範囲に設定するこ
とによって、単結晶シリコン層5及び酸素イオン打ち込
み層4の膜厚を種々に変えることができる。次に、該基
板を、僅かに酸素を含んだ不活性ガス雰囲気中で1350
℃、4時間の熱処理をすることにより、酸素イオン打ち
込み層4が、二酸化シリコンからなる絶縁層7となる
(c)。次に、該基板に酸素雰囲気中で1100℃、20時間の
熱酸化処理を施す(d)。さらに、該基板に、僅かに酸素
を服んだ不活性ガス雰囲気中で1350℃、4時間の熱処理
を施すことによって、単結晶シリコン層5と絶縁層7と
の界面の平坦性が改善された SOI基板を形成することが
できる(e)。
【0015】熱酸化による単結晶シリコン層の薄層化
は、酸素雰囲気中で、温度がシリコンの融点よりも十分
低い温度で行うことができる。上記例においては薄層化
のための熱酸化を1度行った場合について説明したが、
複数回に分けて行っても構わない。また、酸素雰囲気も
僅かに不活性ガスを混入したものであっても構わない。
また、熱酸化によって単結晶シリコン基板表面に形成さ
れた酸化膜は除去しても構わない。
は、酸素雰囲気中で、温度がシリコンの融点よりも十分
低い温度で行うことができる。上記例においては薄層化
のための熱酸化を1度行った場合について説明したが、
複数回に分けて行っても構わない。また、酸素雰囲気も
僅かに不活性ガスを混入したものであっても構わない。
また、熱酸化によって単結晶シリコン基板表面に形成さ
れた酸化膜は除去しても構わない。
【0016】また、薄層化の後に基板を熱処理する条件
としては、温度が1100℃以上でシリコンの融点以下であ
れば良い。また、薄層化した後の単結晶シリコン層の膜
厚は初期膜厚の50%以下であれば十分な効果が得られる
が、単結晶シリコンの膜厚は、薄ければ薄いほど、さら
に効果的であることは言うまでもない。また、上記例で
は僅かに酸素を含んだ不活性ガス雰囲気中で基板を処理
した場合について説明したが、これは単純な不活性ガス
雰囲気中であっても構わない。要は、酸素イオンが注入
された単結晶シリコン基板を熱処理を施すことによって
絶縁層を形成した後単結晶シリコン層を薄層化し、再度
熱処理を施す工程であればよい。
としては、温度が1100℃以上でシリコンの融点以下であ
れば良い。また、薄層化した後の単結晶シリコン層の膜
厚は初期膜厚の50%以下であれば十分な効果が得られる
が、単結晶シリコンの膜厚は、薄ければ薄いほど、さら
に効果的であることは言うまでもない。また、上記例で
は僅かに酸素を含んだ不活性ガス雰囲気中で基板を処理
した場合について説明したが、これは単純な不活性ガス
雰囲気中であっても構わない。要は、酸素イオンが注入
された単結晶シリコン基板を熱処理を施すことによって
絶縁層を形成した後単結晶シリコン層を薄層化し、再度
熱処理を施す工程であればよい。
【0017】本実施例の場合、シリコン融点近くの高温
である1350℃での処理時間は全体で8時間である。熱処
理時間を8時間として従来法によって作製した SOI 基
板では、単結晶シリコン層‐絶縁層の界面の粗さは Rms
値で2.1nmであった。一方、本実施例の方法によって作
製した SOI 基板の Rms 値は1.0nm程度であった。以上
のことから、本実施例の方法によれば、シリコン融点近
くの高温での熱処理時間を短縮して、単結晶シリコン層
‐絶縁層界面の平坦性に優れた SOI 基板を作製するこ
とができることがわかる。
である1350℃での処理時間は全体で8時間である。熱処
理時間を8時間として従来法によって作製した SOI 基
板では、単結晶シリコン層‐絶縁層の界面の粗さは Rms
値で2.1nmであった。一方、本実施例の方法によって作
製した SOI 基板の Rms 値は1.0nm程度であった。以上
のことから、本実施例の方法によれば、シリコン融点近
くの高温での熱処理時間を短縮して、単結晶シリコン層
‐絶縁層界面の平坦性に優れた SOI 基板を作製するこ
とができることがわかる。
【0018】
【実施例2】本発明方法の他の例について、図2によっ
て説明する。単結晶シリコン基板1(a)上に、180keV で
0.4×1018個/cm2の酸素イオン3を打ち込むと、350nm厚
の単結晶層5の下に厚さ約90nmの酸素イオン打ち込み層
4が埋め込まれる(b)。酸素イオンの量を、必要に応じ
て、0.1〜2.0×1018個/cm2の範囲に設定することによっ
て、単結晶シリコン層5及び酸素イオン打ち込み層4の
膜厚を種々に変えることができる。次に、該基板を酸素
を僅かに含んだ不活性ガス雰囲気中で1150℃、4時間で
熱処理することによって、酸素イオン打ち込み層4を二
酸化シリコンからなる絶縁層7とする(c)。次に、この
基板を、酸素を0.5%含んだ不活性ガス雰囲気中で、115
0℃、10時間で熱酸化することによって、単結晶シリコ
ン層を酸化による薄層化を行うと共に、二酸化シリコン
からなる絶縁層を平坦化する(d)。
て説明する。単結晶シリコン基板1(a)上に、180keV で
0.4×1018個/cm2の酸素イオン3を打ち込むと、350nm厚
の単結晶層5の下に厚さ約90nmの酸素イオン打ち込み層
4が埋め込まれる(b)。酸素イオンの量を、必要に応じ
て、0.1〜2.0×1018個/cm2の範囲に設定することによっ
て、単結晶シリコン層5及び酸素イオン打ち込み層4の
膜厚を種々に変えることができる。次に、該基板を酸素
を僅かに含んだ不活性ガス雰囲気中で1150℃、4時間で
熱処理することによって、酸素イオン打ち込み層4を二
酸化シリコンからなる絶縁層7とする(c)。次に、この
基板を、酸素を0.5%含んだ不活性ガス雰囲気中で、115
0℃、10時間で熱酸化することによって、単結晶シリコ
ン層を酸化による薄層化を行うと共に、二酸化シリコン
からなる絶縁層を平坦化する(d)。
【0019】図5は、上記の方法によって上層シリコン
の薄層化を行った場合の、上層シリコンの膜厚と絶縁層
界面の粗面度(ラフネス)との関係を示した図である。図
の結果から、上層シリコンが薄層化されるに伴いラフネ
スが低減されており、本発明方法の有効性がわかる。
の薄層化を行った場合の、上層シリコンの膜厚と絶縁層
界面の粗面度(ラフネス)との関係を示した図である。図
の結果から、上層シリコンが薄層化されるに伴いラフネ
スが低減されており、本発明方法の有効性がわかる。
【0020】熱酸化による単結晶シリコン層の薄層化
は、酸素雰囲気中で、温度がシリコンの融点よりも十分
低い温度で行うことができる。上記例においては薄層化
のための熱酸化を1回で行うとして説明したが、複数回
に分けて行っても構わない。また、酸素雰囲気も、上記
例では酸素を0.5%含む不活性ガス雰囲気としたが、本
発明の方法はこれに囚われるものではなく、僅かに不活
性ガスを混合したものであっても構わない。また、熱酸
化によって単結晶シリコン基板表面に形成された酸化膜
は除去しても構わない。
は、酸素雰囲気中で、温度がシリコンの融点よりも十分
低い温度で行うことができる。上記例においては薄層化
のための熱酸化を1回で行うとして説明したが、複数回
に分けて行っても構わない。また、酸素雰囲気も、上記
例では酸素を0.5%含む不活性ガス雰囲気としたが、本
発明の方法はこれに囚われるものではなく、僅かに不活
性ガスを混合したものであっても構わない。また、熱酸
化によって単結晶シリコン基板表面に形成された酸化膜
は除去しても構わない。
【0021】また、絶縁層を形成するときの基板の熱処
理温度は1100℃以上でシリコンの融点以下であればよ
い。酸化の際には、転位や欠陥の誘起を抑えるため、絶
縁層形成のための基板の熱処理温度と同等とすることが
好ましい。また、薄層化した後の単結晶シリコン層の膜
厚は初期膜厚の50%以下であれば十分な効果が見られる
が、単結晶シリコン層の膜厚は薄ければ薄いほど効果的
であることは言うまでもない。また、上記例では基板の
熱処理は僅かに酸素を含んだ不活性ガス雰囲気中で行っ
たが、不活性ガス雰囲気中であっても構わない。要は、
酸素イオンが注入された単結晶シリコン基板に熱処理を
施すことによって絶縁層を形成した後、単結晶シリコン
層に熱酸化を施す工程であればよい。
理温度は1100℃以上でシリコンの融点以下であればよ
い。酸化の際には、転位や欠陥の誘起を抑えるため、絶
縁層形成のための基板の熱処理温度と同等とすることが
好ましい。また、薄層化した後の単結晶シリコン層の膜
厚は初期膜厚の50%以下であれば十分な効果が見られる
が、単結晶シリコン層の膜厚は薄ければ薄いほど効果的
であることは言うまでもない。また、上記例では基板の
熱処理は僅かに酸素を含んだ不活性ガス雰囲気中で行っ
たが、不活性ガス雰囲気中であっても構わない。要は、
酸素イオンが注入された単結晶シリコン基板に熱処理を
施すことによって絶縁層を形成した後、単結晶シリコン
層に熱酸化を施す工程であればよい。
【0022】上記手順で作製した SOI 基板では、単結
晶シリコン層‐絶縁層界面の粗さは、従来法によって13
50℃、40時間の熱処理を施したものと同程度の粗さであ
った。以上のことから、上記手順によれば、単結晶シリ
コン層‐絶縁層界面の平坦性に優れた SOI 基板を高い
生産性で作製することができることがわかる。
晶シリコン層‐絶縁層界面の粗さは、従来法によって13
50℃、40時間の熱処理を施したものと同程度の粗さであ
った。以上のことから、上記手順によれば、単結晶シリ
コン層‐絶縁層界面の平坦性に優れた SOI 基板を高い
生産性で作製することができることがわかる。
【0023】
【実施例3】本発明方法のさらに他の例について図3に
よって説明する。単結晶シリコン基板1(a)上に180keV
で0.4×1018個/cm2の酸素イオンを打ち込むと、350nm厚
の単結晶シリコン層5の下に厚さ約90nmの酸素イオン打
ち込み層4が埋め込まれる(b)。酸素イオンの量を必要
に応じて0.1〜2.0×1018個/cm2の範囲に設定することに
よって、単結晶シリコン層5及び酸素イオン打ち込み層
4の膜厚を種々に変えることができる。次に、該基板を
酸素雰囲気中で1100℃、20時間で熱酸化することにより
単結晶シリコン層5の一部を薄層化した(c)後、該基板
を僅かに酸素を含んだ不活性ガス中で1350℃、4時間の
熱処理を施すことによって、単結晶シリコン層5‐絶縁
層7界面の平坦性が改善された SOI 基板を形成するこ
とができる(d)。
よって説明する。単結晶シリコン基板1(a)上に180keV
で0.4×1018個/cm2の酸素イオンを打ち込むと、350nm厚
の単結晶シリコン層5の下に厚さ約90nmの酸素イオン打
ち込み層4が埋め込まれる(b)。酸素イオンの量を必要
に応じて0.1〜2.0×1018個/cm2の範囲に設定することに
よって、単結晶シリコン層5及び酸素イオン打ち込み層
4の膜厚を種々に変えることができる。次に、該基板を
酸素雰囲気中で1100℃、20時間で熱酸化することにより
単結晶シリコン層5の一部を薄層化した(c)後、該基板
を僅かに酸素を含んだ不活性ガス中で1350℃、4時間の
熱処理を施すことによって、単結晶シリコン層5‐絶縁
層7界面の平坦性が改善された SOI 基板を形成するこ
とができる(d)。
【0024】熱酸化による単結晶シリコン層の薄層化
は、酸素雰囲気で、シリコンの融点よりも十分低い温度
で行うことができる。上記の例では、薄層化のための熱
酸化を1度で行っているが、複数回に分けて行っても構
わない。また、酸素雰囲気も、僅かに不活性ガスを混ぜ
たものであっても構わない。また、薄層化の方法も、熱
酸化に限らず、水酸化カリウム、フッ硝酸などを用いた
化学的処理方法を用いても構わない。
は、酸素雰囲気で、シリコンの融点よりも十分低い温度
で行うことができる。上記の例では、薄層化のための熱
酸化を1度で行っているが、複数回に分けて行っても構
わない。また、酸素雰囲気も、僅かに不活性ガスを混ぜ
たものであっても構わない。また、薄層化の方法も、熱
酸化に限らず、水酸化カリウム、フッ硝酸などを用いた
化学的処理方法を用いても構わない。
【0025】また、薄層化の後に基板を熱処理する条件
としては、温度が1100℃以上でシリコンの融点以下であ
ればよい。また、薄層化した後の単結晶シリコン層の膜
厚は初期膜厚の50%以下であれば十分な効果が見られる
が、単結晶シリコン層の膜厚は、薄いほどさらに効果的
あることは言うまでもない。また、上記例では、基板を
僅かに酸素を含んだ不活性ガス雰囲気中で熱処理した
が、不活性ガス雰囲気中であっても構わない。要は、酸
素イオンが注入された単結晶シリコン基板の単結晶シリ
コン層を薄層化し、熱処理を施すことによって絶縁層を
形成する工程であればよい。
としては、温度が1100℃以上でシリコンの融点以下であ
ればよい。また、薄層化した後の単結晶シリコン層の膜
厚は初期膜厚の50%以下であれば十分な効果が見られる
が、単結晶シリコン層の膜厚は、薄いほどさらに効果的
あることは言うまでもない。また、上記例では、基板を
僅かに酸素を含んだ不活性ガス雰囲気中で熱処理した
が、不活性ガス雰囲気中であっても構わない。要は、酸
素イオンが注入された単結晶シリコン基板の単結晶シリ
コン層を薄層化し、熱処理を施すことによって絶縁層を
形成する工程であればよい。
【0026】なお、上記例では、シリコン融点近くの高
温である1350℃での処理時間は全体で4時間である。従
来技術の方法によって熱処理時間を4時間として作製し
た SOI 基板では、単結晶シリコン層‐絶縁層界面の粗
さは Rms 値で2.3nmであった。これに対し、上記手順で
作製した SOI 基板の Rms 値は1.3nm程度であった。以
上のことから、上記手順によれば、シリコン融点近くの
高温での熱処理時間を短縮して、単結晶シリコン層‐絶
縁層界面の平坦性に優れた SOI 基板を作製することが
できることがわかる。
温である1350℃での処理時間は全体で4時間である。従
来技術の方法によって熱処理時間を4時間として作製し
た SOI 基板では、単結晶シリコン層‐絶縁層界面の粗
さは Rms 値で2.3nmであった。これに対し、上記手順で
作製した SOI 基板の Rms 値は1.3nm程度であった。以
上のことから、上記手順によれば、シリコン融点近くの
高温での熱処理時間を短縮して、単結晶シリコン層‐絶
縁層界面の平坦性に優れた SOI 基板を作製することが
できることがわかる。
【0027】
【発明の効果】以上述べてきたように、SOI 基板の製造
方法を本発明構成の方法とすることによって、従来技術
の有していた課題を解決して、比較的短時間で、欠点の
ない平坦性に優れた単結晶シリコン層‐絶縁層界面を有
する SOI 基板を得ることができる製造方法を提供する
ことができた。
方法を本発明構成の方法とすることによって、従来技術
の有していた課題を解決して、比較的短時間で、欠点の
ない平坦性に優れた単結晶シリコン層‐絶縁層界面を有
する SOI 基板を得ることができる製造方法を提供する
ことができた。
【図1】本発明方法の一例の手順を説明するための工程
を示す図。
を示す図。
【図2】本発明方法の他の例の手順を説明するための工
程を示す図。
程を示す図。
【図3】本発明方法のさらに他の例の手順を説明するた
めの工程を示す図。
めの工程を示す図。
【図4】従来技術の方法の手順を示す工程図。
【図5】実施例2の方法によって上層シリコン層の薄層
化を行った場合の上層シリコン層の膜厚と絶縁層界面の
粗面度(ラフネス)との関係を示す図。
化を行った場合の上層シリコン層の膜厚と絶縁層界面の
粗面度(ラフネス)との関係を示す図。
1…単結晶シリコン基板、2…表面、3…酸素イオン、
4…酸素イオン打ち込み層、5…単結晶シリコン層、6
…積層体、7…絶縁層、8…積層体、9…熱酸化膜。
4…酸素イオン打ち込み層、5…単結晶シリコン層、6
…積層体、7…絶縁層、8…積層体、9…熱酸化膜。
Claims (3)
- 【請求項1】単結晶シリコン基板に酸素をイオン注入し
た後に、熱処理を行うことによって二酸化シリコン層を
形成し、次いで熱酸化又は化学処理を施すことによって
該基板の単結晶シリコン層を薄層化し、さらに熱処理を
加えることによって単結晶シリコン層と二酸化シリコン
層との界面の平坦性を向上させることを特徴とする SOI
基板の製造方法。 - 【請求項2】単結晶シリコン基板に酸素をイオン注入し
た後に、熱処理を行うことによって二酸化シリコン層を
形成し、次いで該熱処理と同じ温度で上記単結晶シリコ
ン層の表層を熱酸化することによって、単結晶シリコン
層と二酸化シリコン層との界面の平坦性を向上させるこ
とを特徴とする SOI 基板の製造方法。 - 【請求項3】単結晶シリコン基板に酸素をイオン注入
し、次いで熱酸化又は化学処理を施すことによって該基
板の単結晶シリコン層となる層の薄層化を行い、さらに
熱処理を施すことによって単結晶シリコン層と二酸化シ
リコン層との界面の平坦性を向上させることを特徴とす
る SOI 基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23441593A JPH0794688A (ja) | 1993-09-21 | 1993-09-21 | Soi 基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23441593A JPH0794688A (ja) | 1993-09-21 | 1993-09-21 | Soi 基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0794688A true JPH0794688A (ja) | 1995-04-07 |
Family
ID=16970661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23441593A Pending JPH0794688A (ja) | 1993-09-21 | 1993-09-21 | Soi 基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0794688A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263538A (ja) * | 1994-03-23 | 1995-10-13 | Komatsu Electron Metals Co Ltd | Soi基板の製造方法およびsoi基板 |
US6300147B1 (en) | 1999-08-04 | 2001-10-09 | Mitsubishi Denki Kabushiki Kaisha | Method of inspecting semiconductor substrate |
-
1993
- 1993-09-21 JP JP23441593A patent/JPH0794688A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263538A (ja) * | 1994-03-23 | 1995-10-13 | Komatsu Electron Metals Co Ltd | Soi基板の製造方法およびsoi基板 |
US6300147B1 (en) | 1999-08-04 | 2001-10-09 | Mitsubishi Denki Kabushiki Kaisha | Method of inspecting semiconductor substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6043166A (en) | Silicon-on-insulator substrates using low dose implantation | |
US6090689A (en) | Method of forming buried oxide layers in silicon | |
EP1402567B1 (de) | Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht | |
US5930643A (en) | Defect induced buried oxide (DIBOX) for throughput SOI | |
US6489654B2 (en) | Silicon-on-insulator (SOI) substrate | |
US7939427B2 (en) | Process for fabricating a substrate of the silicon-on-insulator type with reduced roughness and uniform thickness | |
US20160056068A1 (en) | Thin film and method for manufacturing thin film | |
JP4820801B2 (ja) | 貼り合わせウェーハの製造方法 | |
KR101623968B1 (ko) | 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
JPH1187668A (ja) | Soi基板の製造方法 | |
US20110165758A1 (en) | Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface | |
US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
JP2020504439A (ja) | セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス | |
JPH10242154A (ja) | 薄膜半導体基板の表面処理方法 | |
JPH0794688A (ja) | Soi 基板の製造方法 | |
JPH11191617A (ja) | Soi基板の製造方法 | |
USRE41841E1 (en) | Method for making a silicon substrate comprising a buried thin silicon oxide film | |
US7902043B2 (en) | Method of producing bonded wafer | |
JPH10223551A (ja) | Soi基板の製造方法 | |
JPH11307471A (ja) | Soi基板の製造方法 | |
JPH05299345A (ja) | 電子素子用基板及びその製造方法 | |
JP2002231651A (ja) | Simox基板およびその製造方法 | |
JPH11191557A (ja) | Soi基板の製造方法 | |
JPH1079355A (ja) | Soi基板の製造方法 | |
JPH1197377A (ja) | Soi基板の製造方法 |