JPH10223551A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH10223551A JPH10223551A JP9027894A JP2789497A JPH10223551A JP H10223551 A JPH10223551 A JP H10223551A JP 9027894 A JP9027894 A JP 9027894A JP 2789497 A JP2789497 A JP 2789497A JP H10223551 A JPH10223551 A JP H10223551A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- temperature
- temperature heat
- substrate
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 50
- 239000001301 oxygen Substances 0.000 claims abstract description 25
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- 239000012298 atmosphere Substances 0.000 claims abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- -1 oxygen ions Chemical class 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 14
- 239000013078 crystal Substances 0.000 abstract description 13
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 description 10
- 238000001556 precipitation Methods 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004854 X-ray topography Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 本発明は、従来技術のよるＳＩＭＯＸの問題
点を克服し、低ドーズのイオン注入を用いても連続な酸
化膜の形成を可能とすることにより、結晶欠陥のより少
ないＳＩＭＯＸ基板を製造する方法を提供することを目
的とする。 【解決手段】 Ｓｉ基板にドーズ量３×１０17／ｃｍ2
以下の酸素イオンを注入する工程と、このＳｉ基板を１
２５０℃以下の温度で４０分以上の熱処理を行う低温熱
処理工程と、この低温熱処理工程の後に、このＳｉ基板
を１３００℃以上の温度で熱処理する高温熱処理工程と
を含むＳＯＩ基板の製造方法。
点を克服し、低ドーズのイオン注入を用いても連続な酸
化膜の形成を可能とすることにより、結晶欠陥のより少
ないＳＩＭＯＸ基板を製造する方法を提供することを目
的とする。 【解決手段】 Ｓｉ基板にドーズ量３×１０17／ｃｍ2
以下の酸素イオンを注入する工程と、このＳｉ基板を１
２５０℃以下の温度で４０分以上の熱処理を行う低温熱
処理工程と、この低温熱処理工程の後に、このＳｉ基板
を１３００℃以上の温度で熱処理する高温熱処理工程と
を含むＳＯＩ基板の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、次世代ＬＳＩの基
板材料として有望な、絶縁体上に半導体層を有するＳＯ
Ｉ、（Ｓｉ ｏｎ ｉｎｓｕｌａｔｏｒ）基板の製造方
法に関する。
板材料として有望な、絶縁体上に半導体層を有するＳＯ
Ｉ、（Ｓｉ ｏｎ ｉｎｓｕｌａｔｏｒ）基板の製造方
法に関する。
【０００２】
【従来の技術】絶縁体上に半導体活性層を有するＳＯＩ
構造の形成方法の１つに、例えばジャーナル・オブ・マ
テリアル・リサーチ、８巻、５２３〜５３４頁、１９９
３年（Ｊ．Ｍａｔｅｒ．Ｒｅｓ．，Ｖｏｌ．８，Ｎｏ．
３，ｐｐ．５２３〜５３４，１９９３）にあるように、
高ドーズの酸素イオン（Ｏ+）をＳｉ基板にイオン注入
し、続いて高温の熱処理を施して連続な酸化膜（ＳｉＯ
2膜）を基板内部に形成するＳＩＭＯＸ（Ｓｅｐａｒａ
ｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）
法がある。
構造の形成方法の１つに、例えばジャーナル・オブ・マ
テリアル・リサーチ、８巻、５２３〜５３４頁、１９９
３年（Ｊ．Ｍａｔｅｒ．Ｒｅｓ．，Ｖｏｌ．８，Ｎｏ．
３，ｐｐ．５２３〜５３４，１９９３）にあるように、
高ドーズの酸素イオン（Ｏ+）をＳｉ基板にイオン注入
し、続いて高温の熱処理を施して連続な酸化膜（ＳｉＯ
2膜）を基板内部に形成するＳＩＭＯＸ（Ｓｅｐａｒａ
ｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）
法がある。
【０００３】この方法では、比較的簡便にＳＯＩ基板を
得ることができるが、デバイスを作成する領域である上
部Ｓｉ活性層に結晶欠陥が残留する欠点を持つ。残留結
晶欠陥の密度は、注入酸素イオンの量（ドーズ）に依存
し、高ドーズの場合には低ドーズの場合に比べて多数の
結晶欠陥が残留する。したがって、結晶欠陥を低減する
ためには、注入酸素イオンのドーズを低くすることが必
要となるが、例えば１８０ＫｅＶで３〜４×１０17／ｃ
ｍ2以下の低ドーズの酸素イオンを注入した場合には、
その後の高温熱処理で連続な酸化膜が形成されず、電流
リークの経路となって良好なデバイス特性が得られない
という欠点がある。
得ることができるが、デバイスを作成する領域である上
部Ｓｉ活性層に結晶欠陥が残留する欠点を持つ。残留結
晶欠陥の密度は、注入酸素イオンの量（ドーズ）に依存
し、高ドーズの場合には低ドーズの場合に比べて多数の
結晶欠陥が残留する。したがって、結晶欠陥を低減する
ためには、注入酸素イオンのドーズを低くすることが必
要となるが、例えば１８０ＫｅＶで３〜４×１０17／ｃ
ｍ2以下の低ドーズの酸素イオンを注入した場合には、
その後の高温熱処理で連続な酸化膜が形成されず、電流
リークの経路となって良好なデバイス特性が得られない
という欠点がある。
【０００４】
【発明が解決しようとする課題】本発明は、このような
従来技術のよるＳＩＭＯＸの問題点を克服し、低ドーズ
のイオン注入を用いても連続な酸化膜の形成を可能とす
ることにより、結晶欠陥のより少ないＳＩＭＯＸ基板を
製造する方法を提供することを目的とする。
従来技術のよるＳＩＭＯＸの問題点を克服し、低ドーズ
のイオン注入を用いても連続な酸化膜の形成を可能とす
ることにより、結晶欠陥のより少ないＳＩＭＯＸ基板を
製造する方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、Ｓｉ基板にド
ーズ量３×１０17／ｃｍ2以下の酸素イオンを注入する
工程と、このＳｉ基板を１２５０℃以下の温度で４０分
以上の熱処理を行う低温熱処理工程と、この低温熱処理
工程の後に、このＳｉ基板を１３００℃以上の温度で熱
処理する高温熱処理工程とを含むＳＯＩ基板の製造方法
に関する。
ーズ量３×１０17／ｃｍ2以下の酸素イオンを注入する
工程と、このＳｉ基板を１２５０℃以下の温度で４０分
以上の熱処理を行う低温熱処理工程と、この低温熱処理
工程の後に、このＳｉ基板を１３００℃以上の温度で熱
処理する高温熱処理工程とを含むＳＯＩ基板の製造方法
に関する。
【０００６】本発明によって、低ドーズでも連続な酸化
膜の形成が可能となり、結晶欠陥の少ないＳＩＭＯＸ基
板が得られる作用について述べる。
膜の形成が可能となり、結晶欠陥の少ないＳＩＭＯＸ基
板が得られる作用について述べる。
【０００７】本発明者が、ＳＩＭＯＸ法によるＳＯＩ構
造の形成メカニズムを詳細に検討したところ、１８０Ｋ
ｅＶの加速エネルギーでは、ほぼ１．２×１０18／ｃｍ
2以上のドーズでは、イオン注入直後の状態ですでに連
続な酸化膜が形成されており、その後の高温熱処理でさ
らに周辺の酸素原子が集まりＳＯＩ構造が完成すること
が確認された。
造の形成メカニズムを詳細に検討したところ、１８０Ｋ
ｅＶの加速エネルギーでは、ほぼ１．２×１０18／ｃｍ
2以上のドーズでは、イオン注入直後の状態ですでに連
続な酸化膜が形成されており、その後の高温熱処理でさ
らに周辺の酸素原子が集まりＳＯＩ構造が完成すること
が確認された。
【０００８】それに対して１．２×１０18／ｃｍ2以下
の低ドーズでは、イオン注入直後には微小な酸化物島が
点在していて、その後の高温熱処理で酸化物島のある物
は成長しある物は消滅して、成長した酸化物島はさらに
合体して大きくなることが確認された。しかし、連続な
酸化膜が形成されるためには、イオン注入直後の酸化物
島の密度と分布が適当である必要があり、例えば３×１
０17／ｃｍ2以下のドーズでは連続な酸化膜が形成され
ず、電流リークの原因となり良好なＳＯＩデバイスが作
製できない。
の低ドーズでは、イオン注入直後には微小な酸化物島が
点在していて、その後の高温熱処理で酸化物島のある物
は成長しある物は消滅して、成長した酸化物島はさらに
合体して大きくなることが確認された。しかし、連続な
酸化膜が形成されるためには、イオン注入直後の酸化物
島の密度と分布が適当である必要があり、例えば３×１
０17／ｃｍ2以下のドーズでは連続な酸化膜が形成され
ず、電流リークの原因となり良好なＳＯＩデバイスが作
製できない。
【０００９】本発明者は、さらに詳細な検討を行った結
果、高温熱処理を行う前にあらかじめ１２５０℃以下の
低温で４０分以上熱処理を行うことによって、微小な酸
化物島析出の核を高密度に発生させることができ、その
後に高温熱処理を行うと酸化膜が連続に形成されること
を見いだした。これは、１３００℃以上の高温に比べ
て、１２５０℃以下の低温では、より小さな酸化物島析
出核であっても、熱力学的に安定に存在することが可能
で、そして４０分以上保持することにより成長し、１３
００℃以上でも安定に存在しうる大きさになっているた
めであると考えられる。従って、本発明によれば従来不
可能であった３×１０17／ｃｍ2以下のドーズで連続な
酸化膜の形成が可能となり、結晶欠陥の少ない良好なＳ
ＩＭＯＸ−ＳＯＩ基板を得ることができる。
果、高温熱処理を行う前にあらかじめ１２５０℃以下の
低温で４０分以上熱処理を行うことによって、微小な酸
化物島析出の核を高密度に発生させることができ、その
後に高温熱処理を行うと酸化膜が連続に形成されること
を見いだした。これは、１３００℃以上の高温に比べ
て、１２５０℃以下の低温では、より小さな酸化物島析
出核であっても、熱力学的に安定に存在することが可能
で、そして４０分以上保持することにより成長し、１３
００℃以上でも安定に存在しうる大きさになっているた
めであると考えられる。従って、本発明によれば従来不
可能であった３×１０17／ｃｍ2以下のドーズで連続な
酸化膜の形成が可能となり、結晶欠陥の少ない良好なＳ
ＩＭＯＸ−ＳＯＩ基板を得ることができる。
【００１０】また、従来よりさらに低ドーズでのＳＯＩ
基板の形成が可能になることは、イオン注入時間の短縮
が可能であることを意味し、プロセスコストの低減効果
も同時に得られる。
基板の形成が可能になることは、イオン注入時間の短縮
が可能であることを意味し、プロセスコストの低減効果
も同時に得られる。
【００１１】
【発明の実施の形態】本発明の酸素イオン注入のドーズ
量としては、表面に過度に結晶欠陥を生じさせない程度
であり、通常３×１０17／ｃｍ2以下、好ましくは２×
１０17／ｃｍ2以下である。また、ドーズ量が少な過ぎ
ても連続な酸化膜の形成が難しくなるので、通常は、１
×１０15／ｃｍ2以上、の範囲で適宜選択する。また、
イオンの加速速度は、イオン注入する深さに合わせて適
宜選択することができる。
量としては、表面に過度に結晶欠陥を生じさせない程度
であり、通常３×１０17／ｃｍ2以下、好ましくは２×
１０17／ｃｍ2以下である。また、ドーズ量が少な過ぎ
ても連続な酸化膜の形成が難しくなるので、通常は、１
×１０15／ｃｍ2以上、の範囲で適宜選択する。また、
イオンの加速速度は、イオン注入する深さに合わせて適
宜選択することができる。
【００１２】低温熱処理工程は、１２５０℃以下の温度
で４０分以上の処理工程であり、処理温度に合わせて処
理時間を調整する。処理温度が低すぎると核の成長に長
時間必要になり実用的でなくなるので、通常３００℃以
上とすることが好ましい。また、特に一定温度で行う必
要はなく、低温から所定温度まで昇温してもよい。
で４０分以上の処理工程であり、処理温度に合わせて処
理時間を調整する。処理温度が低すぎると核の成長に長
時間必要になり実用的でなくなるので、通常３００℃以
上とすることが好ましい。また、特に一定温度で行う必
要はなく、低温から所定温度まで昇温してもよい。
【００１３】この処理は、窒素、アルゴン等の不活性ガ
ス雰囲気、これら不活性ガスと酸素の混合雰囲気、また
は純酸素雰囲気で行うことができる。特に酸素を０．５
〜１００％含む雰囲気で処理すると低温熱処理時間が短
縮できる利点がある。この場合、温度が高い場合に酸素
濃度が高すぎると表面が酸化エッチングされるので、酸
素濃度は処理温度を考慮して適宜設定することが好まし
い。
ス雰囲気、これら不活性ガスと酸素の混合雰囲気、また
は純酸素雰囲気で行うことができる。特に酸素を０．５
〜１００％含む雰囲気で処理すると低温熱処理時間が短
縮できる利点がある。この場合、温度が高い場合に酸素
濃度が高すぎると表面が酸化エッチングされるので、酸
素濃度は処理温度を考慮して適宜設定することが好まし
い。
【００１４】一方、高温熱処理工程は、１３００℃以上
の温度で処理する工程であり、この工程により基板内に
連続する酸化膜が形成される。処理温度は実用上１４０
０℃程度以下である。この処理は、窒素、アルゴン等の
不活性ガス雰囲気、これら不活性ガスと酸素の混合雰囲
気で行うことができる。
の温度で処理する工程であり、この工程により基板内に
連続する酸化膜が形成される。処理温度は実用上１４０
０℃程度以下である。この処理は、窒素、アルゴン等の
不活性ガス雰囲気、これら不活性ガスと酸素の混合雰囲
気で行うことができる。
【００１５】また、本発明においてはこの高温熱処理の
後に、さらに１３００℃以上で１％以上の酸素を含む雰
囲気で熱処理をしても良い。この工程はＳｉ基板の表面
を酸化する他、基板内部に形成された連続な酸化膜の膜
厚も増加する。その際に、特に連続な酸化膜の中でも酸
化物島が合体した領域で微小なＳｉ含有量の多い領域を
選択的に酸化し、酸化膜質の向上が得られる。本発明の
方法では、特に多数の酸化物島の合体過程が含まれてい
るため、このようなプロセスは良質なＳＯＩ構造を得る
ために有効である。この工程は、前記の高温熱処理と別
個の工程として行うことができるが、高温熱処理工程後
に引き続き酸素濃度を増加すること等により連続して行
うことができる。
後に、さらに１３００℃以上で１％以上の酸素を含む雰
囲気で熱処理をしても良い。この工程はＳｉ基板の表面
を酸化する他、基板内部に形成された連続な酸化膜の膜
厚も増加する。その際に、特に連続な酸化膜の中でも酸
化物島が合体した領域で微小なＳｉ含有量の多い領域を
選択的に酸化し、酸化膜質の向上が得られる。本発明の
方法では、特に多数の酸化物島の合体過程が含まれてい
るため、このようなプロセスは良質なＳＯＩ構造を得る
ために有効である。この工程は、前記の高温熱処理と別
個の工程として行うことができるが、高温熱処理工程後
に引き続き酸素濃度を増加すること等により連続して行
うことができる。
【００１６】
【実施例】以下本発明の実施例について図面を用いて詳
細に説明する。図１は本発明の実施を説明するための模
式図、図２は従来技術を説明するための模式図である。
細に説明する。図１は本発明の実施を説明するための模
式図、図２は従来技術を説明するための模式図である。
【００１７】［実施例１］６インチ（１００）Ｓｉ基
板、Ｐ型１〜１０Ω・ｃｍを複数枚用意し（図１のＳｉ
基板１０）、酸素原子を１８０ＫｅＶで２×１０17／ｃ
ｍ2イオン注入した。 次に、Ｎ2雰囲気中で一つの基板
については３００℃で１０時間、また別の基板について
は１２５０℃で１時間というように、それぞれの基板を
３００〜１２５０℃の間の温度で、１〜１０時間の低温
熱処理を行った。この段階で、試料には高密度の酸化物
島析出核２０が形成されている。
板、Ｐ型１〜１０Ω・ｃｍを複数枚用意し（図１のＳｉ
基板１０）、酸素原子を１８０ＫｅＶで２×１０17／ｃ
ｍ2イオン注入した。 次に、Ｎ2雰囲気中で一つの基板
については３００℃で１０時間、また別の基板について
は１２５０℃で１時間というように、それぞれの基板を
３００〜１２５０℃の間の温度で、１〜１０時間の低温
熱処理を行った。この段階で、試料には高密度の酸化物
島析出核２０が形成されている。
【００１８】次に、Ｏ2０．５％含有Ａｒ雰囲気で１３
５０℃で５時間の高温熱処理を行った。その後この基板
を透過型電子顕微鏡（ＴＥＭ）やＸ線トポグラフ法を用
いてその構造を詳細に評価した。その結果、第１図に示
すような連続な酸化膜４０が形成されていた。これは、
低温熱処理により高密度の酸化物島析出核が生成し、そ
の後の高温熱処理中に酸素が集合し成長した酸化物島が
互いに合体して連続な酸化膜４０となったものである。
５０℃で５時間の高温熱処理を行った。その後この基板
を透過型電子顕微鏡（ＴＥＭ）やＸ線トポグラフ法を用
いてその構造を詳細に評価した。その結果、第１図に示
すような連続な酸化膜４０が形成されていた。これは、
低温熱処理により高密度の酸化物島析出核が生成し、そ
の後の高温熱処理中に酸素が集合し成長した酸化物島が
互いに合体して連続な酸化膜４０となったものである。
【００１９】また、活性層３０の結晶欠陥密度は１０個
／ｃｍ2以下であり、通常の方法で連続な酸化膜が形成
される酸素イオン注入量の多い場合の１００〜１０００
個／ｃｍ2に比べて少なかった。
／ｃｍ2以下であり、通常の方法で連続な酸化膜が形成
される酸素イオン注入量の多い場合の１００〜１０００
個／ｃｍ2に比べて少なかった。
【００２０】なお、ここで述べたイオン注入や熱処理
は、あくまでも一例を示したにすぎず、条件が限定され
ているわけではない。たとえば、低温熱処理を高温熱処
理と同じＯ2０．５％含有Ａｒ雰囲気で行っても同様な
効果が確認され、この場合には途中で雰囲気ガスを切り
替えることなく、同一の熱処理炉で連続な処理が可能と
なる。
は、あくまでも一例を示したにすぎず、条件が限定され
ているわけではない。たとえば、低温熱処理を高温熱処
理と同じＯ2０．５％含有Ａｒ雰囲気で行っても同様な
効果が確認され、この場合には途中で雰囲気ガスを切り
替えることなく、同一の熱処理炉で連続な処理が可能と
なる。
【００２１】［比較例１］実施例１において、低温熱処
理を行うことなく、直ちに高温熱処理を行った以外は実
施例１を繰り返した。その結果、図２に示すように不連
続な酸化物島２２０のみが観察された。これは、低温熱
処理を行っていない試料では酸化物島の形成密度が小さ
いために互いに合体できずに不連続な酸化物島２２０が
形成されたためと考えられる。
理を行うことなく、直ちに高温熱処理を行った以外は実
施例１を繰り返した。その結果、図２に示すように不連
続な酸化物島２２０のみが観察された。これは、低温熱
処理を行っていない試料では酸化物島の形成密度が小さ
いために互いに合体できずに不連続な酸化物島２２０が
形成されたためと考えられる。
【００２２】［実施例２］実施例１と同様の基板を複数
枚用意し、低温熱処理工程をＯ2を０．５〜１００％含
むＡｒまたはＮ2中で、それぞれの基板を３００〜１２
５０℃の間の温度で、４０分〜２時間の条件で行った以
外は実施例１と同様にＳＯＩ基板を作製した。 その結
果実施例１と同様に連続な酸化膜が形成されていた。こ
の実施例のように酸素濃度の高い雰囲気での熱処理は、
酸化物島析出核の形成を助長するため、実施例１に比べ
て短時間の低温熱処理でも、実施例１と同様の効果が得
られた。 また試料の結晶欠陥密度は実施例１と同様に
１０個／ｃｍ2以下と従来の方法に比べて少なかった。
枚用意し、低温熱処理工程をＯ2を０．５〜１００％含
むＡｒまたはＮ2中で、それぞれの基板を３００〜１２
５０℃の間の温度で、４０分〜２時間の条件で行った以
外は実施例１と同様にＳＯＩ基板を作製した。 その結
果実施例１と同様に連続な酸化膜が形成されていた。こ
の実施例のように酸素濃度の高い雰囲気での熱処理は、
酸化物島析出核の形成を助長するため、実施例１に比べ
て短時間の低温熱処理でも、実施例１と同様の効果が得
られた。 また試料の結晶欠陥密度は実施例１と同様に
１０個／ｃｍ2以下と従来の方法に比べて少なかった。
【００２３】［比較例２］実施例２において、低温熱処
理を行うことなく、直ちに高温熱処理を行った以外は実
施例２を繰り返した。その結果、不連続な酸化物島２２
０のみが観察された。
理を行うことなく、直ちに高温熱処理を行った以外は実
施例２を繰り返した。その結果、不連続な酸化物島２２
０のみが観察された。
【００２４】［実施例３］実施例１において、低温熱処
理工程を、Ｏ2を０．５〜１００％含むＡｒまたはＮ2中
で、室温から１２５０℃まで昇温速度１〜２０℃／分で
昇温しながら行った以外は実施例１を繰り返した。
理工程を、Ｏ2を０．５〜１００％含むＡｒまたはＮ2中
で、室温から１２５０℃まで昇温速度１〜２０℃／分で
昇温しながら行った以外は実施例１を繰り返した。
【００２５】その結果実施例１と同様に、基板内に連続
な酸化膜が形成されていた。また、一定温度に保っての
低温熱処理に比べて、昇温しながらの熱処理では酸化物
島析出核の形成を助長するため、他の条件が同一である
ものと比較すると短時間の処理でも同様の効果が得られ
た。また結晶欠陥密度は実施例１と同様に１０個／ｃｍ
2以下と従来の方法に比べて少なかった。
な酸化膜が形成されていた。また、一定温度に保っての
低温熱処理に比べて、昇温しながらの熱処理では酸化物
島析出核の形成を助長するため、他の条件が同一である
ものと比較すると短時間の処理でも同様の効果が得られ
た。また結晶欠陥密度は実施例１と同様に１０個／ｃｍ
2以下と従来の方法に比べて少なかった。
【００２６】［実施例４］実施例１から３に示した条件
で、高温熱処理を加えた後のＳｉ基板に、さらに１３０
０℃以上、例えば１３５０℃で、ＡｒまたはＮ2中にＯ2
を１％以上、例えば５％含む雰囲気での３０分〜３時間
の熱処理を加えた。この結果さらに良質なＳＯＩ構造を
得ることができた。
で、高温熱処理を加えた後のＳｉ基板に、さらに１３０
０℃以上、例えば１３５０℃で、ＡｒまたはＮ2中にＯ2
を１％以上、例えば５％含む雰囲気での３０分〜３時間
の熱処理を加えた。この結果さらに良質なＳＯＩ構造を
得ることができた。
【００２７】
【発明の効果】本発明によれば、従来技術のよるＳＩＭ
ＯＸの問題点を克服し、低ドーズのイオン注入を用いて
も連続な酸化膜の形成を可能とすることにより、結晶欠
陥のより少ないＳＩＭＯＸ基板を製造する方法を提供す
ることができる。また、本発明によれば、酸素イオン注
入のドーズ量が小さいために、プロセスコストも同時に
低減することができる。
ＯＸの問題点を克服し、低ドーズのイオン注入を用いて
も連続な酸化膜の形成を可能とすることにより、結晶欠
陥のより少ないＳＩＭＯＸ基板を製造する方法を提供す
ることができる。また、本発明によれば、酸素イオン注
入のドーズ量が小さいために、プロセスコストも同時に
低減することができる。
【図１】本発明の実施例を説明するための模式図であ
る。
る。
【図２】従来技術を説明するための模式図である。
１０ Ｓｉ基板 ２０ 酸化物島析出核 ３０ 活性層 ４０ 連続な酸化膜 １１０ Ｓｉ基板 ２１０ Ｓｉ基板 ２２０ 不連続な酸化物島
Claims (4)
- 【請求項１】 Ｓｉ基板にドーズ量３×１０17／ｃｍ2
以下の酸素イオンを注入する工程と、 このＳｉ基板を１２５０℃以下の温度で４０分以上の熱
処理を行う低温熱処理工程と、 この低温熱処理工程の後に、このＳｉ基板を１３００℃
以上の温度で熱処理する高温熱処理工程とを含むＳＯＩ
基板の製造方法。 - 【請求項２】 前記低温熱処理工程における処理雰囲気
が、０．５％以上の酸素を含む雰囲気であることを特徴
とする請求項１記載のＳＯＩ基板の製造方法。 - 【請求項３】 前記低温熱処理工程おける処理温度が、
１２５０℃以下の範囲で低温から高温に連続的に変化す
ることを特徴とする請求項１記載のＳＯＩ基板の製造方
法。 - 【請求項４】 前記高温熱処理工程の後、１３００℃以
上で１％以上の酸素を含む雰囲気で熱処理をする工程を
さらに含むことを特徴とする請求項１記載のＳＯＩ基板
の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027894A JPH10223551A (ja) | 1997-02-12 | 1997-02-12 | Ｓｏｉ基板の製造方法 |
| KR1019980004014A KR100260574B1 (ko) | 1997-02-12 | 1998-02-11 | Soi 기판의 제조방법 |
| US09/023,132 US6074928A (en) | 1997-02-12 | 1998-02-12 | Method of fabricating SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027894A JPH10223551A (ja) | 1997-02-12 | 1997-02-12 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223551A true JPH10223551A (ja) | 1998-08-21 |
Family
ID=12233605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9027894A Pending JPH10223551A (ja) | 1997-02-12 | 1997-02-12 | Ｓｏｉ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6074928A (ja) |
| JP (1) | JPH10223551A (ja) |
| KR (1) | KR100260574B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067510A1 (en) * | 2000-03-10 | 2001-09-13 | Nippon Steel Corporation | Simox substrate and method for production thereof |
| JP2002009143A (ja) * | 2000-06-19 | 2002-01-11 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法 |
| JP2002246458A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004083496A1 (ja) * | 2003-02-25 | 2006-06-22 | 株式会社Sumco | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
| US7358586B2 (en) * | 2004-09-28 | 2008-04-15 | International Business Machines Corporation | Silicon-on-insulator wafer having reentrant shape dielectric trenches |
| US7211474B2 (en) * | 2005-01-18 | 2007-05-01 | International Business Machines Corporation | SOI device with body contact self-aligned to gate |
| JP4876442B2 (ja) * | 2005-06-13 | 2012-02-15 | 株式会社Ｓｕｍｃｏ | Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ |
| US7955909B2 (en) * | 2008-03-28 | 2011-06-07 | International Business Machines Corporation | Strained ultra-thin SOI transistor formed by replacement gate |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749660A (en) * | 1986-11-26 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making an article comprising a buried SiO2 layer |
| JPH01128574A (ja) * | 1987-11-13 | 1989-05-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5258318A (en) * | 1992-05-15 | 1993-11-02 | International Business Machines Corporation | Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon |
| JPH07201773A (ja) * | 1993-12-28 | 1995-08-04 | Nippon Steel Corp | 半導体装置の製造方法 |
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| JP3204855B2 (ja) * | 1994-09-30 | 2001-09-04 | 新日本製鐵株式会社 | 半導体基板の製造方法 |
-
1997
- 1997-02-12 JP JP9027894A patent/JPH10223551A/ja active Pending
-
1998
- 1998-02-11 KR KR1019980004014A patent/KR100260574B1/ko not_active IP Right Cessation
- 1998-02-12 US US09/023,132 patent/US6074928A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001067510A1 (en) * | 2000-03-10 | 2001-09-13 | Nippon Steel Corporation | Simox substrate and method for production thereof |
| US6767801B2 (en) | 2000-03-10 | 2004-07-27 | Nippon Steel Corporation | Simox substrate and method for production thereof |
| JP2002009143A (ja) * | 2000-06-19 | 2002-01-11 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法 |
| JP4598241B2 (ja) * | 2000-06-19 | 2010-12-15 | 新日本製鐵株式会社 | Ｓｉｍｏｘ基板の製造方法 |
| JP2002246458A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6074928A (en) | 2000-06-13 |
| KR19980071260A (ko) | 1998-10-26 |
| KR100260574B1 (ko) | 2000-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1402567B1 (de) | Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht | |
| US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
| JP2666757B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| JPH10223551A (ja) | Ｓｏｉ基板の製造方法 | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| JP4228676B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JP5374805B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| JP2000031079A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JPH088250B2 (ja) | Ｓｏｉ基板の作成方法及び作成装置 | |
| JPH1197377A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0846161A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP4370647B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP2008244261A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4531339B2 (ja) | 半導体基板の製造方法 | |
| JP3480479B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09260621A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS59127841A (ja) | 半導体装置の製造方法 | |
| JPH03293718A (ja) | シリコン単結晶基板の処理方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS62181421A (ja) | シリコンエピタキシヤルウエハの製造方法 | |
| JPH07335589A (ja) | 金属シリサイド薄膜の形成方法 | |
| JP2000188326A (ja) | シリコン半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090618 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110618 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20120618 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |