JPH03293718A - シリコン単結晶基板の処理方法 - Google Patents
シリコン単結晶基板の処理方法Info
- Publication number
- JPH03293718A JPH03293718A JP9579490A JP9579490A JPH03293718A JP H03293718 A JPH03293718 A JP H03293718A JP 9579490 A JP9579490 A JP 9579490A JP 9579490 A JP9579490 A JP 9579490A JP H03293718 A JPH03293718 A JP H03293718A
- Authority
- JP
- Japan
- Prior art keywords
- silicon single
- single crystal
- crystal substrate
- amorphous
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 51
- 239000010703 silicon Substances 0.000 title claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 238000003672 processing method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 45
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- 239000002245 particle Substances 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000007790 solid phase Substances 0.000 claims description 14
- 238000011282 treatment Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 abstract description 27
- 239000001301 oxygen Substances 0.000 abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 18
- 239000012535 impurity Substances 0.000 abstract description 5
- 239000007787 solid Substances 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１゜
２゜
〔産業上の利用分野〕
本発明は半導体集積回路用のシリコン単結晶基板の製造
方法に関する。
方法に関する。
一般に半導体集積回路用の半導体基板、例えばシリコン
単結晶基板の製造方法としてはチョクラルスキー法（Ｃ
Ｚ法）、フロートゾーン法（ＦＺ法）、磁場中引き上げ
法（ＭＣＺ法）、エピタキシャル成長法等積々の方法が
知られているが、特に製造コストの面から安価なＣＺ法
が広く利用されている。
単結晶基板の製造方法としてはチョクラルスキー法（Ｃ
Ｚ法）、フロートゾーン法（ＦＺ法）、磁場中引き上げ
法（ＭＣＺ法）、エピタキシャル成長法等積々の方法が
知られているが、特に製造コストの面から安価なＣＺ法
が広く利用されている。
しかしＣＺ法により得たシリコン単結晶基板は他の方法
により得たシリコン単結晶基板に比較して酸素等の不純
物含有量が多いため、半導体集積回路の作成工程の初期
に、基板に高温でアニール処理を施し、酸素を外部に拡
散させ、基板表面及びその近傍の酸素濃度を低下させる
、所謂ＤＺ（ＤｅｎｕｄｅｄＺｏｎｅ）処理が施される
のが通常である。
により得たシリコン単結晶基板に比較して酸素等の不純
物含有量が多いため、半導体集積回路の作成工程の初期
に、基板に高温でアニール処理を施し、酸素を外部に拡
散させ、基板表面及びその近傍の酸素濃度を低下させる
、所謂ＤＺ（ＤｅｎｕｄｅｄＺｏｎｅ）処理が施される
のが通常である。
第４図（ａ）はＤＺ処理前の、また第４図（ｂｌはＤＺ
処理後のシリコン単結晶基板の模式的断面図であり、Ｃ
Ｚ法により製造したＣ２処理前のシリコン単結晶基板１
には略過飽和状態に均一に格子間酸素１ａが分布し、ま
た析出酸化物１ｂが散在しているが、ＤＺ処理を施すと
ウェーハの表面層の格子間酸素が外部に拡散除去されて
低酸素濃度層、所謂ＤＺ層２が形成される。
処理後のシリコン単結晶基板の模式的断面図であり、Ｃ
Ｚ法により製造したＣ２処理前のシリコン単結晶基板１
には略過飽和状態に均一に格子間酸素１ａが分布し、ま
た析出酸化物１ｂが散在しているが、ＤＺ処理を施すと
ウェーハの表面層の格子間酸素が外部に拡散除去されて
低酸素濃度層、所謂ＤＺ層２が形成される。
Ｃ発明が解決しようとする課題〕
しかしこのＤＺ処理に依っても、析出酸化物は容易には
拡散除去されずに表面層内に残留し、熱処理等の通常の
処理でこれを減少させ、また改質することは難しい。
拡散除去されずに表面層内に残留し、熱処理等の通常の
処理でこれを減少させ、また改質することは難しい。
なお第４図（′ｂ）に黒丸で示すものは新たに成長した
析出酸化物である。
析出酸化物である。
この点エピタキシャル法は酸素等の不純物濃度を低くす
ることは比較的容易に行える反面特殊な技術を要し、装
置自体が高く、基板コストも高い等の問題があった。
ることは比較的容易に行える反面特殊な技術を要し、装
置自体が高く、基板コストも高い等の問題があった。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところはエピタキシャル成長法に依る場合よ
りも低温、且つ低コストであり、しかも不純物濃度の低
い良質な表面層を持ったシリコン単結晶基板を得られる
ようにしたシリコン単結晶基板の処理方法を提供するに
ある。
目的とするところはエピタキシャル成長法に依る場合よ
りも低温、且つ低コストであり、しかも不純物濃度の低
い良質な表面層を持ったシリコン単結晶基板を得られる
ようにしたシリコン単結晶基板の処理方法を提供するに
ある。
本発明におけるシリコン単結晶基板の処理方法は、シリ
コン単結晶基板表面にエネルギを持った粒子を投射して
シリコン単結晶基板表面層を非晶質化した後、シリコン
単結晶基板を加熱して前記非晶質化した部分を固相エピ
タキシャル成長させる過程を含むことを特徴とする。
コン単結晶基板表面にエネルギを持った粒子を投射して
シリコン単結晶基板表面層を非晶質化した後、シリコン
単結晶基板を加熱して前記非晶質化した部分を固相エピ
タキシャル成長させる過程を含むことを特徴とする。
また本発明における他のシリコン単結晶基板の処理方法
は、シリコン単結晶基板表面に多結晶シリコン膜を形成
した後、エネルギを持った粒子を投射して多結晶シリコ
ン膜を非晶質化し、この非晶質化した部分を加熱して固
相エピタキシャル成長させる過程を含むことを特徴とす
る。
は、シリコン単結晶基板表面に多結晶シリコン膜を形成
した後、エネルギを持った粒子を投射して多結晶シリコ
ン膜を非晶質化し、この非晶質化した部分を加熱して固
相エピタキシャル成長させる過程を含むことを特徴とす
る。
更に本発明における他のシリコン単結晶基板の処理方法
は、前記固相エピタキシャル成長後、シリコン単結晶基
板を固相エピタキシャル成長処理温度より高い温度で加
熱する過程を含む。
は、前記固相エピタキシャル成長後、シリコン単結晶基
板を固相エピタキシャル成長処理温度より高い温度で加
熱する過程を含む。
本発明はこれによってシリコン単結晶基板又は多結晶シ
リコン膜を非晶質化し、この非晶質化した部分を、シリ
コン単結晶基板をシードとして固相エピタキシャル成長
させることが可能となり、高純度のシリコン単結晶層を
形成し得る。
リコン膜を非晶質化し、この非晶質化した部分を、シリ
コン単結晶基板をシードとして固相エピタキシャル成長
させることが可能となり、高純度のシリコン単結晶層を
形成し得る。
〔実施例１〕
以下本発明をその実施例を示す図面に基づき具体的に説
明する。
明する。
第１図は本発明に係るシリコン単結晶基板の処理方法の
主要工程を工程順に示す断面構造図である。第１図（ａ
ｌは、例えばＣＺ法により得たシリコン単結晶基板（初
期ウェーハ）であり、これには既述した如く点で示す格
子間酸素１ａ、黒小丸で示すＳｉＯｘ等の析出酸化物１
ｂ （大きさは数１０〜数１０００人程度）が散在した
状態となっている。
主要工程を工程順に示す断面構造図である。第１図（ａ
ｌは、例えばＣＺ法により得たシリコン単結晶基板（初
期ウェーハ）であり、これには既述した如く点で示す格
子間酸素１ａ、黒小丸で示すＳｉＯｘ等の析出酸化物１
ｂ （大きさは数１０〜数１０００人程度）が散在した
状態となっている。
このシリコン単結晶基板１にＡｒイオン等の不活性ガス
イオンを所定深さ１０００人程度にわたって注入し、第
１図（ｂｌに示す如くシリコン単結晶基板表面に所定深
さの非晶質層２を形成すると共に、この深さ内に存在す
る析出酸化物を破壊し、微細化する。
イオンを所定深さ１０００人程度にわたって注入し、第
１図（ｂｌに示す如くシリコン単結晶基板表面に所定深
さの非晶質層２を形成すると共に、この深さ内に存在す
る析出酸化物を破壊し、微細化する。
この析出酸化物をＡｒイオンを用いて微細化する場合の
条件は加速電圧２００ｋｅＶ、注入イオン量５×１０′
５〜１×１０′６／ｃＩｌ程度が望ましい。
条件は加速電圧２００ｋｅＶ、注入イオン量５×１０′
５〜１×１０′６／ｃＩｌ程度が望ましい。
イオン種として不活性ガスイオンを用いるのは後の熱処
理過程で、注入されたイオンを外方に拡散させ、ＤＺ層
層中中残存しないようにするためである。
理過程で、注入されたイオンを外方に拡散させ、ＤＺ層
層中中残存しないようにするためである。
次に６００〜７００℃程度でシリコン単結晶基板１を加
熱し、１〜５時間アニールし、非晶質層２に対しンリコ
ン単結晶基板１を種結晶とする固相エピタキシャル成長
を行わせて再結晶化し、再結晶層３を形成する。
熱し、１〜５時間アニールし、非晶質層２に対しンリコ
ン単結晶基板１を種結晶とする固相エピタキシャル成長
を行わせて再結晶化し、再結晶層３を形成する。
加熱温度を６００〜７００℃とし、また処理時間を１〜
５時間とするのは、処理温度が高くなり、また処理時間
が長くなると酸化物が再析出するからである。
５時間とするのは、処理温度が高くなり、また処理時間
が長くなると酸化物が再析出するからである。
次にシリコン単結晶基板１を１０００℃〜１２００℃程
度に加熱して４時間〜２０時間程度アニールするＤＺ処
理を施す。これによって格子間酸素及び微細化された析
出酸化物は外方拡散され、表面に低酸素濃度で、しかも
析出物の無い０２層４が形成される。
度に加熱して４時間〜２０時間程度アニールするＤＺ処
理を施す。これによって格子間酸素及び微細化された析
出酸化物は外方拡散され、表面に低酸素濃度で、しかも
析出物の無い０２層４が形成される。
なお上述の実施例は初期ウェーハに処理を施したが、例
えばＬＳＩ製造工程中、例えばゲート酸化膜形成前に適
用しても同様の効果を期待出来る。
えばＬＳＩ製造工程中、例えばゲート酸化膜形成前に適
用しても同様の効果を期待出来る。
第２図はＬＳＩ製造工程におけるシリコン単結晶基板１
表面に素子分離酸化膜１１．１１を形成した直後の状態
を示す断面構造図であり、第２図（ａ）に示す如く素子
分離酸化膜１１．１１間のシリコン単結晶基＠１表面に
不活性ガスイオンを矢符方向から注入して非晶質層１２
を形成すると共に、ここに存在する析出酸化物を微細化
した後、６００〜７００℃で１〜５時間アニール処理を
施し、第２図（ｂ）に示す如く固相エピタキシャル成長
を行わせて再結晶層１３を形成する。
表面に素子分離酸化膜１１．１１を形成した直後の状態
を示す断面構造図であり、第２図（ａ）に示す如く素子
分離酸化膜１１．１１間のシリコン単結晶基＠１表面に
不活性ガスイオンを矢符方向から注入して非晶質層１２
を形成すると共に、ここに存在する析出酸化物を微細化
した後、６００〜７００℃で１〜５時間アニール処理を
施し、第２図（ｂ）に示す如く固相エピタキシャル成長
を行わせて再結晶層１３を形成する。
次に本発明方法について具体的に数値を挙げて説明する
。
。
内部に過飽和の格子間酸素と、析出酸化物が混在した状
態のＣＺ法により得たシリコン単結晶基板の表面にＡｒ
イオンを２００ＫｅＶのエネルギで１×１０１ｔｈｃｌ
ｌ−”の割合で注入し、表面から１０００人の深さにわ
たって非晶質化した後、６５０℃の低温で５時間アニー
ルし、同相エピタキシャル成長により非晶質層を再結晶
化した。
態のＣＺ法により得たシリコン単結晶基板の表面にＡｒ
イオンを２００ＫｅＶのエネルギで１×１０１ｔｈｃｌ
ｌ−”の割合で注入し、表面から１０００人の深さにわ
たって非晶質化した後、６５０℃の低温で５時間アニー
ルし、同相エピタキシャル成長により非晶質層を再結晶
化した。
次に基板を１１００℃に加熱して、４時間アニールを行
い、単結晶構造のＤＺ層を形成した。この０７層内にお
ける格子間酸素、析出酸化物を調べた結果、その存在量
は極めて僅かであることが認められた。
い、単結晶構造のＤＺ層を形成した。この０７層内にお
ける格子間酸素、析出酸化物を調べた結果、その存在量
は極めて僅かであることが認められた。
〔実施例２〕
第３図は本発明の他の実施例における主要工程を工程順
に示す断面構造図であり、第３図（ａ）に示す２１は、
ＣＺ法により得たシリコン単結晶基板を示している。こ
のシリコン単結晶基板２１内には格子間酸素２１ａ、析
出酸化物２１ｂが混在した状態となっている。このよう
なシリコン単結晶基板２１を１１５０℃程度に加熱して
Ｄｚ処理を施し、第３図（ｂ）に示す如く格子間酸素２
１ａを外部拡散させて除去し、析出酸化物のみが散在す
るＤＺ層２４．２４を形成する。
に示す断面構造図であり、第３図（ａ）に示す２１は、
ＣＺ法により得たシリコン単結晶基板を示している。こ
のシリコン単結晶基板２１内には格子間酸素２１ａ、析
出酸化物２１ｂが混在した状態となっている。このよう
なシリコン単結晶基板２１を１１５０℃程度に加熱して
Ｄｚ処理を施し、第３図（ｂ）に示す如く格子間酸素２
１ａを外部拡散させて除去し、析出酸化物のみが散在す
るＤＺ層２４．２４を形成する。
次に減圧ＣＶＤ法（ＬＰＣＶＤ法）により第３図（ｅ）
に示す如く厚さ３０００〜５ｏｏｏ人の多結晶シリコン
膜２５を形成する。多結晶シリコン膜２５の形成に減圧
ＣＶＤ法を用いるのは膜中の不純物、特に酸素量を最も
低減し得る方法であることによるが、必ずしもこの方法
にのみ限るものではなく、例えばプラズマＣＶＤ法等を
用いてもよい。形成する多結晶シリコン膜２５の厚さを
３０００〜５０００人程度とするのは膜厚が過大になる
と後処理過程でクラックが発生し易くなり、また膜厚が
過小になると次工程のイオン注入で非晶質化するのに大
きなエネルギーを必要とし実用的でないためである。
に示す如く厚さ３０００〜５ｏｏｏ人の多結晶シリコン
膜２５を形成する。多結晶シリコン膜２５の形成に減圧
ＣＶＤ法を用いるのは膜中の不純物、特に酸素量を最も
低減し得る方法であることによるが、必ずしもこの方法
にのみ限るものではなく、例えばプラズマＣＶＤ法等を
用いてもよい。形成する多結晶シリコン膜２５の厚さを
３０００〜５０００人程度とするのは膜厚が過大になる
と後処理過程でクラックが発生し易くなり、また膜厚が
過小になると次工程のイオン注入で非晶質化するのに大
きなエネルギーを必要とし実用的でないためである。
次に形成した多結晶シリコン膜２５の全体及びシリコン
単結晶基板２１の表面にわたる範囲に、例えばＡｒイオ
ンを多結晶シリコン膜２５及びその直下の０２層２４内
に注入エネルギ２００〜４００ＫｅＶ、注入量ｌＸｌ０
”Ｃ！ＩＩ−”程度の割合で注入し、或いは電子ビーム
を照射して第３図（ｄｌに示す如くこの領域を非晶質化
し、非晶質層２２を形成する。なおイオンを多結晶シリ
コン膜２５内にのみ注入してこの膜のみを非晶質化する
こととしてもよいことは勿論である。
単結晶基板２１の表面にわたる範囲に、例えばＡｒイオ
ンを多結晶シリコン膜２５及びその直下の０２層２４内
に注入エネルギ２００〜４００ＫｅＶ、注入量ｌＸｌ０
”Ｃ！ＩＩ−”程度の割合で注入し、或いは電子ビーム
を照射して第３図（ｄｌに示す如くこの領域を非晶質化
し、非晶質層２２を形成する。なおイオンを多結晶シリ
コン膜２５内にのみ注入してこの膜のみを非晶質化する
こととしてもよいことは勿論である。
イオン種として不活性ガスイオンを用いるのは後の熱処
理過程で、注入されたイオンを外方に拡散させ、多結晶
シリコン膜２５中に残存しないようにするためである。
理過程で、注入されたイオンを外方に拡散させ、多結晶
シリコン膜２５中に残存しないようにするためである。
勿論不活性ガスイオンに限るものではなく、ウェーハと
同種のイオンを用いてもよい。この場合は後処理条件の
最適化によって二次欠陥の発生を防止出来、素子特性へ
の悪影響を回避できる利点がある。
同種のイオンを用いてもよい。この場合は後処理条件の
最適化によって二次欠陥の発生を防止出来、素子特性へ
の悪影響を回避できる利点がある。
次に６００〜７００℃の低温で１〜５時間アニール処理
し、非晶質層２２を第１図（ｅｌに示す如く固相エピタ
キシャル成長によって再結晶化し、単結晶からなる再結
晶化層２４を形成する。
し、非晶質層２２を第１図（ｅｌに示す如く固相エピタ
キシャル成長によって再結晶化し、単結晶からなる再結
晶化層２４を形成する。
次に本発明方法の主要過程を具体的数値を挙げて説明す
る。
る。
ＣＺ法により得たシリコン単結晶基板にＤＺ処理を施し
て表面付近の格子間酸素を外方拡散させて低減させ、シ
リコン単結晶基板表面付近に低酸素頭載、即ちＤＺ層を
形成した後、ＬＰＣＶＤ法によりシリコン単結晶基板の
ＤＺ層上に多結晶シリコン膜を厚さ３０００人堆積し、
この多結晶シリコン膜及びその直下のＤＺ層に、Ａｒイ
オンを注入エネルギ３５０ＫｅＶ、注入量Ｉ ＸＩＯ”
ｅｌｌ−”の割合で注入し、多結晶シリコン膜及びＤＺ
層を非晶質化すると共に析出酸化物を微細化し、次にシ
リコン単結晶基板を６５０℃で５時間アニールし、非晶
質層を固相エピタキシャル成長させて再結晶化し単結晶
からなる再結晶層を形成した。
て表面付近の格子間酸素を外方拡散させて低減させ、シ
リコン単結晶基板表面付近に低酸素頭載、即ちＤＺ層を
形成した後、ＬＰＣＶＤ法によりシリコン単結晶基板の
ＤＺ層上に多結晶シリコン膜を厚さ３０００人堆積し、
この多結晶シリコン膜及びその直下のＤＺ層に、Ａｒイ
オンを注入エネルギ３５０ＫｅＶ、注入量Ｉ ＸＩＯ”
ｅｌｌ−”の割合で注入し、多結晶シリコン膜及びＤＺ
層を非晶質化すると共に析出酸化物を微細化し、次にシ
リコン単結晶基板を６５０℃で５時間アニールし、非晶
質層を固相エピタキシャル成長させて再結晶化し単結晶
からなる再結晶層を形成した。
得られた再結晶層の格子間酸素及び析出酸化物を調べた
結果、その存在量は極めて僅かであることが確認された
。
結果、その存在量は極めて僅かであることが確認された
。
以上の如く本発明方法にあっては、シリコン単結晶基板
表面にエネルギを持った粒子を投射してシリコン単結晶
基板表面を非晶質化した後、加熱して非晶質化部分を固
相エピタキシャル成長させるから、酸素及び析出酸化物
を効果的に外部拡散し得て、基板表面の品質を大幅に向
上せしめ得る等本発明は優れた効果を奏するものである
。
表面にエネルギを持った粒子を投射してシリコン単結晶
基板表面を非晶質化した後、加熱して非晶質化部分を固
相エピタキシャル成長させるから、酸素及び析出酸化物
を効果的に外部拡散し得て、基板表面の品質を大幅に向
上せしめ得る等本発明は優れた効果を奏するものである
。
第１図は実施例１の主要工程を工程順に示す断面構造図
、第２図は実施例１をＬＳＩ製造工程中のシリコン単結
晶基板に適用した場合の主要工程を示す断面構造図、第
３図は実施例２の主要工程を工程順に示す断面構造図、
第４図は一般的なりＺ処理の前後における基板の断面構
造図である。
、第２図は実施例１をＬＳＩ製造工程中のシリコン単結
晶基板に適用した場合の主要工程を示す断面構造図、第
３図は実施例２の主要工程を工程順に示す断面構造図、
第４図は一般的なりＺ処理の前後における基板の断面構
造図である。
Claims (1)
- 【特許請求の範囲】 １、シリコン単結晶基板表面にエネルギを持った粒子を
投射してシリコン単結晶基板表面層を非晶質化した後、
シリコン単結晶基板を加熱して前記非晶質化した部分を
固相エピタキシャル成長させる過程を含むことを特徴と
するシリコン単結晶基板の処理方法。 ２、シリコン単結晶基板表面に多結晶シリコン膜を形成
した後、エネルギを持った粒子を投射して多結晶シリコ
ン膜を非晶質化し、この非晶質化した部分を加熱して固
相エピタキシャル成長させる過程を含むことを特徴とす
るシリコン単結晶基板の処理方法。 ３、前記固相エピタキシャル成長後、シリコン単結晶基
板を固相エピタキシャル成長処理温度より高い温度で加
熱する過程を含む請求項１記載のシリコン単結晶基板の
処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9579490A JPH03293718A (ja) | 1990-04-11 | 1990-04-11 | シリコン単結晶基板の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9579490A JPH03293718A (ja) | 1990-04-11 | 1990-04-11 | シリコン単結晶基板の処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03293718A true JPH03293718A (ja) | 1991-12-25 |
Family
ID=14147355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9579490A Pending JPH03293718A (ja) | 1990-04-11 | 1990-04-11 | シリコン単結晶基板の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03293718A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294182A (ja) * | 2007-05-24 | 2008-12-04 | Sumco Corp | シリコン単結晶ウェーハの製造方法 |
-
1990
- 1990-04-11 JP JP9579490A patent/JPH03293718A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294182A (ja) * | 2007-05-24 | 2008-12-04 | Sumco Corp | シリコン単結晶ウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645546A (en) | Semiconductor substrate | |
| JPS63174355A (ja) | 半導体デバイス | |
| US4401506A (en) | Process for producing semiconductor device | |
| JPH0824184B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03293718A (ja) | シリコン単結晶基板の処理方法 | |
| JPH10223551A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| JPH0410544A (ja) | 半導体装置の製造方法 | |
| JPH026222B2 (ja) | ||
| JPS6327852B2 (ja) | ||
| JP4647732B2 (ja) | Ｐ／ｐ−エピタキシャルウェーハの製造方法 | |
| JPH0964355A (ja) | 半導体素子の製造方法 | |
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JPS6151930A (ja) | 半導体装置の製造方法 | |
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JPS6326541B2 (ja) | ||
| JP2626502B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63142822A (ja) | 半導体装置の製造方法 | |
| JPH04184918A (ja) | 絶縁基体上への不純物拡散方法 | |
| JPS6149427A (ja) | 半導体装置の製造方法 | |
| JPH05283355A (ja) | 半導体装置の製造方法 | |
| JPH05218051A (ja) | イントリンシックゲッタリング処理方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH1187258A (ja) | 半導体装置の製造方法 |