JPS63174355A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JPS63174355A
JPS63174355A JP62308824A JP30882487A JPS63174355A JP S63174355 A JPS63174355 A JP S63174355A JP 62308824 A JP62308824 A JP 62308824A JP 30882487 A JP30882487 A JP 30882487A JP S63174355 A JPS63174355 A JP S63174355A
Authority
JP
Japan
Prior art keywords
silicon
layer
sapphire substrate
sapphire
charge carriers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62308824A
Other languages
English (en)
Inventor
ロナルド　ケイス　スメルザー
アルビン　マルコム　グッドマン
ジョージ　ルザー　スクナブル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS63174355A publication Critical patent/JPS63174355A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体デバイスとその製造方法に関するもので
ある。更に詳しく述べると、本発明は半導体材料の層が
絶縁基板上に配置された半導体デバイスの放射線耐性を
増大することに関する。
半導体材料の層が絶縁基板上に配置された半導体デバイ
スは当業者には一般に知られている。このようなデバイ
スの一例は絶縁材料の表面上に形成されたメサ形シリコ
ンを含む５ｏｌ（シリコン・オン・インシュレータ）半
導体デバイスである。
絶縁材料がサファイア基板であるとき、この構造はＳＯ
Ｓ　（シリコン・オン・サファイア）半導体デバイスと
して知られている。ＭＯＳ（金属−酸化物一半導体）ト
ランジスタ等の能動デバイスがメサ形シリコンの中およ
び上に形成される。ＭＯ８／ＳＯ■トランジスタは一般
に、バルク形シリコン中に形成されるＭＯＳ）ランジス
タと比較して応答速度が速く、放射線耐性が高い。
ＭＯ８／ＳＯＩ　）ランジスタは過渡型放射線（ガンマ
・パルス、Ｘ線パルス、および高エネルギーの単独粒子
）に対する放射線耐性が高い。というのは、バルク形シ
リコン・デバイスと比較して、光電流が発生し得るシリ
コンの容積が小さいからである。しかし、放射線で誘起
される電荷キャリヤがサファイヤ基板等の絶縁材料内に
も発生する。サファイヤ基板の中に発生した電荷のうち
のいくつかの電荷は、メサ形シリコンの中に形成された
トランジスタに注入される。これらの注入された電荷は
ノードに集積して、過渡型放射線の環境に於けるデバイ
ス性能に上限を課す。また、高エネルギー放射線にさら
されたとき、放射線で誘起された正の電荷がメサ形シリ
コンとサファイヤとの界面に隣接した領域でサファイヤ
基板内に蓄積する。このサファイヤ基板内の正の電荷は
、界面に隣接したメサ形シリコンの領域内に対応する負
の電荷を引き寄せる。Ｎチャネル・トランジスタのよう
なある種のデバイスでは負電荷のこの蓄積により、ゲー
ト電極によって制御されないバック・チャネルまたは電
子流が生じることがある。
バック・チャネル漏洩電流を減らすために多数の解決策
が提案されてきた。しかし、これらの解決策の殆んどは
メサ形シリコンを対象としている。
たとえば、米国特許第４，５０９，９９０号には、メサ
形シリコンの中に高欠陥密度の層を使用することが開示
されている。この高欠陥密度の層は、残留損傷界面層で
あってもよいし、焼なましした界面層であってもよいが
、固相エピタキシャル成長法で使用されるイオン打込み
の間に形成される。
高欠陥密度の層はシリコン／サファイヤ界面に隣接して
メサ形シリコンの中に配置される。高欠陥密度の層はバ
ック・チャネルに沿った漏洩電流を減少させる。という
のは、損傷した結晶構造がこの領域に沿った電荷キャリ
ヤの移動度を小さくするからである。
メサ形シリコンの一部分に選択的にドーピングすること
によりバック・チャネル漏洩電流を小さくすることもで
きる。米国特許第４，１８３，１３４号にはこのような
方法の一例が開示されている。Ｎチャネル・デバイスで
は、ｐ型材料がシリコン／サファイヤ界面に隣接したチ
ャネル領域の中にイオン打込みされる。シリコン／サフ
ァイヤ界面の近くのこの領域ではｐ型ドーピング濃度が
より大きくなり、したがって、メサ形シリコン中のバッ
ク・チャネルをターンオンするのに必要とされるサファ
イヤ基板内の放射線で誘起される正電荷の量が大きくな
る。
バック・チャネル漏洩の問題は絶縁基板内での電荷キャ
リヤの発生とトラッピングに起因するので、これらの電
荷キャリヤがシリコン・トランジスタに及ぼす影響を小
さくするように基板を処理することが望ましい。これに
より、シリコン／サファイヤ界面に隣接したチャネルの
一部に高濃度にドーピングされた領域を形成するか、ま
たはシリコン層内に欠陥領域を形成する処理技術を用い
るよりも、むしろ通常の処理技術を用いてメサ形シリコ
ンの中に半導体デバイスを形成することができる。
発明の要約 本発明の半導体デバイスは、絶縁基板の上に配置された
半導体材料の層の中に形成される半導体デバイスを含む
。絶縁基板内での電荷キャリヤの蓄積を最小にすると共
に絶縁基板から半導体材料の層の中へ注入される電荷キ
ャリヤの集積を最小にするための手段が絶縁基板の中に
設けられる。
本発明では上記の半導体デバイスの製造方法も提供する
。
好適な実施態様の説明 単結晶サファイヤの絶縁基板の上に配置される半導体材
料として単結晶シリコンを用いる場合について本発明を
説明する。しかし、シリコンのかわりにＩＩ　ｂ　−Ｖ
Ｉ　ａおよびｍａ−Ｖａ半導体化合物のような他の通常
の半導体材料を用いてもよいことが理解されよう。更に
、サファイヤのかわりに、半導体材料の上に配置された
スピネル、酸化ベリリウム、二酸化シリコン等の他の通
常の絶縁体基板を用いてもよい。
第１図に示すように、本発明ではまず絶縁基板たとえば
単結晶サファイヤ基板１０を用意する。
次に処理を２つの方法のいずれかで進めることができる
。第１の方法は第２Ａ図および第３Ａ図に示されている
。第２Ａ図に示すように、サファイヤ基板１０にイオン
１２を打込むことにより、サファイヤ基板１０の中での
電荷キャリヤの蓄積を最小にすると共に、サファイヤ基
板からサファイヤ基板１０の上に後で形成される単結晶
シリコンの層の中へ注入される電荷キャリヤの集積を最
小にするための手段１４がサファイヤ基板１０の中に形
成される。イオン１２はヘリウム、ネオン、アルゴン、
クリプトンの正イオンのように不活性なものであってよ
い。これらの不活性イオン１２を使用するとき、手段１
４は結晶格子欠陥の埋設領域となる。結晶格子欠陥のこ
の埋設領域は、デバイスが照射されたときにサファイヤ
基板１０の中に発生する電荷キャリヤを捕獲する。した
がって、シリコン／サファイヤ界面に到達してシリコン
層との界面に隣接したサファイヤ基板１０の領域中に蓄
積し得る電荷キャリヤが少なくなる。また、シリコン層
の中に後で形成されるトランジスタの中へ注入される電
荷キャリヤの数も少なくなる。
埋設領域を形成するために使用されるイオン打込みエネ
ルギーは注意深く制御しなければならない。埋設領域は
サファイヤ基板１０の表面の下に隔てて配置して、後で
堆積されるヘテロエピタキシャル・シリコン層の結晶品
質に悪影響を及ぼす恐れのある結晶欠陥がサファイヤの
表面領域に生じないようにする。たとえば、不活性イオ
ンとして４（ｌＡ、＋を使用するときは、埋設領域を形
成するため約ｌＸｌ０Ｉ’乃至５　Ｘ　１０１４ｃｍ−
２の範囲のドーズ量で約１６０　ｋｅＶのエネルギーを
使用する。
この代りに、約４Ｘ１０Ｉ４乃至２　Ｘ　１０１５ｃｍ
−２の範囲のドーズ量で約８０乃至１４０　ｋｅＶの範
囲の打込みエネルギーを用いてサファイヤ基板１０の中
１びＩｌｅ＋を打込むことができる。また、約５×１０
”ｃ＋ｎ−２のドーズ量で約１８０　ｋｅＶの打込みエ
ネルギーを用いて２ＯＮｅ＋を打込むことにより埋設領
域を形成することもできる。
第２Ａ図で不活性イオンを使用するかわりに、再結合中
心として作用する材料のイオン１２をサファイヤ基板１
０の中にドーパントとして導入することにより、サファ
イヤ基板１０内での電荷キャリヤの蓄積を最小にすると
共に、サファイヤ基板からサファイヤ基板１０の上に後
で形成される単結晶シリコン層の中へ注入される電荷キ
ャリヤの集積を最小にするための手段１４を形成しても
よい。クロム、鉄、マンガンのような材料をサファイヤ
基板１０の中に打込みまたは注入することにより、再結
合中心の埋設領域となる手段１４を形成することができ
る。放射線照射の間に発生する電荷キャリヤは再結合中
心のこの埋設領域の中で再結合し、シリコン層との界面
近くのサファイヤ基板１０の中に蓄積しない。打込み条
件は、手段１４をサファイヤ基板１０の表面から隔てて
形成して、その後のへテロエピタキシャル成長プロセス
に悪影響を及ぼさないように選択される、希望により、
打込み後に酸素雰囲気の中でサファイヤ基板１０を約１
５００℃の温度に加熱してもよい。この熱処理工程の間
に、サファイヤ格子構造の中のドーパントの置換的な再
分布が生じる。
第３Ａ図に示すように、サファイヤ基板１０に不活性材
料または再結合中心として働く材料のイオンを打込んだ
後、サファイヤ基板１０の上に単結晶シリコン１６の層
が形成される。サファイヤ基板１０の表面上に通常の技
術を使って単結晶シリコン層１６をエピタキシャル成長
させる。シリコン層１６の厚さは約４０００乃至６００
０人である。
第２Ａ図およびｍａＡ図に示す方法の代りに、第２Ｂ図
および第３Ｂ図に示す第２の方法が提供される。この方
法が第２Ａ図および第３Ａ図に示す方法と相違する点は
、手段１４を形成する前にサファイヤ基板１０の上に単
結晶シリコン層１６が形成されることである。第２Ｂ図
に示すように、通常の化学蒸着技術を使ってサファイヤ
基板１０の上に単結晶シリコン層１６をエピタキシャル
成長させる。
第３Ｂ図に示すように、シリコン層１６とサファイヤ基
板１０よりなる複合構造を照射することにより、サファ
イヤ基板１０内での電荷キャリヤの蓄積とサファイヤ基
板１０からシリコン層１６の中へ注入される電荷キャリ
ヤの集積の両方を最小にするための手段１４を形成する
。中性子線またはガンマ線１８を用いることにより、結
晶格子欠陥の領域である手段１４を形成する。この結晶
格子欠陥領域は第２Ａ図を参照して説明したのと同様に
作用して、シリコン層とサファイヤ基板との界面におけ
る電荷キャリヤの集積を最小にする。
しかし、この結晶格子欠陥領域は埋込んでサファイヤ基
板表面から隔てる必要はない。というのは、シリコン層
１６を既にエピタキシャル成長させているからである。
典型的には、サファイヤ基板１０全体にわたって結晶格
子欠陥が見出される。中性子線またはガンマ線によって
シリコン層１６の中に形成された結晶格子欠陥は第４図
乃至第７図に示すデバイス処理工程の間に焼なましくア
ニール）により除かれる。
ガンマ線１８を使って手段１４を形成する場合には、シ
リコン層１６を設けたサファイヤ基板１０をコバルト６
０のガンマ・セルまたは他の任意の高エネルギーガンマ
線源の中に置く。約５０乃至５００　Ｒａｄ　（ＳＬ）
　／秒のドース率を使って約１０乃至１００　ＭＲａｄ
　（ＳＬ）以上の露出レベルを達成するまで構造を線源
装置の中に置いておく。この代りに、中性子（１８）を
用いて手段１４を形成するときは、シリコン層１６を設
けたサファイヤ基板１０をＴＲＩＧＡのような原子炉の
中に置いてもよい。原子炉は高速中性子を発生する定常
状態モードで動作させて核変換を避けることが好ましい
。更に、ボラール（Ｂｏｒａｌ　）　ＴＭ　（これはア
ルミニウムの中の炭化ホウ素結晶からなる複合材料を純
粋なアルミニウムで被覆したもの）および／またはカド
ミウムの層を用いて遅い中性子を濾過してもよい。約１
０　乃至１０’ｎ／ｃ！以上の範囲の全流束量を用いて
手段１４を形成することができる。
手段１４とシリコン層１６を形成した後、次に第４図乃
至第７図に示す工程を使ってデバイスを処理する。第４
図乃至第７図に示すサファイヤ基板１０は、第２Ａ図お
よび第３Ａ図に示す方法で作られた手段１４を含んでい
る。しかし、第２Ｂ図および第３Ｂ図に示す方法で作ら
れたサファイヤ基板１０も同様に処理される。第４図に
示すように、二酸化シリコンのようなマスク層２０を成
長させて、シリコン層１６の上に選択的にパターンを形
成する。マスク層２０はメサ形シリコンを形成しようと
するシリコン層１６の対応部分をおおう。次に通常の異
方性プラズマ・エツチングまたは湿式エツチングを用い
て半導体層１６のマスクでおおわれていない部分を除去
する。次いでマスク層２０を除去する。この結果、第５
図に示すようにメサ形シリコン２２を有する構造が得ら
れる。
次に第５図に示す構造を、酸素と水蒸気よりなる雰囲気
の中で約８５０℃の温度に加熱する。第６図に示すよう
に、この工程によりメサ形シリコン２２の上側表面と側
部表面をおおう二酸化シリコン層２４が形成される。こ
の例ではＮチャネル・トランジスタを製造しているので
、次にメサ形シリコン２２をｐ型にドーピングする。
次に第７図に示すように、Ｎ型多結晶シリコンのような
ゲート電極２６がメサ形シリコン２２のチャネル領域に
対応する領域の上方に堆積されてパターン形成される。
次に、通常のイオン打込み技術を使って、自己整合した
Ｎ型のソース領域２８およびドレーン領域３０が形成さ
れる。最後にソース接点３２およびドレーン接点３４が
半導体層の上にそれぞれ形成される。
第１図乃至第７図を参照して説明した方法を用いてＮＭ
ＯＳデバイスを製造したが、本発明はＰＭＯＳまたはバ
イポーラ・トランジスタおよびＣＭＯ５集積回路のよう
な他の通常の半導体デバイスを形成するために用いるこ
とができる。更に、シリコン層１６を絶縁基板１０の上
に形成する前に、第３Ｂ図に示す中性子またはガンマ線
の照射工程を実行してもよい。同様に、不活性イオンま
たは再結合中心として作用する材料のイオンをシリコン
層１６の形成後に絶縁基板に導入してもよい。米国特許
第４，１８３，１８４号に記載の高濃度にドーピングさ
れたバック・チャネルのような半導体デバイスの放射線
耐性さを増大するための他の通常の技術を、手段１４と
組合わせて用いて、更に改善した放射線耐性を有するデ
バイスを製造することもできる。
第２Ａ図に示す処理工程を使用するときは、絶縁基板の
一部分にだけ、たとえばＣＭＯ３集積回路中のＮＭＯＳ
）ランジスタの下に配置される絶縁基板の部分にだけ手
段１４を選択的に形成することが望ましい場合がある。
この場合、絶縁基板のうちの手段１４を設けない部分を
おおうように、通常のホトレジストのようなマスク層を
堆積してパターン形成する。次に、第２Ａ図を参照して
前に説明した条件を使って、再結合中心としての役目を
果す材料のイオンまたは不活性材料のイオンをマスク層
でおおわれていない絶縁基板の領域の中に打込む。絶縁
基板の上に半導体層を形成した後で手段１４を形成する
場合には、イオン打込み工程を実行する前に半導体層の
上にホトレジストを堆積してパターン形成する。
実施例 一群のＳＯＳ　（シリコン争オン・サファイヤ）ウェー
ハに対して１１４　、　８　Ｍ　Ｒａｄ　（ＳＬ）のド
ーズ量でガンマ線を照射した。ガンマ線で照射したＳＯ
Ｓウェーハと照射しない参照用のＳＯ８つ工−ハの両方
にランダム・アクセスのメモリ（ＲＡＭ）を形成した。
次に４マイクロ秒のパルスで駆動される電子線形加速器
の中で、参照用のデバイスとガンマ線で照射したウェー
ハに形成したデバイスを一時的に放射線に露出した。参
照用のデバイスと比べて、ガンマ線で照射したＳＯＳウ
ェーハに形成したＲＡＭでは光電流が１／３に減少した
。これらのデータはサファイヤ基板からシリコン層に注
入される電荷キャリヤの数が著しく減ったことを示して
いる。
能動デバイスを形成する前に、絶縁基板内での電荷キャ
リヤの蓄積と絶縁基板から半導体材料の層の中へ注入さ
れる電荷キャリヤの集積の両方を最小にするための処理
を絶縁基板に施すことは、半導体デバイスを放射線耐性
にする上で有益である。デバイス製造工程の前に基板に
照射またはイオン打込み処理を行うことにより、完成し
たデバイスに対するこの処理による損傷は生じない。
結晶格子構造内に放射線により欠陥を作ることによりバ
ルク形シリコン・デバイス中に電子トラップを形成する
ことは公知である。しかし、これらのデバイスを製造す
るためには特別なデバイス処理技術を使わなければなら
ない。というのは、シリコン内の放射線により作られた
欠陥が５００乃至６００℃の温度での焼なましにより除
かれることがわかっているからである。しかし、ワイ・
ヤマモト（Ｙ、ＹａｍｔｆｆｌＯｌＯ）他による論文ｒ
ｓｏｓの結晶品質の改善する際の打込みによる損傷の影
響」（Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒ
ｓ誌、第４７巻第１２号、１９８５年１２月１５日発行
、１３１５−１３１７頁）には、固相再成長処理中にサ
ファイヤ基板に生じ得るイオン打込みによる損傷は１０
００℃の後熱焼なまし工程で焼なましにより除くのが難
しいと教示されている。本発明の結晶損傷はシリコンの
ような半導体層ではなくサフアイヤのような絶縁基板に
形成されるので、通常の処理温度を用いて、基板内の放
射線またはイオンによる結晶格子損傷を高い温度での焼
なましにより除くことなく、能動デバイスを製造するこ
とができる。
【図面の簡単な説明】
第１図乃至第７図は放射線耐性を改善した半導体デバイ
スを製造するための本発明の種々の工程を示す断面図で
ある。 ［主な符号の説明］ １０・・・サファイヤ基板、 １４・・・電荷キャリヤの蓄積および集積を最小にする
ための手段、 １６・・・単結晶シリコン層、 ２２・・・メサ形シリコン。

Claims (1)

    【特許請求の範囲】
  1. （１）絶縁基板の上に配置された半導体材料の層、 上記絶縁基板の中に配置された手段であって、上記絶縁
    基板内での電荷キャリヤの蓄積、および上記絶縁基板か
    ら上記半導体材料の層の中へ注入される電荷キャリヤの
    集積の両方を最小にするための手段、ならびに上記半導
    体材料の層の中に形成された半導体素子 を含むことを特徴とする半導体デバイス。
JP62308824A 1986-12-09 1987-12-08 半導体デバイス Pending JPS63174355A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/939,688 US4766482A (en) 1986-12-09 1986-12-09 Semiconductor device and method of making the same
US939,688 1986-12-09

Publications (1)

Publication Number Publication Date
JPS63174355A true JPS63174355A (ja) 1988-07-18

Family

ID=25473570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62308824A Pending JPS63174355A (ja) 1986-12-09 1987-12-08 半導体デバイス

Country Status (5)

Country Link
US (1) US4766482A (ja)
JP (1) JPS63174355A (ja)
FR (1) FR2607965A1 (ja)
GB (1) GB2198584B (ja)
IT (1) IT1223135B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2579979B2 (ja) * 1987-02-26 1997-02-12 株式会社東芝 半導体素子の製造方法
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置
US4876583A (en) * 1988-03-21 1989-10-24 The United States Of America As Represented By The Secretary Of The Air Force Radiation-induced substrate photo-current compensation apparatus
US4873563A (en) * 1988-05-02 1989-10-10 Synectics, Inc. Solid state monolithic switching device
US4950618A (en) * 1989-04-14 1990-08-21 Texas Instruments, Incorporated Masking scheme for silicon dioxide mesa formation
US5238857A (en) * 1989-05-20 1993-08-24 Fujitsu Limited Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure
US5027177A (en) * 1989-07-24 1991-06-25 Hughes Aircraft Company Floating base lateral bipolar phototransistor with field effect gate voltage control
US4996575A (en) * 1989-08-29 1991-02-26 David Sarnoff Research Center, Inc. Low leakage silicon-on-insulator CMOS structure and method of making same
US5449953A (en) * 1990-09-14 1995-09-12 Westinghouse Electric Corporation Monolithic microwave integrated circuit on high resistivity silicon
US5104818A (en) * 1991-04-15 1992-04-14 United Technologies Corporation Preimplanted N-channel SOI mesa
KR940006273A (ko) * 1992-06-20 1994-03-23 오가 노리오 스태틱램(sram) 장치 및 그 제조방법
EP0622834A3 (en) * 1993-04-30 1998-02-11 International Business Machines Corporation Method to prevent latch-up and improve breakdown voltage in SOI MOSFETS
US5863823A (en) * 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
US5864162A (en) * 1993-07-12 1999-01-26 Peregrine Seimconductor Corporation Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5973363A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator
US5930638A (en) * 1993-07-12 1999-07-27 Peregrine Semiconductor Corp. Method of making a low parasitic resistor on ultrathin silicon on insulator
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
KR0175000B1 (ko) * 1994-12-14 1999-02-01 윤종용 전자파 억제구조를 갖는 반도체 소자
US6043555A (en) * 1995-04-13 2000-03-28 Telefonaktiebolget Lm Ericsson Bipolar silicon-on-insulator transistor with increased breakdown voltage
SE515867C2 (sv) * 1995-04-13 2001-10-22 Ericsson Telefon Ab L M Bipolär SOI-transistor
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
US6025611A (en) 1996-09-20 2000-02-15 The Board Of Regents Of The University Of Nebraska Boron-carbide and boron rich rhobohedral based transistors and tunnel diodes
GB9726094D0 (en) * 1997-12-10 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
GB2358079B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp Thin-film transistor
US7411250B2 (en) * 2001-04-05 2008-08-12 Peregrine Semiconductor Corporation Radiation-hardened silicon-on-insulator CMOS device, and method of making the same
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
US20050257834A1 (en) * 2004-05-20 2005-11-24 Johnson Oriz W Freeze-free air hose coupling
US7322015B2 (en) * 2005-01-05 2008-01-22 Honeywell Internatinal Inc. Simulating a dose rate event in a circuit design
US7795679B2 (en) * 2008-07-24 2010-09-14 International Business Machines Corporation Device structures with a self-aligned damage layer and methods for forming such device structures
TWM409527U (en) * 2011-02-23 2011-08-11 Azurewave Technologies Inc Forming integrated circuit module

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2344320C2 (de) * 1973-09-03 1975-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten
US4183134A (en) * 1977-02-15 1980-01-15 Westinghouse Electric Corp. High yield processing for silicon-on-sapphire CMOS integrated circuits
US4135951A (en) * 1977-06-13 1979-01-23 Monsanto Company Annealing method to increase minority carrier life-time for neutron transmutation doped semiconductor materials
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4203780A (en) * 1978-08-23 1980-05-20 Sony Corporation Fe Ion implantation into semiconductor substrate for reduced lifetime sensitivity to temperature
JPS5827663B2 (ja) * 1979-06-04 1983-06-10 富士通株式会社 半導体装置の製造方法
JPS56112743A (en) * 1980-02-12 1981-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device and manufacture thereof
US4328610A (en) * 1980-04-25 1982-05-11 Burroughs Corporation Method of reducing alpha-particle induced errors in an integrated circuit
JPS5799778A (en) * 1980-12-12 1982-06-21 Citizen Watch Co Ltd Thin-film transistor
JPS5799779A (en) * 1980-12-12 1982-06-21 Citizen Watch Co Ltd Thin-film transistor
JPS57210635A (en) * 1981-06-19 1982-12-24 Tokyo Daigaku Manufacture of semiconductor device
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
JPS58151064A (ja) * 1983-01-10 1983-09-08 Nec Corp Ｓｏｓ型半導体装置
JPS59159563A (ja) * 1983-03-02 1984-09-10 Toshiba Corp 半導体装置の製造方法
EP0130457A1 (de) * 1983-07-01 1985-01-09 Hahn-Meitner-Institut Berlin Gesellschaft mit beschränkter Haftung Halbleiter-Bauelement mit mindestens einem pn-Übergang und mit in der Tiefe der Basisschicht scharf lokalisierten Ionen, Verfahren zu dessen Herstellung und seine Verwendung

Also Published As

Publication number Publication date
FR2607965A1 (fr) 1988-06-10
GB2198584A (en) 1988-06-15
IT1223135B (it) 1990-09-12
IT8722659A0 (it) 1987-11-17
GB8728344D0 (en) 1988-01-06
US4766482A (en) 1988-08-23
GB2198584B (en) 1990-05-09

Similar Documents

Publication Publication Date Title
JPS63174355A (ja) 半導体デバイス
US4975126A (en) Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer
JPS61237422A (ja) 半導体装置の製造方法
US5391903A (en) Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
JP2002501673A (ja) 装置内にゲートが形成される前に過渡増速拡散を用いてドーパント濃度を制御する方法
JP2998330B2 (ja) Ｓｉｍｏｘ基板及びその製造方法
JPH0817841A (ja) 半導体基板，半導体装置及び半導体装置の製造方法
JP3211773B2 (ja) 半導体装置およびその製造方法
JPH04264724A (ja) 半導体基板の製造方法
JP3638424B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2701821B2 (ja) 半導体基板
JP3810168B2 (ja) 半導体基板の製造方法
JPH09162136A (ja) 半導体装置の製造方法
JP2943369B2 (ja) 半導体基板の製造方法
JPH0661234A (ja) 半導体装置の製造方法
JPS6386565A (ja) 半導体装置の製造方法
JPH0590272A (ja) 半導体装置およびその製造方法
JPS60253217A (ja) 半導体装置の製造方法
JPH09232324A (ja) 半導体基板及びその製造方法
JPS6149427A (ja) 半導体装置の製造方法
JPS63293817A (ja) 半導体装置の製造方法
JPH11145146A (ja) 半導体基板及びその製造方法
KR100580776B1 (ko) 반도체 소자의 게터링 방법
JPH0396223A (ja) Ｓｏｉ構造の形成方法
JPH0555231A (ja) 半導体装置の製造方法