JPS58151064A - Ｓｏｓ型半導体装置 - Google Patents
Ｓｏｓ型半導体装置Info
- Publication number
- JPS58151064A JPS58151064A JP58001900A JP190083A JPS58151064A JP S58151064 A JPS58151064 A JP S58151064A JP 58001900 A JP58001900 A JP 58001900A JP 190083 A JP190083 A JP 190083A JP S58151064 A JPS58151064 A JP S58151064A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- type
- substrate
- diffused
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 239000012212 insulator Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 25
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 12
- 239000000377 silicon dioxide Substances 0.000 abstract description 12
- 229910052594 sapphire Inorganic materials 0.000 abstract description 10
- 239000010980 sapphire Substances 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101150090280 MOS1 gene Proteins 0.000 description 1
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はナファイヤ勢の絶縁物基板上に半導体を成長さ
せて、その半導体中に素子を組み込む、所１１８０８（
シリコンオンサファイヤ）型半導体装置に関するもので
ある。
せて、その半導体中に素子を組み込む、所１１８０８（
シリコンオンサファイヤ）型半導体装置に関するもので
ある。
従来、ＳＯＳ基板を用いて素子を作成する場合す７アイ
ヤの構成物質であるアルミニウムのす７アイヤ基板から
の拡散が問題となっている。即ち単結晶シリコン展をす
７アイヤ基板上に成長させた後そのシリコン内に素子を
形成するために種々の、主に燐、ボロン等の不純物を拡
散する必要が生じる。このシリコン表面から燐及びボロ
ン等の不純物を拡散させる高温プロセス中に、７リコン
がその上に成長させられた基板のサファイヤ中のアルミ
ニウムがシリコン中に拡散してしまい、７リコン特にす
７アイヤ基板との界面部分クリコンを常にＰ型にすると
いう大きな問題があった。
ヤの構成物質であるアルミニウムのす７アイヤ基板から
の拡散が問題となっている。即ち単結晶シリコン展をす
７アイヤ基板上に成長させた後そのシリコン内に素子を
形成するために種々の、主に燐、ボロン等の不純物を拡
散する必要が生じる。このシリコン表面から燐及びボロ
ン等の不純物を拡散させる高温プロセス中に、７リコン
がその上に成長させられた基板のサファイヤ中のアルミ
ニウムがシリコン中に拡散してしまい、７リコン特にす
７アイヤ基板との界面部分クリコンを常にＰ型にすると
いう大きな問題があった。
従来この問題を解決するための方法としては、シリコン
中への燐、ボロン等の拡散を低温プロセスで行うという
方法があったがシリコンの膜厚が１μ以上という大きな
ものになるに従って、上記燐、ボロン等の不純物がす７
アイヤ基板にまで到達する程充分に拡散せしめようとす
ると必然的にす７アイヤ基板との界面近傍のシリコン中
にはす７アイヤ基板のＡＩが拡散してしまうという欠点
かあ）、このアルミニウムの影餐を少くするためにはシ
リコン中に成長中にドーピングされる不純物の量をアル
オニウムより充分多くしておく必要があった。しかしな
がらシリコン中の不純物の量を多くするとその中に形成
される素子の特性がそのために制限されるという大きな
欠点をもたらすことになる。
中への燐、ボロン等の拡散を低温プロセスで行うという
方法があったがシリコンの膜厚が１μ以上という大きな
ものになるに従って、上記燐、ボロン等の不純物がす７
アイヤ基板にまで到達する程充分に拡散せしめようとす
ると必然的にす７アイヤ基板との界面近傍のシリコン中
にはす７アイヤ基板のＡＩが拡散してしまうという欠点
かあ）、このアルミニウムの影餐を少くするためにはシ
リコン中に成長中にドーピングされる不純物の量をアル
オニウムより充分多くしておく必要があった。しかしな
がらシリコン中の不純物の量を多くするとその中に形成
される素子の特性がそのために制限されるという大きな
欠点をもたらすことになる。
従って本発明の目的は上記の欠点を除いた、ＳＯ８型半
導体装置を提供するものである。
導体装置を提供するものである。
され、その下の絶縁物基板表面には部分的にドナーとな
る不純物が導入されたことである。
る不純物が導入されたことである。
このようにＰチャンネルＭｏｓト％、２ジスタ丁に部分
的に導入する仁とにより好まＣ’いコンプリメンタリ−
ＭＯＢ型の装置を得ることができる。
的に導入する仁とにより好まＣ’いコンプリメンタリ−
ＭＯＢ型の装置を得ることができる。
本発明のＳＯ８半導体装置はよル臭体的にはシリコンが
成長されるサファイヤ基板の表面に選択的に予め、シリ
ーン中でｎ型の不純物となる燐。
成長されるサファイヤ基板の表面に選択的に予め、シリ
ーン中でｎ型の不純物となる燐。
砒素及びアンチモン勢ｔ一部分的に打ち込んでおき、シ
リコン成長後燐、ボロン尋をシリコン表面から熱拡散さ
せる時にす７アイヤ表面からシリコン内のす７アイヤ界
面に近いところに拡散させて、同時に拡散するアルミニ
ウムの働きを部分的に打ち消すようにする方法である。
リコン成長後燐、ボロン尋をシリコン表面から熱拡散さ
せる時にす７アイヤ表面からシリコン内のす７アイヤ界
面に近いところに拡散させて、同時に拡散するアルミニ
ウムの働きを部分的に打ち消すようにする方法である。
従って本発明のＳＯ８型半導体装置に於いてはす７アイ
ヤ基板との界面に近い所定個所の７リコンがアルミニウ
ムによ〕Ｐ型になってしまうことによる諸々の欠点をと
ｐ除くことができる。
ヤ基板との界面に近い所定個所の７リコンがアルミニウ
ムによ〕Ｐ型になってしまうことによる諸々の欠点をと
ｐ除くことができる。
次に本発明をよりよく理解するために図を用いて説明し
よう。
よう。
第１図を参照すれｒｉ′Ｐ−チャンネルＭＯ８型素子を
組み込んでいる従来ｏ８０８型半導体装を會えるには、
（ａ）図に示すようにす７アイヤ基板１０１の上にＮｕ
単単結フシリーン１０２成長させた後選択エツチングし
ゲートとカる部分のシリコン表面に二酸化シリコン膜１
０３を残しソース及びドレインとな０部分１０４，１０
５にボロン等のアクセプタ不純物音熱拡散する。この時
アクセプタ不純物を拡散するために高温にしなければな
らないからＺリコン１０２のす７アイヤ基板１０１の近
傍の部分１０６にはす７アイヤ基板１０１からアル１＝
ウムが拡散しその部分をＰ型に変換させてしまう。（ｂ
Ｊ図はこのような（ｍ図に示された基板を用いて、Ｐ−
チャンネルＭＯ８を組み込んだ。す７アイヤ基板１０１
．シリコン１０２、ソース領域１０４ドレイン領域１０
５、ゲート膜としての二酸化シリコン膜１０７、シリコ
ン１０２の他の部分を被う二酸化シリコンＩ［１０８，
１０８’、金属配線１０９゜１１０．１１１から成る８
０８型半導体装置を示す。
組み込んでいる従来ｏ８０８型半導体装を會えるには、
（ａ）図に示すようにす７アイヤ基板１０１の上にＮｕ
単単結フシリーン１０２成長させた後選択エツチングし
ゲートとカる部分のシリコン表面に二酸化シリコン膜１
０３を残しソース及びドレインとな０部分１０４，１０
５にボロン等のアクセプタ不純物音熱拡散する。この時
アクセプタ不純物を拡散するために高温にしなければな
らないからＺリコン１０２のす７アイヤ基板１０１の近
傍の部分１０６にはす７アイヤ基板１０１からアル１＝
ウムが拡散しその部分をＰ型に変換させてしまう。（ｂ
Ｊ図はこのような（ｍ図に示された基板を用いて、Ｐ−
チャンネルＭＯ８を組み込んだ。す７アイヤ基板１０１
．シリコン１０２、ソース領域１０４ドレイン領域１０
５、ゲート膜としての二酸化シリコン膜１０７、シリコ
ン１０２の他の部分を被う二酸化シリコンＩ［１０８，
１０８’、金属配線１０９゜１１０．１１１から成る８
０８型半導体装置を示す。
この装置に於いては、ゲート電極とる金属配線１１０に
正の電圧を加えてゲート膜１０７の下のシリコン表面を
強いＮ型にしてソース１０４とドレイン１０５の間を電
気的に分離しようとしてもシリコン１０２のす７アイヤ
基板１０１に近い部分１０６がす７アイヤ基板１０１か
ら拡散して来九アルきニウムのために常にＰ型となって
いるからソース１０４とドレイン１０５はゲート金属配
線１１０にかかる電圧に無関係に常に導通状態にある。
正の電圧を加えてゲート膜１０７の下のシリコン表面を
強いＮ型にしてソース１０４とドレイン１０５の間を電
気的に分離しようとしてもシリコン１０２のす７アイヤ
基板１０１に近い部分１０６がす７アイヤ基板１０１か
ら拡散して来九アルきニウムのために常にＰ型となって
いるからソース１０４とドレイン１０５はゲート金属配
線１１０にかかる電圧に無関係に常に導通状態にある。
このためにこのＰ−チャンネルＭＯ８１！ｆのトランジ
スタは動作不能となり素子として働かないという致命的
な欠陥をもつことが度々あった。
スタは動作不能となり素子として働かないという致命的
な欠陥をもつことが度々あった。
第２図を参照すれば、本発明と関連のある技術の８０８
型半導体装置は（５１７図に示す如くす７アイヤ基板２
０１にシリコンを成長する前にその表面近傍２０２に予
め不純物をイオンとして打ち込んでおく。この技術に於
いては、アンチモンを打ち込みエネルギーＩ Ｑ ＱＫ
ｅｖで１０１４ｃＩＩＬ−８〜１０１１ｃＩＬ−８程度
打ち込む。その後通常のプロセスと同様に（ｂ１図に示
す如くす７アイヤ基板２０１の上ＫＮ型シリコン２０３
を成長させ次に（０１図に示す如く一部を酸化シリコン
膜２０４で被覆後、ボロンをソース領域２０５、ドレイ
ン領域２０６に熱拡散を行う。
型半導体装置は（５１７図に示す如くす７アイヤ基板２
０１にシリコンを成長する前にその表面近傍２０２に予
め不純物をイオンとして打ち込んでおく。この技術に於
いては、アンチモンを打ち込みエネルギーＩ Ｑ ＱＫ
ｅｖで１０１４ｃＩＩＬ−８〜１０１１ｃＩＬ−８程度
打ち込む。その後通常のプロセスと同様に（ｂ１図に示
す如くす７アイヤ基板２０１の上ＫＮ型シリコン２０３
を成長させ次に（０１図に示す如く一部を酸化シリコン
膜２０４で被覆後、ボロンをソース領域２０５、ドレイ
ン領域２０６に熱拡散を行う。
この時の熱処理プロセスに於いてす７アイヤ基板２０１
からアルミニウムがシリフン２０４０中に特にす７アイ
ヤ基板に近い部分に拡散してくるが、同時に予め打ち込
んでいたアンチモンもシリコン中に拡散すへ従ってシリ
コンのす７アイヤ基板２０１に近い部分２０７はアル１
＝ウムが拡散していると同時にアンチモンも拡散してい
るためにアルミニウムによるＰ型への反転が抑えられる
。
からアルミニウムがシリフン２０４０中に特にす７アイ
ヤ基板に近い部分に拡散してくるが、同時に予め打ち込
んでいたアンチモンもシリコン中に拡散すへ従ってシリ
コンのす７アイヤ基板２０１に近い部分２０７はアル１
＝ウムが拡散していると同時にアンチモンも拡散してい
るためにアルミニウムによるＰ型への反転が抑えられる
。
従って（ｄ）図に示されるようにその後の通常のプロセ
スに依って作られたサファイヤ基板２０１．その表面部
分でアンチそンを打ち込まれた部分２０２、シリコン２
０３、リース領域２０５、ド、レイン領域２０６アルミ
ニウム及びアンチモンが拡散しているサファイヤ基板２
０１に近いクリコンの部分２０７、ゲートニ酸シリコン
膜２０８、シリコンの他の部分を被う二酸化７リコン膜
２０９，２０９’金属配ｌｌ１Ｉ２１０．２１１．２１
２から成る第２図のＳＯＳ型牛型体導体装置記の如くサ
ファイヤ基板２０１に近いシリコン部分２０７がサファ
イヤ表面２０２から拡散したアンチモンのためにｎ型に
保たれているから、ゲート電極となる金属配線２１１に
加えられる電圧によってソース領域２０５とドレイン領
域２０６は電気的に分離もしくは導通という正常なＭＯ
Ｓの機能をもつことが可能となる。
スに依って作られたサファイヤ基板２０１．その表面部
分でアンチそンを打ち込まれた部分２０２、シリコン２
０３、リース領域２０５、ド、レイン領域２０６アルミ
ニウム及びアンチモンが拡散しているサファイヤ基板２
０１に近いクリコンの部分２０７、ゲートニ酸シリコン
膜２０８、シリコンの他の部分を被う二酸化７リコン膜
２０９，２０９’金属配ｌｌ１Ｉ２１０．２１１．２１
２から成る第２図のＳＯＳ型牛型体導体装置記の如くサ
ファイヤ基板２０１に近いシリコン部分２０７がサファ
イヤ表面２０２から拡散したアンチモンのためにｎ型に
保たれているから、ゲート電極となる金属配線２１１に
加えられる電圧によってソース領域２０５とドレイン領
域２０６は電気的に分離もしくは導通という正常なＭＯ
Ｓの機能をもつことが可能となる。
第３図り本発明の実施例を示すものである。サファイヤ
基板３０１の上に選択的に二酸化シリコン膜３０２を形
成しその上から不純物をす７アイヤ表面３０３に部分的
にたとえにイオン注入法で打ち込むことに依って得られ
る。これはコンプリメンタリ−ＭＯＳ型の素子を作る場
合にはＰ−チャンネルのＭＯＳ ）ランジスタが形成さ
れる部分にのみドナーとなる不純物が拡散するようにす
７アイヤ表面３０３を選択的に露出させることによりｎ
−チャンネルのＭＯＳ１−ランジスタが形成される部分
にはドナーのす７アイヤ基板３０１からの拡散が生じな
いようにし従ってｎ−チャンネルトランジスタのソース
ドレイン部分の導通が生じないようにすることが可能と
なる。
基板３０１の上に選択的に二酸化シリコン膜３０２を形
成しその上から不純物をす７アイヤ表面３０３に部分的
にたとえにイオン注入法で打ち込むことに依って得られ
る。これはコンプリメンタリ−ＭＯＳ型の素子を作る場
合にはＰ−チャンネルのＭＯＳ ）ランジスタが形成さ
れる部分にのみドナーとなる不純物が拡散するようにす
７アイヤ表面３０３を選択的に露出させることによりｎ
−チャンネルのＭＯＳ１−ランジスタが形成される部分
にはドナーのす７アイヤ基板３０１からの拡散が生じな
いようにし従ってｎ−チャンネルトランジスタのソース
ドレイン部分の導通が生じないようにすることが可能と
なる。
本発明の実施例に於いてＦｉＦ−チャンネルのＭＯＳト
ランジスタを組み込んだＳＯ８Ｏ８型体導体装置いての
べ九がこの場合打ち込まれる不純物はアンチモンのみで
なく燐、砒素吟の他のドナー型不純物に依シ置換される
ことは自明である。
ランジスタを組み込んだＳＯ８Ｏ８型体導体装置いての
べ九がこの場合打ち込まれる不純物はアンチモンのみで
なく燐、砒素吟の他のドナー型不純物に依シ置換される
ことは自明である。
更に又、第２図の（０３図に於ける熱処理を充分長くす
ること戸よりす７アイヤ基板表面２０２からクリーン２
０３中に拡散する不純物が二酸化シリコン膜２０４にま
で達っせしめる事に依りシリコン２０３全体の比低抗を
も制御できこの場合には不純物はドナー型のみではなく
、アルオニウム。
ること戸よりす７アイヤ基板表面２０２からクリーン２
０３中に拡散する不純物が二酸化シリコン膜２０４にま
で達っせしめる事に依りシリコン２０３全体の比低抗を
も制御できこの場合には不純物はドナー型のみではなく
、アルオニウム。
ガリウム、ボロン等の７クセプター型のものも用いられ
うろこともあきらかである。また絶縁物基板はサファイ
アに限らず上に成長する半導体と実質的に格子定＃が同
じものであればよい。
うろこともあきらかである。また絶縁物基板はサファイ
アに限らず上に成長する半導体と実質的に格子定＃が同
じものであればよい。
第１図は従来のｓｏｓ！！！半導体装置を説明するため
の断面図、第２図は本発明に関連のある技術を説明する
九めの断面図、第３図は本発明の詳細な説明するための
断面図である。 なお図に於いて １０１．２０１，３０１・・・・・・す７アイヤ基板、
１０２゜２０３・・・・・・シリコン層ｓ １０
４，２０５．・・・・・・ソース領域、１０５，２０６
・・・・・・ド、レイン領域、ｔｏ６．２０７・・・・
・・シリコン層のす７アイヤ界面に近い領域、２０２．
３０３・・・・・・す７アイヤ基板の不純物を打ち込ま
れた表面部分、１０７，２０８・・・・・・ゲート膜％
１０８゜１０８’ 、２０９，２０９’ 、３０２・
・・・・・二酸化シリコン層、１０９．１１０，１１１
，２１０，２１１，２１２・・・・・・金属電極である
。 （（２） （ｂ） 第 ／ 図 ２ρ２ （１？） （ｂ） （Ｃ） 第 Ｚ 図
の断面図、第２図は本発明に関連のある技術を説明する
九めの断面図、第３図は本発明の詳細な説明するための
断面図である。 なお図に於いて １０１．２０１，３０１・・・・・・す７アイヤ基板、
１０２゜２０３・・・・・・シリコン層ｓ １０
４，２０５．・・・・・・ソース領域、１０５，２０６
・・・・・・ド、レイン領域、ｔｏ６．２０７・・・・
・・シリコン層のす７アイヤ界面に近い領域、２０２．
３０３・・・・・・す７アイヤ基板の不純物を打ち込ま
れた表面部分、１０７，２０８・・・・・・ゲート膜％
１０８゜１０８’ 、２０９，２０９’ 、３０２・
・・・・・二酸化シリコン層、１０９．１１０，１１１
，２１０，２１１，２１２・・・・・・金属電極である
。 （（２） （ｂ） 第 ／ 図 ２ρ２ （１？） （ｂ） （Ｃ） 第 Ｚ 図
Claims (1)
- 絶縁物基板と骸絶縁物基板上に設けられた牛導ヤンネル
ＭＯ８）ツンジスタが形成され、その下の前記絶縁物基
板表面には部分的にドナーとなる不純物が導入されてい
ることを％微とするＳＯ８型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001900A JPS58151064A (ja) | 1983-01-10 | 1983-01-10 | Ｓｏｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58001900A JPS58151064A (ja) | 1983-01-10 | 1983-01-10 | Ｓｏｓ型半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5953974A Division JPS5716499B2 (ja) | 1974-05-27 | 1974-05-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58151064A true JPS58151064A (ja) | 1983-09-08 |
| JPH0127596B2 JPH0127596B2 (ja) | 1989-05-30 |
Family
ID=11514452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58001900A Granted JPS58151064A (ja) | 1983-01-10 | 1983-01-10 | Ｓｏｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151064A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4766482A (en) * | 1986-12-09 | 1988-08-23 | General Electric Company | Semiconductor device and method of making the same |
-
1983
- 1983-01-10 JP JP58001900A patent/JPS58151064A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4766482A (en) * | 1986-12-09 | 1988-08-23 | General Electric Company | Semiconductor device and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0127596B2 (ja) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272880A (en) | MOS/SOS Process | |
| KR100230610B1 (ko) | 자기정렬된 웰탭을 지니는 bicmos 디바이스 및 그 제조방법 | |
| US4769337A (en) | Method of forming selective polysilicon wiring layer to source, drain and emitter regions by implantation through polysilicon layer | |
| JP2566202B2 (ja) | 半導体素子とその製法 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPS58501848A (ja) | 導電性に相互接続されたウエルを有する高密度ｃｍｏｓデバイス及びその製造方法 | |
| US4445270A (en) | Low resistance contact for high density integrated circuit | |
| JPS58151064A (ja) | Ｓｏｓ型半導体装置 | |
| JPH11121757A (ja) | 半導体装置およびその製造方法 | |
| US5008724A (en) | Semiconductor device | |
| JPS5931226B2 (ja) | 半導体装置 | |
| JPH01112746A (ja) | 半導体装置 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH02237024A (ja) | 半導体装置及びその製造方法 | |
| JPH0239091B2 (ja) | ||
| JPS59138363A (ja) | 半導体装置及びその製造方法 | |
| JPS6083365A (ja) | 半導体装置 | |
| JPH07112012B2 (ja) | 半導体装置の製造方法 | |
| JPH04129274A (ja) | 半導体装置 | |
| JPH04179162A (ja) | 半導体装置の製造方法 | |
| JPS6237811B2 (ja) | ||
| JPH0251259B2 (ja) | ||
| JPH0127590B2 (ja) | ||
| JPS62206850A (ja) | 相補型半導体装置の素子分離方法 |