FR2607965A1 - Dispositif du type semiconducteur sur isolant et son procede de fabrication - Google Patents
Dispositif du type semiconducteur sur isolant et son procede de fabrication Download PDFInfo
- Publication number
- FR2607965A1 FR2607965A1 FR8717083A FR8717083A FR2607965A1 FR 2607965 A1 FR2607965 A1 FR 2607965A1 FR 8717083 A FR8717083 A FR 8717083A FR 8717083 A FR8717083 A FR 8717083A FR 2607965 A1 FR2607965 A1 FR 2607965A1
- Authority
- FR
- France
- Prior art keywords
- insulating substrate
- layer
- semiconductor
- semiconductor material
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02581—Transition metal or rare earth elements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/904—Charge carrier lifetime control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
- Noodles (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF A SEMICONDUCTEUR. SELON L'INVENTION, IL COMPREND UNE COUCHE D'UN MATERIAU SEMICONDUCTEUR 16 SUR UN SUBSTRAT ISOLANT 10, UN MOYEN 14 DANS LE SUBSTRAT 10 POUR MINIMISER L'ACCUMULATION DES PORTEURS DE CHARGES DANS LE SUBSTRAT ET LE RASSEMBLEMENT DE CES PORTEURS INJECTES DU SUBSTRAT DANS LA COUCHE DU MATERIAU SEMICONDUCTEUR ET UN DISPOSITIF A SEMICONDUCTEUR 20 DISPOSE DANS LA COUCHE DU MATERIAU SEMICONDUCTEUR. L'INVENTION S'APPLIQUE NOTAMMENT AUX DISPOSITIFS A SEMICONDUCTEUR RESISTANT AU RAYONNEMENT.
Description
:1 La présente invention se rapporte à un dispositif
à semiconducteur et à un procédé pour sa fabrication.
Plus particulièrement, la présente invention permet d'augmenter la dureté au rayonnement d'un dispositif à semiconducteur ayant une couche d'un matériau semi-
conducteur disposée sur un substrat isolant.
Les dispositifs à semiconducteur ayant une couche d'un matériau semiconducteur disposée sur un substrat isolant sont généralement connus. Un exemple d'un tel
dispositif est un dispositif à semiconducteur silicium-sur-
isolant (SOI) qui contient un silicium mésa formé à la surface d'un matériau isolant. Lorsque le matériau isolant est un substrat en saphir, la structure est connue comme
dispositif à semiconducteur silicium-sur-saphir (SOS).
Des transistors métal-oxyde-semiconducteur (MOS) ou autres dispositifs actifs sont formés dans et sur le silicium mésa. Des transistors MOS/SOI ont généralement une
vitesse plus importante et une meilleure dureté au rayon-
nement, en comparaison aux transistors MOS formés dans la
masse du silicium.
Des transistors MOS/SOI ont un degré supérieur de dureté au rayonnement par rapport aux rayonnements du type transitoire (impulsions gamma, impulsions de rayons X et
particules simples de haute énergie) parce que, en compa-
raison aux dispositifs en silicium en masse, il y a un plus petit volume de silicium présent o peut se produire la génération d'un photocourant. Cependant, des porteurs de chargesinduits par le rayonnement sont également produits dans les matériaux isolants, tels que le substrat en saphir. Certaines des charges produites dans le substrat en saphir sont injectées dans le transistor formé dans le silicium mésa. Ces charges injectées peuvent se rassembler aux noeuds et imposer une limite supérieure à la performance du dispositif dans des environnements de rayonnement du type transitoire. De même, des charges positives induites par le rayonnement s'accumulent dans le substrat en saphir dans la région adjacente à l'interface silicium mésa/saphir lors d'une exposition à tout type de rayonnement de haute énergie. La charge positive dans le
substrat en saphir attire une charge négative correspon-
dante dans la région du silicium mésa adjacente à l'inter-
face. Cette accumulation de charges négatives peut, dans certains dispositifs, comme des transistors à canal du type N, créer un contrecanal ou écoulement d'électrons
qui n'est pas contrôlé par l'électrode de porte.
De nombreuses solutions ont été proposées pour réduire les courants de fuite du contre-canal. Cependant, la plupart de ces solutions sont dirigées vers le silicium mésa. Par exemple, P. Vasudev dans le brevet US N 4 509 990 intitulé "Solid Phase Epitaxy and Regrowth Process With Controlled Defect Density Profiling For Heteroepitaxial Semiconductor On Insulator Composite Substrates", accordé le 9 Avril 1985, révèle l'utilisation d'une couche à haute densité de défauts dans le silicium mésa. Cette couche à haute densité de défauts, qui peut être une couche d'interface de dégradation résiduelle,ou une couche
recuite d'interface est formée pendant l'étape d'implanta-
tion d'ions utilisée dans le procédé de croissance épitaxiée en phase solide. La couche à forte densité de défauts est placée dans le silicium mésa à proximité de l'interface silicium/saphir. La couche à forte densité de défauts réduit le courant de fuite le long du contre-canal parce que la structure cristalline endommagée réduit la
mobilité des porteurs de charges le long de cette région.
Les courants de fuite du contre-canal peuvent également être réduits en dopant sélectivement des parties du silicium mésa. Le brevet US N 4 183 134 intitulé "High Yield Processing For Silicon-On-Sapphire CMOS Integrated Circuits", accordé le 15 Janvier 1980 à H. Oehler et
autres, est un exemple d'un tel procédé. Dans des disposi-
tifs à canal du type N, des matériaux du type P reçoivent une implantation d'ions dans la région de canal à proximité de l'interface silicium/saphir. Cette région proche de l'interface silicium/saphir a une concentration plus forte de dopage du type P afin d'augmenter la quantité de la charge positive induite par le rayonnement dans le substrat en saphir, nécessaire avant mise en circuit du contre-canal
dans le silicium mésa.
Comme le problème de la fuite dans le contre-canal est attribué à une production des porteurs de charges et
à un piégeage dans le substrat isolant, il serait souhai-
table de traiter le substrat de manière à réduire l'effet
de ces porteurs de charges sur le transistor en silicium.
Cela permettrait alors d'utiliser des techniques normales de traitement pour former le dispositif à semiconducteur dans le silicium mésa, plutôt que d'utiliser les techniques de traitement employant une région fortement dopée dans la partie du canal à proximité de l'interface silicium/saphir
ou une région de défauts dans la couche de silicium.
Le dispositif à semiconducteur de la présente invention comprend un dispositif à semiconducteur formé dans une couche d'un matériau semiconducteur qui est disposée sur un substrat isolant. Un moyen est prévu dans
le substrat isolant pour minimiser à la fois l'accumula-
tion des porteurs de charges dans le substrat isolant et le rassemblement des porteurs de charges injectés du
substrat isolant dans la couche du matériau semiconducteur.
La présente invention concerne également un procédé de fabrication du dispositif à semiconducteur ci-dessus décrit. L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - les figures 1 à 7 montrent des vues en coupe transversale illustrant les diverses étapes de la présente invention pour la fabrication du dispositif à semiconducteur
avec dureté accrue au rayonnement.
La présente invention sera décrite en utilisant
un silicium monocristallin en tant que matériau semi-
conducteur qui est disposé sur un substrat isolant de saphir monocristallin. Cependant, on comprendra que d'autres matériaux semiconducteurs conventionnels, tels que des composés semiconducteurs IIbVIa et IIIa-Va peuvent être substitués au silicium. De plus, d'autres substrats isolants conventionnels, comme du spinelle, de l'oxyde de béryllium et du bioxyde de silicium disposés sur un matériau semiconducteur, peuvent être substitués
au saphir.
En se référant à la figure 1, la présente invention part d'un substrat en saphir monocristallin 10. Le procédé peut se passer selon deux séquences différentes. La
première séquence est illustrée par les figures 2A et 3A.
En se référant maintenant à la figure 2a, le substrat en saphir 10 est implanté d'ions 12 pour former un moyen 14 dans le substrat en saphir 10 pour minimiser à la fois l'accumulation des porteurs de charges dans le substrat en saphir 10 et le rassemblement des porteurs de charges injectés du substrat en saphir dans la couche de silicium monocristallin qui sera ultérieurement formée sur le substrat en saphir 10. Les ions 12 peuvent être inertes
comme des ions positifs d'hélium, néon, argon ou krypton.
Lorsque l'on utilise ces ions inertes 12, le moyen 14 est une région enfouie de défauts du réseau cristallin. Cette région enfouie de défauts du réseau cristallin piège les porteurs de charges qui sont produits dans le substrat en saphir 10 lorsque le dispositif est irradié. Ainsi, moins de porteurs de charges peuvent atteindre l'interface silicium/saphir et s'accumuler dans la région du substrat en saphir 10 à proximité de l'interface avec la couche de silicium. De même, le nombre des porteurs de charges dont on dispose pour une injection dans le transistor qui recouvre, qui sera ultérieurement formé dans la couche de
silicium, est réduit.
Les énergies d'implantation utilisées pour former la région enfouie doivent être contrôlées avec soin. La région enfouie est espacée en dessous de la surface du substrat en saphir 10 afin d'éviter l'introduction de défauts cristallographiques dans les régions de surface du saphir qui affecteraient de manière néfaste la qualité
cristallographique de la couche de silicium hétéro-
épitaxiée subséquemment déposée. Par exemple, lorsque l'on utilise 40Ar+ comme ion inerte, une dose comprise entre environ 1 x O114 et 5 x 1014 cm2 et une énergie d'environ 160 keV sont utilisées pour former les régions enfouies. Alternativement, 4He+ pourrait être implanté dans le substrat en saphir 10 en utilisant une dose comprise entre environ 4 x 1014 et 2 x 1015 cm-2 et une énergie d'implantation comprise entre environ 80 et keV. De même, la région enfouie pourrait être formée en implantant 20Ne en utilisant une dose d'environ x 1014 cm-2 et une énergie d'implantation d'environ keV. En alternative à l'utilisation des ions inertes de la figure 2A, des ions 12 d'un matériau qui sert de centre de recombinaison peuvent être introduits en tant que dopant dans le substrat en saphir 10 pour former le moyen 14 pour minimiser à la fois l'accumulation des porteurs de charges dans le substrat en saphir 10 et le rassemblement des porteurs de charges injectés par le
substrat en saphir 10 dans la couche du silicium mono-
cristallin qui est ultérieurement formée sur le substrat en saphir 10. Des matériaux tels que du chrome, du fer ou du manganèse peuvent être implantés dans le substrat en saphir 10 pour former le moyen 14 qui est une région enfouie de centres de recombinaison. Les porteurs de
charges qui sont produits pendant l'irradiation se recombi-
nent dans la région enfouie des centres de recombinaison et ne se rassemblent pas dans le substrat en saphir 10
à proximité de l'interface avec la couche de silicium.
Les conditions d'implantation sont choisies de manière que le moyen 14 soit espacé de la surface du substrat en saphir 10 afin de ne pas affecter le procédé subséquent
de croissance par hétéroépitaxie. En tant qu'étape faculta-
tive, le substrat en saphir 10 peut être chauffé après implantation à une température d'environ 1500 C dans une atmosphère d'oxygène. Pendant cette étape de traitement thermique, il y a une redistribution de substitution des
dopants dans la structure du réseau du saphir.
Comme le montre la figure 3A, après implantation du substrat en saphir 10 par des ions d'un matériau
inerte ou d'un matériau qui sert de centre de recombinai-
son, une couche 16 de silicium monocristallin est formée sur le substrat en saphir 10. La couche 16 de silicium monocristallin est tirée par épitaxie à la surface du
substrat en saphir 10 en utilisant des techniques conven-
tionnelles. La couche 16 de silicium a une épaisseur de
l'ordre de 400 à 600 nm.
En alternative à la séquence illustrée par les figures 2A et 3A, une seconde séquence est prévue, qui est illustrée par les figures 2B et 3B. Ce procédé diffère du procédé illustré aux figures 2A et 3A parce que la couche en silicium monocristallin 16 est formée sur le substrat en saphir 10 avant de former le moyen 14. Comme
le montre la figure 2B, la couche 16 en silicium mono-
cristallin est tirée par épitaxie sur le substrat en saphir 10 en utilisant des techniques conventionnelles de
dépôt de vapeur chimique.
En se référant maintenant à la figure 3B, la structure composite comprenant la couche de silicium 16 et le substrat en saphir 10 est irradiée pour former le moyen 14 pour minimiser à la fois l'accumulation des porteurs de charges dans le substrat en saphir 10 et le rassemblement des porteurs de charges injectés du substrat en saphir 10 dans la couche de silicium 16. Des neutrons ou rayons gamma 18 sont utilisés pour former le moyen 14 qui est une région de défauts du réseau cristallin. Cette région de défauts du réseau cristallin fonctionne de la même manière qu'on l'a décrit ci-dessus en ce qui concerne la figure 2A pour minimiser le rassemblement des porteurs de charges à l'interface couche de silicium/substrat en saphir. Cependant, cette région de défauts du réseau cristallin ne doit pas être enfouie et espacée de la surface du substrat en saphir car la couche de silicium 16 a déjà été tirée par épitaxie. Typiquement, les défauts du réseau cristallin seront trouvés à travers tout le substrat en saphir 10. Tous les défauts du réseau cristallin qui sont formés dans la couche de silicium 16 par les neutrons ou rayons gamma seront recuits pendant les étapes de traitement du dispositif illustré par les
figures 4-7.
Si des rayons gamma 18 sont utilisés pour former le moyen 14, le substrat en saphir 10 avec la couche de silicium 16 est placé dans une cellule de rayons gamma du cobalt 60 ou toute autre source de rayons gamma de haute énergie. La structure est laissée dans le réacteur jusqu'à ce qu'un niveau d'exposition d'environ 10-100 MRad (Si) ou plus soit atteint en utilisant une dose d'environ -500 Rad(Si)/s. Alternativement, le substrat en saphir peut être placé, avec la couche de silicium 16, dans un réacteur nucléaire, comme le TRIGA, lorsque l'on utilise des neutrons 18 pour former le moyen 14. Le réacteur doit de préférence fonctionner en mode stable produisant des
neutrons rapides pour éviter la transmutation nucléaire.
De plus, des couches de Boral (marque de fabrique) (maté-
riau composite consistant en cristaux de carbure de bore dans l'aluminium, avec un placage d'aluminium pur) et/ou de cadmium peuvent être utilisées pour filtrer les neutrons lents. Une fluence totale comprise entre environ 1014 et 1017 n/cm2 ou plus peut être utilisée pour former
le moyen 14.
Lorsque le moyen 14 et la couche de silicium 16 ont été formés, le dispositif est traité en utilisant les étapes illustrées par les figures 4-7. Le substrat en saphir 10 montré aux figures 4-7 contient le moyen 14
produit par la méthode illustrée sur les figures 2A et 3A.
Cependant, le substrat en saphir 10 produit par la méthode illustrée sur les figures 2B et 3B serait traité de la même manière. Comme le montre la figure 4, une couche 20 formant masque, telle qu'un bioxyde de silicium, est tirée
et sélectivement structurée sur la couche de silicium 16.
La couche formant masque 20 couvre la partie de la couche de silicium 16 qui correspondra au mésa. Les parties non couvertes de la couche de silicium 16 sont alors enlevées en utilisant un plasma anisotrope conventionnel ou un agent d'attaque humide. La couche formant masque 20 est alors enlevée et la structure résultante, avec le silicium
mésa 22, est montrée à la figure 5.
La structure montrée à la figure 5 est alors chauffée à une température d'environ 850 C dans une atmosphère contenant de l'oxygène et de la vapeur. Comme le montre la figure 6, cette étape forme une couche 24 de bioxyde de silicium qui couvre les surfaces supérieure et latérale du silicium mésa 22. Le silicium mésa 22 est alors dopé du type P car un transistor à canal du type N
est fabriqué.
En se référant maintenant à la figure 7, une électrode de porte 26, telle qu'un silicium polycristallin du type N, est déposée et structurée sur la région du
silicium mésa 22 qui correspond à la région du canal.
Alors, des régions auto-alignées de source et de drain du type N 28 et 30, respectivement, sont formées en utilisant
des techniques conventionnelles d'implantation d'ions.
Enfin, des contacts de source et de drain 32 et 34, respec-
tivement, sont formés sur la couche de semiconducteur.
Le procédé illustré ci-dessus par les figures 1-7 est utilisé pour fabriquer un dispositif NMOS, mais d'autres dispositifs conventionnels à semiconducteur, tels que PMOS ou des transistors bipolaires et circuits intégrés PMOS, peuvent être formés en utilisant la présente invention. De plus, l'étape d'irradiation des neutrons ou rayons gamma illustrée à la figure 3B peut être effectuée avant que la couche de silicium 16 ne soit formée sur le substrat isolant 10. De la même manière, les ions inertes ou les ions du matériau qui sert de centre de recombinaison peuvent être introduits dans le substrat isolant après avoir formé
la couche de silicium 16. D'autres techniques convention-
nelles utilisées pour augmenter la dureté au rayonnement des dispositifs à semiconducteur, comme le contre-canal fortement dopé du brevet US NI 4 183 184, peuvent être combinées au moyen 14 pour produire un dispositif ayant
un degré encore plus important de dureté au rayonnement.
Lorsque l'étape du procédé illustrée à la figure 2A est utilisée, il peut être souhaitable de former sélectivement le moyen 14 uniquement dans des parties du substrat isolant, par exemple uniquement en dessous du transistor NMOS dans un circuit intégré CMOS. Une couche formant masque, comme un vernis photosensible conventionnel, est déposée et structurée de manière que les parties du substrat isolant qui doivent rester libres du moyen 14 soient couvertes. Alors, les ions d'un matériau qui sert de centre de recombinaison ou les ions d'un matériau inerte sont implantés dans les zones du substrat isolant qui ne sont pas sous-tendues par la couche formant masque en utilisant les conditions décrites précédemment pour la figure 2A. Si le moyen 14 est formé après avoir fabriqué la couche de semiconducteur sur le substrat isolant, alors le vernis photosensible sera déposé et structuré sur la couche à semiconducteur avant d'effectuer
l'étape d'implantation d'ions.
EXEMPLE
Un groupe de pastilles de silicium-sur-saphir a
été soumis à une dose de rayonnement gamma de 114,8 MRad(Si).
Des mémoires à accès aléatoire (RAM) ont été formées dans les pastilles de SOS irradiées de rayons gamma et dans des pastilles SOS témoins qui étaient non irradiées. Les dispositifs témoins et les dispositifs formés dans les pastilles irradiées de rayons gamma ont alors été exposés au rayonnement transitoire dans un accélérateur linéaire d'électrons commandé par des impulsions de 4 ps. En comparaison avec les dispositifs témoins, les mémoires à accès aléatoire construites sur les pastilles de SOS irradiées de rayons gamma ont présenté une réduction des photocourants d'un facteur de 3. Ces données suggèrent que le nombre de porteurs de charges injectés par le
substrat en saphir dans la couche de silicium est consi-
dérablement réduit.
La capacité de traiter le substrat isolant pour minimiser à la fois l'accumulation des porteurs de charges dans le substrat isolant et le rassemblement des porteurs de charges injectés du substrat isolant dans la couche du matériau semiconducteur avant que le dispositif actif ne soit formé, est bénéfique pour obtenir des dispositifs à semiconducteur qui sont durs ou résistants au rayonnement. Par l'irradiation ou l'implantation d'ions du substrat avant l'étape de fabrication du dispositif, l'on ne produit pas de dégradation par dose totale du
dispositif fini.
On sait former des pièges d'électrons dans des dispositifs en silicium en masse en créant des défauts induits par rayonnement dans la structure du réseau cristallin. Cependant, des techniques spéciales de traitement de dispositifs doivent être utilisées pour fabriquer ces dispositifs parce que les défauts induits par le rayonnement dans le silicium sont connus pour se
recuire à des températures de l'ordre de 500-600 C.
Cependant, Y. Yamamoto et autres, dans l'article intitulé "Influence Of Implantation Induced Damage In Sapphire Upon Improvement Of Crystalline Quality Of Silicon On Sapphire", Appl. Phys. Lett., Volume 47, N 12, 15 Décembre 1985, pages 1315-1317, suggèrent que la dégradation induite par implantation d'ions, qui peut se produire dans un substrat en saphir pendant un procédé de recroissance en phase solide, est dure à supprimer par recuit pendant une étape de post-recuit thermique à 1000 C. Comme la dégradation du cristal dans la présente invention est
formée dans le substrat isolant, tel que du saphir, plu-
tôt que dans la couche de semiconducteur, comme du sili-
cium, des températures conventionnelles de traitement peuvent être utilisées pour fabriquer les dispositifs actifs, sans que la dégradation du réseau cristallin induite par le rayonnement ou induite par les ions ne soit
supprimée par le recuit à de hautes températures.
Claims (21)
1.- Dispositif à semiconducteur, caractérisé en ce qu'il comprend: une couche d'un matériau semiconducteur (16) disposée sur un substrat isolant (10); un moyen (14) disposé dans ledit substrat isolant pour minimiser à la fois l'accumulation des porteurs de charges dans ledit substrat isolant et le rassemblement des porteurs de charges injectés dudit substrat isolant dans ladite couche du matériau semiconducteur; et un dispositif à semiconducteur disposé dans ladite
couche de matériau semiconducteur.
2.- Dispositif selon la revendication 1, caractérisé en ce qu'il comprend de plus: un oxyde de porte (22) disposé sur au moins une partie de la couche du matériau semiconducteur; une électrode de porte (26) disposée sur ledit oxyde de porte; et des régions de source et de drain (28, 30) disposées
dans ladite couche du matériau semiconducteur.
3.- Dispositif selon la revendication 1, caractérisé en ce que le substrat isolant (10) est un matériau choisi dans le groupe consistant en saphir et spinelle et la couche du matériau semiconducteur est du
silicium monocristallin.
4.- Dispositif selon la revendication 3, caractérisé en ce que le moyen (14) est formé d'un certain
nombre de centres de recombinaison.
5.- Dispositif selon la revendication 4, caractérisé en ce que les centres de recombinaison (14) sont des dopants choisis dans le groupe consistant en
chrome, fer et manganèse.
6.- Dispositif selon la revendication 4, caractérisé en ce que le moyen (14) est disposé uniquement
en des parties choisies du substrat isolant.
7.- Dispositif selon la revendication 3, caractérisé en ce que le moyen (14) est une région de
défauts du réseau cristallin.
8.- Dispositif selon la revendication 7, caractérisé en ce que la région de défauts du réseau cristallin (14) est enfouie et espacée en dessous de la
surface du substrat isolant à proximité de l'interface.
9.- Procédé de fabrication d'un dispositif à
semiconducteur comprenant une couche d'un matériau semi-
conducteur disposée sur un substrat isolant et un disposi-
tif à semiconducteur disposé dans ladite couche du matériau semiconducteur, caractérisé en ce qu'il comprend l'étape de: former un moyen dant le substrat isolant pour minimiser l'accumulation des porteurs de charges dans ledit substrat isolant et le rassemblement des porteurs de charges injectés dudit substrat isolant dans ladite
couche du matériau semiconducteur.
10.- Procédé selon la revendication 9, caractérisé en ce qu'il comprend de plus les étapes de: former un oxyde de porte sur au moins une partie de la couche du matériau semiconducteur; former une électrode de porte sur ledit oxyde de porte; et former des régions de source et de drain dans
ladite couche du matériau semiconducteur.
11.- Procédé selon la revendication 9, caractérisé en ce que le substrat isolant est un matériau choisi dans le groupe consistant en saphir et spinelle et le matériau
semiconducteur est du silicium monocristallin.
12.- Procédé selon la revendication 9, caractérisé en ce que l'étape de formation est effectuée après avoir disposé la couche du matériau semiconducteur sur le
substrat isolant.
13.- Procédé selon la revendication 12, caractérisé en ce que le moyen précité est formé par irradiation du substrat isolant par un rayonnement afin
d'y former des défauts du réseau cristallin.
14.- Procédé selon la revendication 13, caractérisé en ce que le substrat isolant est irradié de neutrons.
15.- Procédé selon la revendication 13, caractérisé en ce que le substrat isolant est irradié
de rayons gamma.
16.- Procédé selon la revendication 9, caractérisé en ce que l'étape de former est effectuée avant que la couche de semiconducteur ne soit disposée sur
le substrat isolant.
17.- Procédé selon la revendication 16, caractérisé en ce que le moyen est formé par implantation d'ions inertes dans le substrat isolant pour former une région de défauts du réseau cristallin enfouie et espacée en dessous de la surface du substrat isolant à proximité
de l'interface.
18.- Procédé selon la revendication 17, caractérisé en ce que les ions inertes sont choisis dans
le groupe consistant en hélium, néon, argon et krypton.
19.- Procédé selon la revendication 16, caractérisé en ce que le moyen est formé par implantation d'ions de dopants qui servent de centres de recombinaison dans une région du substrat isolant qui est enfouie et espacée en dessous de la surface du substrat isolant à
proximité de l'interface.
20.- Procédé selon la revendication 19, caractérisé en ce que les dopants sont choisis dans le
groupe consistant en chrome, fer et manganèse.
21.- Procédé selon la revendication 19, caractérisé en ce qu'avant que le moyen précité ne soit formé, une couche formant masque est formée sur des parties
choisies du substrat isolant, le moyen étant formé unique-
ment dans les parties du substrat isolant qui ne sont pas
sous-tendues par la couche formant masque.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/939,688 US4766482A (en) | 1986-12-09 | 1986-12-09 | Semiconductor device and method of making the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2607965A1 true FR2607965A1 (fr) | 1988-06-10 |
Family
ID=25473570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8717083A Withdrawn FR2607965A1 (fr) | 1986-12-09 | 1987-12-08 | Dispositif du type semiconducteur sur isolant et son procede de fabrication |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4766482A (fr) |
| JP (1) | JPS63174355A (fr) |
| FR (1) | FR2607965A1 (fr) |
| GB (1) | GB2198584B (fr) |
| IT (1) | IT1223135B (fr) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2579979B2 (ja) * | 1987-02-26 | 1997-02-12 | 株式会社東芝 | 半導体素子の製造方法 |
| JPH07107935B2 (ja) * | 1988-02-04 | 1995-11-15 | 株式会社東芝 | 半導体装置 |
| US4876583A (en) * | 1988-03-21 | 1989-10-24 | The United States Of America As Represented By The Secretary Of The Air Force | Radiation-induced substrate photo-current compensation apparatus |
| US4873563A (en) * | 1988-05-02 | 1989-10-10 | Synectics, Inc. | Solid state monolithic switching device |
| US4950618A (en) * | 1989-04-14 | 1990-08-21 | Texas Instruments, Incorporated | Masking scheme for silicon dioxide mesa formation |
| US5238857A (en) * | 1989-05-20 | 1993-08-24 | Fujitsu Limited | Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure |
| US5027177A (en) * | 1989-07-24 | 1991-06-25 | Hughes Aircraft Company | Floating base lateral bipolar phototransistor with field effect gate voltage control |
| US4996575A (en) * | 1989-08-29 | 1991-02-26 | David Sarnoff Research Center, Inc. | Low leakage silicon-on-insulator CMOS structure and method of making same |
| US5449953A (en) * | 1990-09-14 | 1995-09-12 | Westinghouse Electric Corporation | Monolithic microwave integrated circuit on high resistivity silicon |
| US5104818A (en) * | 1991-04-15 | 1992-04-14 | United Technologies Corporation | Preimplanted N-channel SOI mesa |
| KR940006273A (ko) * | 1992-06-20 | 1994-03-23 | 오가 노리오 | 스태틱램(sram) 장치 및 그 제조방법 |
| EP0622834A3 (fr) * | 1993-04-30 | 1998-02-11 | International Business Machines Corporation | Méthode pour prévenir le latch-up et améliorer la tension de claquage dans les MOSFET SOI |
| US5572040A (en) * | 1993-07-12 | 1996-11-05 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5973363A (en) * | 1993-07-12 | 1999-10-26 | Peregrine Semiconductor Corp. | CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator |
| US5416043A (en) * | 1993-07-12 | 1995-05-16 | Peregrine Semiconductor Corporation | Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer |
| US5863823A (en) * | 1993-07-12 | 1999-01-26 | Peregrine Semiconductor Corporation | Self-aligned edge control in silicon on insulator |
| US5864162A (en) * | 1993-07-12 | 1999-01-26 | Peregrine Seimconductor Corporation | Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire |
| US5930638A (en) * | 1993-07-12 | 1999-07-27 | Peregrine Semiconductor Corp. | Method of making a low parasitic resistor on ultrathin silicon on insulator |
| KR0175000B1 (ko) * | 1994-12-14 | 1999-02-01 | 윤종용 | 전자파 억제구조를 갖는 반도체 소자 |
| US6043555A (en) * | 1995-04-13 | 2000-03-28 | Telefonaktiebolget Lm Ericsson | Bipolar silicon-on-insulator transistor with increased breakdown voltage |
| SE515867C2 (sv) * | 1995-04-13 | 2001-10-22 | Ericsson Telefon Ab L M | Bipolär SOI-transistor |
| US5795813A (en) * | 1996-05-31 | 1998-08-18 | The United States Of America As Represented By The Secretary Of The Navy | Radiation-hardening of SOI by ion implantation into the buried oxide layer |
| US6025611A (en) * | 1996-09-20 | 2000-02-15 | The Board Of Regents Of The University Of Nebraska | Boron-carbide and boron rich rhobohedral based transistors and tunnel diodes |
| GB9726094D0 (en) * | 1997-12-10 | 1998-02-11 | Philips Electronics Nv | Thin film transistors and electronic devices comprising such |
| GB2358079B (en) * | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Thin-film transistor |
| US7411250B2 (en) * | 2001-04-05 | 2008-08-12 | Peregrine Semiconductor Corporation | Radiation-hardened silicon-on-insulator CMOS device, and method of making the same |
| US6974720B2 (en) * | 2003-10-16 | 2005-12-13 | Cree, Inc. | Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby |
| US20050257834A1 (en) * | 2004-05-20 | 2005-11-24 | Johnson Oriz W | Freeze-free air hose coupling |
| US7322015B2 (en) * | 2005-01-05 | 2008-01-22 | Honeywell Internatinal Inc. | Simulating a dose rate event in a circuit design |
| US7795679B2 (en) * | 2008-07-24 | 2010-09-14 | International Business Machines Corporation | Device structures with a self-aligned damage layer and methods for forming such device structures |
| TWM409527U (en) * | 2011-02-23 | 2011-08-11 | Azurewave Technologies Inc | Forming integrated circuit module |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4203780A (en) * | 1978-08-23 | 1980-05-20 | Sony Corporation | Fe Ion implantation into semiconductor substrate for reduced lifetime sensitivity to temperature |
| US4469527A (en) * | 1981-06-19 | 1984-09-04 | Tokyo University | Method of making semiconductor MOSFET device by bombarding with radiation followed by beam-annealing |
| EP0130457A1 (fr) * | 1983-07-01 | 1985-01-09 | Hahn-Meitner-Institut Berlin Gesellschaft mit beschränkter Haftung | Dispositif semi-conducteur avec au moins une jonction pn et des ions étroitement localisés dans la profondeur de la couche de base, procédé pour sa fabrication et son utilisation |
| US4509990A (en) * | 1982-11-15 | 1985-04-09 | Hughes Aircraft Company | Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates |
| US4523963A (en) * | 1983-03-02 | 1985-06-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of fabricating MOS device on a SOS wafer by stabilizing interface region with silicon and oxygen implant |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2344320C2 (de) * | 1973-09-03 | 1975-06-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Kompensation von Grenzflächenladungen bei epitaktisch auf ein Substrat aufgewachsenen Siliziumdünnschichten |
| US4183134A (en) * | 1977-02-15 | 1980-01-15 | Westinghouse Electric Corp. | High yield processing for silicon-on-sapphire CMOS integrated circuits |
| US4135951A (en) * | 1977-06-13 | 1979-01-23 | Monsanto Company | Annealing method to increase minority carrier life-time for neutron transmutation doped semiconductor materials |
| US4177084A (en) * | 1978-06-09 | 1979-12-04 | Hewlett-Packard Company | Method for producing a low defect layer of silicon-on-sapphire wafer |
| JPS5827663B2 (ja) * | 1979-06-04 | 1983-06-10 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS56112743A (en) * | 1980-02-12 | 1981-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Thin film semiconductor device and manufacture thereof |
| US4328610A (en) * | 1980-04-25 | 1982-05-11 | Burroughs Corporation | Method of reducing alpha-particle induced errors in an integrated circuit |
| JPS5799778A (en) * | 1980-12-12 | 1982-06-21 | Citizen Watch Co Ltd | Thin-film transistor |
| JPS5799779A (en) * | 1980-12-12 | 1982-06-21 | Citizen Watch Co Ltd | Thin-film transistor |
| JPS58151064A (ja) * | 1983-01-10 | 1983-09-08 | Nec Corp | Ｓｏｓ型半導体装置 |
-
1986
- 1986-12-09 US US06/939,688 patent/US4766482A/en not_active Expired - Fee Related
-
1987
- 1987-11-17 IT IT22659/87A patent/IT1223135B/it active
- 1987-12-03 GB GB8728344A patent/GB2198584B/en not_active Expired - Fee Related
- 1987-12-08 FR FR8717083A patent/FR2607965A1/fr not_active Withdrawn
- 1987-12-08 JP JP62308824A patent/JPS63174355A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4203780A (en) * | 1978-08-23 | 1980-05-20 | Sony Corporation | Fe Ion implantation into semiconductor substrate for reduced lifetime sensitivity to temperature |
| US4469527A (en) * | 1981-06-19 | 1984-09-04 | Tokyo University | Method of making semiconductor MOSFET device by bombarding with radiation followed by beam-annealing |
| US4509990A (en) * | 1982-11-15 | 1985-04-09 | Hughes Aircraft Company | Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates |
| US4523963A (en) * | 1983-03-02 | 1985-06-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of fabricating MOS device on a SOS wafer by stabilizing interface region with silicon and oxygen implant |
| EP0130457A1 (fr) * | 1983-07-01 | 1985-01-09 | Hahn-Meitner-Institut Berlin Gesellschaft mit beschränkter Haftung | Dispositif semi-conducteur avec au moins une jonction pn et des ions étroitement localisés dans la profondeur de la couche de base, procédé pour sa fabrication et son utilisation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63174355A (ja) | 1988-07-18 |
| GB2198584A (en) | 1988-06-15 |
| GB2198584B (en) | 1990-05-09 |
| US4766482A (en) | 1988-08-23 |
| GB8728344D0 (en) | 1988-01-06 |
| IT1223135B (it) | 1990-09-12 |
| IT8722659A0 (it) | 1987-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2607965A1 (fr) | Dispositif du type semiconducteur sur isolant et son procede de fabrication | |
| US6723622B2 (en) | Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer | |
| EP0298794B1 (fr) | Procédé de fabrication d'une couche d'isolant enterrée dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche | |
| US4962051A (en) | Method of forming a defect-free semiconductor layer on insulator | |
| KR100654354B1 (ko) | 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법 | |
| CN1469433A (zh) | 在硅基片上制造Si1－xGex膜的方法 | |
| FR2604562A1 (fr) | Dispositif semi-conducteur silicium-sur-isolant et procede de fabrication | |
| US6355493B1 (en) | Method for forming IC's comprising a highly-resistive or semi-insulating semiconductor substrate having a thin, low resistance active semiconductor layer thereon | |
| EP0092266B1 (fr) | Procédé de fabrication de transistors à effet de champ, en GaAs, par implantations ioniques et transistors ainsi obtenus | |
| US6793731B2 (en) | Method for recrystallizing an amorphized silicon germanium film overlying silicon | |
| JPS6327852B2 (fr) | ||
| JPS622625A (ja) | 化合物半導体の絶縁層形成方法 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JPS6154619A (ja) | 砒化ガリウムｐ型伝導層の形成方法 | |
| CN113644149A (zh) | 提高CdZnTe探测器性能的CdZnTe/GaAs外延膜及制备方法 | |
| Sorokin et al. | Imperfections in vapor-phase epitaxial GaAs revealed by Sirtle etchant | |
| JPH09232324A (ja) | 半導体基板及びその製造方法 | |
| CA1088193A (fr) | Methode de fabrication de dispositifs optoelectriques par implantation ionique | |
| Ghandhi | Recent Progress in The Omvpe Growth of HgCdTe | |
| Nishino et al. | Development history of HgCdTe infrared detectors in Japan | |
| JPS6066857A (ja) | 固体撮像素子の製造方法 | |
| Aseev et al. | Structure defects in germanium irradiated by helium and hydrogen ions | |
| Fletcher et al. | Studies of defects and solubility limits in SPE grown in-and Sb-implanted silicon | |
| Tsai et al. | Super Activation Obtained by Melt UV Laser Annealing of Highly Surface-Segregated Dopants in High Ge Content SiGe | |
| Bruel et al. | Process for doping semiconductors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |