FR2604562A1 - Dispositif semi-conducteur silicium-sur-isolant et procede de fabrication - Google Patents

Dispositif semi-conducteur silicium-sur-isolant et procede de fabrication Download PDF

Info

Publication number
FR2604562A1
FR2604562A1 FR8713223A FR8713223A FR2604562A1 FR 2604562 A1 FR2604562 A1 FR 2604562A1 FR 8713223 A FR8713223 A FR 8713223A FR 8713223 A FR8713223 A FR 8713223A FR 2604562 A1 FR2604562 A1 FR 2604562A1
Authority
FR
France
Prior art keywords
silicon
region
silicon layer
insulating substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8713223A
Other languages
English (en)
Other versions
FR2604562B1 (fr
Inventor
Michael Thomas
Duffy Glenn
Wherry Cullen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of FR2604562A1 publication Critical patent/FR2604562A1/fr
Application granted granted Critical
Publication of FR2604562B1 publication Critical patent/FR2604562B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/953—Making radiation resistant device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'INVENTION CONCERNE UN DISPOSITIF SEMI-CONDUCTEUR SILICIUM-SUR-SAPHIR AYANT UNE COUCHE DE SILICIUM SUR UN SUBSTRAT ISOLANT, UNE ELECTRODE DE PORTE ET DES REGIONS DE SOURCE ET DE DRAIN. SELON L'INVENTION, UNE PREMIERE REGION 18 DANS LA COUCHE 16 DE SILICIUM A PROXIMITE DU SUBSTRAT ISOLANT 12 A UNE HAUTE DENSITE DE DEFAUTS CRISTALLOGRAPHIQUES NATURELS ET UNE SECONDE REGION 44 DANS CETTE COUCHE DE SILICIUM EST SENSIBLEMENT EXEMPTE DE DEFAUTS CRISTALLOGRAPHIQUES. L'INVENTION S'APPLIQUE NOTAMMENT AUX SEMI-CONDUCTEURS.

Description

La présente invention se rapporte à un dispositif semi-conducteur
silicium-sur-isolant (SOI) durci par rayonnement, ainsi qu'à un procédé pour sa fabrication. Les dispositifs semi-conducteurs silicium-
sur-isolant (SOI) tels que les transistors silicium-
sur-saphir (SOS) sont de plus en plus utilisés dans les
circuits d'intégration à très grande échelle (VLSI).
Cependant, la structure très défectueuse de la couche de silicium a été considérée comme un facteur limitant
l'exploitation du plein potentiel de dispositifs semi-
conducteurs silicium-sur-saphir. Ces défauts sont particulièrement gênants lorsque l'épaisseur du silicium est diminuée de 0,5 micron à 0,3 micron et moins, pour
répondre aux conditions des circuits VLSI avancés.
Les défauts cristallographiques dans le sili-
cium sont provoqués par une réaction entre le substrat de saphir et le film de silicium. Un défaut d'adaptation dans le réseau et les différehces des coefficients de dilatation thermique de la couche de silicium et du substrat en saphir contribuent également à la formation des défauts cristallographiques. Des dispositifs formés en couches minces de silicium ont une faible mobilité des porteurs, de lentes vitesses de fonctionnement et de
faibles courants de drain.
Il y a un effort continu pour réduire le nombre
de défauts cristallographiques dans la couche de sili-
cium. Les propriétés du silicium ont été améliorées en modifiant le fini de la surface du substrat et en contrôlant le procédé de croissance du silicium. Ces techniques ont considérablement 'amélioré les propriétés du silicium; cependant, il est devenu nécessaire de passer à des procédés de post-dépôt pour améliorer la qualité cristalline afin de répondre aux conditions
associées aux circuits VLSI avancés.
Une épitaxie en phase solide (SPE) est un exemple de post-dép8t utilisé pour améliorer les propriétés cristallographiques et semi-conductrices de la couche de silicium. Dans le procédé S-PE conventionnel, des ions de silicium sont implantés dans la couche de silicium monocristallin pour former une région amorphe
sous la surface, qui s'étend jusqu'au substrat en saphir.
Cependant, une petite région du matériau cristallin d'origine reste à la surface de la couche de silicium. La structure est alors recuite à une température supérieure à environ 550 C. La région du matériau cristallin sert de graine de nucléation pour la recristallisation de la région amorphe. Cette région recristallisée de la couche de silicium est sensiblement exempte de défauts
cristallographiques. -
Comme le procédé SPE augmente la perfection critallographiqûe de la couche de silicium o la région de canal est formée, la mobilité des porteurs, les vitesses de fonctionnement et les courants de drain des disoositifs sont accrus. Cependant, cette performance accrue du dispositif n'est réalisée que lorsque le dispositif n'est pas exposé à un rayonnement. Lorsque le dispositif est exposé à un rayonnement, la performance se dégrade de manière importante à cause des forts courants de fuite dans le canal de retour. Tandis que cet effet peut être partiellement compensé par un processus initial de recuit du substrat et en dopant le canal de retour du dopant approprié, une technique est nécessaire pour produire un composite silicium-sur-isolant ayant un degré
supérieur de dureté au rayonnement.
Un dispositif semi-conducteur silicium-sur-
isolant comprenant une couche de silicium sur un substrat isolant, une électrode de porte et des régions de source et de drain est révélé. Une première région ayant une haute densité de défauts cristallographiques naturels est disposée dans la couche de silicium à proximité du
substrat isolant. La couche de silicium contient égale-
ment une seconde région qui est sensiblement exempte de défauts cristallographiques. Un procédé de fabrication de ce dispositif semiconducteur silicium-sur-isolant est
également révélé.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-:ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention, et dans lesquels: - la figure 1 est une vue en coupe illustrant le dispositif semi-conducteur silicium-sur-isolant de la présente invention; les figures 2a à 2g illustrent le procédé de la présente invention pour la fabrication du dispositif semi-conducteur silicium-sur-isolant illustré à la figure; - les figures 3a et 3b sont des micrographies
électroniques de transmission de composites silicium-
sur-saphir; et - la figure 4 est un graphique des courants de fuite induits par le rayonnement dans des dispositif semi-conducteurs siliciumsur-isolant en fonction des énergies d'implantation utilisées pour fabriquer les dispositifs. En se référant à la figure 1, le dispositif semi-conducteur silicium-sur-isolant, tel qu'un transistor silicium-sursaphir (SOS), de la présente invention est généralement désigné en 10. Bien que le dispositif de la présente invention soit décrit en se référant à un transistor silicium-sur-saphir, d'autres matériaux isolants, tels que du spinelle ou une couche de
bioxide de silicium disposés sur un substrat semi-
conducteur, peuvent être substitués au substrat en saphir 12. Un flot de silicium monocristallin 16 est formé sur
le substrat en saphir 12. L'îlot 16 en silicium mono-
cristallin a une première région 18, adjacente à l'interface silicium/saphir 14, qui a une forte densité de défauts cristallographiques naturels. Les défauts cristallographiques dans la première région 18
comprennent les limites de grains, des défauts d'empi-
lement, des micro-doublés et des dislocations. L'îlot de silicium 16 contient également une seconde région 19 qui
est sensiblement exempte de défauts cristallographiques.
Le transistor silicium-sur-saphir 10 contient également une région de source 20 et une région de drain 24. Uniquement pour l'illustration, les régions de source et de drain 20 et 24, respectivement, sont dopées du type P. Cependant, les régions de source et de drain 20 et 24, respectivement, pourraient également être dopées du type N pour former un transistor à canal N. L'îlot de silicium 16 contient également une région de canal 22 dopée du type N qui serait dopée du type P dans le cas d'un transistor à canal N. Le dispositif contient également des contacts 26 et 32 de source et de drain, respectivement. Un couche d'isolement de porte 28, telle que du bioxide de silicium, et une électrode de porte 30, telle au'un silicium polycristallin du type N, sont formées sur la région de canal 22. Toute la structure est alors couverte d'une couche isolante 34 telle que du
bioxide de silicium.
Le procédé utilisé pour produire le dispositif
semi-conducteur 10 montré à la figure 1 est schémati-
quement illustré aux figures 2a à 2g. Comme le montre la figure 2a, le procédé de la présente invention part d'un
substrat en saphir 12 qui a une surface supérieure polie.
Le substrat en saphir 12 est alors recuit à l'hydrogène à une température d'environ 1200 0C pendant au moins 20 minutes. Cette étape de recuit à l'hydrogène est utilisée pour attaquer le substrat en saphir en préparation de la croissance épitaxiée du silicium. Alternativement, avant l'étape de recuit à l'hydrogène, le substrat en saphir peut être recuit à l'air à une température d'environ 1400 C ou plus, pendant environ 1 à 4 heures. L'étape dé recuit à l'air est utilisée pour nettoyer et reconstruire le substrat en saphir après le procédé de fabrication de
la pastille.
Comme le montre la figure 2b, une couche en silicium monocristallin 16 est tirée par épitaxie sur le substrat en saphir 12 par décomposition thermique du silane dans l'hydrogène. On utilise une faible allure de croissance du silicium, comme 0,1 à 1,0 jim/mn, à une température d'environ 985 à 1015 C. La faible allure de croissance favorise la formation de défauts cristallins 36 dans la région de la couche de silicium 16 adjacente à l'interface silicium/saphir 14. la densité des défauts cristallographiques dans la couche de silicium 16 est plus importante dans la région adjacente à l'interface 14 en comparaison aux régions proches des parties de surfaces exposées de la couche de silicium 16. La couche en silicium monocristallin 16 est d'une épaisseur
d'environ 200nm.
Comme le montre la figure 2c, la couche en 28.+ silicium monocristallin 16 est implantée de 28Si pour former la région amorphe 40. Les ions de silicium à la figure 2c sont désignés en 38. L'énergie d'implantation est contrôlée de manière qu'une première région 18 de la couche de silicium monocristallin 16, adjacente à l'interface silicium/saphir 14, ne soit pas implantée des ions de silicium 38. La première région 18 a une forte densité de défauts cristallographiques naturels. Cette première région 18 a également une épaisseur d'au moins environ 80nm et, plus particulièrement, d'au moins environ 1OOnm. Les ions 38 de silicium sont implantés à des énergies plus faibles qu'environ 50 keV lorsque la couche de silicium 16 est d'une épaisseur d'environ 200nm. Une dose comprise entre environ 1 x 1015 - et x 1015 ions/cm2 et, plus particulièrement, d'environ 2 x 1015 ions/cm2, est utilisée pour former la région amorphe 40. Une région mince 42 de la couche de silicium
16, adjacente à la surface exposée reste cristalline.
Cette région mince 42 et la première région 18 serviront de matériau d'ensemencement pour l'étape subséquente de recristallisation. Après l'étape d'implantation du silicium, toute la structure est recuite au four à une température comprise entre environ 550 et 1000 C pendant environ 15
minutes à 4 heures selon la température de recuit.
Alternativement, une impulsion de chaleur, un faisceau d'électrons ou une source de chauffage au laser peuvent être utilisés à une température d'environ 900 à 1100 C pendant environ 10-60 secondes. Comme le montre la figure
2d, la région amorphe 40 est convertie en une région.
monocristalline 44 qui est sensiblement exempte des défauts cristallographiques naturels formés pendant le procédé de croissance épitaxiée du silicium. Ainsi, la couche de silicium 16 a une première région 18 contenant une forte densité de défauts cristallographiques naturels et une seconde région 44 qui est sensiblement exempte de
défauts cristallographiques.
Après l'étape de recuit illustrée à la figure 2d, le procédé peut se produire en trois séquences alternatives. La structure produite à la figure 2d peut passer directement à l'étape de fabrication du dispositif illustrée à la figure 2g. A l'étape de fabrication du dispositif, les implantations de source, de drain et de canal sont effectuées en utilisant des techniques conventionnelles de traitement MOS. Alors, l'électrode de porte, la couche d'isolement de porte et les contacts de
source e't de drain sont formés en utilisant des techni-
ques conventionnelles. Enfin, tout le dispositif est couvert d'un matériau isolant en utilisant des techniques
conventionnelles de dépôt de vapeur chimique.
Alternativement, le substrat fabriqué à la
figure 2d peut passer à l'étape illustrée à la figure 2e.
A la figure 2e, le procédé d'épitaxie double en phase solide (DSPE) est effectué. Dans ce procédé, une région mince de surface de la couche de silicium 16, comprenant la région 42 qui avait été utilisée comme matériau d'ensemencement, est implantée d'ions de silicium 46 de faible énergie. Cette étape d'implantation forme une région amorphe dans la zone qui avait servi de cristal supérieur d'ensemencement. La région amorphe est alors recuite en utilisant les mêmes conditions que celles décrites ci-dessus à la figure 2d. Ainsi, la partie de surface supérieure 42 de la couche de silicium 16 montrée à la figure 2d est recristallisée pour faire partie de la seconde région 44 de la couche de silicium 16 qui est
sensiblement exempte de défauts cristallographiques.
Après l'étape illustrée à la figure 2e, le dispositif est fabriqué en utilisant les techniques déjà décrites à
l'étape illustrée par la figure 2g.
le dispositif fabriqué sur la figure 2d peut également être traité en utilisant une troisième méthode alternative illustrée à la figure 2f. Sur la figure 2f, le procédé d'épitaxie en phase solide et recroissance (SPEAR) est effectué. Dans le procédé SPEAR, on enlève environ 20 à 40 nm de la couche de silic um 16, en utilisant une opération d'attaque chimique humide ou en
phase vapeur. Cette étape enlève la couche d'ensemen-
cement de silicium monocristallin 42 montrée à la figure 2d. Alors, une couche additionnelle de silicium 48 est tirée par épitaxie sur la couche de silicium 16 déposée et attaquée à l'origine. L'épaisseur totale de la couche restante de silicium 16 et de la couche de silicium nouvellement formée 48 est typiquement d'environ 250 à 500 nm ou plus. Il faut noter que la structure montrée à la figure 2f contient encore la première région 18 ayant une grande densité de défauts cristallographiques naturels. Après le procédé SPEAR montré à la figure 2f, la structure est soumise aux étapes conventionnelles de
fabrication du dispositif montrées par la figure 2g.
Les figures 3a et 3b sont des micrographies électroniques par transmission illustrant les défauts cristallographiques naturels comme les micro-doublés, les
limites du grain, les défauts d'empilement et les.
-dislocations, qui sont présents dans les couches en silicium épitaxié. Cependant, les défauts les plus visibles des figures 3a et 3b sont les micro-doublées. La figure 3a est une vue en section transversale d'une structure conventionnelle silicium-sur-saphir o les défauts cristallographiques se propagent de l'interface silicium/saphir vers la surface de silicium. La figure 3b est une vue en section transversale d'une structure silicium-sur-saphir o un procédé SPE a été effectué pour enlever les défauts cristallographiques de la région de
la couche de silicium à proximité de la surface exposée.
Cependant, les énergies d'implantation utilisées dans ce procédé SPE ont été contrôlées de manière qu'une région
du silicium ayant une haute densité de défauts cristal-
lographiques naturels reste adjacente à l'interface
silicium/saphir.
Lorsque le procédé de la présente invention a été utilisé pour former un composite silicium/saphir, on a trouvé que la surface de la couche-de silicium était plus lisse que la surface de la couche de silicium telle que formée. On peut former un oxide mince de porte ayant une forte intégrité diélectrique, sur ces surfaces plus lisses de silicium. Cela est particulièrement important dans des applications dures au rayonnement parce que les oxydes de porte de ces dispositifs doivent être aussi minces que possible afin de minimiser les effets de la dégradation par le rayonnement et les glissements associés des caractéristiques de tension de seuil du dispositif. La région de défauts à haute densité à proximité de l'interface silicium/saphir de la présente invention est utilisée pour rendre le dispositif dur au rayonnement. Lorsque le procédé SPE conventionnel est utilisé pour former une région amorphe sur toute la distance jusqu'à l'interface silicium/saphir, cela
-dégrade fortement la performance du dispositif post-
irradiation. Cette dégradation a principalement la forme de courants de fuite dans le canal de retour. On pense que lorsque tous les défauts cristallographiques sont enlevés de la partie de la couche de silicium qui est adjacente à l'interface silicium/saphir, la charge induite à l'interface, due au rayonnement, a une influence bien plus importante sur les porteurs de charge dans le film de silicium. Ainsi, un canal de retour plus conducteur est formé entre les régions de source et de drain du transistor. Cela contribue à améliorer les courants de fuite dans le canal de retour, aussi bien dans les transistors à canal N que P. Si les ions de silicium utilisés dans le procédé SPE traversent la couche de
silicium et endommagent le substrat en saphir, de l'alu-
minium est libéré et une partie du film de silicium à proximité de l'interface silicium/saphir est dopée du type P. Ce phénomène de dopage est particulièrement gênant dans des dispositifs à canal du type P parce que la région dopée sert de canal de retour entre la source
et le drain.
Dans la présente invention, la région à haute densité de défauts cristallographiques à proximité de l'interface silicium/saphir réduit sensiblement les courants de fuite dans le canal de retour dans les dispositifs irradiés. Lorsque ce dispositif est alors soumis à un rayonnement ionisant, une charge s'accumule encore à l'interface silicium/saphir. Cependant, comme les propriétés semi-conductrices du silicium adjacent à l'interface sont mauvaises, les porteurs dans la région de charge spatiale ont une relativement faible mobilité et les courants de fuite dans le canal de retour sont considérablement diminués en comparaison aux dispositifs o il y a une haute perfection cristallographique dans le
film de silicium adjacent à l'interface silicium/saphir.
Des transisors MOS produits par le procédé SPE
de la présente invention ont été comparés à des transis-
tors MOS formés dans les régions de silicium qui n'avait pas été soumises au traitement SPE. Le tableau I donne ces résultats. Des couches de silicium épitaxié d'une épaisseur (t) d'environ 200nm ont été déposées en utilisant des techniques conventionnelles de dép8t de
vapeurs chimiques sur des substrats préparés en saphir.
Une portion de chaque couche a été masquée d'un vernis photosensible et des implantations de silicium ont été
effectuées à diverses énergies et doses d'implantation.
L'implantation ne s'est produite que dans les parties des couches de silicium qui n'étaient pas couvertes par le vernis photosensible. Les zones masquées ont servi de régions témoins. Après nettoyage, les pastilles ont été recuites pour obtenir une épitaxie en phase solide dans' les régions implantées. Du silicium additionnel a alors été déposé sur les régions témoins et implantées pour obtenir une épaisseur finale du film de silicium (tf) d'environ 5OOnm. Alors, des transistors MOS à canal du type P et à canal du type N ont été formés dans le silicium qui recouvre les régions implantées et les
régions témoins.
Comme le montre le tableau I, les courants d'attaque ou facteurs k sont supérieurs dans les dispositifs fabriqués en utilisant le procédé SPE de la présente invention à ceux des dispositifs fabriqués dans le silicium sur les régions témoins. Le tableau I illustre également la performance du dispositif après une dose de rayonnement gamma de 1 MRAD (Si). Le tableau montre la fuite dans le canal de retour du dispositif témoin, IL (c), relativement à la fuite dans le canal de retour, IL (spe) des dispositifs produits en utilisant une grande variété d'énergies et de doses d'implantation
du silicium.
TABLEAU I
_____ ___ _ Evaluation du dispositif Echantillon Canal N Canal P Conditions Epaisseur KspK c K speKc Identification d'implantation film silicium K I(/(pe) (nm) c L(C)/L (spe) K0 IL(C)/IL(spe)
Lot-tranche Energie Dose t tf Pre-Ray. Pre-Ray. Post-Ray. Pre-Ray. PreRay. Post-Ray.
1 (%) (%o)
. _
1 - 11 45 keV 2E15 209 506 12 1,0-1,9 1,0 29 1,0-5,4 1,0 2 - 11 45 keV 2E15 196 457 75 1,3-2,3 71 1,0-0,4 1 - 12 45 keV 4E15 195 498 21 1,3-2,5 8,2 1,8-2,8 2 - 12 45 keV. 4E15 195 469 40 1,3-1,6 25 0,6-4,0 1 - 9 55 keV 2E15 216 544 37 1,0-1,6 38 1,3-2,5 2 - 9 55 keV 2E15 188 494 39 1,4-5, 5 44 1,0-1,6 -1 3 - 12 55 keV 2E15 213 489 15 1,3-1,2 4,4x10 87 0,6-1,3 9, 4xlO 3 - 13 55 keV 4E15 192 478 29 1,0-2,0 38 1,6-3,0 1 - 4 65 keV 1E15 206 479 13 1,3-1,5 13 0,6-2,3 2 - 4 65 keV 1E15 205 469 28 1,2-2,5 2 38 1, 0-0,5 2
3 - 5 65 keV lE15 198 520 29 1,6-3,5 5,1xlO 86 0,5-3,1 5,6xlO-
1 - 5 65 keV 2E15 189 487 21 1,0-1,8 33 1,5-3,8 2 - 5 65 keV 2E15 187 463 16 1,1-3,8 37 1,0-0,3 1 - 6 65 keV 4E15 220 525 25 2,0 10 2,2-6,4 1 - 7 65 keV 4E15 196 451 26 1,2-1,9 28 1,3-0,4 2 - 7 65 keV 4E15 194 452 34 1, 6-2,4 35 1,4-2,9 3 - 9 65 keV 4E15 210 498 43 1,0-1,7 44 1,1-1,9 2 - 8 65 keV 8E15 209 508 4l 0,8-2,6 28 1,0-5,0 3 - 10 65 keV 8E15 203 498 25 1,05,6 2 38 1,7-4,0 3 - 11 65 keV 8E15 204 523 39 1,6-3,1 2,7x10 38 1,6-3,6 3,65xlO2 1 - 2 75 keV 2E15 196 503 28 1,6-2,5 4 40 1,4-7,1 1 - 3 75 keV 4E15 191 494 38 2,0-3,2 1,6xlO- 3_ 38 1,6-6,4 1,4xlO 2
3 - 3 75 keV 4E15 194 484 30 1,6-3,2 1,15xIO- 51 1,3-3,1 2,3x10-
1 - 1 110 keV IE15 202 470 4 1,0-2,5 1,65x104 13 0,003-0,06 2,3x10lO o 2 1 110 keV lE15 202 488 0,8-4,0 4,5x10- 17 0,0002 3,7x10-' Ray.: rayonnement Ln La dureté accrue au rayonnement des dispositifs produits par le procédé de la présente invention peut être plus facilement vue à la figure 4. Comme le montre la figure 4, lorsque l'énergie d'implantation du silicium (en abscisses) est plus faible qu'environ 50 keV, la fuite dans le canal de retour dans un dispositif fabriqué avec le procédé d'épitaxie en phase solide de la présente invention est la même que la fuite dans le canal de retour dans le dispositif témoin qui n'a pas été soumis au traitement SPE. Lorsque l'on utilise des énergies supérieures à environ 50 keV, la fuite dans le canal de retour dans un dispositif produit par le procédé SPE est
plus importante que la fuite dans le dispositif témoin.
On a trouvé que lorsqu'une énergie d'implantation d'environ 50 keV ou moins est utilisée dans un film de silicium d'une épaisseur d'environ 200nm, il restait, à proximité de l'interface silicium/saphir, une région à forte densité de défauts d'une épaisseur d'environ -100nm. La région à forte densité des défauts à proximité du substrat en saphir augmente la dureté aux rayonnement des dispositifs produits.par le procédé SPE de la présente invention. Lorsque l'on utilise des énergies d'implantation supérieures à 50 keV dans un film de silicium ayant une épaisseur d'origine de 200 nm, les propriétés semi-conductrices du silicium sont améliorées à une plus grande profondeur dans la couche et les courants de fuite dans le canal de retour dus à la charge induite par le rayonnement à l'interface silicium/saphir augmentent. De même, lorsque les énergies d'implantation de la présente invention sont utilisées, les ions de silicium ne traversent pas la couche de silicium de 200nm et n'endommagent pas le substrat en saphir. Ainsi, il n'y a pas de dopage à l'aluminium du canal de retour dans la
présente invention.
Si le film initial de silicium a une épaisseur différente de 200 nm, l'énergie d'implantation doit être ajustée de manière que la région non implantée ayant une haute densité de défauts cristallographiques naturels ait une épaisseur d'au moins environ 80 nm et mieux d'au moins environ 100 nm. Si la couche de silicium formée par épitaxie a une épaisseur T, les niveaux de l'énergie d'implantation sont choisis de manière que des ions de silicium soient implantés à une profondeur qui est plus
faible que ou égal à environ T-80 nm et plus particu-
lièrement environ T-100 nm.
Les dispositifs produits par la présente invention ont des courants d'attaque plus importants que les dispositifs conventionnels parce que du silicium de bonne qualité est adjacent à la surface du-silicium o est formée la région de canal. Cependant, la présente invention surmonte les problèmes de performance du dispositif post-irradiation, normalement associés au procédé SPE conventionnel, en formant une région ayant une haute densité de défauts cristallographiques naturels
adjacente à l'interface silicium/substrat isolant.

Claims (19)

REVENDICATIONS
1. Dispositif semi-conducteur silicium-sur-
isolant du type comprenant une couche de silicium sur un substrat isolant, une électrode de porte et des régions de source et de drain, caractérisé par: une première région (18) dans ladite couche (16) de silicium; adjacente audit substrat isolant (12)2 ayant une haute densité de défauts cristallographiques naturels; et une seconde région (19) dans ladite couche de
silicium, sensiblement exempte de défauts cristallo-
graphiques.
2. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la première région (18) est d'une épaisseur suffisante pour rendre ledit
dispositif dur aux rayonnements.
3. Dispositif selon la revendication1, caractérisé en ce que le substrat isolant (12) est du saphir.
4. Dispositif selon la revendication 1, caractérisé en ce que la première région (18) a une
épaisseur d'au moins environ 80 nm.
5. Dispositif selon la revendication 1, caractérisé en ce que la première région (18) a une
épaisseur d'au moins environ 100 nm.
6. Procédé de fabrication d'un dispositif semi-
conducteur silicium-sur-isolant, du type comprenant une couche de silicium sur un substrat isolant, une électrode de porte et des régions de source et de drain, caractérisé en ce qu'il consiste à: former une première région dans ladite couche de silicium à proximité dudit substrat isolant qui a une haute densité de défauts cristallographiques naturels; et former une seconde région dans ladite couche de silicium, qui est sensiblement exempte de défauts cristallographiques.
7. Procédé selon la revendication 6, caractérisé en ce que la première région a une épaisseur
suffisante pour rendre le dispositif dur au rayonnement.
8. Procédé selon la revendication 6,
caractérisé en ce que le substrat isolant est en saphir.
9. Procédé selon la revendication 6, caractérisé en ce que la première région a une épaisseur
d'au moins environ 80 nm.
10. Procédé selon la revendication 6, caractérisé en ce que la première région a une épaisseur
d'au moins environ 100 nm.
11. Procédé de fabrication d'un dispositif semi-conducteur silicium-surisolant, caractérisé en ce qu'il comprend les étapes de: former une couche de silicium monocristallin sur un substrat isolant, ladite couche de silicium monocristallin ayant au moins une région adjacente audit substrat qui a une haute densité de défauts cristallographiques naturels; former une région amorphe dans ladite couche de silicium, au-dessus de ladite région de haute densite de défauts cristallographiques naturels; recuire ladite couche de silicium pour recristalliser ladite région amorphe et former une région monocristalline qui est sensiblement exempte de défauts cristallographiques.
12. Procédé selon la revendication 11,
caractérisé en ce que le substrat isolant est en saphir.
13. Procédé selon la revendication 12, caractérisé en ce que la couche de silicium monocristallin est formée par croissance par épitaxie de silicium à une allure produisant un grand nombre de défauts cristallographiques naturels.
14. Procédé selon la revendication 13, caractérisé en ce que l'allure précitée est d'environ
0,1-1,0 um/mn.
15. Procédé selon la revendication 11, caractérisé en ce que la région amorphe est formée par implantation d'ions de la couche de silicium par des ions
de silicium.
16. Procédé selon la revendication 15, caractérisé en ce que les ions de silicium sont implantés dans la couche de silicium à une profondeur dui est inférieure ou égale à environ T-80nm, o T est
l'épaisseur de la couche de silicium monocristallin.
17. Procédé selon la revendication 11, caractérisé en ce qu'il comprend de plus l'étape de: recuire le substrat en saphir avant l'étape de
former la couche de silicium monocristallin.
18. Procédé selon la revendication 11, caractérisé en ce que la région adjacente au substrat isolant ayant une haute densité de défauts cristallographiques naturels a une épaisseur suffisante
pour rendre le dispositif dur au rayonnement.
19. Procédé selon la revendication 15, caractérisé en ce'que les ions de silicium sont implantés
à une dose d'environ 1x1015 - 5x1015 ions/cm2.
FR878713223A 1986-09-25 1987-09-24 Dispositif semi-conducteur silicium-sur-isolant et procede de fabrication Expired - Fee Related FR2604562B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/911,423 US4775641A (en) 1986-09-25 1986-09-25 Method of making silicon-on-sapphire semiconductor devices

Publications (2)

Publication Number Publication Date
FR2604562A1 true FR2604562A1 (fr) 1988-04-01
FR2604562B1 FR2604562B1 (fr) 1991-09-27

Family

ID=25430216

Family Applications (1)

Application Number Title Priority Date Filing Date
FR878713223A Expired - Fee Related FR2604562B1 (fr) 1986-09-25 1987-09-24 Dispositif semi-conducteur silicium-sur-isolant et procede de fabrication

Country Status (5)

Country Link
US (1) US4775641A (fr)
JP (1) JPS6388841A (fr)
DE (1) DE3731742A1 (fr)
FR (1) FR2604562B1 (fr)
GB (1) GB2195498B (fr)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
JP2560716B2 (ja) * 1987-03-25 1996-12-04 株式会社日本自動車部品総合研究所 半導体素子及びその製造方法
JPS6432622A (en) * 1987-07-28 1989-02-02 Mitsubishi Electric Corp Formation of soi film
JP2510710B2 (ja) * 1988-12-13 1996-06-26 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5087580A (en) * 1990-09-17 1992-02-11 Texas Instruments Incorporated Self-aligned bipolar transistor structure and fabrication process
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
USH1637H (en) * 1991-09-18 1997-03-04 Offord; Bruce W. Laser-assisted fabrication of bipolar transistors in silicon-on-sapphire (SOS)
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
US5298434A (en) * 1992-02-07 1994-03-29 Harris Corporation Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
US5982002A (en) * 1993-01-27 1999-11-09 Seiko Instruments Inc. Light valve having a semiconductor film and a fabrication process thereof
US5973382A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corporation Capacitor on ultrathin semiconductor on insulator
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
US5864162A (en) * 1993-07-12 1999-01-26 Peregrine Seimconductor Corporation Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire
US5930638A (en) * 1993-07-12 1999-07-27 Peregrine Semiconductor Corp. Method of making a low parasitic resistor on ultrathin silicon on insulator
US5973363A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US5863823A (en) * 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US5362659A (en) * 1994-04-25 1994-11-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating vertical bipolar junction transistors in silicon bonded to an insulator
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
GB2303249A (en) * 1995-07-07 1997-02-12 Plessey Semiconductors Ltd Radiation hardened silicon on sapphire device
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
US5807771A (en) * 1996-06-04 1998-09-15 Raytheon Company Radiation-hard, low power, sub-micron CMOS on a SOI substrate
US6881645B2 (en) * 2000-08-17 2005-04-19 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and semiconductor device formed thereby
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US20050257834A1 (en) * 2004-05-20 2005-11-24 Johnson Oriz W Freeze-free air hose coupling
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
US10072329B2 (en) * 2011-12-23 2018-09-11 Hong Kong Baptist University Sapphire thin film coated flexible substrate
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2356277A1 (fr) * 1976-06-22 1978-01-20 Siemens Ag Composant a semi-conducteurs comportant au moins deux zones possedant des types de conductivite differents et formant une jonction pn, et procede pour sa fabrication
US4116719A (en) * 1976-02-12 1978-09-26 Hitachi, Ltd. Method of making semiconductor device with PN junction in stacking-fault free zone
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
WO1984002034A1 (fr) * 1982-11-15 1984-05-24 Hughes Aircraft Co Epitaxie en phase solide et procede de redeveloppement avec profil de densite a defaut controle pour semiconducteur heteroepitaxial sur des substrats composites isolants

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3393088A (en) * 1964-07-01 1968-07-16 North American Rockwell Epitaxial deposition of silicon on alpha-aluminum
US3658586A (en) * 1969-04-11 1972-04-25 Rca Corp Epitaxial silicon on hydrogen magnesium aluminate spinel single crystals
US3885061A (en) * 1973-08-17 1975-05-20 Rca Corp Dual growth rate method of depositing epitaxial crystalline layers
US4259779A (en) * 1977-08-24 1981-04-07 Rca Corporation Method of making radiation resistant MOS transistor
US4252574A (en) * 1979-11-09 1981-02-24 Rca Corporation Low leakage N-channel SOS transistors and method of making them
US4279688A (en) * 1980-03-17 1981-07-21 Rca Corporation Method of improving silicon crystal perfection in silicon on sapphire devices
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
JPS59181657A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
JPS6091664A (ja) * 1983-10-26 1985-05-23 Toshiba Corp 半導体装置の製造方法
US4659392A (en) * 1985-03-21 1987-04-21 Hughes Aircraft Company Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits
US4634473A (en) * 1985-09-09 1987-01-06 Rca Corporation Method for fabricating a radiation hardened oxide having structural damage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116719A (en) * 1976-02-12 1978-09-26 Hitachi, Ltd. Method of making semiconductor device with PN junction in stacking-fault free zone
FR2356277A1 (fr) * 1976-06-22 1978-01-20 Siemens Ag Composant a semi-conducteurs comportant au moins deux zones possedant des types de conductivite differents et formant une jonction pn, et procede pour sa fabrication
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
WO1984002034A1 (fr) * 1982-11-15 1984-05-24 Hughes Aircraft Co Epitaxie en phase solide et procede de redeveloppement avec profil de densite a defaut controle pour semiconducteur heteroepitaxial sur des substrats composites isolants

Also Published As

Publication number Publication date
DE3731742A1 (de) 1988-03-31
GB2195498B (en) 1990-01-10
US4775641A (en) 1988-10-04
FR2604562B1 (fr) 1991-09-27
GB2195498A (en) 1988-04-07
JPS6388841A (ja) 1988-04-19
GB8722420D0 (en) 1987-10-28

Similar Documents

Publication Publication Date Title
FR2604562A1 (fr) Dispositif semi-conducteur silicium-sur-isolant et procede de fabrication
EP0298794B1 (fr) Procédé de fabrication d'une couche d'isolant enterrée dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
EP0164281B1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
US5312771A (en) Optical annealing method for semiconductor layer and method for producing semiconductor device employing the same semiconductor layer
US6528387B1 (en) SOI substrate and process for preparing the same, and semiconductor device and process for preparing the same
US6235563B1 (en) Semiconductor device and method of manufacturing the same
JP2684455B2 (ja) 薄い絶縁体上シリコン層の製造方法
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
EP0305513A1 (fr) Dispositif de substrat isolant/cmos a faible fuite et procede de formation.
US5433168A (en) Method of producing semiconductor substrate
US4693758A (en) Method of making devices in silicon, on insulator regrown by laser beam
US5960268A (en) Semiconductor device and method of fabricating the same
EP0421605B1 (fr) Procédé de formation d'un film fin semi-conducteur
EP0092266A1 (fr) Procédé de fabrication de transistors à effet de champ, en GaAs, par implantations ioniques et transistors ainsi obtenus
US7122452B2 (en) Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby
JP3389448B2 (ja) アモルファス半導体状態の物質を多結晶半導体状態の物質に変換する方法
FR2581795A1 (fr) Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique
FR3118828A1 (fr) Procédé de collage direct de substrats
JPH04340724A (ja) 薄膜トランジスタの製造方法
JPS6327852B2 (fr)
US7429749B2 (en) Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth
RU2819702C1 (ru) Способ изготовления тонкопленочного транзистора
JPH04212410A (ja) 半導体デバイスの形成方法
KR20010038202A (ko) 반도체박막을 저온성장하는 방법
JPH05299349A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
ST Notification of lapse