DE3731742A1 - Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements - Google Patents

Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements

Info

Publication number
DE3731742A1
DE3731742A1 DE19873731742 DE3731742A DE3731742A1 DE 3731742 A1 DE3731742 A1 DE 3731742A1 DE 19873731742 DE19873731742 DE 19873731742 DE 3731742 A DE3731742 A DE 3731742A DE 3731742 A1 DE3731742 A1 DE 3731742A1
Authority
DE
Germany
Prior art keywords
silicon
silicon layer
region
component
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873731742
Other languages
English (en)
Inventor
Michael Thomas Duffy
Glenn Wherry Cullen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3731742A1 publication Critical patent/DE3731742A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/953—Making radiation resistant device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einer Silizium-Schicht auf einem isolierenden Substrat, mit einer Gate-Elektrode sowie mit Source- und Drainzonen. Sie betrifft ferner Verfahren zum Herstellen solcher Silizium- auf-Isolator-Halbleiterbauelemente.
Silizium-auf-Isolator-Halbleiterbauelemente, wie SOS-Transistoren (SOS = silicon-on-sapphire) werden zunehmend in Schaltkreisen mit sehr hohem Integrationsgrad (VLSI-Kreise) eingesetzt. Eine Ausnutzung des vollen Potentials von Silizium- auf-Saphir-Halbleiterbauelementen wird dabei durch die hochgestörte Struktur der Siliziumschicht begrenzt. Die Defekte der Silizium-Schicht werden besonders gravierend, wenn die Schichtdicke des Siliziums auf Werte von 0,5 bis 0,3 Mikrometer oder weniger herabgedrückt wird, um den Erfordernissen fortschrittlicher VLSI-Kreise zu genügen.
Die kristallographischen Defekte im Silizium werden durch eine Reaktion zwischen dem Saphir-Substrat und dem Siliziumfilm verursacht. Gitterabweichungen und Unterschiede der thermischen Ausdehnungskoeffizienten von Siliziumschicht und Saphir-Substrat tragen ebenfalls zur Bildung kristallographischer Defekte bei. In dünnen Silizium-Schichten hergestellte Bauelemente besitzen eine niedrige Trägerbeweglichkeit, langsame Arbeitsgeschwindigkeiten und kleine Drainströme. Es wird daher fortgesetzt versucht, die Zahl kristallographischer Defekte der Silizium-Schicht zu vermindern. Die Eigenschaften des Siliziums wurden verbessert durch Veränderung der Oberflächengüte des Substrats und durch Steuerung des Wachsens des Siliziums. Durch diese Techniken sind die Eigenschaften des Siliziums beträchtlich verbessert worden, jedoch hat es sich als nötig erwiesen, sich Nachniederschlagsverfahren zuzuwenden, um die Kristallqualität zu verbessern und damit den Erfordernissen fortschrittlicher VLSI-Kreise zu genügen.
Die Festphasen-Epitaxie (SPE = solid phase epitaxy) ist ein Beispiel eines Nachniederschlagsverfahrens zum Verbessern der kristallographischen und halbleitenden Eigenschaften der Silizium-Schicht. Im herkömmlichen SPE-Verfahren werden Siliziumionen in die einkristalline Silizium-Schicht implantiert, um unterhalb der Siliziumoberfläche einen sich bis herunter zum Saphir-Substrat erstreckenden amorphen Bereich zu erzeugen. Hierbei verbleibt ein dünner Bereich des ursprünglichen kristallinen Materials an der Oberfläche der Silizium-Schicht. Die Struktur wird dann bei einer Temperatur von mehr als etwa 550°C getempert. Der Bereich aus kristallinem Material an der Oberfläche der Silizium- Schicht wirkt als ein Kristallkeim für die Rekristallisation des amorphen Bereichs. Der so rekristallisierte Bereich der Siliziumschicht ist im wesentlichen frei von kristallographischen Defekten.
Da das SPE-Verfahren die kristallographische Vollkommenheit der Silizium-Schicht, auch dort, wo eine Kanalzone zu erzeugen ist, verbessert, werden die Trägerbeweglichkeit, die Betriebsgeschwindigkeit und der Drain-Strom der so hergestellten Bauelemente erhöht. Die verbesserten Leistungen werden jedoch nur erzielt, wenn das Bauelement einer Strahlung nicht ausgesetzt wird. Wenn nämlich das Bauelement bestrahlt wird, werden dessen Eigenschaften stark verschlechtert, weil hohe Rückwärtskanal-Leckströme (back-channel leakage currents) auftreten. Dieser nachteilige Effekt kann nur partiell durch Tempern des ursprünglichen Substrats und durch Dotieren des Rückwärtskanals mit passendem Dotiermittel beseitigt werden. Unter dem Begriff Rückwärtskanal- Leckstrom wird ein Strom verstanden, der längs des (Saphir-)Substrats, insbesondere unter einer N-Kanalzone, fließt.
Der Erfindung liegt die Aufgabe zugrunde, ein Silizium-auf- Isolator-Verbundbauelement zu schaffen, das eine höhere Strahlungsfestigkeit als bisher verfügbare Bauelemente dieser Art besitzt. Die erfindungsgemäße Lösung ist für das eingangs genannte Halbleiterbauelement mit einer Siliziumschicht auf einem isolierenden Substrat gekennzeichnet durch einen an das isolierende Substrat angrenzenden, ersten Bereich der Silizium-Schicht mit hoher Dichte naturbedingt auftretender kristallographischer Defekte und einen im wesentlichen von kristallographischen Defekten freien, zweiten Bereich in der Siliziumschicht. Gemäß weiterer Erfindung läßt sich ein solches Halbleiterbauelement dadurch herstellen, daß in der Silizium-Schicht angrenzend an das isolierende Substrat ein eine hohe Dichte naturbedingt auftretender kristallographischer Defekte aufweisender, erster Bereich erzeugt wird und daß in der Silizium-Schicht ein im wesentlichen von kristallographischen Defekten freier, zweiter Bereich gebildet wird.
Für ein weiteres Verfahren zum Herstellen eines Siliziums auf einem isolierenden Substrat enthaltenden Halbleiterbauelements besteht die erfindungsgemäße Lösung darin, daß eine wenigstens einen an das isolierende Substrat angrenzenden Bereich mit hoher Dichte naturbedingt auftretender kristallographischer Defekte enthaltende, einkristalline Silizium- Schicht auf dem isolierenden Substrat gebildet wird, daß oberhalb des die Defekte enthaltenden Bereichs ein amorpher Bereich in der Siliziumschicht gebildet wird und daß der amorphe Bereich durch Tempern der Silizium-Schicht zu einem im wesentlichen von kristallographischen Defekten freien, einkristallinen Bereich rekristallisiert wird. Verbesserungen und weitere Ausgestaltungen der Erfindung werden in den Unteransprüchen angegeben.
Durch den erfindungsgemäß vorgesehenen Bereich mit hoher Dichte kristallographischer Defekte angrenzend an die Silizium/ Saphir-Grenzfläche werden die Rückwärtskanal-Leckströme von bestrahlten Bauelementen beträchtlich vermindert. Der Begriff Saphir steht für jeden im vorliegenden Zusammenhang üblichen Isolator. Durch eine ionisierende Bestrahlung eines erfindungsgemäßen Bauelements wird an der Silizium/Saphir- Grenzfläche zwar noch eine Ladung aufgebaut. Da jedoch die halbleitenden Eigenschaften des der Grenzfläche benachbarten Siliziums schlecht sind, haben Träger in der Raumladungszone eine relativ geringe Beweglichkeit und die Rückwärtskanal- Leckströme werden im Vergleich zum Fall hoher kristallographischer Perfektion des Siliziumfilms bis heran zur Silizium/Saphir-Grenzfläche beträchtlich vermindert.
Anhand der schematischen Darstellung in der beiliegenden Zeichnung werden Einzelheiten der Erfindung erläutert. Es zeigt
Fig. 1 einen Schnitt durch ein Silizium-auf-Isolator- Halbleiterbauelement;
Fig. 2a und g aufeinanderfolgende Schritte beim Herstellen des Halbleiterbauelements nach Fig. 1;
Fig. 3a und 3b Elektronenmikroskopische Transmissionsaufnahmen von Silizium-auf-Saphir-Verbundkörpern; und
Fig. 4 ein Diagramm der durch Strahlung verursachten Leckströme von Silizium-auf-Isolator-Halbleiterbauelementen in Abhängigkeit von der beim Herstellen der Bauelemente angewendeten Implantationsenergie.
In Fig. 1 wird ein insgesamt mit 10 bezeichnetes Silizium- auf-Isolator-Halbleiterbauelement, beispielsweise ein Silizium- auf-Saphir-Transistor, dargestellt. Obwohl im folgenden der Einfachheit halber auf einen Silizium-auf-Saphir- Transistor Bezug genommen wird, können auch andere isolierende Materialien, z. B. Spinell oder eine Siliziumdioxid- Schicht auf einem Halbleitersubstrat, anstelle eines Saphirsubstrats 12 verwendet werden. Auf dem Substrat 12 wird eine einkristalline Silizium-Insel 16 gebildet. Diese besitzt einen ersten Bereich 18 angrenzend an die Silizium/ Saphir-Grenzfläche 14 mit hoher Dichte naturgemäß bei der Epitaxie auftretender kristallographischer Defekte. Zu den kristallographischen Defekten des ersten Bereichs 18 gehören Korngrenzen, Stapelfehler, Mikrozwillinge und Versetzungen. Die Silizium-Insel 16 enthält auch einen zweiten Bereich 19, der im wesentlichen frei von kristallographischen Defekten ist.
Der Silizium-auf-Saphir-Transistor 10 enthält auch eine Source-Zone 20 und eine Drain-Zone 24. Lediglich für die Beschreibung wird angenommen, daß die Source- und Drainzonen 20, 24 P-dotiert sind. Selbstverständlich können diese Zonen auch N-dotiert sein, um einen N-Kanal-Transistor zu bilden. Die Silizium-Insel 16 enthält auch eine N-dotierte Kanalzone 22, die im Falle eines N-Kanal-Transistors P-dotiert sein würde.
Das Bauelement enthält ferner Source- und Drainkontakte 26 bzw. 32. Über der Kanalzone 22 werden eine Gate-Isolierschicht 28, z. B. aus Siliziumdioxid, und eine Gate-Elektrode 30, z. B. aus N-dotiertem polykristallinem Silizium, gebildet. Die gesamte Struktur wird dann mit einer Isolierschicht 34, z. B. aus Siliziumdioxid, bedeckt.
Anhand der Fig. 2a bis 2g wird ein Verfahren zum Herstellen des Halbleiterbauelements 10 nach Fig. 1 im Prinzip erläutert. Nach Fig. 2a beginnt das erfindungsgemäße Verfahren mit einem Saphir-Substrat 12, das eine polierte Oberseite besitzt. Das Substrat 12 wird zunächst in Wasserstoff bei einer Temperatur von etwa 1200°C bei einer Zeitdauer von wenigstens 20 Minuten getempert. Dieser Wasserstoff-Temperschritt dient dazu, das Saphir-Substrat für die Vorbereitung des epitaxialen Aufwachsens von Silizium zu ätzen. Alternativ kann das Saphir-Substrat vor dem Wasserstoff-Temperschritt bei einer Temperatur von etwa 1400°C oder mehr für eine Zeitdauer von 1 bis 4 Stunden in Luft getempert werden. Das Tempern in Luft wird angewendet, um das Saphir- Substrat im Anschluß an die Herstellung des entsprechenden Scheibchens zu reinigen und zu rekonstruieren.
Nach Fig. 2b wird auf dem Saphir-Substrat 12 eine einkristalline Silizium-Schicht 16 durch thermische Zersetzung von Silan in Wasserstoff epitaxial aufgewachsen. Es wird eine niedrige Silizium-Aufwachsgeschwindigkeit, etwa 0,1 bis 1,0 Mikrometer/Minute bei einer Temperatur von etwa 985°C bis 1015°C, vorgesehen. Die niedrige Aufwachsgeschwindigkeit begünstigt die Bildung kristalliner Defekte 36 in der Silizium-Schicht 16 angrenzend an die Silizium/Saphir- Grenzschicht 14. Die Dichte der kristallographischen Defekte in der Silizium-Schicht 16 ist in deren Bereich benachbart zur Grenzschicht 14 größer als in den Bereichen nahe der freiliegenden Siliziumoberfläche. Die einkristalline Silizium- Schicht 16 besitzt eine Dicke von etwa 200 nm.
Nach Fig. 2c wird die einkristalline Silizium-Schicht 16 mit ²⁸Si⁺ implantiert, um den amorphen Bereich 40 zu erzeugen. Die Silizium-Ionen in Fig. 2c werden mit 38 bezeichnet. Die Implantationsenergie wird so gesteuert, daß eine Implantation mit den Silizium-Ionen 38 eines der Silizium/ Saphir-Grenzfläche 14 unmittelbar benachbarten, ersten Bereichs 18 der einkristallinen Siliziumschicht 16 nicht erfolgt. Der erste Bereich 18 besitzt eine hohe Dichte von naturgemäß auftretenden kristallographischen Defekten. Dieser erste Bereich 18 hat eine Dicke von wenigstens etwa 80 nm, insbesondere von wenigstens etwa 100 nm. Die Silizium- Ionen 38 werden bei Energien von weniger als etwa 50 keV implantiert, wenn die Siliziumschicht 16 etwa 200 nm dick ist. Eine Dosis im Bereich von etwa 1×10¹⁵ bis 5×10¹⁵ Ionen/cm² oder mehr, insbesondere etwa 2×10¹⁵ Ionen/cm², wird benutzt, um den amorphen Bereich 40 zu bilden. Ein dünner Bereich 42 der Silizium-Schicht 16 angrenzend an die freiliegende Siliziumoberfläche bleibt kristallin. Dieser Oberflächenbereich 42 und der erste Bereich 18 sollen als Keimmaterial für den nachfolgenden Rekristallisationsschritt dienen.
Nach dem Implantieren des Siliziums wird das ganze Bauelement in einem Ofen bei einer Temperatur im Bereich von etwa 550 bis 1000°C für eine von der Behandlungstemperatur abhängige Zeitdauer von etwa 15 Minuten bis 4 Stunden getempert. Alternativ kann eine Wärmeimpuls-, Elektronenstrahl- oder Laser-Heizquelle bei einer Temperatur von etwa 900 bis 1100°C für eine Zeitdauer von etwa 10 bis 60 Sekunden eingesetzt werden. Nach Fig. 2d wird der amorphe Bereich 40 in einen einkristallinen Bereich 44 umgewandelt, der im wesentlichen frei von beim epitaxialen Aufwachsen des Siliziums naturgemäß auftretenden kristallographischen Defekten ist. Die Siliziumschicht 16 besteht daher aus einem ersten Bereich 18 mit hoher Dichte naturgemäß auftretender kristallographischer Defekte und einem zweiten Bereich 44, der im wesentlichen frei von kristallographischen Defekten ist.
Nach dem Tempern gemäß Fig. 2d kann die Herstellung in drei Alternativen fortgesetzt werden. Die Struktur nach Fig. 2d kann unmittelbar der Bauelementfabrikation nach Fig. 2g zugeführt werden. In der Bauelementfabrikation werden die Source-, Drain- und Kanal-Implantationen nach herkömmlichen MOS-Techniken ausgeführt. Dann werden die Gate-Elektrode, die Gate-Isolierschicht sowie die Source- und Drainkontakte nach üblichen Verfahren gebildet. Schließlich wird das ganze Bauelement mit einem Isoliermaterial nach bekannten chemischen Aufdampftechniken überdeckt.
In einer ersten Abwandlung kann das nach Fig. 2d hergestellte Substrat in dem Verfahrensschritt nach Fig. 2e weiterverarbeitet werden. Hierbei wird die sogenannte Doppel- Festphasen-Epitaxie (DSPE = double solid phase epitaxy) ausgeführt. In diesem Verfahren wird eine dünne Oberflächenzone der Silizium-Schicht 16, die die als Keimmaterial benutzte Zone 42 einschließt, mit niedrig energetischen Silizium-Ionen 46 implantiert. Durch diesen Implantationsschritt wird eine amorphe Zone in einem Bereich erzeugt, der als oberer Keimkristall dient. Die amorphe Zone wird dann unter denselben Bedingungen wie bei Fig. 2d getempert. Auf diese Weise wird der dünne Oberflächenbereich 42 der Silizium-Schicht 16 nach Fig. 2d rekristallisiert und damit ein Teil des im wesentlichen von kristallographischen Defekten freien, zweiten Bereichs 16 der Silizium-Schicht 16. Im Anschluß an den anhand von Fig. 2e erläuterten Verfahrensschritt wird das Bauelement nach den unter Hinweis auf Fig. 2g beschriebenen Verfahren weiterbehandelt.
In einer dritten Alternative kann das nach Fig. 2d hergestellte Bauelement, wie in Fig. 2f angegeben, weiter behandelt werden. Hierbei wird ein Festphasenepitaxie- und Wiederaufwachsprozeß (SPEAR = solid phase epitaxy and regrowth) ausgeführt. In diesem SPEAR-Verfahren werden etwa 20 bis 40 nm der Silizium-Schicht 16 durch naßchemisches Ätzen oder Dampfphasenätzen abgetragen. Hierbei wird der dünne Oberflächenbereich 42, also die einkristalline Siliziumkeimschicht von Fig. 2d entfernt. Dann wird eine zusätzliche Silizium-Schicht 48 epitaxial auf der ursprünglich niedergeschlagenen und geätzten Siliziumschicht 16 aufgewachsen. Die Gesamtdicke von verbleibender Silizium-Schicht 16 und zusätzlich aufgewachsender Silizium-Schicht 48 beträgt typisch etwa 250 bis 500 nm oder mehr. Es wird darauf hingewiesen, daß die Struktur von Fig. 2f noch den ersten Bereich 18 mit hoher Dichte naturgemäß auftretender kristallographischer Defekte enthält. Im Anschluß an den SPEAR-Prozeß gemäß Fig. 2f kann die Struktur den herkömmlichen Bauelement-Fabrikationsschritten nach Fig. 2g zugeführt werden.
Die elektronenmikroskopischen Transmissionsaufnahmen nach Fig. 3a und 3b zeigen die naturgemäß auftretenden kristallographischen Defekte, wie Mikrozwillinge, Korngrenzen, Stapelfehler und Versetzungen, die in epitaxialen Siliziumschichten vorhanden sind. Die am deutlichsten in den Fig. 3a und 3b sichtbaren Defekte sind jedoch Mikrozwillinge bzw. Mikrozwillingskristalle. Fig. 3a ist eine Schnittzeichnung einer herkömmlichen Silizium-auf-Saphir-Struktur, in der sich die kristallographischen Defekte von der Silizium/ Saphir-Grenzfläche in Richtung auf die Siliziumoberfläche fortplanzen. Fig. 3b ist eine Schnittzeichnung einer Silizium-auf-Saphir-Struktur, an der ein Festphasen- Epitaxie-Prozeß ausgeführt worden ist, um die kristallographischen Defekte aus dem an die freiliegende Oberfläche angrenzenden Bereich der Silizium-Schicht zu entfernen. Die bei diesem Festphasen-Epitaxie-Prozeß eingesetzten Implantationsenergien werden jedoch so gesteuert, daß eine Siliziumzone mit einer hohen Dichte naturgemäß auftretender kristallographischer Defekte benachbart zur Grenze von Silizium und Saphir verbleibt.
Wenn das erfindungsgemäße Verfahren zum Herstellen eines Silizium/Saphir-Verbundkörpers benutzt wird, zeigt sich, daß die Oberseite der Silizium-Schicht glatter wird als die Oberseite der Silizium-Schicht wie gewachsen. Auf solchen glatteren Siliziumoberflächen kann ein dünnes Gate-Oxid mit hoher dielektrischer Integrität aufgewachsen werden. Das ist namentlich wichtig bei Anwendungen zum Herstellen strahlungsfester Bauelemente, weil die Gate-Oxide dieser Bauelemente so dünn wie möglich sein müssen, um die Effekte der Strahlungsschäden und die damit verbundenen Verschiebungen der Schwellspannungscharakteristiken des Bauelements zu minimieren.
Der Bereich mit hoher Defektdichte nahe der Silizium/Saphir- Grenze wird dazu benutzt, das Bauelement strahlungsfest zu machen. Wenn der herkömmliche Festphasen-Epitaxieprozeß dazu benutzt wird, einen bis zur Silizium/Saphir- Grenze durchgehenden amorphen Bereich zu erzeugen, wird die Leistungsfähigkeit des Bauelements im Anschluß an eine Bestrahlung beträchtlich verschlechtert. Diese Verschlechterung tritt hauptsächlich in Form von Rückwärtskanal-Leckströmen auf. Nach einer Erkenntnis des Erfinders wird der Einfluß von durch Strahlung an der Silizium/Saphir-Grenze erzeugten Ladungen auf Ladungsträgern im Silizium-Film wesentlich größer, wenn alle kristallographischen Defekte auch aus dem Bereich nahe der Silizium/Saphir-Grenze entfernt werden. Nach dem Stand der Technik wird daher durch Abbau aller kristallographischen Defekte ein besserleitender Rückwärts-Kanal zwischen den Source- und Drainzonen des Transistors erzeugt. Das wiederum trägt dazu bei, die Rückwärts- Kanal-Leckströme sowohl in N- als auch P-Kanal-Transistoren zu steigern. Wenn die in dem Festphasenepitaxieprozeß benutzten Siliziumionen durch die Siliziumschicht hindurchtreten und das Saphir-Substrat beschädigen, wird Aluminium freigesetzt und ein Teil des Siliziumfilms nahe der Silizium/Saphir-Grenze wird P-dotiert. Dieses Dotierphänomen ist besonders störend in P-Kanal-Bauelementen, weil die dotierte Zone als Rückwärtskanal zwischen Source und Drain wirkt.
Um allen diesen Problemen zu begegnen, wird erfindungsgemäß ein Bereich mit hoher Dichte naturgemäß auftretender kristallographischer Defekte nahe der Silizium/Saphir-Grenze belassen und nur der über diesem gestörten Bereich liegende Bereich im wesentlichen defektfrei ausgeführt. Wenn ein solches Bauelement einer ionisierenden Strahlung ausgesetzt wird, bildet sich die Ladung zwar noch an der Silizium/Saphir- Grenze, da jedoch die halbleitenden Eigenschaften des Siliziums nahe der Grenze schlecht sind, hat die entsprechende Raumladungszone eine relativ geringe Beweglichkeit und die damit verbundenen Rückkanal-Leckströme werden entsprechend stark beschränkt.
Es wurden nach dem erfindungsgemäßen Festphasen-Epitaxieprozeß hergestellte MOS-Transistoren mit MOS-Transistoren verglichen, die in Siliziumzonen gebildet waren, welche nicht der Festphasen-Epitaxie-Behandlung ausgesetzt worden waren.
Die entsprechenden Meßergebnisse werden in Tabelle I zusammengestellt. Epitaxiale Siliziumschichten mit einer Dicke t i von etwa 200 nm wurden nach herkömmlichen chemischen Aufdampftechniken auf vorbereiteten Saphir-Substraten niedergeschlagen. Ein Teil jeder Schicht wurde mit einem Fotoresist maskiert und Siliziumimplantationen wurden mit verschiedenen Implantationsenergien und -dosen ausgeführt. Die Implantation fand nur in den Teilen der Siliziumschichten statt, die nicht mit dem Fotoresist bedeckt waren. Die maskierten Bereiche dienten als Kontrollzonen. Nach dem Reinigen wurden die zum Herstellen der Transistoren verwendeten Scheibchen getempert, um in den implantierten Bereichen eine Festphasen-Epitaxie zu erhalten. Anschließend wurde zusätzliches Silizium sowohl auf den Kontrollzonen als auch auf den implantierten Zonen niedergeschlagen, um eine endgültige Silizium-Filmdicke t f von etwa 500 nm zu erhalten. Daraufhin wurden P-Kanal- und N-Kanal-MOS-Transistoren in dem Silizium gebildet, das sowohl über den implantierten Bereichen als auch über den Kontrollbereichen liegt.
Nach Tabelle I sind die Ansteuerungsströme oder k-Faktoren für die erfindungsgemäß unter Verwendung des Festphasen- Epitaxie-Prozesses hergestellten Bauelemente höher als in den Bauelementen im Silizium der Kontrollzonen. Unter dem Begriff k-Faktor wird wie üblich ein von Feldeffektbeweglichkeit und Bauelementdimension abhängiger Ausdruck verstanden. Tabelle I zeigt auch die Bauelement-Kenndaten nach einer Gammastrahlungsdosis von 1 MRAD (Si). Die Tabelle zeigt den Rückwärtskanal-Leckstrom I L (c) des Kontrollbauelements im Verhältnis zum Rückwärtskanal-Leckstrom I L (spe) von Bauelementen, die unter Anwendung verschiedener Siliziumimplantationsenergien sowie -dosen und Festphasenepitaxie (SPE) hergestellt worden waren.
In der Tabelle bedeuten:
t i = Dicke der ursprünglichen epitaxialen Siliziumschicht auf dem Saphir-Substrat t f = Dicke der erfindungsgemäß nachbehandelten Siliziumschicht I L (c) = Leckstrom in einem (nicht bestrahlten) Kontroll- Bauelement (vgl. auch Fig. 4) I L (spe) = Leckstrom in einem durch Festphasen- Epitaxie erfindungsgemäß nachbehandelten Bauelement (vgl. auch Fig. 4)
Pre-Rad und Post-Rad = Messung vor bzw. nach einer Bestrahlung des erfindungsgemäß nachbehandelten Bauelements
prozentuale Verbesserung im k-Faktor von erfindungsgemäß nachbehandelten Bauelementen im Verhältnis zum k-Faktor von Kontrollbauelementen.
n-Kanal und p-Kanal = PMOS- bzw. NMOS-Transistor (vgl. auch Fig. 4)
Tabelle I
Die verbesserte Strahlungsfestigkeit der erfindungsgemäß hergestellten Bauelemente kann noch besser anhand von Fig. 4 verstanden werden. Aus Fig. 4 ergibt sich, daß der Rückwärtskanal- Leckstrom eines nach dem Festphasen-Epitaxie-Prozeß erfindungsgemäß hergestellten Bauelements den gleichen Wert hat wie bei dem Kontroll-Bauelement, wenn die Silizium- Implantations-Energie unterhalb von etwa 50 keV liegt. Wenn Implantationsenergien von mehr als etwa 50 keV verwendet werden, wird das Rückwärtskanal-Leck in einem durch Festphasen-Epitaxie hergestellten Bauelement größer als das Leck in dem Kontroll-Bauelement.
Es wurde festgestellt, daß bei Anwendung einer Implantationsenergie von etwa 50 keV oder weniger auf einen Siliziumfilm mit einer Dicke von etwa 200 nm ein Bereich mit hoher Defektdichte und einer Dicke von etwa 80 bis 100 nm nahe der Silizium/Saphir-Grenze verbleibt. Der Bereich mit hoher Defektdichte angrenzend an das Substrat vergrößert die Strahlungsfestigkeit der nach dem erfindungsgemäßen Festphasen-Epitaxie-Prozeß hergestellten Bauelemente. Bei Anwendung von Implantationsenergien von mehr als 50 keV auf einen Siliziumfilm mit einer ursprünglichen Dicke von 200 nm werden die Halbleitereigenschaften des Siliziums bis zu einer größeren Tiefe innerhalb der Schicht verbessert und die durch die von einer Bestrahlung an der Silizium/Saphir- Grenze induzierten Ladungen bedingten Rückwärtskanal-Leckströme steigen. Als unerwarteter zusätzlicher Vorteil der erfindungsgemäß bevorzugten Implantationsenergien ergibt sich, daß die Siliziumionen eine 200 nm dicke Silizium- Schicht nicht durchdringen und das Saphirsubstrat nicht beschädigen. Bei Anwendung der Erfindung ergibt sich daher keine Aluminium-Dotierung des Rückwärtskanals.
Wenn der ursprüngliche Siliziumfilm eine andere Dicke als etwa 200 nm besitzt, wird die Implantationsenergie so justiert, daß der nicht implantierte Bereich, der eine hohe Dichte naturbedingt auftretender kristallographischer Defekte enthält, eine Dicke von wenigstens etwa 80 nm, insbesondere wenigstens etwa 100 nm, behält. Wenn die epitaxial aufgewachsene Silizium-Schicht also eine Dicke T hat, werden die Implantationsenergieniveaus so ausgewählt, daß die Siliziumionen bis zu einer Tiefe von höchstens etwa T - 80 nm, insbesondere bis zu einer Tiefe von höchstens T - 100 nm, eindringen.
Die erfindungsgemäß hergestellten Bauelemente besitzen höhere Ansteuerungsströme bzw. Treiberströme als herkömmliche Bauelemente, da sie Silizium guter Qualität nahe der Siliziumoberfläche aufweisen, wo die Kanalzone hergestellt wird. Durch die Erfindung werden die nach Bestrahlung eines Bauelements herkömmlich auftretenden Probleme überwunden, indem eine Zone mit hoher Dichte naturgemäß auftretender kristallographischer Defekte nahe der Silizium/Substrat- Grenze gebildet bzw. belassen wird.

Claims (19)

1. Halbleiterbauelement (10) mit einer Silizium-Schicht (16) auf einem isolierenden Substrat (12), mit einer Gate-Elektrode (30) sowie mit Source- und Drain-Zonen (20, 24), gekennzeichnet durch einen an das isolierende Substrat (12) angrenzenden, ersten Bereich (18) der Silizium-Schicht (16) mit hoher Dichte naturbedingt auftretender kristallographischer Defekte und einen im wesentlichen von kristallographischen Defekten freien, zweiten Bereich (19) in der Silizium-Schicht (16).
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der erste Bereich (18) eine für die Strahlungsfestigkeit der Anordnung ausreichende Dicke besitzt.
3. Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das isolierende Substrat (12) aus Saphir besteht.
4. Bauelement nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste Bereich (18) eine Dicke von wenigstens etwa 80 nm besitzt.
5. Bauelement nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste Bereich (18) eine Dicke von wenigstens etwa 100 nm besitzt.
6. Verfahren zum Herstellen eines eine Silizium-Schicht (16) auf einem isolierenden Substrat (12), eine Gate- Elektrode (30) sowie Source- und Drain-Zonen (20, 24) besitzenden Halbleiterbauelements (10), dadurch gekennzeichnet, daß in der Silizium-Schicht (16) angrenzend an das isolierende Substrat (12) ein eine hohe Dichte naturbedingt auftretender kristallographischer Defekte aufweisender, erster Bereich (18) erzeugt wird und daß in der Siliziumschicht (16) ein im wesentlichen von kristallographischen Defekten freier, zweiter Bereich (19) gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Bauelement durch Wahl der Dicke des ersten Bereichs (18) strahlungsfest gemacht wird.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß ein aus Saphir bestehendes isolierendes Substrat (12) verwendet wird.
9. Verfahren nach einem oder mehreren der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß der erste Bereich (18) wenigstens etwa 80 nm dick gemacht wird.
10. Verfahren nach einem oder mehreren der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß der erste Bereich (18) wenigstens etwa 100 nm dick gemacht wird.
11. Verfahren zum Herstellen eines Silizium auf einem isolierenden Substrat enthaltenden Halbleiterbauelements, dadurch gekennzeichnet, daß eine wenigstens einen an das isolierende Substrat angrenzenden Bereich mit hoher Dichte naturbedingt auftretender kristallographischer Defekte enthaltende, einkristalline Silizium- Schicht auf dem isolierenden Substrat gebildet wird, daß oberhalb des die Defekte enthaltenden Bereichs ein amorpher Bereich in der Siliziumschicht gebildet wird und daß der amorphe Bereich durch Tempern der Siliziumschicht zu einem im wesentlichen von kristallographischen Defekten freien, einkristallinen Bereich rekristallisiert wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß ein aus Saphir bestehendes isolierendes Substrat verwendet wird.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die einkristalline Silizium-Schicht durch epitaxiales Aufwachsen des Siliziums mit einer Geschwindigkeit, die eine große Zahl naturbedingt auftretender kristallographischer Defekte zur Folge hat, erzeugt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Geschwindigkeit etwa 0,1 bis 1,0 Mikrometer/Minute beträgt.
15. Verfahren nach einem oder mehreren der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß der amorphe Bereich durch Ionen-Implantation der Silizium-Schicht mit Silizium-Ionen erzeugt wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Silizium-Ionen höchstens bis zu einer Tiefe von etwa T - 80 nm in die eine Dicke T aufweisende einkristalline Silizium-Schicht implantiert werden.
17. Verfahren nach einem oder mehreren der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß zusätzlich das aus Saphir bestehende Substrat vor dem Bilden der einkristallinen Silizium-Schicht getempert wird.
18. Verfahren nach einem oder mehreren der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß der eine hohe Dichte naturbedingt auftretender kristallographischer Defekte aufweisende Bereich angrenzend an das isolierende Substrat mit einer für eine Strahlungsfestigkeit des Bauelements ausreichenden Dicke hergestellt wird.
19. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Silizium-Ionen mit einer Dosis von etwa 1×10¹⁵ bis 5 × 10¹⁵ Ionen/cm² implantiert werden.
DE19873731742 1986-09-25 1987-09-22 Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements Withdrawn DE3731742A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/911,423 US4775641A (en) 1986-09-25 1986-09-25 Method of making silicon-on-sapphire semiconductor devices

Publications (1)

Publication Number Publication Date
DE3731742A1 true DE3731742A1 (de) 1988-03-31

Family

ID=25430216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873731742 Withdrawn DE3731742A1 (de) 1986-09-25 1987-09-22 Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements

Country Status (5)

Country Link
US (1) US4775641A (de)
JP (1) JPS6388841A (de)
DE (1) DE3731742A1 (de)
FR (1) FR2604562B1 (de)
GB (1) GB2195498B (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
JP2560716B2 (ja) * 1987-03-25 1996-12-04 株式会社日本自動車部品総合研究所 半導体素子及びその製造方法
JPS6432622A (en) * 1987-07-28 1989-02-02 Mitsubishi Electric Corp Formation of soi film
JP2510710B2 (ja) * 1988-12-13 1996-06-26 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5318919A (en) * 1990-07-31 1994-06-07 Sanyo Electric Co., Ltd. Manufacturing method of thin film transistor
US5087580A (en) * 1990-09-17 1992-02-11 Texas Instruments Incorporated Self-aligned bipolar transistor structure and fabrication process
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5930608A (en) * 1992-02-21 1999-07-27 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity
USH1637H (en) * 1991-09-18 1997-03-04 Offord; Bruce W. Laser-assisted fabrication of bipolar transistors in silicon-on-sapphire (SOS)
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
US5298434A (en) * 1992-02-07 1994-03-29 Harris Corporation Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
US5982002A (en) * 1993-01-27 1999-11-09 Seiko Instruments Inc. Light valve having a semiconductor film and a fabrication process thereof
US5864162A (en) * 1993-07-12 1999-01-26 Peregrine Seimconductor Corporation Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire
US5416043A (en) * 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US5863823A (en) * 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
US5930638A (en) * 1993-07-12 1999-07-27 Peregrine Semiconductor Corp. Method of making a low parasitic resistor on ultrathin silicon on insulator
US5973382A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corporation Capacitor on ultrathin semiconductor on insulator
US5973363A (en) * 1993-07-12 1999-10-26 Peregrine Semiconductor Corp. CMOS circuitry with shortened P-channel length on ultrathin silicon on insulator
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
US5362659A (en) * 1994-04-25 1994-11-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating vertical bipolar junction transistors in silicon bonded to an insulator
US6165876A (en) * 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
GB2303249A (en) * 1995-07-07 1997-02-12 Plessey Semiconductors Ltd Radiation hardened silicon on sapphire device
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
US5807771A (en) * 1996-06-04 1998-09-15 Raytheon Company Radiation-hard, low power, sub-micron CMOS on a SOI substrate
US6881645B2 (en) * 2000-08-17 2005-04-19 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and semiconductor device formed thereby
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20050116290A1 (en) * 2003-12-02 2005-06-02 De Souza Joel P. Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers
US20050257834A1 (en) * 2004-05-20 2005-11-24 Johnson Oriz W Freeze-free air hose coupling
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
US10072329B2 (en) * 2011-12-23 2018-09-11 Hong Kong Baptist University Sapphire thin film coated flexible substrate
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3393088A (en) * 1964-07-01 1968-07-16 North American Rockwell Epitaxial deposition of silicon on alpha-aluminum
US3658586A (en) * 1969-04-11 1972-04-25 Rca Corp Epitaxial silicon on hydrogen magnesium aluminate spinel single crystals
US3885061A (en) * 1973-08-17 1975-05-20 Rca Corp Dual growth rate method of depositing epitaxial crystalline layers
JPS5297666A (en) * 1976-02-12 1977-08-16 Hitachi Ltd Production of semiconductor device containing pn junctions
DE2627855A1 (de) * 1976-06-22 1977-12-29 Siemens Ag Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung
US4259779A (en) * 1977-08-24 1981-04-07 Rca Corporation Method of making radiation resistant MOS transistor
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4252574A (en) * 1979-11-09 1981-02-24 Rca Corporation Low leakage N-channel SOS transistors and method of making them
US4279688A (en) * 1980-03-17 1981-07-21 Rca Corporation Method of improving silicon crystal perfection in silicon on sapphire devices
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
JPS59181657A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
JPS6091664A (ja) * 1983-10-26 1985-05-23 Toshiba Corp 半導体装置の製造方法
US4659392A (en) * 1985-03-21 1987-04-21 Hughes Aircraft Company Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits
US4634473A (en) * 1985-09-09 1987-01-06 Rca Corporation Method for fabricating a radiation hardened oxide having structural damage

Also Published As

Publication number Publication date
FR2604562B1 (fr) 1991-09-27
US4775641A (en) 1988-10-04
JPS6388841A (ja) 1988-04-19
FR2604562A1 (fr) 1988-04-01
GB2195498B (en) 1990-01-10
GB8722420D0 (en) 1987-10-28
GB2195498A (en) 1988-04-07

Similar Documents

Publication Publication Date Title
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE3787874T2 (de) Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02.
DE69231321T2 (de) Verfahren zur Herstellung eines Substrates von SOI-Type mit einer monokristallinen Schicht aus Silizium auf einer isolierenden Schicht
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
DE69033736T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE69332511T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69825931T2 (de) Verfahren zur Herstellung von SOI-Substraten mit einer sehr effizienten Beseitigung von durch Ionenimplantation verursachten Schäden
DE69126228T2 (de) Optische Wärmebehandlungsmethode für Halbleiterschicht und Herstellungsverfahren von Halbleiteranordnung mit solcher Halbleiterschicht
DE69226666T2 (de) Verfahren zur Herstellung eines Mehrfachgate-Dünnfilmtransistors
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE10034942B4 (de) Verfahren zur Erzeugung eines Halbleitersubstrats mit vergrabener Dotierung
DE2425382C2 (de) Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE4229628A1 (de) Halbleitereinrichtung vom stapeltyp und verfahren zur herstellung einer solchen
DE10310740A1 (de) Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
DE69032340T2 (de) Verfahren zur Herstellung einer Halbleiterdünnschicht
DE69520538T2 (de) Verfahren zur Herstellung einer dünnen polykristallinen Halbleiterschicht
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE102005054219B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors und Feldeffekttransistor

Legal Events

Date Code Title Description
8130 Withdrawal