DE69032340T2 - Verfahren zur Herstellung einer Halbleiterdünnschicht - Google Patents

Verfahren zur Herstellung einer Halbleiterdünnschicht

Info

Publication number
DE69032340T2
DE69032340T2 DE69032340T DE69032340T DE69032340T2 DE 69032340 T2 DE69032340 T2 DE 69032340T2 DE 69032340 T DE69032340 T DE 69032340T DE 69032340 T DE69032340 T DE 69032340T DE 69032340 T2 DE69032340 T2 DE 69032340T2
Authority
DE
Germany
Prior art keywords
single crystal
substrate
amorphous
amorphous insulating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69032340T
Other languages
English (en)
Other versions
DE69032340D1 (de
Inventor
Takeshi Ichikawa
Takao Yonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69032340D1 publication Critical patent/DE69032340D1/de
Application granted granted Critical
Publication of DE69032340T2 publication Critical patent/DE69032340T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Diese Erfindung betrifft ein Verfahren zum Ausbilden eines Halbleiterdünnfilms, insbesondere ein Verfahren zum Ausbilden eines einkristallinen Bereichs eines Halbleiterdünnfilms auf einer amorphen isolierenden Oberfläche. Die Erfindung kann beispielsweise als eine SOI-Technik verwendet werden.
    • Verwandter Stand der Technik
  • Gemäß dem Stand der Technik wurde ein für die Bildung einer Haibleitervorrichtung unerläßlicher einkristalliner Dünnfilm im allgemeinen mittels epitaktischen Wachstums von einem Einkristallsubstrat aus ausgebildet.
  • Jedoch kann gemäß diesem Verfahren kein Einkristall auf einem amorphen Substrat aufgewachsen werden, und es ist äußerst schwierig, Kristallwachstum eines kristallinen Materials zu bewirken, das gegenüber dem Einkristallsubstrat unterschiedliche Gitterkonstanten oder einen unterschiedlichen thermischen Ausdehnungskoeffizienten aufweist, wodurch das Substratmaterial und die Art das aufgewachsenen Films beschränkt waren.
  • Andererseits fanden in den letzten Jahren in Forschung und Entwicklung aktive Entwicklungen dreidimensionaler integrierter Schaltungen statt, damit durch schichtweises Anordnen von Halbleitervorrichtungen auf einem Substrat oder von Schalttransistoren von Flüssigkristall-Bildelementen, in denen "Sonnenbatterien" bzw. Solarzellen oder Solarvorrichtungen durch Abscheiden von Halbleitermaterialien auf einem preisgünstigen Glassubstrat in regelmäßiger Anordnung angeordnet werden, eine höhere Integration und eine Mehrfachfunktionalität bewirkt wird. Die Technik, eine diesen Vorrichtungen gemeinsame Struktur zu verwirklichen, die einen auf einem amorphen isolierenden Substrat ausgebildeten Halbleiterdünnfilm hoher Qualität aufweist (SOI-Struktur), gewinnt an Bedeutung.
  • Zur Verwirklichung einer derartigen SOI-Struktur sind in den letzten Jahren verschiedene Forschungsanstrengungen unternommen worden, wobei das Verfahren des lateralen Festphasenwachstums (L-SPE), das bei einer Verfahrenstemperatur von 600ºC oder niedriger erfolgen kann, eine der Techniken darstellt, in die besonders hohe Erwartungen gelegt werden.
  • Um bei dem Einkristall des Substrats als dem Keimkristall Festphasenwachstum herbeizuführen, ist jedoch, da eine elektrische Isolierung vom Substrat nicht erzielt wurde und da auch aufgrund hauptsächlich an der Grenzfläche von SiO&sub2; und amorphem Silizium innerhalb des amorphen Siliziums entfernt von dem Keimkristall auf dem Substrat stattfindender, zufälliger Keimerzeugung und Keimwachstums ein polykristalliner Bereich ausgebildet wird, die Wachstumslänge von dem Keimkristall aus mit mehreren um bis mehreren um mehr als 10 um sehr kurz, wobei bis zur Anwendungsreife bei Vorrichtungen weiterhin noch viele Aufgaben wie das Problem von innerhalb der L-SPE-Schicht verbleibenden Fehlern (viele Zwillingskristalle und Versetzungen) bestehen. Um diese Probleme zu lösen und die L-SPE-Technik bis zur Anwendungsreife bei Vorrichtungen zu bringen, gewinnt die Oberflächenreinigungstechnik des Substrats vor der Abscheidung einer amorphen Halbleiterschicht an Bedeutung. In der Praxis wurden in letzter Zeit eingesetzt (1) eine Wärmebehandlung bei 800ºC unter Ultrahochvakuum (H. Ishiwara, A. Tamba und S. Furukawa, Appl. Phys. Lett. 48, S. 773 (1986)), (2) Reinigen mittels Ar-Sputtern (Wärmebehandlung bei 680ºC) (K. Kusukawa, M. Moniwa, E. Murakami, M. Miyao, T. Warabisako und Y. Wada, Extended Abstracts of the 19th Conference on Solid State Devices and Materials, Tokyo, 1987, S. 179 -182) und (3) Ätzen mit Si&sub2;H&sub6;/H&sub2;-Gas (Wärmebehandlung bei 850ºC) (Y. Kunii und Y. Sakakibara, Jpn. J. Appl. Phys. 26, S. 1816 (1987)), doch angesichts des Vorgangs bei herabgesetzter Temperatur kann das Reinigen mittels Sputtern gemäß (2) als wünschenswert angesehen werden. Die Sputter-Reinigung des Halbleiters mit Argon ist auch für die Vorbehandlung bei epitaktischem Wachstum von Silizium bei niedriger Temperatur mittels CVD verwendet worden, und obwohl Argonionen eine höhere Energie als der Sputterschwellenwert des Substratmaterials aufweisen, d.h. im allgemeinen mehr als 100 eV verwendet werden, sind während des Sputterns hervorgerufene Strahlungsschäden und andere Schäden aufgrund der Wärmeerzeugung vermindert (W.R. Burger, J.H. Comfort, L.M. Garverick, T.R. Yew und R. Rief, IEEE Electron Device Letters, Bd. EDL-8, S. 168 (1987)).
  • Selbst wenn die Reinigungstechniken gemäß (1) - (3) eingesetzt werden können, ist derzeit die Wachstumslänge bezüglich des lateralen Wachstums kurz, und es treten viele Kristallfehler in dem Halbleiterdünnfilm auf und verbleiben noch viele Aufgaben bezüglich der Vorrichtungsherstellung.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorstehenden Probleme sind wie nachstehend beschrieben angegangen worden, wobei die Erfindung insbesondere auf ein Verfahren zum Ausbilden eines Bereichs aus hochqualitativem einkristallinem Halbleiterdünnfilm mit einer zum Festlegen einer Vorrichtung ausreichend großen Fläche und mit Kennlinien, die denen von qualitativ gutem einkristallinem Bulkmaterial ähneln, gerichtet ist.
  • Das erfindungsgemäße Verfahren ist in dem Patentanspruch 1 der beigefügten Patentansprüche angegeben. Ein besonderes Merkmal dieses Verfahrens besteht darin, daß vor der Sputter-Abscheidung eines amorphen Films aus Halbleitermaterial an der Oberfläche anhaftende Substanzen unter Verwendung einer wie angegebenen Zwei-Frequenz-Technik von der Oberfläche eines Einkristallkeimbereichs und der umgebenden Oberfläche des Substrats entfernt werden, wobei herbeigeführt wird, daß Ionen die Oberfläche des Einkristallkeimbereichs und die umgebende Oberfläche des Substrats mit einer geringeren Energie als dem Sputterschwellenwert jeder Oberfläche bestrahlen.
  • Die nachstehend angeführten Messungen zeigen, daß die Kennlinien eines auf einem derartigen Film gewachsenen MOSFET denen eines auf einem Bulksubstrat erzeugten gleichkommen. Da diese eine "Halbleiter auf Isolator"-Struktur (SOI-Struktur) aufweisen, werden ein Betrieb mit hoher Geschwindigkeit, eine hohe Leistungsfähigkeit mit geringer parasitärer Kapazität gegenüber dem Substrat und ein erhöhter Strahlungswiderstand erzielt, wobei die Fertigung von dreidimensional integrierten Schaltungen, von Hochleistungssolarzellen auf Glas usw. möglich ist.
    • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Es zeigen:
  • die Figuren 1A bis 1D schematische Schnittansichten aufeinanderfolgender Stufen eines erfindungsgemäßen Verfahrens zum Ausbilden eines Halbleiterdünnfilms;
  • Fig. 2 eine schematische Ansicht eines Beispiels eines eine Zwei- Frequenz-Anregung verwendenden Vorspannungs-Sputter geräts;
  • die Figuren 3A bis 3C Diagramme zur Veranschaulichung eines Beispiels eines Verfahrens zum Ausbilden feiner Einkristallkeime;
  • Fig. 4 eine Darstellung zur Veranschaulichung eines Beispiels, bei dem feine Einkristallkeime an der Oberfläche eines Substrats freiliegen; und
  • Fig. 5 eine schematische Schnittansicht eines durch ein erfindungsgemäßes Verfahren hergestellten Transistors der MOS-Bauart.
    • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Unter Bezugnahme auf die Zeichnung werden nun ausführlich Ausführungsformen der Erfindung beschrieben. Die nachstehende Beschreibung dient dabei lediglich als Beispiel.
  • Fig. 1 ist eine schematische Schnittansicht, die die Herstellungsschritte eines Verfahrens zum Ausbilden eines Halbleiterdünnfilms zeigt.
  • Als erstes werden wie in Fig. 1A gezeigt durch Verwendung eines herkömmlichen Verfahrens zum Ausbilden von Keimkristallen auf der Oberfläche eines amorphen isolierenden Substrats 1 feine Einkristallbereiche 2 ausgebildet. Gemäß dem nachstehend beschriebenen Verfahren werden durch Verwendung von Ionen mit einer präzise gesteuerten Energie von mehreren eV an der Oberfläche anhaftende Substanzen auf dem Einkristallbereich und auf dem amorphen isolierenden Substrat entfernt, was eine saubere freiliegende Oberfläche zurückläßt (Fig. 1B). Dann wird innerhalb desselben Geräts eine amorphe Halbleiterschicht 3 abgeschieden, bevor auf der sauberen freiliegenden Oberfläche Verunreinigungen adsorbiert werden (Fig. 1C).
  • Das Reinigen zur Entfernung der vorstehend genannten, an der Oberfläche anhaftenden Substanzen erfolgt hier durch Verwendung von Ionen mit gesteuerter Energiehöhe. Genau gesagt ist die Energie dieser Ionen niedriger als der Sputterschwellenwert des vorstehend genannten Einkristallbereichs und des vorstehend genannten amorphen isolierenden Substrats, wobei sie vorzugsweise auf 40 eV oder weniger und insbesondere auf 10 eV oder weniger eingestellt werden kann.
  • Es ist wünschenswert, daß der Oberflächenreinigungsschritt und der spätere Abscheidungsschritt der amorphen Halbleiterschicht kontinuierlich durchgeführt werden, so daß keine Verunreinigung adsorbiert werden kann.
  • Ein Beispiel für das Entfernen von an der Oberfläche anhaftenden Substanzen mit bezüglich der Energie auf mehrere eV präzise gesteuerten Ionen ist innerhalb des Gleichspannungsanschluß-HF-Vorspannungs-Sputtergeräts ["rf-dc junction bias sputtering apparatus"] in Form einer Reinigung einer Silziumoberfläche mit Argonionen verwirklicht worden (T. Ohmi, T. Ichikawa, T. Shibata, K. Matsudo und H. Iwabuchi, Appl. Phys. Lett. 53, S. 45 (1988)), und indem unmittelbar nach dem Reinigungsschritt in demselben Gerät durch Sputtern eine Filmbildung erfolgt, können Dünnfilme auf einem Siliziumsubstrat abgeschieden werden, die unterschiedliche, von der Bestrahlungsenergie auf das Substrat abhängige Kristallinitäten von einkristallinem Silizium bis zu amorphen Silizium aufweisen (T. Ohmi, K. Matsudo, T. Ichikawa und H. Iwabuchi, Appl. Phys. Lett. 53, S. 364 (1988)).
  • Wenn jedoch bei dem vorstehend genannten Gleichspannungsanschluß-HF-Vorspannungs-Sputtergeräts das zu behandelnde Material ein elektrischer Isolator ist, konnte das Potential des Substrats als dem zu behandelnden Material nicht gesteuert werden.
  • Anstelle dessen wird die Substratoberflächenreinigung durch ein eine Zwei-Frequenz-Anregung verwendendes HF-Vorspannungs-Sputtergerät verwirklicht (siehe Fig. 2). Ein derartiges Gerät ist beispielsweise in der US-A-4 824 546 beschrieben. Die dieses Gerät verwendende Behandlung ist nachstehend ausführlich beschrieben.
  • Nach Abscheidung einer amorphen Halbleiterschicht wird durch Anwendung einer Wärmebehandlung bei jedem Einkristallbereich als einem Keimkristall Festphasenwachstum durchgeführt, wodurch ein einkristalliner Dünnfilm 4 hoher Qualität auf dem amorphen isolierenden Substrat aufgewachsen werden kann (Fig. 1D). Da Verunreinigungen an der Grenzschicht zwischen dem Einkristallbereich und der amorphen Halbleiterschicht oder auf dem amorphen isolierenden Substrat entfernt wurden, können einer zufälligen, innerhalb des amorphen Siliziums herbeigeführten Keimerzeugung und einer Bildung von unerwünschten polykristallinen Bereichen durch ein Wachstum dieser zufälligen Keime entgegengewirkt werden, so daß die Wachstumslänge des aus dem Kristallkeim gewachsenen Einkristalls zunimmt, wodurch die Kristallinität des ausgebildeten einkristallinen Dünnfilms auch von guter Qualität ist.
  • Die Oberflächenreinigung des Substrats mittels eines eine Zwei-Frequenz-Anregung verwendenden Vorspannungs-Sputtergeräts und die Abscheidung von amorphem Silizium sind nachstehend beschrieben.
  • In dem Zwischenraum zwischen dem in Fig. 2 gezeigten Targethalter 102 und dem Suszeptor 104 wird durch eine hochfrequente Energie und dadurch, daß die Leistung der Energie oder die Frequenz der an das Substrat 103 angelegten Hochfrequenz oder die Impedanz zwischen dem Substrat 103 und Masse gesteuert wird, ein Plasma aus beispielsweise Wasserstoff, Argon, Xenon, Neon oder einer Gasmischung aus diesen gebildet, und es werden Ionen mit einer geringeren Energie als dem Sputterschwellenwert des Substrats 103 auf das Substrat gestrahlt, wodurch die an der Oberfläche anhaftenden Substanzen (hauptsächlich Wassermoleküle) entfernt werden können, ohne das Substrat 103 zu beschädigen. Genauer gesagt wird dadurch, daß die Hochfrequenz, die dem an dem Substrat 103 angebrachten Suszeptor 104 zugeführt wird, bei einer höheren Frequenz und einer geringeren Leistung als die Frequenz, die an den Targethalter 102 für die Anbringung des Targets 101 angelegt wird, beibehalten wird und auch die Impedanz zwischen dem Suszeptor 104 und der Masse durch Verwendung einer Impedanzsteuerungseinrichtung 107 gesteuert wird, so daß eine leistungsgesteuerte, höherfrequente Energie dem Suszeptor 104 zugeführt werden kann, die Selbstvorspannung bzw. automatische Vorspannung des die isolierende Materialoberfläche aufweisenden Substrats 103 kleiner gehalten. Auf der auf diese Weise erhaltenen Oberfläche wird Halbleitermaterial wie zum Beispiel amorphes Silizium usw. für ein Festphasenwachstum durch Sputtern des Targets 101 abgeschieden (das Sputterphänomen des Targetmaterials wird herbeigeführt, indem Argonionen usw., die eine der Differenz zwischen dem Plasmapotential und dem Targetpotential entsprechende Energie aufweisen, mittels einer Selbstvorspannung durch eine Plasma- oder Vorspannungssteuerung durch die Gleichspannungsquelle 106 auf das Target 101 gestrahlt werden). Da dieser Vorgang innerhalb desselben Geräts kontinuierlich durchgeführt werden kann, können Verunreinigungen zwischen dem Substrat oder dem Einkristallbereich und dem abgeschiedenen amorphen Silizium entfernt werden, wobei das Festphasenwachstum danach problemlos erfolgen kann. Ebenfalls kann während der Vorrichtungsherstellung auch eine Störung durch eine Verunreinigung mit Fremdstoffen beseitigt werden.
  • Bei dem wie vorstehend beschriebenen Reinigungsschritt zum Erhalten einer sauberen Substratoberfläche des Substrats 103 ist es wünschenswert, daß die Frequenz der von der Spannungsquelle 109 zugeführten Hochfrequenzenergie eine Frequenz ist, die höher als die Frequenz der von der Spannungsquelle 108 zugeführten Hochfrequenzenergie ist, und daß die von der Spannungsquelle 109 zugeführte Hochfrequenz energie unter dem Gesichtspunkt der Steuerung der Selbstvorspannung des Substrats 103 und der Steuerung der Ionenenergie eine geringere Energie als die von der Spannungsquelle 108 zugeführte Hochfrequenzenergie aufweist.
  • Dabei kann die Impedanzsteuerungseinrichtung 107 zur Steuerung der Selbstvorspannung des Substrats 103 vorzugsweise ein einen Kondensator (C) und eine Spule (L) usw. aufweisendes Bandpaßfilter sein. Die vorstehende Impedanzsteuerungseinrichtung 107 kann erwünschtermaßen bei der Frequenz der von der vorstehend genannten Spannungsquelle 108 zur Steuerung der Selbstvorspannung des Substrats 103 zugeführten Hochfreqenzenergie eine minimale Impedanz annehmen.
  • Die vorstehend genannte Gleichspannungsquelle 106 kann auch mit einer Spannungsquellen-Schutzeinrichtung wie einem Tiefpaßfilter usw. versehen sein.
  • Die Frequenz der dem vorstehend genannten Suszeptor 104 zuzuführenden Hochfrequenzenergie sollte 100 MHz oder höher und 3 GHz oder niedriger, vorzugsweise 150 MHz oder höher und 1 GHz oder niedriger sein.
  • Andererseits sollte die Frequenz der dem vorstehend genannten Targethalter 103 zuzuführenden Hochfrequenzenergie auf 1 MHz oder höher und 1 GHz oder niedriger, vorzugsweise 10 MHz oder höher und 300 MHz oder niedriger eingestellt werden.
  • Das Verhältnis der Frequenzen der dem vorstehend genannten Targethalter und dem vorstehend genannten Suszeptor zuzuführenden Hochfrequenzenergien sollte dabei 0,75 oder weniger betragen.
  • Die Leistung der dem vorstehend genannten Suszeptor zuzuführenden Hochfrequenzenergie sollte auf 0,01 W/cm² oder mehr und 1 W/cm² oder weniger, vorzugsweise auf 0,05 W/cm² oder mehr und 0,5 W/cm² oder weniger eingestellt werden.
  • Das Verfahren zum Ausbilden von Einkristallbereichen (Keimkristallen) an erwünschten Positionen eines eine amorphe isolierende Oberfläche aufweisenden, erfindungsgemäß verwendbaren Substrats kann beispielsweise umfassen (1) ein Verfahren, bei dem eine einkristalline Substratmaterialoberfläche von einem amorphen isolierenden Material bedeckt ist, das öffnungen an jeder erwünschten Position aufweist, (2) ein Verfahren, bei dem ein Energiestrahl wie ein Laserstrahl usw. auf jede erwünschte Position gerichtet wird, damit eine Aufschmelzrekristallisation jedes Primärkeims erfolgt, (3) ein Verfahren, bei dem kleine Primärkeime, die jeder durch eine Wärmebehandlung zur Bildung eines einzelnen Agglomerats ausreichen, an jeder erwünschten Position eines amorphen isolierenden Substrats angeordnet, agglomeriert und jeweils durch eine Wärmebehandlung zu einem Einkristallkeim ausgebildet werden, (4) ein Verfahren, bei dem ein Primärkeim an jeder erwünschten Position eines amorphen isolierenden Substrats angeordnet wird und durch eine Wärmebehandlung sekundäres Keimwachstum (entartetes Komwachstum) erfolgt.
  • Das erfindungsgemäße amorphe isolierende Substrat kann eines sein, das zumindest auf der Substratoberfläche ein amorphes isolierendes Material aufweist. Beispielsweise kann es sich um einen Siliziumwafer oder ein Quarzglas mit einer oxidierten Oberfläche oder um ein Substrat mit darauf ausgebildeten Elementen, das von einer Schicht aus einem amorphen isolierenden Material wie SiO&sub2;, SiN usw. bedeckt ist, handeln.
  • Auch ist bei den vorstehend beschriebenen Ausführungsformen Silizium als ein Beispiel des kristallinen Materials für das Festphasenwachstum genannt, doch ist das kristalline Material, das durch das erfindungsgemäße Bildungsverfahren des Halbleiterfilms ausgebildet werden kann, nicht nur auf Silizium eingeschränkt. Andere kristalline Materialien, bei denen die Erfindung anwendbar ist, können beispielsweise die folgenden Halbleitermaterialien Ge, Si-Ge, Si-C, Si-Ge-C, Si-Sn, Se, Se-Te und GaAs umfassen.
    • Beispiel 1
  • Nachstehend sind ausführlich Beispiele der Erfindung beschrieben.
  • Als erstes wurde, nachdem ein amorpher Siliziumfilm oder ein Polysiliziumfilm mittels LP-CVD mit einer Dicke von 100 nm (1000 Å) auf einem amorphen isolierenden SiO&sub2;-Substrat abgeschieden wurde, P mit einer Dosis von 3,8x10¹&sup5; cm&supmin;² und mit einer Beschleunigungsspannung von 10 keV dotiert, um den Siliziumdünnfilm zu amorphisieren. Nach einer Schutzlackmusterung wurde das amorphe Silizium mittels Plasmaätzen auf Größen von 1,2 um im Quadrat und die jeweiligen Abstände von 50 um gemustert, und das amorphe Silizium wurde zum Ausbilden von Keimkristallen mittels Durchführen einer 30-minütigen Wärmebehandlung bei 1000ºC in einer N&sub2;-Atmosphäre durch entartetes Komwachstum zu einem Einkristall ausgebildet. Und durch die Verwendung des in Fig. 2 gezeigten HF-Vorspannungs-Sputtergeräts wurde dem Substrat eine Hochfrequenzenergie von 190 MHz, 10 W und dem Target eine Hochfrequenzenergie von 100 MHz, 20 W zugeführt, wobei auch eine Gleichspannungsvorspannung von -25 V an das Target angelegt wurde.
  • Gleichzeitig wurde der Innendruck innerhalb des vorstehend genannten HF-Vorspannungs-Sputtergeräts bei 1,3 Pa (10 mTorr) und die Substrattemperatur für 5 Minuten bei 100ºC beibehalten, wobei das vorstehende Substrat einer Reinigung mit eine Energie von 5 eV aufweisenden Argonionen unterzogen wurde.
  • Die an der Oberfläche anhaftenden Substanzen auf dem Einkristallkeimkristall und auf dem amorphen Substrat wurden durch Ar-Ionen entfernt, um eine saubere freiliegende Oberfläche zurückzulassen. Es wurde mittels Sputtern des Targetmaterials innerhalb desselben Geräts ein amorpher Siliziumfilm mit einer Filmdicke von 200 nm (2000 Å) abgeschieden, bevor irgendwelche Verunreinigungen auf der sauberen freiliegenden Oberfläche adsorbiert wurden.
  • Die Bildungsbedingungen für den amorphen Siliziumfilm wurden auf eine dem Substrat zugeführte Hochfrequenzenergie von 190 MHz, 25 W, eine dem Target zugeführte Hochfrequenzenergie von 100 MHz, 200 W und auf eine an das Target angelegte Gleichspannungsvorspannung von -250 V, einen Argongasdruck von 1,3 Pa (10 mTorr) und eine Substrattemperatur von 100ºC eingestellt.
  • Als nächstes wurde mittels Durchführen einer 50-stündigen Wärmebehandlung bei 600ºC in einer N&sub2;-Atmosphäre zugelassen, daß ein Festphasenwachstum bei dem Einkristallbereich als dem Keimkristall auftrat, wobei dadurch über die gesamte Oberfläche auf dem amorphen isolierenden Substrat der einkristalline Dünnfilmbereich hoher Qualität wuchs (25 um oder mehr L-SPE-Wachstumslänge). Bei dem vorstehend beschriebenen Beispiel ist das Bildungsverfahren für den Abschnitt, der zu dem Keimkristall aus Einkristall wird, nicht auf das vorstehend aufgeführte Verfahren eingeschränkt, sondern es kann folglich ein feiner Einkristallbereich ausgebildet werden.
  • Wie in Fig. 3 gezeigt ist, kann beispielsweise, nachdem ein amorpher Siliziumfilm oder ein Polysiliziumfilm dünn ausgebildet wurden, auf der Oberfläche des die Abscheidungsoberfläche bildenden amorphen isolierenden Substrats 1 P mit einer Dosis von 3,8x10¹&sup5; cm&supmin;² und einer Beschleunigungsspannung von 10 keV dotiert werden, um den Siliziumdünnfilm zu amorphisieren (Fig. 3A), wobei nach einer Schutzlackmusterung der amorphe Siliziumfilm auf Größen von 0,9 um im Quadrat gemustert wird (Fig. 3B), worauf eine 3-minütige Wärmebehandlung bei 950ºC in einer H&sub2;-Atmosphäre folgt, damit das amorphe Silizium einkristallin wird. Es besteht überhaupt kein Problem bei der Verwendung eines derartigen Verfahrens. Gleichzeitig tritt eine Agglomeration auf, wobei der einkristalline Keim 6 keine Kristallfläche aufweist, sondern zu einem halbkugelförmigen Agglomerat wird (Fig. 3C).
  • Wie in Fig. 4 gezeigt ist, kann auch nach Bildung eines isolierenden Films 8 wie beispielsweise eines oxidierten Films auf einem Siliziumwafer 7 eine Musterung erfolgen und Teile der Siliziumoberfläche freigelegt werden, um einkristalline Keime zu erzeugen, doch weist der ausgebildete Siliziumdünnfilm in diesem Fall den Nachteil auf, daß er nicht vollständig durch eine Isolierung von dem Substrat getrennt ist.
    • Beispiel 2
  • Fig. 5 ist eine schematische Schnittansicht eines Transistors der MOS-Bauart, der unter Verwendung des vorstehend beschriebenen Verfahrens hergestellt werden kann. In derselben Figur bezeichnet 9 einen Halbleiterbereich vom P-Typ. 10 und 11 bezeichnen Halbleiterbereiche vom N-Typ, die jeweils die Source und die Drain des Transistors bilden. 12 bezeichnet einen auf dem Halbleiterbereich 9 vom P-Typ und den Halbleiterbereichen 10 und 11 vom N-Typ ausgebildeten oxidierten Gate-Film und 13 eine beispielsweise aus Polysilizium bestehende, auf dem oxidierten Gate-Film 12 ausgebildete Gate-Elektrode. Da dieser Transistor der MOS-Bauart auf einem isolierenden Substrat ausgebildet wird, weist er die Vorteile auf, daß es keinen Latch Up oder eine α-Strahlen-Unordnung gibt. Auch wurde festgestellt, daß die Kanalmobilität des auf diese Weise erhaltenen n-MOSFET ein Maximum von 550 cm²/Vs war (stellvertretender Wert 350 cm²/Vs). Die Gatebreite betrug effektiv 4 um, und der Kriechstrom war im gesperrten Zustand gleich oder nahe dem Wert eines Bulk-FET.
  • Es ist folglich möglich geworden, auf einem amorphen isolierenden Substrat einen einkristallinen Dünnfilm hoher Qualität aufzuwachsen, der groß genug für die Herstellung einer Vorrichtung ist. Die Kennlinien eines innerhalb des einkristallinen Dünnfilms ausgebildeten MOSFET können gleich denen eines in einem Bulksubstrat ausgebildeten MOSFET sein.
  • Ferner hat sich aufgrund der SOI-Struktur eine Anwendung bei Vorrichtungen wie sehr schnellen Hochleistungsvorrichtungen mit einer geringen parasitären Kapazität gegenüber dem Substrat, typischerweise dreidimensional integrierten Schaltungen, Hochleistungssolarzellen auf Glassubstraten, gegenüber Strahlung widerstandsfähigen Vorrichtungen usw. als möglich erwiesen.

Claims (8)

1. Verfahren zum Ausbilden eines monokristallinen Dünnfilmbereichs (4,9) eines Halbleitermaterials auf einer amorphen isolierenden Oberfläche, wobei das Verfahren umfaßt:
Bereitstellen eines Substrats (1), das eine amorphe isolierende Oberfläche und einen Einkristallkeimbereich des Halbleitermaterials (2; 6; 7) aufweist;
Erzeugen eines amorphen Films (3) des Halbleitermaterials, der den Einkristallkeimbereich (2; 6; 7) und die amorphe isolierende Oberfläche bedeckt; und
Erhitzen des amorphen Films (3), um herbeizuführen, daß einkristallines Material in der festen Phase von dem Einkristallkeimbereich (2; 6; 7) als Entstehungspunkt aus lateral über die amorphe isolierende Oberfläche wächst, um den monokristallinen Dünnfilmbereich des Halbleitermaterials (4; 9) auszubilden;
gekennzeichnet durch die Schritte:
i) Entfernen von an der Oberfläche anhaftenden Substanzen von der freiliegenden Oberfläche des Einkristallkeimbereichs (2; 6; 7) und von der freiliegenden amorphen isolierenden Oberfläche durch einen HF-Vorspannungs-Sputtervorgang, bei dem das Substrat (1) gegenüber einem Targethalter (102) an einem Suszeptor (104) angebracht wird, ein Signal mit einer ersten Frequenz an den Targethalter (102) angelegt wird und ein Signal mit einer zweiten Frequenz und einer niedrigeren Leistung im Bereich von 0,01 W/cm² bis 1 W/cm² an den Suszeptor (104) angelegt wird, so daß herbeigeführt wird, daß Ionen die freiliegende Oberfläche des Einkristallkeimbereichs (2; 6; 7) und die freiliegende amorphe isolierende Oberfläche mit einer niedrigeren Energie als dem jeweiligen Sputterschwellenwert bestrahlen; und danach
ii) Erzeugen des amorphen Films (3) durch Anlegen eines Signals mit der ersten Frequenz an den Targethalter (102) und eines Signals mit der zweiten Frequenz an den Suszeptor (104), wobei auf diese Weise durch Sputtern eines an dem Targethalter (102) angebrachten Targets (101) das Halbleitermaterial auf die freiliegende Oberfläche des Einkristallkeimbereichs (2; 6; 7) und die freiliegende amorphe isolierende Oberfläche, von denen die an der Oberfläche anhaftenden Substanzen entfernt worden sind, abgeschieden wird; und
wobei die erste Frequenz aus dem Bereich von 1 MHz bis 1 GHz gewählt wird, die zweite Frequenz aus dem Bereich von 100 MHz bis 3 GHz gewählt wird, das Verhältnis der ersten und der zweiten Frequenz 0,75 oder weniger beträgt und die niedrigere Leistung geringer als die an den Targethalter angelegte Leistung ist, wobei die Schritte i) und ii) kontinuierlich innerhalb desselben Geräts ausgeführt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Suszeptor (104) über eine Impedanzsteuerungseinrichtung (107) geerdet ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Gleichspannungsvorspannung an den Targethalter (102) angelegt ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Ionen zum Entfernen der an der Oberfläche anhaftenden Substanzen durch ein Plasma aus Wasserstoff, Argon, Xenon, Neon oder einer Gasmischung aus diesen gebildet werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Einkristallkeimbereich (2) auf der amorphen isolierenden Oberfläche (1) angeordnet ist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Einkristallkeimbereich (7) ein monokristallines Substrat (7) ist, das an einer Öffnung in einer amorphen isolierenden Schicht (8) auf dem monokristallinen Substrat freiliegt, wobei die amorphe isolierende Schicht die amorphe isolierende Oberfläche bereitstellt.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl von Einkristallkeimbereichen bereitgestellt ist.
8. Verfahren zur Herstellung eines MOSFET, das die folgenden Schritte umfaßt:
Ausbilden eines monokristallinen Bereichs aus Dünnfilm (9) eines Siliziumhalbleitermaterials auf einer amorphen isolierenden Oberfläche eines Substrats (1) mittels des Verfahrens nach Anspruch 1;
Ausbilden von Source- und Drainbereichen (10,11) in der Oberfläche des monokristallinen Dünnfilmbereichs (9);
Oxidieren der Oberfläche des Dünnfilms (9), um einen Gate-Oxidfilm (12) auszubilden; und
Ausbilden einer Gate-Elektrode (13) auf dem Gate- Oxidfilm (12).
DE69032340T 1989-09-07 1990-08-31 Verfahren zur Herstellung einer Halbleiterdünnschicht Expired - Fee Related DE69032340T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1233940A JPH0395922A (ja) 1989-09-07 1989-09-07 半導体薄膜の形成方法

Publications (2)

Publication Number Publication Date
DE69032340D1 DE69032340D1 (de) 1998-07-02
DE69032340T2 true DE69032340T2 (de) 1998-10-08

Family

ID=16963002

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69032340T Expired - Fee Related DE69032340T2 (de) 1989-09-07 1990-08-31 Verfahren zur Herstellung einer Halbleiterdünnschicht

Country Status (4)

Country Link
US (1) US5484746A (de)
EP (1) EP0421605B1 (de)
JP (1) JPH0395922A (de)
DE (1) DE69032340T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339730B2 (ja) * 1992-12-24 2002-10-28 忠弘 大見 半導体装置
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JP3174486B2 (ja) * 1995-09-08 2001-06-11 シャープ株式会社 太陽電池およびその製造方法
US5843811A (en) * 1996-04-10 1998-12-01 University Of Florida Method of fabricating a crystalline thin film on an amorphous substrate
US6033938A (en) * 1996-11-15 2000-03-07 Xilinx, Inc. Antifuse with improved on-state reliability
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
JP2000188257A (ja) * 1998-12-22 2000-07-04 Sharp Corp 結晶性シリコン系半導体薄膜の製造方法
JP3421660B2 (ja) * 2001-05-09 2003-06-30 東京エレクトロン株式会社 熱処理装置及びその方法
US20060228872A1 (en) * 2005-03-30 2006-10-12 Bich-Yen Nguyen Method of making a semiconductor device having an arched structure strained semiconductor layer
JP4761027B2 (ja) * 2005-06-20 2011-08-31 丸全昭和運輸株式会社 プラスチック製滑り部材及び重量物運搬用ソリ
KR100982306B1 (ko) * 2008-06-09 2010-09-15 삼성모바일디스플레이주식회사 가상 계측 장치 및 계측 방법
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
CN102639749B (zh) * 2009-10-14 2015-06-17 莲花应用技术有限责任公司 在原子层沉积系统中抑制过量前体在单独前体区之间运送
US9499901B2 (en) * 2012-01-27 2016-11-22 Applied Materials, Inc. High density TiN RF/DC PVD deposition with stress tuning

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3021271A (en) * 1959-04-27 1962-02-13 Gen Mills Inc Growth of solid layers on substrates which are kept under ion bombardment before and during deposition
US3704219A (en) * 1971-04-07 1972-11-28 Mcdowell Electronics Inc Impedance matching network for use with sputtering apparatus
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
US4757030A (en) * 1985-06-20 1988-07-12 Cornell Research Foundation, Inc. Method of making group IV single crystal layers on group III-V substrates using solid phase epitaxial growth
US4772564A (en) * 1985-10-30 1988-09-20 Astrosystems, Inc. Fault tolerant thin-film photovoltaic cell fabrication process
JPS62126626A (ja) * 1985-11-28 1987-06-08 Fujitsu Ltd Ｓｏｉ基板の製造方法
JPH0798521B2 (ja) * 1986-08-20 1995-10-25 澁谷工業株式会社 回転式重量充填装置
US4866291A (en) * 1987-06-30 1989-09-12 Canon Kabushiki Kaisha Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film
AU623601B2 (en) * 1987-08-08 1992-05-21 Canon Kabushiki Kaisha Method for growth of crystal

Also Published As

Publication number Publication date
DE69032340D1 (de) 1998-07-02
EP0421605B1 (de) 1998-05-27
JPH0395922A (ja) 1991-04-22
US5484746A (en) 1996-01-16
EP0421605A1 (de) 1991-04-10

Similar Documents

Publication Publication Date Title
DE3752114T2 (de) Verfahren zur Herstellung einer komplementären MOS integrierten Schaltungsanordnung
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE69032340T2 (de) Verfahren zur Herstellung einer Halbleiterdünnschicht
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE69033736T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69231348T2 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE69015550T2 (de) Verfahren zum Züchten eines Kristalls.
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
DE60125952T2 (de) Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
DE3688929T2 (de) Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation.
DE69033153T2 (de) Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
DE69422229T2 (de) Verfahren zum Herstellen einer Halbleiterdünnschicht und Verfahren zur Herstellung einer Hall-Effekt-Anordnung
DE69204386T2 (de) Verfahren zur Herstellung eines polykristallinen Siliziumfilmes.
DE69132354T2 (de) Halbleitervorrichtung
DE69328911T2 (de) Verfahren zur Herstellung eines CMOS-Inverters auf einem SOI-Substrat mit Hilfe einer SIMOX Technik
DE3587377T2 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken.
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE3902701A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE19802977A1 (de) Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
DE69319762T2 (de) Verfahren, um die Rauhigkeit von Einkristallen zu steuern

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee