JP3339730B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3339730B2 JP3339730B2 JP18199893A JP18199893A JP3339730B2 JP 3339730 B2 JP3339730 B2 JP 3339730B2 JP 18199893 A JP18199893 A JP 18199893A JP 18199893 A JP18199893 A JP 18199893A JP 3339730 B2 JP3339730 B2 JP 3339730B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- region
- source
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 97
- 239000002184 metal Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 34
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 230000005284 excitation Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 2
- 230000007246 mechanism Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 150
- 230000003071 parasitic effect Effects 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 230000001902 propagating effect Effects 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- -1 but for example Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005339 levitation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000012995 silicone-based technology Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
特に超高速動作の可能な半導体装置に関する。
き速度で進展している。この驚異的な進歩は、素子の微
細化に負うところが大きい。素子の微細化により、より
多くの素子を1つのチップ内に集積する事が可能とな
り、結果として、より多くの機能を実現する事が可能と
なった。また、素子の微細化により高速動作も達成され
た。
で微細CMOS、BiCMOS、ヘテロバイポーラ、G
aAs、ジョセフソン素子等の様々なデバイスの研究が
展開されてきた。しかしながら、室温動作で且つ超高集
積化の要求が強く、今後の半導体集積回路技術として、
シリコンベースの技術が一層期待されている。さらに、
微細化に伴う電源電圧の低下による論理振幅の減少及び
製造工程の簡略化を考慮すると、BiCMOSも上記要
求を満たさなくなり、回路動作の対称性に優れ、雑音余
裕を大きくとれるCMOSがシステムの信頼性を確保す
る上で不可欠となる。
ック周波数に比例して消費電力、すなわち発熱が増大
し、熱雑音レベルが上昇してしまうという問題があり、
さらにラッチアップ現象の問題もある。
は、チップ内温度の上昇につながり、信頼度と動作性能
の劣化につながる問題である。回路の熱抵抗をRt(℃
/W)、消費電力をP(W)、温度上昇をΔT(℃)と
すると、ΔT=Rt・Pの関係がある。ΔTを回路の許
容温度上昇とすれば、Rtの小さいものほどPが大きく
でき、高速動作を可能とする。つまり、回路の高速動作
に於いては、回路の熱抵抗をできるだけ小さくしなけれ
ばならない。
動能力が大きくなる事は、周知の事実である。MOSF
ETの飽和領域での電流電圧の関係式を式(2)に示
す。
すると仮定する。ゲート幅W、ゲート長Lが共に1/α
に縮小されたとしても、駆動できるドレイン電流IDは
変わらない。一方、ゲート絶縁膜の膜厚dOXが1/αに
縮小されたとすると、ゲート絶縁膜容量COXがα倍にな
り、駆動できるドレイン電流IDはα倍に大きくなる。
さらに、このトランジスタが駆動する負荷容量(通常ゲ
ート容量)はCOX・L・Wで表されるがこの値は1/α
に減少する。したがって負荷容量を充放電するのに必要
な時間は1/α2倍に短縮される。このように、微細化
に伴う素子の電流駆動能力の向上と負荷容量の減少によ
り、高速化が達成される。
原理的な限界等により微細化への展開のスピードは鈍り
始めている。例えばゲート長L等の平面的寸法は、光に
よるパターン形成の理論的限界である0.5〜0.2μ
mに達している。X線や電子線等の利用し、0.1μm
以下の寸法を形成しようとする試みがなされているが、
現在開発段階である。
ンの熱酸化膜SiO2が用いられているが、現在、その
膜厚は5nmまで薄くなり、限界に近づいている。即
ち、ゲート絶縁膜に関しては、現状のままだと3nm程
度まで薄くなると直接トンネル現象より電流が流れ、絶
縁膜として機能しなくなってしまう。つまり絶縁膜に関
しては、原理的にこれ以上薄くすることのできない限界
に達しているといえる。したがって、ゲート絶縁膜の薄
膜化による電流駆動能力の向上は、極めて困難な状況に
ある。
上の要求から、チップの大きさは、素子の微細化とは裏
腹に、段々大きくなってきている。それに伴い、各機能
ブロックをつなぐ配線の長さが長くなってきている。そ
の結果、このような配線を駆動するトランジスタからみ
れば、微細化とともに、駆動すべき負担が小さくなるど
ころか逆に大きくなり、素子の電流駆動能力の向上が一
層要求されることになる。
トランジスタは、極めて大きな電流駆動能力が要求さ
れ、式(2)が示すように、チャネル幅Wは数10μm
から数100μmの大きな値とすることが要求される。
特に、外部回路への出力回路への出力段に用いるトラン
ジスタは、非常に大きなチャネル幅Wを持ったものが必
要となる。
す。ここで、(a)は平面図、(b)はA−A’に沿っ
た断面図、(c)は(a)及び(b)の等価回路であ
る。
ンで形成されたゲート電極、1602、1603はそれ
ぞれ、ソース、ドレイン、1604はSiO2で形成さ
れたゲート絶縁膜、1605はフィールド酸化膜であ
る。
で示すように、ゲート電極自身がRC分布定数等価回路
となっており、ゲートの一端1606から他端1607
に信号が伝搬するのに有限の時間がかかる。
図を示す。ソースとグランドレベルを接続する配線長が
長くなると、寄生抵抗Rsと寄生インダクタンスLsが無
視できなくなる。ソース配線での電圧降下は寄生抵抗と
電流の積と、寄生インダクタンスと電流の時間微分の積
の和で決まる。特に、トランジスタを高速で動作させよ
うとすると、電流の時間微分の項が大きくなり、寄生イ
ンダクタンスが電圧降下に大きく関与してくる。また、
電源ラインとソースを接続する配線も、同様に寄生抵抗
・寄生インダクタンスの問題が現れてくる。
ソース配線の寄生抵抗と寄生インダクタンスが半導体デ
バイスの高集積化・超高速化に、大きな問題となってい
た。
の一端から高周波信号を印加した場合に、信号振幅とそ
の位置との関係を示したグラフである。信号がゲート電
極を伝搬するにしたがい、その電圧振幅が減衰する様子
を示している。この様に、ゲート電極の抵抗が大きくな
ると、高周波成分が減衰してしまい、ゲート幅Wを大き
くしても、全体にわたって有効に使うことができなくな
る。
m,3mm、4mm伝搬した時の信号の減衰を示す。図
が示すように超高速信号が配線上を伝搬すると、信号の
伝搬方向を向いた電界成分によりシリコン基板内で電力
消費が生じ、著しい波形の減衰が起こってしまう。この
ように従来のトランジスタでは配線を伝搬する高速信号
の波形が崩れ、高速動作の大きな障壁となっていた。
要因の一つとして挙げられる、ドレィン近傍の高電界に
対する対策として、一般に用いられているLDD構造の
形成方法の一例を図20に示す。ポリシリコンゲー卜を
マスクにして、比較的低濃度(例えば1×1013c
m-2)のn-のイオン注入を行った後、CVDSiO2膜
を堆積させる。その後、等方性モードの反応性イオンエ
ッチングにより、サイドウォールを形成し、ソース/ド
レインイオン注入を行う。この構造では、ドレイン近傍
の電界緩和の効果とn-層の寄生抵抗による電流駆動能
力の低下のトレードオフの関係が存在していた。
高速化、高集積化には、電流駆動能力のより大きなトラ
ンジスタが必要とされるが、従来のトランジスタでは、
例えばゲート絶縁膜(SiO2)を薄くすると絶縁膜の
直接トンネル電流で使えなくなる。また大電流駆動用の
ゲート幅Wの大きなトランジスタを用いた場合には、ト
ランジスタが端から端までオンするのに有限の時間がか
かり、また、配線を伝搬する高速信号の波形が崩れると
いう問題がある。
発明は電力駆動能力が大きく、高速動作を可能とする半
導体装置を提供することを目的とする。
金属基板上に第1の絶縁膜を介して、第1導電型の第1
の単結晶半導体領域が設けられ、該第1の半導体領域内
に第2導電型の第1のソース及びドレイン領域が形成さ
れ、更に該第1のソース及びドレイン領域を隔てる領域
上に第2の絶縁膜を介して第1の金属ゲート電極が形成
されている半導体装置であって、前記第2の絶縁膜の比
誘電率は8以上であり、その膜厚t1が下記式(1)を
満足することを特徴とする半導体装置。 t1(nm) < 3 × (εr/εSiO2) (1) 但し、εr:前記第2の絶縁膜の比誘電率 εSiO2:シリコン酸化膜SiO2の比誘電率 また、本発明の半導体装置は、 金属基板上に第1の絶
縁膜を介して、第1導電型の第1の単結晶半導体領域が
設けられ、該第1の半導体領域内に第2導電型の第1の
ソース及びドレイン領域が形成され、更に該第1のソー
ス及びドレイン領域を隔てる領域上に第2の絶縁膜を介
して第1の金属ゲート電極が形成されている半導体装置
であって、前記第1の絶縁膜は、高さが0.5〜5.0
nmの周期的な段差を有することを特徴とする半導体装
置。
8以上であり、その膜厚t1が下記式(1)を満足する
半導体装置である。
誘電率が8以上の絶縁膜と、前記半導体領域を酸化する
ことにより形成され、膜厚が該比誘電率が8以上の絶縁
膜の膜厚より小さい酸化膜との積層構造をとる半導体装
置である。
絶縁膜は、前記金属ゲート電極端部で厚くなっているこ
とであり、また、前記第1の金属ゲート電極を酸化し、
該金属ゲート電極の端部と前記第2の絶縁膜との間に、
該金属ゲートを構成する金属の酸化物を形成した半導体
装置である。
半導体領域の膜厚は、0.01〜0.1μmであり、前
記ソース・ドレイン領域の間隔は0.25μm以下であ
る半導体装置である。
期的な段差を有するのが好ましい。さらに、本発明の好
ましい形態は、前記第1の絶縁膜、第1の半導体領域、
及び第2の絶縁膜の内少なくとも1つは、2周波励起ス
パッタ法で形成される半導体装置である。
属基板上に前記第1の絶縁膜を介して、第2導電型の第
2の半導体領域が形成され、該第2の半導体領域内に第
1導電型の第2のソース・ドレイン領域が設けられ、該
第2のソース・ドレイン領域を隔てる領域上に前記第2
の絶縁膜を介して前記第2の金属ゲート電極が形成さ
れ、前記第1の金属ゲート電極と接続されている半導体
装置である。
ドレイン領域の、第1導電型の第1の半導体領域に隣接
する部分における不純物濃度が、前記第1のソース領域
の不純物濃度より低いことを特徴とする半導体装置であ
る。
領域が、金属配線により、前記金属基板に接続されてい
ることが好ましい。
が、金属配線により、前記第2のソース領域より上部
に、前記金属配線幅より大きな金属板に接続されている
と好ましく、また、前記金属基板と前記金属板の内少な
くとも1つに、流体が流れる機構を具備していることが
好ましい。
を介して薄層の半導体層を形成することにより、シリコ
ン基板を用いた場合に発生する信号波形の減衰を抑える
ことができる。つまり、金属配線を絶縁膜を介して金属
基板に設ける事により、信号の伝搬方向を向いた電界成
分が無くなり、伝搬方向に垂直な成分のみとなり波形の
減衰が回避される。
ネル長は、それぞれ 0.01〜0.1μm、及び0.
25μmが好ましく、この範囲で、信号波形の減衰を一
層抑制でき、またゲート遅延時間を小さくすることが可
能となり、例えば20ps以下の超高速動作が実現可能
である。
の大きな導電性材料であればかまわないし、基板の下に
他の物質が存在していてもかまわない。第1の絶縁膜は
熱伝導率の大きい材料であれば良い。また、半導体膜と
してシリコンの他、例えばダイヤモンド、SiCのよう
なワイドギャプ半導体も用いることができる。
して、比誘電率が8以上のものが用いられる。例えば、
比誘電率25のTa2O5膜が好適に用いられる。これに
よりSiO2をゲート酸化膜に用いた従来のものよりも
実に約7倍以上の電流が流すことができる。言い換えれ
ば、駆動電流を据え置くと、従来のSiO2を用いたト
ランジスタのゲート面積に比べ、約1/7に微細化が実
現できる。このように、従来のSiO2をゲート酸化膜
に用いたトランジスタにおいて実現不可能な高電流駆動
能力が、そして極限微細化が本発明により実現可能とな
る。
を大きくすれば、トランジスタの電流駆動能力を大きく
する事ができる。誘電率の大きい絶縁膜を用いる事は、
等価的にSiO2の膜厚を薄くする事である。そこで誘
電率の大きい絶縁膜を用いた場合の等価的酸化膜厚(S
iO2換算)t’を定義する。
トランジスタでは実現不可能な高電流駆動能力を持つ事
になる。ゲート酸化膜厚が、式1を満足していれば、従
来の半導体装置では実現不可能な高電流駆動能力が実現
できる。
あれば、3nm膜厚のSiO2を用いた従来のトランジ
スタと同電流を流すのに、ゲート酸化膜の厚さは、6n
m以上でよい。直接トンネル現象によるリーク電流は、
膜厚に対して指数関数的に減少するため、6nm以上の
ゲート絶縁膜は、直接トンネル現象によるリーク電流に
対し、充分大きな余裕を持つ。従って、トランジスタの
信頼性を向上させる事が可能となる。
えばTa2O5、TiO2,Al2O3等が挙げられる。こ
れらの絶縁膜は金属膜を形成後酸化しても、直接酸化膜
を形成してもよい。
は、比誘電率が8以上の絶縁膜と、前記半導体の酸化膜
との積層構造とするのが好ましい。半導体の酸化膜上に
比誘電率の大きい積層することにより、半導体の界面準
位密度を低減でき、より大電流を駆動することが可能と
なる。ただし、酸化膜の膜厚は、比誘電率が8以上の絶
縁膜の膜厚より小さい小さくする必要がある。
中央部分より厚くするのが好ましい。これにより、電圧
集中効果を防止し、より耐圧を高くすることができる。
さな金属を用いる。例えばAlを用いることにより信号
振幅減衰を大きく抑えることができる。したがって、A
l電極を用いる事によって、ゲート幅全体にわたって駆
動する事が可能となる。
シリコンの成長核となるオングストローム精度の段差を
設けてある。段差の周期と形状を選択することにより、
シリコン結晶粒の面内回転方向をそろえる事が可能とな
り、より高品質なシリコン単結晶が得られる。即ち、第
1の絶縁膜上に回転方向のそろったシリコン膜が1層表
面を覆うと、その後のシリコン原子は下地の情報を得て
堆積するため、単結晶シリコン層が形成される。この時
のシリコン原子は低エネルギーイオン照射の効果によ
り、最適なマイグレーションエルネギーが与えられ、緻
密な結晶欠陥の無い単結晶膜を得ることができる。上記
段差としては、0.5〜5.0nmでこれを0.2〜
5.0μm周期で配することで一層高品質なシリコン結
晶を形成することが可能となる。第1の絶縁膜の材質と
しては、熱伝導率の高いものが好ましく、とくにAlN
が好ましい。金属基板上に熱伝導率の高いAlNを用い
ることにより、トランジスタで発生した熱を即座に外部
に放出し、その結果熱雑音レベルを下げ、回路動作の信
頼性を向上させることができる。
成膜には、種々の真空成膜方法を用いることができる
が、膜の緻密性、単結晶性から、特に2周波励起プラズ
マプロセス装置が好適に用いられる。
MOS構造をとるのが好ましい、これにより、電源電圧
低下に対しても雑音余裕が大きくなる。また、CMOS
での超高速動作により発生する熱は、前述したように金
属基板上に設けた熱伝導率の高いAlNの絶縁膜、金属
基板を介して即座に外部に放出させる。こうして、理論
限界の雑音である熱雑音レベル下げ、回路動作の信頼性
を向上させている。このような構造を持って、トランジ
スタ、配線を設計する事により、クロックレートが1G
Hzを越える高速動作に対応可能となる。
を示す半導体装置の断面図である。本実施例では、Cu
基板101上に、AlN(熱伝導率:180W/mK)
絶縁膜(第1の絶縁膜)102を形成し、この上に単結
晶シリコン層103を堆積しCMOS構成インバータ回
路を作製した。ゲート酸化膜(第2の絶縁膜)104
は、厚さ5nmのTa2O5(比誘電率:25)であり、
ゲート電極105はAlで構成されている。またソース
及びドレイン領域とゲート電極と接するAl配線106
は絶縁膜を介して他の半導体領域と絶縁されている。
ゲート酸化膜104、ゲート電極105は、順次二周波
励起プラズマプロセス装置を用いて堆積した。図2に、
二周波励起プラズマプロセス装置の概略図を示す。本装
置は、チャンバ107の内部にターゲット108とそれ
と平行におかれた試料取り付け部を有し、ガス導入口1
10と真空排気系111が設けられている。また、プラ
ズマ放電に用いるRF電源112は、ターゲット108
と試料109にそれぞれマッチング回路113を介して
独立に結合され、試料109の自己バイアスを制御する
ことができる。また、電極を囲むようにシールド114
を設け、外部からバイアスをかける事でシールドの電位
が制御可能となっている。真空排気系111は、オイル
フリーの磁気浮上型ターボ分子ポンプとドライポンプで
構成され、チャンバ107の到達真空度は10-10台の
超高真空を達成している。超高純度のアルゴンガスはガ
ス導入口110から供給される。
AlN膜を200nm形成し、ウエットエッチングによ
り種々の高さ(0.5〜11.4nm)の2×2μmの
凸部が1μmのギャップで周期的に並ぶ段差を形成し
た。AlN膜の表面像を図3に示す。原子オーダーの段
差の形状観察には、超高純度ガス及び超高真空中で観察
可能な高解像度原子間力顕微鏡を用いた。
m形成した。得られた結晶シリコン膜は、緻密で結晶欠
陥の無い単結晶膜であった。
り、まず絶縁膜上に回転方向のそろったシリコン膜が1
層表面を覆い、その後のシリコン原子は下地の情報を得
て堆積するため、単結晶シリコン層が形成されると考え
られる。この時のシリコン原子は低エネルギーイオン照
射の効果により、最適なマイグレーションエネルギーが
与えられ、緻密な結晶欠陥の無い単結晶膜が得られるも
のと考えられる。本実施例では、段差が0.5〜5.0
nmの範囲で一層欠陥の少ない単結晶が得られた。
の絶縁膜を形成し、続いてAlを0.5μm形成した
後、ゲート電極のパターニング、ソース・ドレインのパ
ターニングを行い、イオン注入によりソース・ドレイン
を形成して、MOS型トランジスタを試作した。なお、
本実施例では、イオン注入によるソース/ドレイン領域
の形成をAlゲート電極をマスクとし、自己整合的に行
った。イオン注入層のアニールは、450℃の低温で行
った。また、イオン注入装置は、10-9Torrより高
い真空度をもち、イオンビームによるチャンバ金属材料
のスパッタリングによる汚染が充分低くなるよう設計さ
れたウルトラクリーン化イオン注入装置を用いた。
したドレイン電流とドレイン電圧の関係を示している。
同一の電圧印加条件に対して、本発明のトランジスタ
は、SiO2をゲート酸化膜に用いた従来のものよりも
実に約7倍の電流が流せる事がわかる。これは、ゲート
電圧の誘電率がSiO2の3.9に対して本発明のTa2
O5は約7倍になっている事と対応する。つまり、誘電
率が約7倍になり、単位面積当たりのゲート容量が約7
倍になったので、同一電圧で誘起する事のできるチャネ
ルキャリア濃度も約7倍になり、流せる電流も約7倍に
なったのである。言い換えれば、駆動電流を据え置く
と、従来のSiO2を用いたトランジスタのゲート面積
に比べ、約1/7に微細化が実現できる。これこそ最も
超高性能化を指向したデバイス寸法の極限微細化に適し
た選択である。従来のSiO2のゲート酸化膜では、3
nm以下の膜厚になると、直接トンネル電流と呼ばれる
リーク電流が生じる事が知られている。従って、ゲート
酸化膜においてSiO2を用いた従来の半導体装置にお
いては、超高性能デバイスの為の極限微細化に支障をも
たらしている。逆に言えば、従来のSiO2をゲート酸
化膜に用いたトランジスタにおいて実現不可能な高電流
駆動能力が、そして極限微細化が本発明により実現でき
る事を示している。
を入力した場合の、信号振幅の減衰の様子を、従来の多
結晶シリコン電極とAl電極の場合で比較した結果を示
す。抵抗の大きい多結晶シリコン電極の場合は信号振幅
が著しく減衰しているのに対し、Al電極の場合は余り
減衰しない。したがって、Al電極を用いる事によっ
て、ゲート幅全体にわたって駆動する事が可能となっ
た。
て設けられた配線上を伝搬するパルス波形の劣化を示
す。シリコン基板で発生する信号波形の減衰は、金属基
板を用いるとほとんど起こらない。つまり、金属配線を
絶縁膜を介して金属基板に設ける事により、信号の伝搬
方向を向いた電界成分が無くなり、伝搬方向に垂直な成
分のみとなり波形の減衰が回避される。
下のチャネル長を持つMOSFETで、Siの厚さを
0.06μmとすることにより、ゲート遅延時間が20
ps以下の超高速動作が確認された。
例を示すものである。図7(a)は、本発明に係わる半
導体装置の断面図を示す。シリコン薄膜201と第1の
ゲート絶縁膜であるTa2O5膜202との間に、基板S
iを酸化して形成したSiO2膜203が挿入されてい
る。
素雰囲気で行った。続いて金属Taを図2の2周波励起
プラズマプロセス装置を用い、バイアススパッタ法で成
膜し、真空を破ることなく連続的に直接酸化を行ってT
a2O5膜202を形成した。その他は実施例1と同様に
して、CMOSインバータを作製した。
流が流れるチャネル部分にあたる為、その界面特性は、
半導体装置のデバイス特性に影響を与える。例えば、界
面準位密度が大きいとチャネル中のキャリヤは散乱を受
けてしまい、移動度が減少する。移動度の減少は、電流
駆動能力の低下につながる。従って、界面準位密度はで
きるだけ小さく抑えなければならない。
よる界面準位密度の差異を示している。SiO2膜無し
の場合に比べ、本実施例のSiO2膜付きの場合は界面
準位密度が小さく(〜5×1010cm-2)なり、かつば
らつきも小さくなった。
と、Ta2O5膜202との直列合成容量で決まるゲート
容量が小さくなり、高誘電体ゲート絶縁膜の効果が小さ
くなってしまうため、SiO2膜203の膜厚は第1ゲ
ート絶縁膜であるTa2O5膜202より薄くする必要が
ある。
例を示すものである。
ト電極部の断面図を示す。本実施例では、301はドレ
イン、302はAlゲート電極、303はTa2O5を示
している。ソース、ドレインのイオン注入及びアニール
後に、陽極酸化法によってAlゲート電極表面を後酸化
した。後酸化する事により、ゲート電極端部304にA
lの酸化物Al2O3の食い込みが生じ、この部分のゲー
ト絶縁膜厚は平坦部分305よりも厚くなることが分か
った。
後酸化膜厚とゲート絶縁膜耐圧の関係を示した。後酸化
膜厚が0の場合、つまり後酸化を行わない場合、ゲート
絶縁膜の耐圧は、4MV/cm程度であるのに対し、後
酸化を行い膜厚を増やすにしたがって、耐性が向上して
いる。後酸化膜が5nmとなり、ゲート絶縁膜Ta2O5
とほぼ同じ膜厚になったところで耐圧の向上は飽和して
いる。この時の耐圧、約5.5MV/cmがここで用い
たTa2O5の真性耐圧といえる。つまり、ゲート電極端
での電界集中効果(端効果)を完全に防止できる事を示
している。
縁膜(第2の絶縁膜)303としてTa2O5を用いた
が、Al2O3等でも良い事は言うまでもない。また、後
酸化膜として、Alゲート電極を陽極酸化したAl2O3
を用いたが、ゲート電極端部での絶縁膜厚を大きくでき
る様な絶縁膜、絶縁膜形成法であれば他のものでも良
い。
3、905はそれぞれソースとドレイン、904はLD
D領域、901はAlゲート電極、902は、Ta2O5
膜を示している。本発明に於いては、ドレイン部にのみ
LDD構造を形成した。他は実施例1と同様である。
す。まず、リソグラフィ工程により、ドレイン領域部の
みが開口したレジスト層を形成する。次に開口したドレ
イン領域部のみに酸化膜を形成し、等方性モードの反応
性イオンエッチングにより、ドレイン領域部のみにサイ
ドウォールを形成する。レジストを剥離し、ソース/ド
レインイオン注入を行う。
レジスト表面には堆積しない選択性酸化膜堆積が進行す
ることがわかった。
ン電流電圧特性を示している。同一のドレイン電圧に於
いて、本発明のドレイン領域のみLDD構造を持つトラ
ンジスタでは、従来のLDD構造を持つトランジスタに
比べ、ほぼ2倍の電流が流せることがわかる。これは、
従来のLDD構造では存在したソース領域の低濃度層で
の寄生抵抗が、本発明のトランジスタでは存在しないた
め、ソース領域での電圧降下がなくなり、高電流駆動能
力が得られたことを示している。また、耐圧に関して
は、従来のLDD構造とほぼ同等の結果が得られた。
ス領域での寄生抵抗を低減し、ドレイン近傍での電界緩
和効果を充分に持つ事により高信頼性、かつ高電流駆動
能力が実現できる事を示している。
施例を示す。本実施例では、n型MOSトランジスタの
ソース1203が直下のCu基板1201と接続され、
またp型MOSトランジスタのソース1202が直上の
Cu配線1204と接続されてた、CMOS構成インバ
ータ回路を試作した。その他の詳細な説明は、第1の実
施例と同じであるので省略する。Cu基板1201は接
地されており、また、Cu配線1204は、電源電圧と
接続されている。今回、このCu配線1204の面積
は、チップ面積の2/3とした。
り寄生抵抗RSNと寄生インダクタンスLsnがある。ドレ
インに流れ込む電流をID、ゲート/ソース間の電圧を
VGs、そしてトランジスタの相互コンダクタンスをGm
とすると、実際に流れる電流ID’は、以下の式で表さ
れる。
ンダクタンスが接続していると、特に高速で動作する場
合、電圧降下が顕著に現れ、チャネル部を流れる電流が
小さくなってしまう。また、PMOSの場合も同様であ
る。配線幅が細く配線長が長い配線に電流を流すと、寄
生抵抗・寄生インダクタンスの効果が顕著に現れてくる
ため、ソース配線での電圧効果が起こり、トランジスタ
の電流駆動能力が低下する。従って、そのためにはソー
ス配線はできるだけ短く、大面積の低抵抗金属板に接続
しなければならない。
バータのスイッチング動作の出力電圧波形を示す。同一
の入力電圧波形に対し、本発明のトランジスタでは、ソ
ース配線図9の点線に示すようにしている従来のものに
比べて、ほぼ理想的な出力波形を得ている。これは、従
来のトランジスタでは、ソース配線に寄生抵抗・寄生イ
ンダクタンスが無視できず、実効電流駆動能力が低下し
ているのに対し、本発明のトランジスタでは、ソース配
線の持つ寄生抵抗・寄生インダクタンスが無視でき、高
電流駆動能力が実現されていることと対応する。つま
り、本発明のトランジスタにより、高電流駆動能力が達
成され、スイッチング動作の遅延時間を可能な限り小さ
くする事に成功した。
例を示す半導体装置の断面図である。金属基板内に、水
が流れる溝が作り込まれている。このとき水の流量は6
m/sec、溝の数は2×2cmチップ内に200本、
溝の大きさは5μm角である。
た。尚、本実施例では、冷媒として、水を用いたが、例
えばメチルアルコールやアセトンでもよい。また、溝の
形状や構造は、冷却の効果があればよい。
作製した2×2cmの面積を持つICチップにより計測
した消費電力と温度上昇の関係を示している。消費電力
が1.0Wである時、従来のICチップでは温度上昇が
200℃であるのに対し、本発明の半導体装置を組み込
んだICチップでは温度上昇は25℃になっている。
により、温度上昇に比例して大きくなる熱雑音レベルを
低く保ち、超高速度動作で、高精度なスイッチング動作
を実現できる。また、温度上昇に伴う、トランジスタの
閾値の変動や移動度の低下等の性能劣化についても、最
小限に抑えられた。
基板上に第1の絶縁膜を介して、第1導電型の第1の半
導体領域が設けられ、該第1の半導体領域内に第2導電
型の第1のソース及びドレイン領域が形成され、更に該
第1のソース及びドレイン領域を隔てる領域上に第2の
絶縁膜を介して第1の金属ゲート電極が形成された構成
とすることにより、電流駆動能力が大きく、高速動作が
可能な半導体装置を提供することが可能となる。
界面準位密度を低減でき、一層電流駆動能力を高めるこ
とが可能となる。
ート絶縁膜の耐圧を更に向上させることができ、一層大
きな電流駆動が可能となる。
域での寄生抵抗を低減し、ドレイン近傍での電界緩和効
果を充分に持つ事により高信頼性、かつ高電流駆動能力
が実現できる。
高電流駆動能力が達成され、スイッチング動作の遅延時
間を可能な限り小さくすることができる。
上昇に比例して大きくなる熱雑音レベルを低く保ち、超
高速度動作で、高精度なスイッチング動作を実現でき
る。また、温度上昇に伴う、トランジスタの閾値の変動
や移動度の低下等の性能劣化についても、最小限に抑え
ることができる。
面写真。
とゲート幅Wで規格化したドレイン電流とドレイン電圧
の関係を示すグラフ。
信号振幅の減衰の様子を示すグラフ。
けられた配線上を伝搬するパルス波形の劣化を示すグラ
フ。
断面図であり、(b)はSiO2の有無による界面準位
の差異を示すグラフ。
ト電極端部の概略断面図であり、(b)は陽極酸化法に
より形成した後酸化膜厚とゲート絶縁膜耐性の関係を示
すグラフ。
図である。
図である。
ン電流電圧特性を示す図である。
面図である。
グ動作の出力電圧波形を示す図である。
略断面図である。
2cmの面積を持つICチップにより計測した消費電力
と温度上昇の関係を示すグラフである。
平面図、(b)は断面図、(c)は等価回路図。
波信号を入力した場合の、信号振幅の減衰の様子を示し
たグラフ。
して設けられた配線上を伝搬するパルス波形の劣化を示
すグラフ。
である。
Claims (14)
- 【請求項1】 金属基板上に第1の絶縁膜を介して、第
1導電型の第1の単結晶半導体領域が設けられ、該第1
の半導体領域内に第2導電型の第1のソース及びドレイ
ン領域が形成され、更に該第1のソース及びドレイン領
域を隔てる領域上に第2の絶縁膜を介して第1の金属ゲ
ート電極が形成されている半導体装置であって、 前記第2の絶縁膜の比誘電率は8以上であり、その膜厚
t1が下記式(1)を満足することを特徴とする半導体
装置。 t1(nm) < 3 × (εr/εSiO2) (1) 但し、εr:前記第2の絶縁膜の比誘電率 εSiO2:シリコン酸化膜SiO2の比誘電率 - 【請求項2】 金属基板上に第1の絶縁膜を介して、第
1導電型の第1の単結晶半導体領域が設けられ、該第1
の半導体領域内に第2導電型の第1のソース及びドレイ
ン領域が形成され、更に該第1のソース及びドレイン領
域を隔てる領域上に第2の絶縁膜を介して第1の金属ゲ
ート電極が形成されている半導体装置であって、 前記第1の絶縁膜は、高さが0.5〜5.0nmの周期
的な段差を有することを特徴とする半導体装置。 - 【請求項3】 前記第1の絶縁膜は、高さが0.5〜
5.0nmの周期的な段差を有することを特徴とする請
求項1記載の半導体装置。 - 【請求項4】 前記第1の絶縁膜、第1の半導体領域、
及び第2の絶縁膜の内少なくとも1つは、2周波励起ス
パッタ法で形成されたことを特徴とする請求項1乃至3
のいずれか1項に記載の半導体装置。 - 【請求項5】 前記第2の絶縁膜の比誘電率は8以上で
あり、その膜厚t1が下記式(1)を満足することを特
徴とする請求項2記載の半導体装置。 t1(nm) < 3 × (εr/εSiO2) (1) 但し、εr:前記第2の絶縁膜の比誘電率 εSiO2:シリコン酸化膜SiO2の比誘電率 - 【請求項6】 前記第2絶縁膜は、比誘電率が8以上の
絶縁膜と、前記半導体領域を酸化することにより形成さ
れ、膜厚が該比誘電率が8以上の絶縁膜の膜厚より小さ
い酸化膜との積層構造をとることを特徴とする請求項1
乃至5のいずれか1項に記載の半導体装置。 - 【請求項7】 前記第2の絶縁膜は、前記金属ゲート電
極端部で厚くなっていることを特徴とする請求項1乃至
6のいずれか1項に記載の半導体装置。 - 【請求項8】 前記第1の金属ゲート電極を酸化し、該
金属ゲート電極の端部と前記第2の絶縁膜との間に、該
金属ゲートを構成する金属の酸化物を形成したことを特
徴とする請求項1乃至7のいずれか1項に記載の半導体
装置。 - 【請求項9】 前記第1の半導体領域の膜厚は、0.0
1〜0.1μmであり、前記ソース・ドレイン領域の間
隔は0.25μm以下であることを特徴とする請求項1
乃至8のいずれか1項に記載の半導体装置。 - 【請求項10】 前記第1のソース・ドレイン領域は、
前記第1の金属ゲート電極に対して、自己整合的に形成
されていることを特徴とする請求項1乃至9のいずれか
1項に記載の半導体装置。 - 【請求項11】 前記金属基板上に前記第1の絶縁膜を
介して、第2導電型の第2の半導体領域が形成され、該
第2の半導体領域内に第1導電型の第2のソース・ドレ
イン領域が設けられ、該第2のソース・ドレイン領域を
隔てる領域上に前記第2の絶縁膜を介して前記第2の金
属ゲート電極が形成されていることを特徴とする請求項
1乃至10のいずれか1項に記載の半導体装置。 - 【請求項12】第1のドレイン領域の、第1導電型の第
1の半導体領域に隣接する部分における不純物濃度が、
前記第1のソース領域の不純物濃度より低いことを特徴
とする請求項1乃至11いずれか1項に記載の半導体装
置。 - 【請求項13】第1のソース領域が、金属配線により、
前記金属基板に接続されていることを特徴とする請求項
1乃至12のいずれか1項に記載の半導体装置。 - 【請求項14】 前記金属基板の内に、流体が流れる機
構を具備したことを特徴とする請求項13に記載の半導
体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18199893A JP3339730B2 (ja) | 1992-12-24 | 1993-06-28 | 半導体装置 |
EP94903034A EP0709897A4 (en) | 1992-12-24 | 1993-12-21 | SEMICONDUCTOR DEVICE |
PCT/JP1993/001850 WO1994015366A1 (en) | 1992-12-24 | 1993-12-21 | Semiconductor device |
US08/454,324 US5650650A (en) | 1992-12-24 | 1993-12-21 | High speed semiconductor device with a metallic substrate |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4-343030 | 1992-12-24 | ||
JP34303092 | 1992-12-24 | ||
JP18199893A JP3339730B2 (ja) | 1992-12-24 | 1993-06-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06244416A JPH06244416A (ja) | 1994-09-02 |
JP3339730B2 true JP3339730B2 (ja) | 2002-10-28 |
Family
ID=26500965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18199893A Expired - Lifetime JP3339730B2 (ja) | 1992-12-24 | 1993-06-28 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5650650A (ja) |
EP (1) | EP0709897A4 (ja) |
JP (1) | JP3339730B2 (ja) |
WO (1) | WO1994015366A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100253699B1 (ko) * | 1996-06-29 | 2000-05-01 | 김영환 | Soi소자 및 그 제조방법 |
US6255731B1 (en) | 1997-07-30 | 2001-07-03 | Canon Kabushiki Kaisha | SOI bonding structure |
DE19856084C2 (de) * | 1998-12-04 | 2002-07-11 | Infineon Technologies Ag | Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht |
JP2003069013A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
ATE402484T1 (de) | 2002-01-29 | 2008-08-15 | Matsushita Electric Ind Co Ltd | Halbleitervorrichtung mit brennstoffzelle und verfahren zu ihrer herstellung |
JP4904482B2 (ja) * | 2005-01-18 | 2012-03-28 | 国立大学法人東北大学 | 半導体装置 |
US8969514B2 (en) | 2007-06-04 | 2015-03-03 | Synergy Pharmaceuticals, Inc. | Agonists of guanylate cyclase useful for the treatment of hypercholesterolemia, atherosclerosis, coronary heart disease, gallstone, obesity and other cardiovascular diseases |
ES2393885T7 (es) | 2007-06-04 | 2014-01-30 | Synergy Pharmaceuticals Inc. | Agonistas de la guanilato ciclasa útiles para el tratamiento de trastornos gastrointestinales, inflamación, cáncer y otros trastornos |
ES2522968T3 (es) | 2008-06-04 | 2014-11-19 | Synergy Pharmaceuticals Inc. | Agonistas de guanilato ciclasa útiles para el tratamiento de trastornos gastrointestinales, inflamación, cáncer y otros trastornos |
AU2009270833B2 (en) | 2008-07-16 | 2015-02-19 | Bausch Health Ireland Limited | Agonists of guanylate cyclase useful for the treatment of gastrointestinal, inflammation, cancer and other disorders |
US9616097B2 (en) | 2010-09-15 | 2017-04-11 | Synergy Pharmaceuticals, Inc. | Formulations of guanylate cyclase C agonists and methods of use |
CA2905435A1 (en) | 2013-03-15 | 2014-09-25 | Synergy Pharmaceuticals Inc. | Compositions useful for the treatment of gastrointestinal disorders |
JP2016514671A (ja) | 2013-03-15 | 2016-05-23 | シナジー ファーマシューティカルズ インコーポレイテッド | グアニル酸シクラーゼのアゴニストおよびその使用 |
US10011637B2 (en) | 2013-06-05 | 2018-07-03 | Synergy Pharmaceuticals, Inc. | Ultra-pure agonists of guanylate cyclase C, method of making and using same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57177559A (en) * | 1981-04-24 | 1982-11-01 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
JPS5856466A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 薄膜電界効果トランジスタ |
JPS59210671A (ja) * | 1983-05-14 | 1984-11-29 | Nippon Telegr & Teleph Corp <Ntt> | シリコン薄膜電界効果トランジスタ |
JPS60200564A (ja) * | 1984-03-24 | 1985-10-11 | Mitsubishi Electric Corp | 薄膜半導体素子集積回路装置 |
DE3578271D1 (de) * | 1984-11-02 | 1990-07-19 | Toshiba Kawasaki Kk | Feldeffekttransistor mit einem schottky-gate und herstellungsverfahren dafuer. |
JPS61276256A (ja) * | 1985-05-30 | 1986-12-06 | Fujitsu Ltd | 半導体装置 |
JPH0724294B2 (ja) * | 1987-09-29 | 1995-03-15 | 株式会社日立製作所 | 半導体実装冷却構造体 |
US5164805A (en) * | 1988-08-22 | 1992-11-17 | Massachusetts Institute Of Technology | Near-intrinsic thin-film SOI FETS |
US5289027A (en) * | 1988-12-09 | 1994-02-22 | Hughes Aircraft Company | Ultrathin submicron MOSFET with intrinsic channel |
JPH0374880A (ja) * | 1989-08-16 | 1991-03-29 | Matsushita Electron Corp | 半導体装置 |
JPH0395922A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体薄膜の形成方法 |
JP2744126B2 (ja) * | 1990-10-17 | 1998-04-28 | 株式会社東芝 | 半導体装置 |
JPH04360580A (ja) * | 1991-06-07 | 1992-12-14 | Casio Comput Co Ltd | 電界効果型トランジスタおよびその製造方法 |
-
1993
- 1993-06-28 JP JP18199893A patent/JP3339730B2/ja not_active Expired - Lifetime
- 1993-12-21 WO PCT/JP1993/001850 patent/WO1994015366A1/ja not_active Application Discontinuation
- 1993-12-21 EP EP94903034A patent/EP0709897A4/en not_active Withdrawn
- 1993-12-21 US US08/454,324 patent/US5650650A/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
古川静二郎編著,「SOI構造形成技術」,産業図書株式会社,1987年10月23日,初版,p.14−16 |
Also Published As
Publication number | Publication date |
---|---|
JPH06244416A (ja) | 1994-09-02 |
US5650650A (en) | 1997-07-22 |
EP0709897A1 (en) | 1996-05-01 |
WO1994015366A1 (en) | 1994-07-07 |
EP0709897A4 (en) | 1997-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6255731B1 (en) | SOI bonding structure | |
JP3339730B2 (ja) | 半導体装置 | |
US7235822B2 (en) | Transistor with silicon and carbon layer in the channel region | |
US5596205A (en) | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip | |
US4768076A (en) | Recrystallized CMOS with different crystal planes | |
US5272361A (en) | Field effect semiconductor device with immunity to hot carrier effects | |
JPH05315608A (ja) | 半導体装置 | |
US20050051815A1 (en) | Short-channel Schottky-barrier MOSFET device and manufacturing method | |
EP1508158A2 (en) | Gate oxide process methods for high performance mos transistors by reducing remote scattering | |
JPH0140503B2 (ja) | ||
US7190032B2 (en) | Insulated gate transistor | |
US6756637B2 (en) | Method of controlling floating body effects in an asymmetrical SOI device | |
WO2001008208A1 (en) | Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film | |
JPS63281465A (ja) | 電界効果トランジスタ及びその中間体の製造方法 | |
JP2003045996A (ja) | 半導体装置 | |
US20070096107A1 (en) | Semiconductor devices with dielectric layers and methods of fabricating same | |
JP2000022158A (ja) | 電界効果型トランジスタおよびその製造方法 | |
US20040227186A1 (en) | Semiconductor device | |
US8497556B2 (en) | Semiconductor devices with active semiconductor height variation | |
JP2963750B2 (ja) | 半導体装置 | |
US6552395B1 (en) | Higher thermal conductivity glass for SOI heat removal | |
TW202114217A (zh) | 具有獨立調諧的臨界電壓的場效電晶體 | |
JP4217603B2 (ja) | 半導体装置及びその製造方法 | |
JPH11135800A (ja) | 半導体装置 | |
US20240128322A1 (en) | Device with laterally graded channel region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130816 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |