JPS5856466A - 薄膜電界効果トランジスタ - Google Patents
薄膜電界効果トランジスタInfo
- Publication number
- JPS5856466A JPS5856466A JP15517181A JP15517181A JPS5856466A JP S5856466 A JPS5856466 A JP S5856466A JP 15517181 A JP15517181 A JP 15517181A JP 15517181 A JP15517181 A JP 15517181A JP S5856466 A JPS5856466 A JP S5856466A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- amorphous silicon
- approx
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 239000010409 thin film Substances 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 8
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 56
- 230000000694 effects Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 abstract description 2
- 229910001220 stainless steel Inorganic materials 0.000 abstract description 2
- 239000010935 stainless steel Substances 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract 1
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 241000282373 Panthera pardus Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は非晶質半導体膜を用いた薄膜電界効果トラン
ジスタ（ＴＰＴ）に関する。
ジスタ（ＴＰＴ）に関する。
近年、非晶負半、導体膜形成技術の進歩によりＴＰＴが
注目されている。非晶質半導体膜は比較的低温で形成で
きるため基板が限定されず、安価で大面積の集積回路全
実現できる可能性が大きいからである。
注目されている。非晶質半導体膜は比較的低温で形成で
きるため基板が限定されず、安価で大面積の集積回路全
実現できる可能性が大きいからである。
しかしながら、非晶質半導体は単結晶半導体に比べてキ
ャリア移動度が小さい。また非晶質半導体は内部に多数
のトラ、ゾ単位をもつため、ＴＰＴを構成したときに電
界効果によシ誘起されたキャリアの多くが上記トラップ
単位に捕獲されて電流に寄与できない。これらの理由か
ら、非晶質半導体膜を用い象従来のＴＰＴは単結晶シリ
コンを用いたＭＯＳＦＥＴに比べると相互コンダクタン
スが未だ小さく、特性の改善が望まれている。
ャリア移動度が小さい。また非晶質半導体は内部に多数
のトラ、ゾ単位をもつため、ＴＰＴを構成したときに電
界効果によシ誘起されたキャリアの多くが上記トラップ
単位に捕獲されて電流に寄与できない。これらの理由か
ら、非晶質半導体膜を用い象従来のＴＰＴは単結晶シリ
コンを用いたＭＯＳＦＥＴに比べると相互コンダクタン
スが未だ小さく、特性の改善が望まれている。
この発明は上記の点に艦み、大幅な特性数！を図った非
晶質半導体膜を用いたＴＰＴを提供するものである。
晶質半導体膜を用いたＴＰＴを提供するものである。
この発明は、非晶買手導体膜の一方の面にｒ−ト絶縁膜
を介してダート電極が設けられ、ダート電極と同じ側の
面または他方の面にソースおよびドレイン電極が設けら
れてなるＴＦＴにおいて、前記ｅ−）絶縁膜と−して比
誘電率０．）の大きい金属酸化物絶縁膜を用いることに
よシ、単結晶シリコンＭＯ８ＦＥＴ に匹敵し得る相互
コンダクタンスの大きい特性を得ることを特徴としてい
る。豹に好ましい金属酸化物絶縁膜としては、Ａｊ２０
３ （ｇ、 ”８．１ ） ＋ Ｚｒ０ｚ（ｇ、 寓２
０ ） ＃Ｂｉ２Ｏ，（＃、 Ｗ３０）、ｒｈｏｚ（ｇ
、 ５ｅ２ｓ ） 、 Ｔａ２０３（’＠−２７）Ｔｉ
Ｏ２（ｇ、 ＝８０ ）などを挙げ名ことができ、その
他Ｙ、０３などを用いることができる。
を介してダート電極が設けられ、ダート電極と同じ側の
面または他方の面にソースおよびドレイン電極が設けら
れてなるＴＦＴにおいて、前記ｅ−）絶縁膜と−して比
誘電率０．）の大きい金属酸化物絶縁膜を用いることに
よシ、単結晶シリコンＭＯ８ＦＥＴ に匹敵し得る相互
コンダクタンスの大きい特性を得ることを特徴としてい
る。豹に好ましい金属酸化物絶縁膜としては、Ａｊ２０
３ （ｇ、 ”８．１ ） ＋ Ｚｒ０ｚ（ｇ、 寓２
０ ） ＃Ｂｉ２Ｏ，（＃、 Ｗ３０）、ｒｈｏｚ（ｇ
、 ５ｅ２ｓ ） 、 Ｔａ２０３（’＠−２７）Ｔｉ
Ｏ２（ｇ、 ＝８０ ）などを挙げ名ことができ、その
他Ｙ、０３などを用いることができる。
従来よシ単結晶シリコ／を用いたＭｏｌＫＦＥＴではダ
ート絶縁膜として熱蒙化による８１０．膜を用いるのが
一般的である。これはｒ−）絶縁膜−シリコン界面の状
態を曳好なものとすゐためである。即ち単結晶シリコン
を用ｉたＭｏ８ ＦＥＴでは、シリコンの表面単位がＦ
ＩＴ特性に大きな影響を与えるから、他の材料をｒ−）
絶縁膜として用いることは殆んど考えられない。ところ
が、例えば非晶質シリコンでは、内部トラップ準位密度
ＮＴが非常に大きく（Ｎ７タ１０”ｃｍ−３）、相対的
に表面準位の影響が余υ問題とならない。
ート絶縁膜として熱蒙化による８１０．膜を用いるのが
一般的である。これはｒ−）絶縁膜−シリコン界面の状
態を曳好なものとすゐためである。即ち単結晶シリコン
を用ｉたＭｏ８ ＦＥＴでは、シリコンの表面単位がＦ
ＩＴ特性に大きな影響を与えるから、他の材料をｒ−）
絶縁膜として用いることは殆んど考えられない。ところ
が、例えば非晶質シリコンでは、内部トラップ準位密度
ＮＴが非常に大きく（Ｎ７タ１０”ｃｍ−３）、相対的
に表面準位の影響が余υ問題とならない。
従って非晶質シリコン膜を用いたＴＰＴにおいて、ダー
ト絶縁膜として比誘電率の大きい金属酸化物絶縁膜を用
いることによシ、大きい相互コンメタタンスを得ること
ができる。
ト絶縁膜として比誘電率の大きい金属酸化物絶縁膜を用
いることによシ、大きい相互コンメタタンスを得ること
ができる。
またこの発明において比誘電率の大きいダート絶縁膜を
用いることは、次に述べるように単結晶シリコｙ Ｍｏ
８ＦＥＴにはない格別な意味をもつ。単結晶シリコンＭ
Ｏ８Ｆｌｉ＋Ｔでは、ｆ−）電圧によシ誘起されるキャ
リアは殆んどそのまま自由キャリアとして伝導に寄与す
る。これに対し、非晶質シリコン膜を用いたＴＰＴでは
、前述のように誘起されたキャリアのうちの多くが内部
トラ、プ準位に捕獲され、自由キャリアとならない。こ
の様子を第１図に示す。図はダート電圧Ｖ、に対し、誘
起される全キャリア数ＱＴのうち自由キャリアとなる数
Ｑ、の割合を示している。単結晶シリコ７ Ｍｏ８ＦＥ
Ｔでは曲線ムで示すようにｆ−）電圧ｖ０によらずほぼ
Ｑν／ Ｑｙ −１である。
用いることは、次に述べるように単結晶シリコｙ Ｍｏ
８ＦＥＴにはない格別な意味をもつ。単結晶シリコンＭ
Ｏ８Ｆｌｉ＋Ｔでは、ｆ−）電圧によシ誘起されるキャ
リアは殆んどそのまま自由キャリアとして伝導に寄与す
る。これに対し、非晶質シリコン膜を用いたＴＰＴでは
、前述のように誘起されたキャリアのうちの多くが内部
トラ、プ準位に捕獲され、自由キャリアとならない。こ
の様子を第１図に示す。図はダート電圧Ｖ、に対し、誘
起される全キャリア数ＱＴのうち自由キャリアとなる数
Ｑ、の割合を示している。単結晶シリコ７ Ｍｏ８ＦＥ
Ｔでは曲線ムで示すようにｆ−）電圧ｖ０によらずほぼ
Ｑν／ Ｑｙ −１である。
しかもこれはｆ−）絶縁膜の誘電率に依らない。
一方、非晶質シリコン膜を用いて８１０２膜をダート絶
縁膜としたＴＰＴでは、曲線Ｂ１で示すようにデート電
圧ｖ０を十分に大きくしなければ０、／Ｑ？は１に近づ
かない。ところが８１０２ｊｌｌに代シ比誘電率の大き
いムｔ、０．膜をｒ−）絶縁膜として用いたＴＰＴでは
、曲ｍ Ｂ 寓で示すように、小さいダート電圧ｖ０で
Ｑ、／ＱＴをよシ大きくすることができる。即ち非晶質
シリコン膜を用いたＴＰＴではダート絶縁膜の比誘電率
を大きくすることによって、単結晶シリコンＭＯ８ＦＩ
ＣＴには与られない大きな特性改善が得られるのである
。
縁膜としたＴＰＴでは、曲線Ｂ１で示すようにデート電
圧ｖ０を十分に大きくしなければ０、／Ｑ？は１に近づ
かない。ところが８１０２ｊｌｌに代シ比誘電率の大き
いムｔ、０．膜をｒ−）絶縁膜として用いたＴＰＴでは
、曲ｍ Ｂ 寓で示すように、小さいダート電圧ｖ０で
Ｑ、／ＱＴをよシ大きくすることができる。即ち非晶質
シリコン膜を用いたＴＰＴではダート絶縁膜の比誘電率
を大きくすることによって、単結晶シリコンＭＯ８ＦＩ
ＣＴには与られない大きな特性改善が得られるのである
。
以下この発明の詳細な説明する。第２図は一実施例のＴ
ＦＴを示す断面図である。製造工程に従って説明すると
、１はダート電極として用いられるステンレス等の導電
性基板であシ、この基板１上に？−）絶縁膜として、ス
ノ譬ツタリングによって約３０００１ｏ＊ｚ２ｏ、膜２
を全面に形成する。この上に５ＩＨ４のグロー放電分解
法によって、アンド−ｆまたはＰを少量ドープした高抵
抗非晶質シリコン膜３を約５０００Ｘ堆積させ、続いて
オーミックコンタクトをとるためにＰをドープしたｎ十
産非晶質シリコン膜４を薄く堆積させ、これらを例えば
ケミカルドライエツチング技術によ）所定／ｆターンに
形成する。
ＦＴを示す断面図である。製造工程に従って説明すると
、１はダート電極として用いられるステンレス等の導電
性基板であシ、この基板１上に？−）絶縁膜として、ス
ノ譬ツタリングによって約３０００１ｏ＊ｚ２ｏ、膜２
を全面に形成する。この上に５ＩＨ４のグロー放電分解
法によって、アンド−ｆまたはＰを少量ドープした高抵
抗非晶質シリコン膜３を約５０００Ｘ堆積させ、続いて
オーミックコンタクトをとるためにＰをドープしたｎ十
産非晶質シリコン膜４を薄く堆積させ、これらを例えば
ケミカルドライエツチング技術によ）所定／ｆターンに
形成する。
次に約５０００ＸのＡｔ膜を蒸着してパターニングし、
ソース電極５およびドレイン電極６を形成する。最後に
ソース電極５およびドレイン電極６をマスクとしてｎ＋
型非晶質シリコン膜をエツチング除去して完成する。
ソース電極５およびドレイン電極６を形成する。最後に
ソース電極５およびドレイン電極６をマスクとしてｎ＋
型非晶質シリコン膜をエツチング除去して完成する。
このＴＰＴ （Ｄ％性をｔＲ３図および第４図に実線で
示す。これらの図には、比較のためダート絶縁膜として
ｓｉｏ□膜を用いた場合の特性を破線で示しである。第
３図は、ソース電極５を接地し、ドレイン電極６にＶＤ
＝ Ｉ Ｖを与え、基板１に与えるｆ−）電圧Ｖ、を変
えたときのドレイン電流ＩＤを示してお”） ｓ ＡＪ
！２０！ｌ ｌＫを用いた実施例でのしきい値ｖＴ、は
８１０２膜を用いた場合のしきい値ｖＴ□に比べて約〃
となっている。第４図紘基板Ｉに与えるダート電圧をＶ
、＝１５Ｖとし、ソース電極５を接地してドレイン電極
６に印加する電圧ＶＤを変えたときのドレイン電流ＩＤ
を示しておシ、Ａｔ２０．膜を用いた実施例での飽和電
流値が５ｔＯ７膜を用いた場合のそれに対して約３倍と
なっている。
示す。これらの図には、比較のためダート絶縁膜として
ｓｉｏ□膜を用いた場合の特性を破線で示しである。第
３図は、ソース電極５を接地し、ドレイン電極６にＶＤ
＝ Ｉ Ｖを与え、基板１に与えるｆ−）電圧Ｖ、を変
えたときのドレイン電流ＩＤを示してお”） ｓ ＡＪ
！２０！ｌ ｌＫを用いた実施例でのしきい値ｖＴ、は
８１０２膜を用いた場合のしきい値ｖＴ□に比べて約〃
となっている。第４図紘基板Ｉに与えるダート電圧をＶ
、＝１５Ｖとし、ソース電極５を接地してドレイン電極
６に印加する電圧ＶＤを変えたときのドレイン電流ＩＤ
を示しておシ、Ａｔ２０．膜を用いた実施例での飽和電
流値が５ｔＯ７膜を用いた場合のそれに対して約３倍と
なっている。
なお、実施例では、導電性基板そのものをゲート電極と
したが、例えばガラス等の絶縁性基板を用いたＴＰＴに
もこの発明は同様に適用できる。七の場合、ソース、ド
レイン電極と？−）電極を非晶質シリコン膜の一方の面
側にのみ設ける構造としても対向させて設ける構造とし
てもよい。またこの発明はシリコン以外の非晶質半導体
膜を用いたものにも同ｍＫ適用できる。
したが、例えばガラス等の絶縁性基板を用いたＴＰＴに
もこの発明は同様に適用できる。七の場合、ソース、ド
レイン電極と？−）電極を非晶質シリコン膜の一方の面
側にのみ設ける構造としても対向させて設ける構造とし
てもよい。またこの発明はシリコン以外の非晶質半導体
膜を用いたものにも同ｍＫ適用できる。
以上述べたようにこの発明によれば、ｒ−）絶縁膜とし
て比誘電率の大龜い金属酸化物絶縁膜を用いることによ
シ、非晶質半導体膜を用いたＴＰＴの大幅な特性改善を
図ることができる。
て比誘電率の大龜い金属酸化物絶縁膜を用いることによ
シ、非晶質半導体膜を用いたＴＰＴの大幅な特性改善を
図ることができる。
第１図はＭＯＳＦＥＴ とＴＦＴについて電界効果によ
る誘起キャリアのうち自由中ヤリアとなる割合を比較し
て示す図、第２図はこの発明の一実施例のＴＰＴを示す
図、第３図および第４図はその特性を示す図である。 １・・・導電性基板（ダート電極）、２・・・Ａｔ、Ｏ
。 膜（ダート絶縁膜）、３・・・高抵抗非晶質シリコン膜
、４・・・ｎ＋型非晶質シリコン膜、５・・・ソース電
極、６・・・ドレイン電極。 出願人代理人 弁理士 鈴 江 武 彦第１図 Δ ｅ 第２図 第３図 第４図 Ｖ。
る誘起キャリアのうち自由中ヤリアとなる割合を比較し
て示す図、第２図はこの発明の一実施例のＴＰＴを示す
図、第３図および第４図はその特性を示す図である。 １・・・導電性基板（ダート電極）、２・・・Ａｔ、Ｏ
。 膜（ダート絶縁膜）、３・・・高抵抗非晶質シリコン膜
、４・・・ｎ＋型非晶質シリコン膜、５・・・ソース電
極、６・・・ドレイン電極。 出願人代理人 弁理士 鈴 江 武 彦第１図 Δ ｅ 第２図 第３図 第４図 Ｖ。
Claims (3)
- （１） 非晶質半導体膜の一方の面にダート絶縁膜を
介してダート電極が設けられ、ｒ−）電極と同じ側の面
または他方の面にソースおよびドレイン電極が設けられ
てなる薄膜電界効果トランジスタにおいて、前記ｆｆ−
）絶縁膜・として金属酸化物絶縁膜を用いたこ七を特徴
とする薄膜電界効果トランジスタ。 - （２）金属酸化物絶縁膜状ムｔ２０． 、 ＺｒＯ，、
Ｂ１２０．。 ＴｈＯ□＋ Ｔａ２０５１または’ｒ１０□ である特
許請求の範囲第１項記載の薄膜電界効果トランジスタ。 - （３）導電性基板ｔｉｒ−ト電極とし、この上に全面に
金属酸化や絶縁膜を形成してこれをｅ −ト絶縁展とし
、この上に非晶質半導体膜を選択的に設け、この非晶質
半導体膜表面にソースおよびドレイン電極を設けてなる
特許請求の範囲第１項記載の薄膜電界効果トランジスタ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15517181A JPS5856466A (ja) | 1981-09-30 | 1981-09-30 | 薄膜電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15517181A JPS5856466A (ja) | 1981-09-30 | 1981-09-30 | 薄膜電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856466A true JPS5856466A (ja) | 1983-04-04 |
Family
ID=15600049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15517181A Pending JPS5856466A (ja) | 1981-09-30 | 1981-09-30 | 薄膜電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856466A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4776673A (en) * | 1985-10-04 | 1988-10-11 | Hosiden Electronics Co., Ltd. | Liquid-crystal display device |
| WO1994015366A1 (en) * | 1992-12-24 | 1994-07-07 | Tadahiro Ohmi | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5118484A (ja) * | 1974-06-21 | 1976-02-14 | Westinghouse Electric Corp |
-
1981
- 1981-09-30 JP JP15517181A patent/JPS5856466A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5118484A (ja) * | 1974-06-21 | 1976-02-14 | Westinghouse Electric Corp |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4776673A (en) * | 1985-10-04 | 1988-10-11 | Hosiden Electronics Co., Ltd. | Liquid-crystal display device |
| WO1994015366A1 (en) * | 1992-12-24 | 1994-07-07 | Tadahiro Ohmi | Semiconductor device |
| EP0709897A1 (en) * | 1992-12-24 | 1996-05-01 | OHMI, Tadahiro | Semiconductor device |
| EP0709897A4 (en) * | 1992-12-24 | 1997-05-28 | Tadahiro Ohmi | SEMICONDUCTOR DEVICE |
| US5650650A (en) * | 1992-12-24 | 1997-07-22 | Tadahiro Ohmi | High speed semiconductor device with a metallic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| TW200304705A (en) | Thin film transistor | |
| US5130264A (en) | Method of making a thin film transistor | |
| JPH06101563B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP2577345B2 (ja) | 半導体装置 | |
| JPS5856466A (ja) | 薄膜電界効果トランジスタ | |
| JPH0546106B2 (ja) | ||
| Nishida et al. | A new self-aligned a-Si TFT using ion doping and chromium silicide formation | |
| TW415072B (en) | High voltage resistant TFT and fabrication method therefor | |
| JPS6247170A (ja) | 高逆方向抵抗形ダイオ−ド装置 | |
| JP3211291B2 (ja) | 薄膜トランジスタ | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS59163871A (ja) | ダブルゲ−ト型薄膜トランジスタ | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| CN110137203A (zh) | 像素传感结构、传感装置及像素传感结构的形成方法 | |
| JPS63140580A (ja) | 薄膜トランジスタ | |
| JPS5818966A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JPH06112223A (ja) | 薄膜トランジスタの製造方法 | |
| JP2851741B2 (ja) | 半導体装置 | |
| JPS62245672A (ja) | 薄膜ｍｏｓ型トランジスタ | |
| Zhang et al. | Ti Film Thickness Influences on the Back Channel Etched Amorphous InGaZnO 4 Thin Film Transistors | |
| JPS6132474A (ja) | 薄膜トランジスタの製造方法 | |
| WO1989009494A1 (en) | Gate dielectric for a thin film field effect transistor | |
| JPS606103B2 (ja) | 半導体装置 | |
| JP2568037B2 (ja) | 液晶表示素子用アモルファスシリコン半導体装置 |