JPS61276256A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61276256A JPS61276256A JP11701785A JP11701785A JPS61276256A JP S61276256 A JPS61276256 A JP S61276256A JP 11701785 A JP11701785 A JP 11701785A JP 11701785 A JP11701785 A JP 11701785A JP S61276256 A JPS61276256 A JP S61276256A
- Authority
- JP
- Japan
- Prior art keywords
- insulator layer
- semiconductor element
- metallic substrate
- substrate
- cvd method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＳＯＩ構造をなす半導体装置において、シリコンを堆積
する絶縁体層の下の基板部分を熱伝導の良い金属にする
ことにより、 放熱性を向上させて集積回路の動作中の温度上昇を緩和
させると共に当該半導体装置の大型化を容易にしたもの
である。
する絶縁体層の下の基板部分を熱伝導の良い金属にする
ことにより、 放熱性を向上させて集積回路の動作中の温度上昇を緩和
させると共に当該半導体装置の大型化を容易にしたもの
である。
本発明は、半導体装置に係り、特に、ＳＯｆ構造をなす
半導体装置の基板の構成に関す。
半導体装置の基板の構成に関す。
Ｓ ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏ
ｒ）構造は、基体表面の絶縁体層上に形成されたシリコ
ン（Ｓｉ）結晶に半導体素子が形成される構造で、例え
ば絶縁分離幅を狭く出来ることから高密度集積化が容易
になるなどの特徴を有するものである。
ｒ）構造は、基体表面の絶縁体層上に形成されたシリコ
ン（Ｓｉ）結晶に半導体素子が形成される構造で、例え
ば絶縁分離幅を狭く出来ることから高密度集積化が容易
になるなどの特徴を有するものである。
第２図はＳＯＩ構造をなす従来の半導体装置代表例の要
部構成を示す部分側断面図である。
部構成を示す部分側断面図である。
同図において、１はＳｔ基板、２は基板１上に設けられ
た二酸化シリコン（Ｓｉ０２）の絶縁体層、３は絶縁体
層２上に形成されたＳｉ領域、４はＳｉ領域３に形成さ
れた例えば電界効果トランジスタ（ＦＥＴ）などの半導
体素子、である。
た二酸化シリコン（Ｓｉ０２）の絶縁体層、３は絶縁体
層２上に形成されたＳｉ領域、４はＳｉ領域３に形成さ
れた例えば電界効果トランジスタ（ＦＥＴ）などの半導
体素子、である。
ここで、ＳｉＯ２の絶縁体層２は、例えば化学気相成長
法（ＣＶＤ法）などにより堆積するか或いは基板１を熱
酸化して形成され、Ｓｉ領域３は、ＣＶＤ法などにより
堆積された多結晶Ｓｉ層をレーザビームを使用したアニ
ールなどにより再結晶化し、半導体素子４を形成すべき
領域の周りを通常のホトエツチングで除去して形成され
る。半導体素子４の形成方法は、通常のＳｉウェーハに
形成するのと同様である。
法（ＣＶＤ法）などにより堆積するか或いは基板１を熱
酸化して形成され、Ｓｉ領域３は、ＣＶＤ法などにより
堆積された多結晶Ｓｉ層をレーザビームを使用したアニ
ールなどにより再結晶化し、半導体素子４を形成すべき
領域の周りを通常のホトエツチングで除去して形成され
る。半導体素子４の形成方法は、通常のＳｉウェーハに
形成するのと同様である。
この半導体装置は、絶縁体層２上に形成されたＳｉ領域
４に半導体素子５が形成されてＳｏｌ構造をなしている
。
４に半導体素子５が形成されてＳｏｌ構造をなしている
。
そしてこの構造は、形成された半導体素子５−ヒに図示
されない絶縁体層と多結晶Ｓｔ層の積層を重ねるこ、と
により、三次元回路の形成をも可能にするものである。
されない絶縁体層と多結晶Ｓｔ層の積層を重ねるこ、と
により、三次元回路の形成をも可能にするものである。
上記構成の半導体装置は、集積密度を増加させた場合に
、基板１面積当たりの発熱量が増大するのに対して基板
１が熱伝導度のそれほど大きくないＳｔであるため放熱
が不充分になり、動作中の温度上昇が半導体素子４に悪
影響を与える問題がある。
、基板１面積当たりの発熱量が増大するのに対して基板
１が熱伝導度のそれほど大きくないＳｔであるため放熱
が不充分になり、動作中の温度上昇が半導体素子４に悪
影響を与える問題がある。
また、半導体チップの大きさをウェーハ・サイズまで拡
大して築積度を上げようとするような、近年の研究動向
の一つであるチップの大型化に対もて、大きくすること
が困難である単結晶Ｓｉつ工−ハを基板ｌに使用してい
ることが制約になる問題もある。
大して築積度を上げようとするような、近年の研究動向
の一つであるチップの大型化に対もて、大きくすること
が困難である単結晶Ｓｉつ工−ハを基板ｌに使用してい
ることが制約になる問題もある。
第１図は本発明による半導体装置実施例の要部構成を示
す部分側断面図である。
す部分側断面図である。
上記問題点は、第１図に示される如く、金属基板ｌａ上
に絶縁体層２が設けられ、絶縁体Ｎ２上に形成されたＳ
ｋ領域３に半導体素子４が形成されてなる本発明の半導
体装置によって解決される。
に絶縁体層２が設けられ、絶縁体Ｎ２上に形成されたＳ
ｋ領域３に半導体素子４が形成されてなる本発明の半導
体装置によって解決される。
本発明によれば、基板１ａの材料はＳｉより熱伝導度の
大きな金属であるのが望ましい。
大きな金属であるのが望ましい。
基板１ａが上記の如く金属特にＳｉより熱伝導度の大き
な金属で形成されるので問題の放熱性は従来例より向上
し、高密度集積回路が形成された場合の発熱による半導
体素子４への悪影響が緩和される。
な金属で形成されるので問題の放熱性は従来例より向上
し、高密度集積回路が形成された場合の発熱による半導
体素子４への悪影響が緩和される。
然も基板１ａを金属にすることによりその大きさには単
結晶Ｓｉウェーハを用いる場合のような制限がなく、当
該チップを任意に大きくすることが可能である。
結晶Ｓｉウェーハを用いる場合のような制限がなく、当
該チップを任意に大きくすることが可能である。
以下第１図を用い実施例について説明する。
第１図に示す半導体装置は、第２図図示の従来例におけ
るＳｔ基板１を銅（Ｃｕ）の金属基板１ａに替えたもの
である。
るＳｔ基板１を銅（Ｃｕ）の金属基板１ａに替えたもの
である。
金属基板１ａには、厚さ約２．０１の高純度Ｃｕ板を用
いている。５ｉＯｚ絶縁体層２の厚さは約４μｍで、公
知の低温堆積可能なＣＶＤ法例えばプラズマＣＶＤ法ま
たはレーザＣＶＤ法などの堆積により形成している。金
属基板１ａが高純度であるため、上記堆積に際する絶縁
体層２の汚染の問題はない。
いている。５ｉＯｚ絶縁体層２の厚さは約４μｍで、公
知の低温堆積可能なＣＶＤ法例えばプラズマＣＶＤ法ま
たはレーザＣＶＤ法などの堆積により形成している。金
属基板１ａが高純度であるため、上記堆積に際する絶縁
体層２の汚染の問題はない。
この後の、Ｓｉ領域３、半導体素子４の形成方法は従来
と変わらない。
と変わらない。
Ｃｕの熱伝導度の大きさはＳｔの２倍以上あるので、先
に述べたようにして高密度集積回路が形成されても発熱
による半導体素子４への悪影響は大幅に緩和される。
に述べたようにして高密度集積回路が形成されても発熱
による半導体素子４への悪影響は大幅に緩和される。
また、当該チップの大きさを大きくする場合、金属基板
１ａは任意の大きさにすることが可能であり、絶縁体層
２およびＳｉ領域３形成用多結晶Ｓｉ層はＣＶＤ法によ
って形成するため、製造面における技術上の困難な問題
はない。従ってこの場合は、当該チップの強度上の問題
として金属基板１ａの厚さを配慮すれば良い。
１ａは任意の大きさにすることが可能であり、絶縁体層
２およびＳｉ領域３形成用多結晶Ｓｉ層はＣＶＤ法によ
って形成するため、製造面における技術上の困難な問題
はない。従ってこの場合は、当該チップの強度上の問題
として金属基板１ａの厚さを配慮すれば良い。
なお、上記実施例では金属基板１ａにＣｕをまた絶縁体
層２にＳｉＯ２を使用しているが、それぞれに他の材料
例えば前者にアルミニウムなどをまた後者に窒化Ｓｉ−
？）酸化アルミニウムなどを使用しても良い。
層２にＳｉＯ２を使用しているが、それぞれに他の材料
例えば前者にアルミニウムなどをまた後者に窒化Ｓｉ−
？）酸化アルミニウムなどを使用しても良い。
以上説明したように、本発明の構成によれば、Ｓｏｌ構
造をなす半導体装置において、放熱性を向上させると共
に大型化を容易にすることが出来て、高密度集積回路を
形成した場合の温度上昇緩和とチップ大型化に対する自
由度の増加を可能にさせる効果がある。
造をなす半導体装置において、放熱性を向上させると共
に大型化を容易にすることが出来て、高密度集積回路を
形成した場合の温度上昇緩和とチップ大型化に対する自
由度の増加を可能にさせる効果がある。
第１図は本発明による半導体装置実施例の要部構成を示
す部分側断面図、 第２図はＳｏｌ構造をなす従来の半導体装置代表例の要
部構成を示す部分側断面図、 である。 図において、 １はＳｔ基板、 １ａは金属基板、 ２は絶縁体層、 ３はＳｉ領域、 ４は半導体素子、 である。
す部分側断面図、 第２図はＳｏｌ構造をなす従来の半導体装置代表例の要
部構成を示す部分側断面図、 である。 図において、 １はＳｔ基板、 １ａは金属基板、 ２は絶縁体層、 ３はＳｉ領域、 ４は半導体素子、 である。
Claims (1)
- 【特許請求の範囲】 １）金属基板（１ａ）上に絶縁体層（２）が設けられ、
該絶縁体層（２）上に形成されたシリコン領域（３）に
半導体素子（４）が形成されてなることを特徴とする半
導体装置。 ２）上記基板（１ａ）の材料はシリコンより熱伝導度の
大きな金属であることを特徴とする特許請求の範囲第１
項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11701785A JPS61276256A (ja) | 1985-05-30 | 1985-05-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11701785A JPS61276256A (ja) | 1985-05-30 | 1985-05-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276256A true JPS61276256A (ja) | 1986-12-06 |
Family
ID=14701381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11701785A Pending JPS61276256A (ja) | 1985-05-30 | 1985-05-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276256A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994015366A1 (en) * | 1992-12-24 | 1994-07-07 | Tadahiro Ohmi | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104261A (en) * | 1980-11-03 | 1982-06-29 | Xerox Corp | Film transistor array and method of producing same |
-
1985
- 1985-05-30 JP JP11701785A patent/JPS61276256A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104261A (en) * | 1980-11-03 | 1982-06-29 | Xerox Corp | Film transistor array and method of producing same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994015366A1 (en) * | 1992-12-24 | 1994-07-07 | Tadahiro Ohmi | Semiconductor device |
| US5650650A (en) * | 1992-12-24 | 1997-07-22 | Tadahiro Ohmi | High speed semiconductor device with a metallic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0317124A2 (en) | Silicon on insulator semiconductor components containing thin synthetic diamond films | |
| US5354717A (en) | Method for making a substrate structure with improved heat dissipation | |
| JPS6052037A (ja) | 半導体装置の製法 | |
| US5510293A (en) | Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers | |
| US4131909A (en) | Semiconductor integrated circuit isolated through dielectric material and a method for manufacturing the same | |
| TWI416675B (zh) | 具有增加熱傳導之積體電路 | |
| US6867459B2 (en) | Isotopically pure silicon-on-insulator wafers and method of making same | |
| JP2007513517A (ja) | 歪み半導体基板およびその製造プロセス | |
| US6849508B2 (en) | Method of forming multiple gate insulators on a strained semiconductor heterostructure | |
| JPS61276256A (ja) | 半導体装置 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| US6552395B1 (en) | Higher thermal conductivity glass for SOI heat removal | |
| KR0162510B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5902120A (en) | Process for producing spatially patterned components | |
| JPH0370155A (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPS61144037A (ja) | 半導体装置およびその製造方法 | |
| JPS6265317A (ja) | 半導体単結晶膜形成のためのウエハ構造 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JP3071818B2 (ja) | 半導体基板の製造方法 | |
| JPS5821854A (ja) | 半導体回路素子 | |
| JPH0548108A (ja) | 半導体装置およびその製造方法 | |
| JPS62159444A (ja) | 半導体装置の製造方法 | |
| JPS5893266A (ja) | 半導体集積回路 | |
| JPS6074507A (ja) | 半導体装置の製造方法 |