DE19856084C2 - Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht - Google Patents

Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht

Info

Publication number
DE19856084C2
DE19856084C2 DE1998156084 DE19856084A DE19856084C2 DE 19856084 C2 DE19856084 C2 DE 19856084C2 DE 1998156084 DE1998156084 DE 1998156084 DE 19856084 A DE19856084 A DE 19856084A DE 19856084 C2 DE19856084 C2 DE 19856084C2
Authority
DE
Germany
Prior art keywords
layer
metal oxide
oxide layer
metal
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1998156084
Other languages
English (en)
Other versions
DE19856084A1 (de
Inventor
Thomas Pompl
Helmut Wurzer
Wolfgang Rebitzer
Thomas Gaertner
Oliver Gehring
Kerstin Krahl
Stephan Wege
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1998156084 priority Critical patent/DE19856084C2/de
Priority to TW88120909A priority patent/TW495554B/zh
Priority to PCT/DE1999/003878 priority patent/WO2000034991A2/de
Publication of DE19856084A1 publication Critical patent/DE19856084A1/de
Application granted granted Critical
Publication of DE19856084C2 publication Critical patent/DE19856084C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Laminated Bodies (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxid­ schicht, insbesondere ein Verfahren zur Herstellung einer Me­ talloxidschicht als Gatedielektrikum eines Feldeffekttransi­ stors bzw. als sogenanntes "storage node dielektrikum" in ei­ ner Speicherzelle.
Zur Erhaltung bzw. Steigerung der internationalen Wettbe­ werbsfähigkeit ist es notwendig, die Kosten, die zur Reali­ sierung einer bestimmten elektronische Funktion aufzuwenden sind, ständig zu senken und somit die Produktivität kontinu­ ierlich zu steigern. Der Garant für die Produktivitätssteige­ rung in den letzten Jahren war und ist dabei die CMOS- Technologie bzw. die DRAM-Technologie. Die CMOS-Technologie verdankt ihre herausragende Stellung vor allem dem kleinen Platzbedarf der MOS-Transistoren selbst sowie der Möglich­ keit, die MOS-Transistoren in einer integrierten Schaltung mit höchster Packungsdichte anzuordnen. Hinzu kommen der ge­ ringe Leistungsverbrauch und, mit fortschreitender Struktur­ verkleinerung, auch eine hohe Schaltgeschwindigkeit.
Die fortschreitende Strukturverkleinerung der Transistoren bringt es jedoch mit sich, daß zur wirksamen Ansteurung der Transistoren immer dünnere dielektrische Schichten als Gate­ dielektrika verwendet werden müssen. Wird, wie heute allge­ mein üblich, Siliziumdioxid als Gatedielektrikum verwendet, so müßte die Schichtdicke des Gatedielektrikums in einer 0,1 µm Technologie weniger als 1,5 nm betragen. Es ist jedoch sehr schwer, derartig dünne Siliziumdioxidschichten mit aus­ reichender Genauigkeit, reproduzierbar herzustellen. Abwei­ chungen von nur 0,1 nm bedeuten Schwankungen in der Schichtdicke in der Größenordnung von 10%. Darüber hinaus kommt es bei derartig dünnen Siliziumdioxidschichten zu hohen Leck­ strömen durch die Siliziumdioxidschicht, da durch den Effekt des quantenmechanischen Tunnels die Ladungsträger die durch die Siliziumdioxidschicht erzeugte Potentialbarriere überwin­ den können.
Es wurde daher vorgeschlagen, die übliche Siliziumdioxid­ schicht durch ein Material mit einer höheren Dielektrizitäts­ konstanten zu ersetzen. Mit einem derartigen Material können vergleichsweise dicke Schichten von mehr als 5 nm als Gate­ dielektrika verwendet werden, die jedoch elektrisch einer Si­ liziumdioxidschicht von deutlich kleiner als 5 nm entspre­ chen. Die Dicke einer derartigen Schicht ist leichter zu kon­ trollieren und der Tunnelstrom durch die Schicht ist deutlich vermindert. Als Materialien für das Gatedielektrikum wurden beispielsweise Siliziumnitrid, Titanoxid oder Tantalpentoxid vorgeschlagen.
Zur Herstellung dieser Materialschichten werden bisher CVD- Prozesse eingesetzt. Die so hergestellten Schichten weisen jedoch Verunreinigungen auf, die auf die bei den CVD- Verfahren verwendeten Prozeßgase zurückzuführen sind. Diese Verunreinigungen führen zu Ladungen und sogenannten "Traps" in den Schichten, die wiederum die Funktion des Transistors negativ beeinflussen.
Aus der US 4,495,219 ist bekannt, eine als Dielektrikum die­ nende Metalloxidschicht durch Aufbringen des entsprechenden Metalls auf die blanke Siliziumoberfläche mit nachfolgender thermischer Oxidation zu bilden. Dabei besteht jedoch die Ge­ fahr, daß das Metall in das Silizium diffundiert und dort ak­ tive Bereiche in ihren elektrischen Eigenschaften nachteilig beeinflußt.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfah­ ren zur Herstellung von Metalloxidschichten anzugeben, das die genannten Probleme vermeidet oder deutlich vermindert. Diese Aufgabe wird von dem Verfahren gemäß Patentanspruch 1 gelöst.
Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den Un­ teransprüchen der Beschreibung und den beiliegenden Zeichnun­ gen.
Erfindungsgemäß wird ein Verfahren zur Herstellung einer Me­ talloxidschicht bereitgestellt. Dabei umfaßt das erfindungs­ gemäße Verfahren folgende Schritte:
  • a) eine Barriereschicht wird gebildet,
  • b) auf die Barriereschicht wird eine Metallschicht aufge­ bracht, und
  • c) die Metallschicht wird in einer Sauerstoffatmosphäre ther­ misch oxidiert, so daß eine Metalloxidschicht (3') erzeugt wird.
Das erfindungsgemäße Verfahren besitzt den Vorteil, daß zur Erzeugung der eigentliche Metalloxidschicht keine CVD- Verfahren eingesetzt werden müssen, wodurch sich störende Verunreinigungen der Metalloxidschicht deutlich reduzieren lassen. Weiterhin führt das erfindungsgemäße Verfahren zu ei­ ner sehr homogenen Grenzflächen des Metalloxides. Die bisher verwendeten CVD-Abscheidungen ergeben hingegen, wegen unkon­ trollierter Kristallbildung zu Beginn der Abscheidung, an der Substratoberfläche eine inhomogene, rauhe Grenzfläche. Dar­ über hinaus läßt sich das erfindungsgemäße Verfahren leicht in die bereits bestehenden Prozesse zur Herstellung von CMOS- Transistoren und/oder Speicherkondensatoren integrieren und ist daher sehr kostengünstig zu realisieren. Die thermische Oxidation der Metallschicht führt zu einer sehr reinen und stöchiometrischen Metalloxidschicht.
Darüber hinaus lassen sich derartige Metalloxidschicht nur sehr schlecht strukturieren. Dies ist insbesondere deshalb der Fall, weil sich diese Schichten im wesentlichen nur durch eine physikalischen Ätzkomponente ätzen lassen, die dement­ sprechend gegenüber anderen Schichten nur eine geringe bzw. gar keine Selektivität aufweist. Daher wird in einer bevor­ zugten Ausführungsform weiterhin erfindungsgemäß ein Verfah­ ren zur Strukturierung der Metalloxidschicht bereitgestellt. Dabei umfaßt das erfindungsgemäße Verfahren die zusätzlichen Schritte:
  • a) auf die Metalloxidschicht wird eine Maske aufgebracht, und
  • b) die Metalloxidschicht wird entsprechend der Maske in einer oxidierenden Atmosphäre bei einer Temperatur größer als 130°C trocken geätzt, wobei die oxidierende Atmosphäre zu­ mindest eine Halogenverbindung, insbesondere CF4, auf­ weist.
Das erfindungsgemäße Verfahren besitzt den Vorteil, daß das Metalloxid chemisch auch ohne physikalische Ätzkomponente trocken geätzt werden. Dementsprechend weist das erfindungs­ gemäße Verfahren eine hohe Selektivität gegenüber anderen Ma­ terialien wie beispielsweise Silizium oder Siliziumoxid auf.
Bei dem erfindungsgemäßen Verfahren ist es insbesondere be­ vorzugt, wenn als Barriereschicht Siliziumdioxid oder nitri­ diertes Siliziumdioxid verwendet wird.
Weiterhin ist es bevorzugt, wenn als Metall Titan, Tantal oder Aluminium verwendet wird. Ebenso ist es bevorzugt, wenn das Metall durch Sputtern auf die Barriereschicht aufgebracht wird.
Weiterhin ist es bevorzugt, wenn die Barriereschicht zwischen 1 und 3 nm dick bzw. die Metallschicht zwischen 5 und 15 nm dick ist.
Bei dem erfindungsgemäßen Verfahren ist es insbesondere be­ vorzugt, wenn die Barriereschicht bei der thermischen Oxida­ tion der Metallschicht im wesentlichen entfernt wird.
Bei der Strukturierung der Metalloxidschicht ist es bevor­ zugt, wenn die Maske eine Polysiliziummaske ist.
Weiterhin ist es bevorzugt, wenn die Ätztemperatur zwischen 200°C und 300°C, insbesondere etwa 250°C beträgt.
Darüber hinaus ist es bevorzugt, wenn der Anteil der Halogen­ verbindung in der oxidierenden Atmosphäre zwischen 1 und 10% beträgt.
Die Erfindung wird nachfolgend anhand von Figuren der Zeich­ nung näher dargestellt. Die Fig. 1 bis 4 zeigen eine sche­ matische Darstellung einer Ausführungsform der erfindungsge­ mäßen Verfahren.
Fig. 1 zeigt einen Ausschnitt eines Siliziumwafers mit einem Siliziumsubstrat 1. Der in Fig. 1 gezeigte Zustand eines Si­ liziumwafers entspricht beispielsweise dem Zustand, den ein Siliziumwafer in einem Standard-CMOS Prozeß annimmt, nachdem die Wannen der CMOS-Transistoren und die Isolation (nicht ge­ zeigt) der einzelnen Transistoren bereits erzeugt worden ist.
Auf die Oberfläche des Siliziumsubstrats 1 wird nun eine etwa 2 nm dicke Siliziumdioxidschicht 2 als Barriereschicht aufge­ bracht. Diese Oxidschicht 2 kann beispielsweise durch eine thermische Oxidation erzeugt werden. Wird die thermische Oxi­ dation in einer Atmosphäre durchgeführt, die zusätzlich NO- bzw. N2O-Moleküle enthält, so läßt sich eine nitridierte Siliziumdioxidschicht 2 herstellen.
Wie bereits in der Einleitung erwähnt ist es schwierig, die Dicke einer solch dünnen Oxidschicht genau zu kontrollieren. Da diese Oxidschicht jedoch nur eine Vorstufe zur Erzeugung des eigentlichen Gatedielektrikums ist, können Schwankungen in der Schichtdicke der Oxidschicht 2 hingenommen werden, oh­ ne daß dies negative Auswirkungen auf die Funktion des noch zu erzeugenden Transistors hat.
Auf die Oxidschicht 2 wird nachfolgend eine Titanschicht oder Tantalschicht 3 als Metallschicht aufgebracht. Diese Titan­ schicht oder Tantalschicht 3 wird durch eine Sputterprozeß erzeugt. Die Schichtdicke der Titanschicht oder Tantalschicht 3 beträgt etwa 6 nm. Die sich daraus ergebende Situation ist in Fig. 2 gezeigt.
Anschließend wird die Titanschicht oder Tantalschicht 3 durch eine thermische Oxidation in eine Metalloxidschicht 3' umge­ wandelt. Die Umwandlung findet einer Sauerstoffatmosphäre bei etwa 600°C statt. Die thermische Oxidation der Metallschicht führt zu einer sehr reinen und stöchiometrischen Metalloxid­ schicht, die kaum Verunreinigungen aufweist. Außerdem werden bei der thermischen Oxidation Sauerstoffatome aus der Silizi­ umdioxidschicht 2 in die Metallschicht 3 gezogen, so daß die Siliziumdioxidschicht 2 bei der thermischen Oxidation der Me­ tallschicht nahezu vollständig entfernt wird. Auf diese Weise entsteht eine sehr saubere Grenzfläche zwischen dem Silizium­ substrat 1 und der Metalloxidschicht 3', was positiv auf die Eigenschaften des späteren Feldeffekttransistors auswirkt.
Durch eine nachfolgende Temperung bei etwa 900°C läßt sich eine Titanoxidschicht 3' in der sogenannten Rutil-Phase er­ zeugen. Diese Temperung kann bereits bei der Erzeugung der Titanoxidschicht erfolgen. Sie kann aber erst in einem späte­ ren Prozeßschritt in der Herstellung einer integrierten Schaltung durchgeführt werden.
Es folgt die Erzeugung einer Polysiliziumschicht 4 auf der Metalloxidschicht 3'. Die sich daraus ergebende Situation ist in Fig. 3 gezeigt. Je nach verwendetem Prozeß können auf die Polysiliziumschicht 4 noch weitere Schichten beispielsweise eine TEOS-Oxidschicht (nicht gezeigt) abgeschieden werden.
Es folgt eine Phototechnik, bei der die Polysiliziumschicht 4 strukturiert wird, so daß die Gatebahnen 5 erzeugt werden. Die Gatebahnen 5 bilden wiederum eine Maske zur nachfolgenden Ätzung der Metalloxidschicht 3'. Als Ätzgas wird eine Mi­ schung aus CF4 und O2 verwendet. Die Temperatur der Ätzung beträgt etwa 250°C. Dabei wird das Ätzgas durch eine HF- Einkopplung oder eine Mikrowellenanregung zur Bildung eines Plasmas angeregt. Das Verhältnis von CF4 zu O2 beträgt etwa 2% zu 98%.
Für die Ätzung selbst ist das frei werdende Fluor und die da­ mit verbunden Reaktion des Metalloxids mit dem Fluor verant­ wortlich. Es bilden sich flüchtige Metall-Fluor-Verbindungen. Der Sauerstoff übernimmt die Aufgabe als Passivator für das (Poly) Silizium. Durch Sauerstoff bildet sich SiO2 dessen Bindungsenergie (ohne den Einsatz von zusätzlicher Ionener­ gie) zu hoch ist um durch den geringen Fluoranteil signifi­ kant geätzt zu werden. Die Ätzung der Metalloxidschicht er­ folgt daher sehr selektiv zu (Poly)Silizium bzw. zu Siliziu­ moxid. Die daraus ergebende Situation ist in Fig. 4 gezeigt.
Der Prozeß zur Herstellung des Transistors kann dann gemäß einem Standard-CMOS Verfahren fortgesetzt werden, um den vollständigen Transistor zu erzeugen. Diese Schritte sind an sich bekannt, so daß auf sie nicht weiter eingegangen werden muß.

Claims (11)

1. Verfahren zur Herstellung einer Metalloxidschicht mit den Schritten:
  • a) eine Barriereschicht (2) wird gebildet.
  • b) auf die Barriereschicht (2) wird eine Metallschicht (3) aufgebracht, und
  • c) die Metallschicht (3) wird in einer Sauerstoffatmosphäre thermisch oxidiert, so daß eine Metalloxidschicht (3') er­ zeugt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Barriereschicht (2) Siliziumdioxid oder nitridiertes Si­ liziumdioxid verwendet wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß als Metall Titan, Tantal oder Aluminium verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Metall durch Sputtern auf die Barriereschicht (2) aufge­ bracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Barriereschicht (2) zwischen 1 und 3 nm dick gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Metallschicht zwischen 5 und 15 nm dick aufgebracht wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Barriereschicht bei der thermischen Oxidation der Metall­ schicht entfernt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß
  • a) auf die Metalloxidschicht (3') eine Maske (5) aufgebracht wird, und
  • b) die Metalloxidschicht (3') entsprechend der Maske (5) in einer oxidierenden Atmosphäre bei einer Temperatur größer als 130°C trocken geätzt wird, wobei die oxidierende Atmo­ sphäre zumindest eine Halogenverbindung, insbesondere CF4, aufweist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Maske (5) eine Polysiliziummaske verwendet wird.
10. Verfahren nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, daß die Ätztemperatur zwischen 200°C und 300°C, insbesondere etwa 250°C gewählt wird.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß der Anteil der Halogenverbindung in der oxidierenden Atmo­ sphäre zwischen 1 und 10% gewählt wird.
DE1998156084 1998-12-04 1998-12-04 Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht Expired - Fee Related DE19856084C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1998156084 DE19856084C2 (de) 1998-12-04 1998-12-04 Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht
TW88120909A TW495554B (en) 1998-12-04 1999-11-30 Method to manufacture a layer of metal oxide or a structured layer of metal oxide
PCT/DE1999/003878 WO2000034991A2 (de) 1998-12-04 1999-12-03 Verfahren zur herstellung einer metalloxidschicht bzw. einer strukturierten metalloxidschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998156084 DE19856084C2 (de) 1998-12-04 1998-12-04 Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht

Publications (2)

Publication Number Publication Date
DE19856084A1 DE19856084A1 (de) 2000-06-08
DE19856084C2 true DE19856084C2 (de) 2002-07-11

Family

ID=7890039

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998156084 Expired - Fee Related DE19856084C2 (de) 1998-12-04 1998-12-04 Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht

Country Status (3)

Country Link
DE (1) DE19856084C2 (de)
TW (1) TW495554B (de)
WO (1) WO2000034991A2 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495219A (en) * 1981-10-09 1985-01-22 Fujitsu Limited Process for producing dielectric layers for semiconductor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574177A (en) * 1982-02-01 1986-03-04 Texas Instruments Incorporated Plasma etch method for TiO2
JP3160336B2 (ja) * 1991-12-18 2001-04-25 株式会社東芝 半導体装置の製造方法
JP3339730B2 (ja) * 1992-12-24 2002-10-28 忠弘 大見 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495219A (en) * 1981-10-09 1985-01-22 Fujitsu Limited Process for producing dielectric layers for semiconductor devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Vac. Sci. Technol. A13 (2)1995, 335-342 *
J. Vac. Sci. Technol. B12 (6)1994, 3208-3212 *

Also Published As

Publication number Publication date
TW495554B (en) 2002-07-21
WO2000034991A2 (de) 2000-06-15
WO2000034991A3 (de) 2000-11-16
DE19856084A1 (de) 2000-06-08

Similar Documents

Publication Publication Date Title
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE60220230T2 (de) Herstellungsverfahren eines halbleiterbauelements
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
DE60023573T2 (de) Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE3618128C2 (de)
WO2003038875A2 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE10219123B4 (de) Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie
DE10255841A1 (de) Kondensator mit ruthenhaltigen Elektroden
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE19856084C2 (de) Verfahren zur Herstellung einer Metalloxidschicht bzw. einer strukturierten Metalloxidschicht
DE3742912A1 (de) Verfahren zur herstellung von halbleiter-schaltungen
EP0026376A2 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen, insbesondere CCD-Schaltungen mit selbstjustierten, nichtüberlappenden Poly-Silizium-Elektroden
DE10207130B4 (de) Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
EP1383938B1 (de) Verfahren zum erzeugen einer metallischen oder metallhaltigen schicht
WO2003046977A2 (de) Isolationsgraben für eine integrierte schaltung und verfahren zu dessen herstellung
DE4307580C2 (de) Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht
DE10324055A1 (de) Integrierter Stapelkondensator und Verfahren zu dessen Herstellung
DE10164741A1 (de) Mehrfachabscheidung von Metallschichten zur Herstellung der oberen Kondensatorelektrode eines Grabenkondensators
DE10029658C2 (de) Verfahren zur Herstellung einer Barrierenschicht auf einem Siliziumsubstrat
EP1364408B1 (de) Verfahrenher zur herstellung einer elektrodenanordnung zur ladungsspeicherung
WO2002093629A1 (de) Herstellungsverfahren für ein halbleiterbauelement
EP0997928B1 (de) Verfahren zur Herstellung eines Kondensators

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee