DE10163345B4 - Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement - Google Patents
Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement Download PDFInfo
- Publication number
- DE10163345B4 DE10163345B4 DE10163345A DE10163345A DE10163345B4 DE 10163345 B4 DE10163345 B4 DE 10163345B4 DE 10163345 A DE10163345 A DE 10163345A DE 10163345 A DE10163345 A DE 10163345A DE 10163345 B4 DE10163345 B4 DE 10163345B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- temperature
- forming
- environment
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
Abstract
Verfahren
zur Herstellung eines Kondensators in einem Halbleiterbauelement,
mit den Schritten:
ein Halbleitersubstrat (21) wird präpariert;
eine isolierende Zwischenschicht (23) wird auf dem Halbleitersubstrat (21) gebildet;
ein Kontaktloch wird durch die isolierende Zwischenschicht gebildet;
ein Kontaktanschluss (27) wird in dem Kontaktloch gebildet;
eine untere Elektrode wird gebildet, wobei die untere Elektrode in elektrischem Kontakt mit dem Kontaktanschluss steht;
eine hemisphärische Kornschicht (35) wird auf einer Oberfläche der unteren Elektrode gebildet;
die untere Elektrode wird mit Phosphor bei einer Temperatur von 550 bis 650°C in einer Phosphorgasumgebung dotiert;
eine dielektrische TaON-Schicht (37) wird auf der unteren Elektrode gebildet;
die dielektrische TaON-Schicht (37) wird ausgeheilt; und
eine obere Elektrodenschicht wird auf der dielektrischen TaON-Schicht (37) gebildet;
wobei der Schritt des Ausheilens der dielektrischen TaON-Schicht (37) weiterhin die Schritte umfasst:
eine erste Ausheilbehandlung bei einer Temperatur von 700 bis 900°C in...
ein Halbleitersubstrat (21) wird präpariert;
eine isolierende Zwischenschicht (23) wird auf dem Halbleitersubstrat (21) gebildet;
ein Kontaktloch wird durch die isolierende Zwischenschicht gebildet;
ein Kontaktanschluss (27) wird in dem Kontaktloch gebildet;
eine untere Elektrode wird gebildet, wobei die untere Elektrode in elektrischem Kontakt mit dem Kontaktanschluss steht;
eine hemisphärische Kornschicht (35) wird auf einer Oberfläche der unteren Elektrode gebildet;
die untere Elektrode wird mit Phosphor bei einer Temperatur von 550 bis 650°C in einer Phosphorgasumgebung dotiert;
eine dielektrische TaON-Schicht (37) wird auf der unteren Elektrode gebildet;
die dielektrische TaON-Schicht (37) wird ausgeheilt; und
eine obere Elektrodenschicht wird auf der dielektrischen TaON-Schicht (37) gebildet;
wobei der Schritt des Ausheilens der dielektrischen TaON-Schicht (37) weiterhin die Schritte umfasst:
eine erste Ausheilbehandlung bei einer Temperatur von 700 bis 900°C in...
Description
- Hintergrund der Erfindung
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf einen Halbleiterspeicher und insbesondere auf ein Verfahren zur Herstellung eines Kondensators passend für ein hochintegriertes Speicherelement unter Verwendung einer dielektrischen TaON-Schicht mit einer hohen dielektrischen Konstante.
- Hintergrund des Standes der Technik
- In dem Maße, in dem die Integration von Speicherprodukten mit der Entwicklung einer Halbleitertechnologie mit feiner Linienbreite zunimmt, wurde die Einheitsspeicherzellenfläche stark reduziert und wurden die Arbeitsspannungen stark reduziert.
- Abgesehen von dieser Reduzierung in der Zellenfläche blieb die Ladekapazität, die für einen funktionierenden Speicherelementbetrieb notwendig ist, bei mindestens 25 fF/Zelle, um so die Erzeugung von Softfehlern zu verhindern und die Notwendigkeit der Reduzierung der Auffrischzeit zu vermeiden.
- In einem herkömmlichen DRAM-Kondensator, welcher als ein Dielektrikum eine Nitrid/Oxid („NO") Schichtstruktur verwendet, kann die Konfiguration der unteren Elektrode modifiziert werden, um eine komplexe dreidimensionale Struktur zur Verfügung zu stellen, oder es kann die Höhe der unteren Elektrode gesteigert werden. Diese strukturellen Modifikationen dienen dazu, die Effektivflächen-Fläche zu erhöhen und dadurch die notwendige Ladungskapazität zur Verfügung zu stellen.
- Der Bereich dreidimensionaler Konfigurationen der unteren Elektrode ist jedoch durch Verfahrensschwierigkeiten beschränkt. Darüber hinaus erzeugt das Erhöhen der unteren Elektrodenhöhe einen Höhenunterschied in der Stufe zwischen den Zellenflächen und den peripheren Schaltungsflächen. Gegebenenfalls verschlechtert das Erhöhen des Stufenhöhenunterschiedes die Ausbeute und die Zuverlässigkeit des resultierenden Elementes, als Ergebnis von Schwierigkeiten bei der Bildung von Leitern aufgrund von Schwierigkeiten beim Erhalten einer ausreichenden Fokussiertiefe nachfolgender fotolithografischer Prozesse.
- Daher können Kondensatoren mit herkömmlichen dielektrischen NO-Strukturen nicht sowohl mit ausreichender Ladungskapazität als auch mit ausreichender Zellenfläche hergestellt werden, die für die DRAM-Bauelemente der nächsten Generation benötigt werden.
- Um die Nachteile der NO-Kondensatoren zu überwinden, wurden in letzter Zeit Entwicklungen von Ta2O5 Kondensatoren vorgenommen, welche Ta2O5 Schichten mit dielektrischen Konstanten zwischen 25 und 27 anstelle von NO-Schichten mit dielektrischen Konstanten zwischen 4 und 5 verwenden.
- Ta2O5 Schichten haben jedoch ein instabiles chemisches stöchiometrisches Verhältnis, was zu Ta-Atomen in der Schicht führt, die aufgrund der Unterschiede in dem Zusammensetzungsverhältnis zwischen den Ta- und O-Atomen nicht vollständig oxidiert sind. Es ist nämlich unvermeidlich, dass Substitutionstyp Ta-Atome eines Sauerstoffleerstellentyps in der Schicht lokal aufgrund des instabilen chemischen Kompositionsverhältnisses des Materials selbst existieren.
- Obwohl die Anzahl und die Dichte der Sauerstoffleerstellen in der Ta2O5 Schicht entsprechend dem Verhältnis der Komponenten und ihres Bindungsgrades variieren können, können Sauerstoffleerstellen nicht vollständig vermieden werden.
- Um ein Stromleck eines Kondensators zu verhindern, ist daher ein zusätzlicher Oxidationsprozess notwendig, um die Substitutionstyp-Ta-Atome, die in der dielektrischen Schicht vorhanden sind, zu oxidieren, um ein stabileres stöchiometrisches Verhältnis innerhalb der Ta2O5 Schicht zu erzeugen.
- Darüber hinaus weist die Ta2O5 Schicht eine hohe Oxidationsreaktivität mit Polysilizium und TiN auf, Materialien, die normalerweise verwendet werden, um die oberen und/oder unteren Elektroden des Kondensators zu bilden. Diese Reaktion neigt dazu, eine Oxidschicht niederer Dielektrizität zu bilden und die Homogenität an einer Grenzschicht stark zu reduzieren, wenn Sauerstoff in der Ta2O5 Schicht zu der Grenzschicht wandert und mit dem Elektrodenmaterial reagiert.
- Wenn die Ta2O5 Schicht gebildet wird, werden Kohlenstoffatome und Kohlenstoffverbindungen, wie etwa CH4, C2H4 und dergleichen, und H2O durch die Reaktion zwischen den organischen Abschnitten des organometallischen Ta (OC2H5)5 Precursors und des O2 und N2O Gases, welches zur Bildung der Ta2O5 Schicht verwendet wird, erzeugt und in die Schicht als Störstellen eingebaut.
- Dementsprechend existieren Sauerstoffleerstellen sowie Kohlenstoffatome und Ionen und Radikale in der Ta2O5 Schicht als Störstellen und erhöhen den Leckstrom der resultierenden Kondensatoren und verschlechtern deren dielektrische Eigenschaften.
- Eine vorgeschlagene Lösung für diese Probleme ist eine nach der Bildung durchgeführte thermische Behandlung (Oxidation), die einen elektrischen Ofen oder RTP und ein N2O- oder O2-Ambiente verwendet, um diese Probleme zu überwinden.
- Die nach der Bildung durchgeführte thermische Behandlung in der N2O- oder O2-Atmosphäre kann jedoch die Tiefe der Verarmungsschicht erhöhen, da eine Oxidschicht mit einer niedrigen elektrischen Konstanten an der Grenzschicht mit der unteren Elektrode gebildet wird.
- Unter Berücksichtigung der Probleme, die aus der nach der Bildung durchgeführten thermischen Behandlung und der anschließenden Bildung eines Kontaktanschlusses zum Speichern elektrischer Ladungen und einer dielektrischen Schicht resultieren, werden ein Kondensator in einem Halbleiterbauelement und ein herkömmliches, der Anmelderin bekanntes, Verfahren der Herstellung im folgenden mit Bezug auf die
1 –3 beschrieben. -
1 –3 zeigen Querschnittsansichten eines Kondensators in einem Halbleiterbauelement und ein Herstellungsverfahren für denselben gemäß einem herkömmlichen Verfahren. - Gemäß
1 werden eine Isolationszwischenschicht3 , eine Barrierennitridschicht5 , eine Pufferoxidschicht7 nacheinander auf einem Halbleitersubstrat1 abgeschieden. In diesem Fall wird die Isolationszwischenschicht3 vorzugsweise durch Abscheiden von HDP, BPSG, oder SOG Materialien gebildet. Die Barrierennitridschicht5 wird vorzugsweise unter Verwendung einer Plasmanitridabscheidung und die Pufferoxidschicht7 wird vorzugsweise unter Verwendung von PE-TEOS abgeschieden. - Eine obere Oberfläche der Pufferoxidschicht
7 wird dann mit einem Fotolackmuster (in der Zeichnung nicht dargestellt) für eine Anschlusskontaktmaske beschichtet. Unter Verwendung des Fotolackmusters als eine Maske werden dann Kontaktlöcher9 durch Entfernen von Abschnitten der Pufferoxidschicht7 , der Barrierennitridschicht5 und der Isolationszwischenschicht3 gebildet, um diese Abschnitte des Halbleitersubstrates1 freizulegen. - Das (in der Zeichnung nicht dargestellte) Fotolackmuster wird dann entfernt und es wird ein Polysiliziummaterial auf dem Wafer abgeschieden. Das Polysilizium füllt die Kontaktlöcher
9 und bildet eine Schicht auf der oberen Oberfläche des Pufferoxides7 . Kontaktanschlüsse11 werden dann durch selektives Entfernen des Polysiliziummaterials von der Pufferoxidschicht7 durch Blankettätzen oder einen CMP-Prozess gebildet. - Gemäß
2 wird dann eine Deckeloxidschicht13 auf einer freigelegten oberen Oberfläche der gesamten Struktur einschließlich der Kontaktanschlüsse11 abgeschieden. - Nachdem die Deckeloxidschicht
13 mit einem Fotolackmuster (in der Zeichnung nicht dargestellt) für eine Speicherknotenmaske beschichtet wurde, werden die oberen Oberflächen der Kontaktanschlüsse11 durch selektives Entfernen der Deckeloxidschicht13 unter Verwendung des Fotolackmusters als eine Ätzmaske exponiert. - Dann wird eine dotierte Polysiliziumschicht
15 auf der exponierten Oberfläche der selektiv entfernten Deckeloxidschicht13 und der exponierten oberen Oberfläche der Kontaktanschlüsse11 abgeschieden. - Gemäß
3 wird über der dotierten Polysiliziumschicht15 eine (nicht dargestellte) Fotolackschicht oder PSG gebildet, wodurch die selektiv entfernte Deckeloxidschicht13 aufgefüllt wird. - Die unteren Elektroden
15a werden durch selektives Entfernen der dotierten Polysiliziumschicht15 und der Fotolackschicht durch Blankettätzen entfernt, bis die Deckeloxidschicht13 freigelegt ist. - Es wird dann eine dielektrische TaON oder Ta2O5 Schicht
17 auf einer oberen Oberfläche der gesamten Struktur einschließlich der unteren Elektroden15a nach Entfernen der Fotolackschicht gebildet. - Dann wird auf der dielektrischen TaON oder Ta2O5 Schicht in einer N2O- oder O2-Atmosphäre eine thermische Behandlung ausgeführt.
- Schließlich wird auf der dielektrischen TaON oder Ta2O5 Schicht
17 eine obere Elektrode19 gebildet, um die Herstellung des Kondensators zu vervollständigen. - Wie oben erwähnt, wird der Kontaktanschluss
11 für einen unteren Elektrodenkontakt in einem Kondensator in einem Halbleiterbauelement unter Verwendung eines TaON oder Ta2O5 Dielektrikums gemäß1 durch sequenzielles Abschalten der Isolationszwischenschicht (einer Oxidschicht, die zwischen den Bitlinien und den unteren Elektroden existiert, welche in der Zeichnung nicht dargestellt ist), einer Barrierennitridschicht und einer Oxidpufferschicht. Diese Schichten werden dann selektiv entfernt, um eine Öffnung zu bilden, eine Schicht leitenden Materials wird abgeschieden, und der Abschnitt der leitenden Schicht, der sich nicht innerhalb der entfernten Öffnungsfläche befindet, wird entfernt, um die Kontaktanschlüsse übrig zu lassen. - Wenn die Kontaktanschlüsse auf diese Art und Weise gebildet werden, wie in der
2 nicht dargestellt, erstrecken sich jedoch die Kontaktanschlüsse unglücklicherweise um etwa 50 nm bis 150 nm nach außen über die Barrierennitridschicht hinweg. Dieses führt dazu, dass die durch die unteren Elektroden belegte Fläche reduziert wird und verursacht eine elektrische Verschlechterung und Zuverlässigkeitsprobleme als Ergebnis der angestiegenen Wahrscheinlichkeit des Erzeugens von Brücken zwischen benachbarten Kontaktanschlüssen. - Darüber hinaus wird die Verarmungsschicht tiefer, da eine Oxidschicht mit niedriger dielektrischer Konstanten an der Grenzschicht zwischen den unteren Elektroden und der dielektrischen Schicht während der nachfolgenden thermischen Behandlung in der N2O- oder O2-Atmosphäre auf der dielektrischen TaON oder Ta2O5 Schicht gebildet wird.
- Daher wird die Effizienz des Kondensators reduziert, wenn ein Verarmungsverhältnis (C) zwischen etwa 7 und 17% rangiert.
- In diesem Fall ist das Verarmungsverhältnis (C) = 1 – {(Cmax – Cmin)/Cmax} × 100, wobei Cmax eine Kapazität Cs ist, wenn eine „+" Spannung an der oberen Elektrode angelegt wird, und wobei Cmin eine Kapazität Cs ist, wenn eine „–" Spannung an die obere Elektrode angelegt wird.
- In dem Herstellungsverfahren für einen TaON Kondensator im Stand der Technik wird die thermische Behandlung in einer N2O oder O2 Atmosphäre bei einer Temperatur von 700 bis 800°C nach der Abscheidung auf der TaON-Schicht ausgeführt, um so die Sauerstoffleerstellen und die Kohlenstoffstörstellen in der Schicht zu entfernen, die einen Leckstrom in dem Kondensator zur Folge hätten.
- Während einer solchen thermischen Behandlung migriert unglücklicherweise ein Teil des Stickstoffes, welcher bis zu 20 bis 30% TaON-Schicht umfasst, zu der Oberfläche der Polysiliziumschicht, die die untere Elektrode bildet, um so dort aufeinandergestapelt zu werden, während ein Teil der Stickstoffkomponenten nach außerhalb diffundiert, um so einen dielektrischen Verlust zu verursachen, wodurch es fehlschlägt, eine ausreichende und mit großer Ladung versehene Kapazität zur Verfügung zu stellen.
- Aus der
DE 100 31 056 A1 ist ein Kondensator mit einem Halbleitersubstrat, einer unteren Elektrode, die elektrisch mit dem Halbleitersubstrat verbunden ist, wobei die untere Elektrode einen inneren Polysiliziumabschnitt und eine äußere HSG-Schicht umfasst, einer dielektrischen TaON-Schicht auf der unteren Elektrode und einer oberen Elektrode auf der dielektrischen TaON-Schicht sowie ein Verfahren zum Herstellen eines solchen Kondensators bekannt. - Zusammenfassung der Erfindung
- Dementsprechend ist die vorliegende Erfindung gerichtet auf Verfahren zur Herstellung eines Kondensators in einem Halbleiterelement, welche eines oder mehrere der Probleme, Begrenzungen und Nachteile der Verfahren des Standes der Technik überwinden.
- Das Ziel der vorliegenden Erfindung ist es, ein Herstellungsverfahren zur Verfügung zu stellen, welches die Produktkosten reduziert durch Vermindern der Anzahl der Einheitsprozesse und der gesamten Prozesszeit, die zur Bildung der Kontaktanschlüsse notwendig ist.
- Ein anderes Ziel der vorliegenden Erfindung ist es, Verfahren zur Herstellung von Kondensatoren für ein Halbleiterelement zur Verfügung zu stellen, welche die Erzeugung von Brücken zwischen benachbarten Kontaktanschlüssen reduzieren oder eliminieren, um die Ausbeute und die Zuverlässigkeit des resultierenden Halbleiterelementes zu verbessern.
- Ein weiteres Ziel der vorliegenden Erfindung ist es, Verfahren zur Herstellung von Kondensatoren für ein Halbleiterelement zur Verfügung zu stellen, welche eine hohe Ladungskapazität aufweisen, durch Minimieren des Verarmungsverhältnisses in Richtung auf die untere Elektrode.
- Noch ein weiteres Ziel der vorliegenden Erfindung ist es, Verfahren zur Herstellung von Kondensatoren für Halbleiterelement zur Verfügung zu stellen, welche einen Kondensator herstellen, der für hochintegrierte Speicherelemente geeignet ist, in dem die dielektrische Konstante einer dielektrischen TaON-Schicht durch nachfolgende thermische Behandlung oder Plasmaausheilungsbehandlung gesteigert wird.
- Zusätzliche Eigenschaften und Vorteile der Erfindung werden in der folgenden Beschreibung ausgeführt, aber auch illustriert in den begleitenden Zeichnungen.
- Diese und andere Vorteile zu erreichen, schließt ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterelement gemäß der vorliegenden Erfindung die Schritte des Zurverfügungstellens eines Halbleitersubstrates ein, des Bildens einer Isolati onszwischenschicht auf dem Halbleitersubstrat, wobei ein Kontaktloch durch die Isolationszwischenschicht hindurch gebildet wird. Ein Kontaktanschluss wird dann in dem Kontaktloch gebildet und es wird eine untere Elektrode mit einer hemisphärischen Kornschicht gebildet, und mit dem Kontaktanschluss elektrisch verbunden. Die untere Elektrode wird dann bei einer Temperatur von 550–650°C in einer Phosphorgasatmosphäre dotiert, es wird eine dielektrische TaON-Schicht auf der unteren Elektrode gebildet und ausgeheilt, und es wird eine untere Elektrodenschicht auf der dielektrischen TaON-Schicht gebildet, wobei der Schritt des Ausheilens der dielektrischen TaON-Schicht weiterhin die Schritte umfasst: eine erste Ausheilbehandlung bei einer Temperatur von 700 bis 900°C in einer N2O- oder O2-Umgebung; und eine zweite Ausheilbehandlung, die umfasst: eine thermische Behandlung durch RTP oder in einem elektrischen Ofen bei einer Temperatur von 700 bis 900°C in einer NH3-Umgebung oder eine Plasmaausheilbehandlung bei einer Temperatur von 400 bis 500°C in einer NH3-Umgebung; weiterhin einen Plasmaoxidationsschritt umfassend, der umfasst, dass die dielektrische TaON-Schicht einem Plasma bei einer Temperatur von 400 bis 500°C für ein bis zwei Minuten in einer N2O- oder O2-Umgebung ausgesetzt wird, wobei der Plasmaoxidationsschritt nach der zweiten Ausheilbehandlung und vor dem Schritt des Bildens der oberen Elektrode ausgeführt wird.
- Bei einem weiteren Aspekt schließt ein Verfahren zur Herstellung eines Kondensators in einem Halbleiterelement gemäß der vorliegenden Erfindung die Schritte ein, dass ein Halbleitersubstrat zur Verfügung gestellt wird, dass eine erste Isolationszwischenschicht mit einem ersten Kontaktloch auf dem Halbleitersubstrat gebildet wird. Ein erster Kontaktanschluss wird dann in dem ersten Kontaktloch aus dotiertem Polysilizium gebildet, es wird dann eine Ätzbarrierenschicht auf einer oberen Oberfläche der ersten Zwischenisolationsschicht und dem Kontaktanschluss gebildet, und es wird eine zweite Isolationszwischenschicht auf der Ätzbarrierenschicht gebildet. Es werden dann eine harte maskierende Polysiliziumschicht und eine Anti-Reflektionsschicht auf der zweiten isolierenden Zwischenschicht gebildet, und es wird ein zweites Kontaktloch gebildet, um eine obere Oberfläche des Kontaktanschlusses durch Entfernen der überlagerten Anti-Reflektionsschicht, der harten maskierenden Polysiliziumschicht, der zweiten isolierenden Zwischenschicht und der Ätzbarrierenschicht zu exponieren. Eine dotierte Polysiliziumschicht wird dann auf der Anti-Reflektionsschicht und der exponierten oberen Oberfläche des Kontaktanschlusses gebildet, es wird dann eine hemisphärische Kornschicht auf der dotierten Polysiliziumschicht gebildet und thermisch bei einer Temperatur von 550 bis 660°C in einer Phosphorgasatmosphäre dotiert. Eine Opferschicht wird dann gebildet, um die hemisphärische Kornschicht zu vergraben und eine untere Oberfläche der zweiten isolierenden Zwischenschicht wird dann durch selektives Entfernen der Opferschicht, der hemisphärischen Kornschicht, der dotierten Polysiliziumschicht, der Anti-Reflektionsschicht und der harten maskierenden Polysiliziumschicht exponiert. Es wird die verbleibende Opferschicht komplett entfernt, es wird eine dielektrische TaON-Schicht auf der exponierten Oberfläche der zweiten isolierenden Zwischenschicht und der Polysiliziumschicht auf der hemisphärischen Kornschicht gebildet, es wird eine erste Ausheilbehandlung auf der dielektrischen TaON-Schicht einer Temperatur von 700 bis 900°C in einer Atmosphäre aus N2O oder O2 ausgeführt, es wird eine obere Elektrode auf der dielektrischen TaON-Schicht gebildet, und es wird eine zweite Ausheilbehandlung bei einer Temperatur von 800 bis 950°C nach dem Bilden der oberen Elektrode ausgeführt.
- Kurze Beschreibung der Zeichnungen
- Die begleitenden Zeichnungen dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.
- Die Zeichnungen stellen dar:
-
1 –3 zeigen Querschnitte eines Kondensators in einem Halbleiterelement und ein Verfahren zur Herstellung derartiger Kondensatoren gemäß einem der Anmelderin bekannten Verfahren; -
4 –7 zeigen Querschnitte eines Kondensators in einem Halbleiterelement und ein Verfahren zur Herstellung derartiger Kondensatoren gemäß der vorliegenden Erfindung; und -
8 zeigt einen Graph der Phosphorkonzentrationsvariation abhängig von der Temperatur nach dem thermischen Dotieren einer unteren Elektrode gemäß der vorliegenden Erfindung. - Detaillierte Beschreibung der bevorzugten Ausführungsformen
- Es wird nun im Detail Bezug genommen auf die bevorzugten Ausführungsformen der vorliegenden Erfindung, von denen Beispiele in den begleitenden Zeichnungen beschrieben sind. Wenn möglich, werden die gleichen Bezugszeichen verwendet, um ähnliche oder entsprechende Elemente während der Beschreibung zu identifizieren.
- Gemäß
4 wird gemäß einer ersten Ausführungsform der vorliegenden Erfindung eine Isolationszwischenschicht23 auf einem Halbleitersubstrat21 abgeschieden. Es wird dann ein Fotolackmuster (in der Zeichnung nicht dargestellt) zum Definieren eines Kontaktanschlusses auf der oberen Oberfläche der Isolationszwischenschicht23 aufgetragen. In diesem Fall wird die isolierende Zwischenschicht23 bevorzugt durch Abscheiden eines HDP, eine BPSG oder SOG-Materials gebildet. - Es wird dann unter Verwendung eines (in der Zeichnung nicht dargestellten) Fotolackmusters als eine Maske ein Kontaktloch
25 durch Entfernen einer Fläche der isolierenden Zwischenschicht23 gebildet, um einen Abschnitt des Halbleitersubstrates21 zu exponieren. - Das (in der Zeichnung nicht dargestellte) Fotolackmuster wird dann entfernt und ein dotiertes Polysiliziummaterial, welches das Kontaktloch
25 füllt, wird dann auf der exponierten oberen Oberfläche der isolierenden Zwischenschicht23 und in das Kontaktloch25 abgeschieden. Ein Kontaktanschluss27 wird dann durch selektives Entfernen des oberen Abschnittes des Polysiliziummaterials unter Anwendung eines „blanket etch" (unmaskierter Ätzschritt) oder eines CMP-Vorganges (chemisch-mechanisches Polieren) gebildet. In diesem Fall wird die dotierte Polysiliziumschicht zum Bilden des Kontaktanschlusses vorzugsweise unter Verwendung einer LPCVD- oder einer RTP-Ausrüstung gebildet und weist eine Phosphorkonzentration von über 2 × 1020 Atomen/cm3 auf. - Eine Barrierennitridschicht
29 , welche als eine Ätzbarriere verwendet wird, wenn in einem nachfolgenden Schritt die Deckeloxidschicht geätzt, wird auf eine exponierte obere Oberfläche der isolierenden Zwischenschicht23 und des Kontaktanschlusses27 abgeschieden. In diesem Fall wird die Barrierennitridschicht29 vorzugsweise bis zu einer Dicke von 20 nm–80 nm unter Verwendung von LPCVD, PECVD oder RTP-Ausrüstung abgeschieden. - Gemäß
5 wird eine Deckeloxidschicht (zweite isolierende Zwischenschicht)31 auf der Barrierennitridschicht29 gebildet, und es werden dann eine harte maskierende Polysiliziumschicht (in der Zeichnung nicht dargestellt) und eine Antireflexionsschicht (in der Zeichnung nicht dargestellt) sequenziell auf der Deckeloxidschicht gebildet. In diesem Fall wird die Deckeloxidschicht31 vorzugsweise auf einem der Materialien PE-TEOS, PSG oder USG unter Verwendung einer Si-H Basisquelle gebildet. - Nachdem ein (in der Zeichnung nicht dargestelltes) Fotolackmuster für eine Ladungselektrodenmaske auf der (in der Zeichnung nicht dargestellten) Antireflexionsschicht gebildet wurde, werden die Antireflexionsschicht und die harte maskierende Polysiliziumschicht unter Verwendung des (in der Zeichnung nicht dargestellten) Fotolackmusters als eine Ätzmaske geätzt.
- Die Barrierennitridschicht
29 , welche Ätzschutz bietet, und die Deckeloxidschicht31 werden dann geätzt, um Abschnitte des Kontaktanschlusses27 und der isolierenden Zwischenschicht23 zu exponieren. In diesem Falle werden die Ätzbedingungen für die Deckeloxidschicht31 und die Barrierennitridschicht29 so ausgewählt, dass eine Ätzselektivität zwischen den Oxid- und den Nitridschichten in einem Verhältnis von zwischen 5:1 und 20:1 zur Verfügung gestellt wird. - Darüber hinaus wird die (in der Zeichnung nicht dargestellte) Antireflektionsschicht mit einer Dicke von 30 nm bis 100 nm durch Abscheidung oder Beschichtung unter Verwendung inorganischer Materialien, wie etwa SiON oder einem organischen Material, welches in der Lage ist, den nachfolgenden Maskierschritt zu verbessern, gebildet.
- Nachdem das Fotolackmuster entfernt wurde, wird eine dotierte Polysiliziumschicht
33 zur Bildung einer unteren Elektrode auf der (in der Zeichnung nicht dargestellten) Antireflektionsschicht und der exponierten oberen Oberfläche des Kontaktanschlusses25 gebildet. - Anschließend wird eine HSG (hemisphärische Korn) Schicht
35 auf einer Oberfläche des dotierten Polysiliziums33 bei einer Temperatur von etwa 550 bis 650°C durch Abscheiden von undotiertem Polysilizium gebildet. - Nachdem die HSP-Schicht
35 gebildet worden ist, wird eine thermische Dotierung in einer Phosphorgasatmosphäre beispielsweise bei 1 bis 5% PH3/N2 oder PH3/He mit 50 cm3/min (sccm) bis 2000 cm3/min (sccm) ausgeführt. In diesem Fall wird das thermische Dotieren bei einer niedrigen Temperatur zwischen etwa 550°C und etwa 650°C, bevorzugt zwischen 575°C und 625°C, und weiter bevorzugt zwischen 595°C und 605°C für etwa 30 bis 120 Minuten bei einem Druck von 133,32 bis 13332 Pa (1 bis 100 Torr) in einem elektrischen Ofen ausgeführt. - Wie in der
8 dargestellt, wurde die höchste Phosphordotierkonzentration in der Nähe von 600°C erreicht, wenn das thermische Dotieren bei Temperaturen zwischen 550 und 750°C ausgeführt wurde. Während es nicht gewünscht ist, durch irgendwelche bestimmte Mechanismen gebunden zu sein, wird angenommen, dass die Ergebnisse des thermischen Dotierprozesses wie folgt erklärt werden können. - Das PH3 Gas zerfällt bei 570 bis 580°C und die Morphologie des Siliziums der unteren Elektrode wird während des Phosphordotierprozesses bei Temperaturen von über 700°C kristalliner. Das Silizium behält jedoch im allgemeinen seine amorphe Morphologie (a-Si) bei Temperaturen unterhalb von 650°C.
- Darüber hinaus tendiert ein Haftkoeffizient an einer Oberfläche des Siliziums der unteren Elektrode dazu größer zu sein bei Temperaturen unterhalb von 650°C, da vor allem in der Nähe der Oberflächenregion offene Bindungen existieren, während amorphes Silizium den Großteil des Bulksiliziums enthält, welches die untere Elektrode bildet. So erklärt sich, dass der höchste Dotierwert in der Nähe von 600°C erreicht wird.
- Eine Opferschicht
36 , die den inneren Teil der Schicht35 auffüllt, wird dann auf der exponierten Oberfläche der gesamten Struktur gebildet. - In diesem Fall kann die Opferschicht
36 durch Abscheiden einer Fotolackschicht von 0.5 bis 1.5 μm Dicke gebildet werden, durch Abscheiden einer Oxidschicht, wie etwa PSG oder USG, mit einer Dicke von 0.1 bis 0.5 μm, oder durch Abscheiden einer SOG-Schicht. - Auf der anderen Seite, wenn die Deckeloxidschicht
31 aus PE-TEOS gebildet wird, wird das Material, welches den inneren Teil der HSG-Schicht35 auffüllt, vorzugsweise durch Abscheiden einer PSG- oder USG-Schicht gebildet, welche eine Nassätzrate aufweist die dreimal schneller ist als die der alternativen Fotolackschicht. - Gemäß
6 wird eine obere Oberfläche der Deckeloxidschicht31 exponiert durch selektives Entfernen der Opferschicht36 , der HSG-Schicht35 , der dotierten Polysiliziumschicht33 , der Antireflektionsschicht (in der Zeichnung nicht dargestellt), der (in der Zeichnung nicht dargestellten) harten maskierenden Polysiliziumschicht, durch einen CMP-Prozess. - Als Alternative zu dem CMP-Prozess zum Entfernen der Opferschicht
36 , der HSG-Schicht35 , der dotierten Polysiliziumschicht33 , der Antireflektionsschicht, und der harten maskierenden Polysiliziumschicht, wird ein blanket etch Zurückätzprozess verwendet. Der Zurückätzprozess sollte vorzugsweise ein ausreichendes Überätzen einschliessen, um 5 bis 10% des Polysiliziums der unteren Elektrode, einschließlich des harten maskierenden Polysiliziums, zu entfernen. - Als nächstes wird eine konkave Elektrode zum Speichern einer elektrischen Ladung, bestehend aus der HSG-Schicht
35 und der dotierten Polysiliziumschicht33 durch vollständiges Entfernen der Opferschicht36 , die auf der exponierten Oberfläche der HSG-Schicht35 verblieben ist, gebildet. Wenn ein Oxid verwendet wird, um die Opferschicht36 zu bilden, wird es bevorzugt unter Verwendung eines Nassätzprozesses entfernt. - In einer anderen Ausführungsform der unteren Elektrode können anstelle einer unteren konkaven Basiselektrode verschiedene dreidimensionale Strukturen, wie etwa doppelt oder dreifach gestapelte Strukturen, basierend auf einfachen Stapel- oder zylindrischen Strukturen, für die Bildung der unteren Elektrode verwendet werden.
- Als eine weitere Ausführungsform der unteren Elektrode wird anstelle der konkaven Struktur die untere Elektrode darüber hinaus durch Bilden eines zylindrischen Speicherknotens und anschließendes Bilden der HSG-Schicht auf einer Oberfläche des Speicherknotens gebildet.
- Gemäß
7 wird eine dielektrische TaON-Schicht37 auf einer exponierten Oberfläche der Deckeloxidschicht31 und der HSG-Schicht35 abgeschieden. - Um Kohlenstoffstörstellen oder Sauerstoffleerstellen zu entfernen, wird die dielektrische Ta-ON-Schicht
37 dann bei einer Temperatur zwischen 700 und 900°C in einer Atmosphäre von N2O oder O2 ausgeheilt. - Um die dielektrische Konstante der dielektrischen TaON-Schicht
37 zu erhöhen, kann ein weiterer Ausheilschritt auf der dielektrischen TaON-Schicht37 in einer NH3 Atmosphäre bei einer Temperatur von 700 bis 900°C in einem elektrischen Ofen oder durch RTP durchgeführt werden, oder in einem Plasmareaktor in einer NH3 Atmosphäre bei einer niedrigeren Temperatur von etwa 400 bis 500°C. Daher wird Stickstoff in die dielektrische TaON-Schicht37 injiziert oder es wird eine Nitrierung erreicht. - Wenn die Ausheilung in einer NH3 Atmosphäre ausgeführt wird, wird eine Oberfläche der dielektrischen TaON-Schicht unregelmäßig. In diesem Fall wird die Erzeugung von Leckstrom des Kondensators reduziert durch Ausführen einer Plasmaoxidation der unregelmäßigen Oberfläche der dielektrischen TaON-Schicht für eine bis zwei Minuten bei einer niedrigen von 400 bis 500°C in einer N2O oder einer O2 Atmosphäre.
- Eine TiN-Schicht
39 wird dann in einer Dicke von 200 bis 500Å auf der dielektrischen TaON-Schicht37 , bevorzugt unter Verwendung von CVD mit TiCL4 Gas, abgeschieden. Eine obere Elektrode wird dann durch selektives Mustern und Ätzen der TiN-Schicht39 gebildet. - In einer weiteren Ausführungsform der oberen Elektrode wird eine dotierte Polysiliziumschicht (in der Zeichnung nicht dargestellt) in einer Dicke von 50 nm bis 150 nm durch Abscheidung auf die TiN-Schicht
39 abgeschieden als eine Pufferschicht gegen Stress und thermische Einflüsse, die während der anschließenden thermischen Prozesse erzeugt werden, und bildet somit einen Teil der oberen Elektrode. - In einer weiteren Ausführungsform der oberen Elektrode kann dotiertes Polysilizium oder Metallmaterial, wie etwa TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2, oder Pt, zur Bildung der Schicht
39 für die obere Elektrode anstelle von TiN verwendet werden. - Während der Schritte des Abscheidens der dielektrischen TaON-Schicht und des Ausführens der thermischen Behandlung bei einer Temperatur unterhalb von 800°C nach dem thermischen Dotieren gemäß
5 tritt etwas Deaktivierung auf, während der etwas von dem Phosphordotierstoff in dem Polysilizium, welches die untere Elektrode bildet, in Richtung auf die Oberfläche wandert oder lokale Agglomerationen bildet. - Um den thermischen Dotiereffekt durch Aktivieren des Phosphordotierstoffes in der unteren Elektrode und durch das Verhindern solch einer Deaktivierung, kann die Ausheilung, die RTP oder einen elektrischen Ofen bei einer Temperatur von 800 bis 950°C verwendet, nach dem Bilden der oberen Elektrode ausgeführt werden. In diesem Falle wird die Aushärtungsbehandlung durch das RTP für 10 bis 60 Sekunden durchgeführt, oder es wird die andere Aushärtbehandlung unter Verwendung eines elektrischen Ofens für 5 bis 30 Minuten in einer N2 Atmosphäre ausgeführt. Die Verarmungsschicht in Richtung der unteren Elektrode kann durch diese zusätzlichen Ausheilprozesse stark reduziert werden.
- Dementsprechend bietet ein gemäß dem vorliegenden Verfahren hergestellter Kondensator in einem Halbleiterelement eine Anzahl von Vorteilen.
- Die vorliegende Erfindung reduziert die Herstellungskosten durch Reduzieren der Anzahl von Einheitsprozessen verglichen mit den herkömmlichen Verfahren. Das vorliegende Verfahren bildet einen Kontakt für die untere Elektrode, in welchem der Kontaktanschluss durch Bilden eines Kontaktloches direkt nach der Bildung der isolierenden Zwischenschicht, dem Abscheiden des Polysiliziums zum Bilden des Kontaktanschlusses und des Ausführens des blanket etch Rückätzprozesses auf dem Polysilizium gebildet wird. Zur Zeit wird in dem herkömmlichen Verfahren der untere Elektrodenkontakt durch sequenzielles Abscheiden einer isolierenden Zwischenschicht (z. B. einer Oxidschicht, die zwischen der Bitleitung und der unteren Elektrode liegt) und einer Oxidpufferschicht auf der Barrierennitridschicht vor dem Ausführen des Kontaktätzens gebildet.
- Wenn er mit Halbleiterkondensatoren verglichen wird, die unter Verwendung des herkömmlichen Verfahrens gebildet wurden, liefert ein gemäß dem Verfahren der Erfindung hergestellter Kondensator ein reduziertes Verarmungsverhältnis C von bis zu 2%, da die Kapazität Cmin, d. h. Cs wenn „–(negative)" Spannung an die obere Elektrode angelegt wird, erhöht wird, indem das Verarmungsverhältnis in Richtung der unteren Elektrode minimiert wird, wobei die Phosphorstörstellenkonzentration in der unteren Elektrode durch Ausführen der thermischen Phosphordotierung auf der oberen Elektrode (Polysiliziumschicht mit der unregelmäßig geformten HSG-Schicht) bei einer niedrigeren Temperatur von 550 bis 650°C erhöht wird.
- Daher stellt die vorliegende Erfindung eine erhöhte Ladungskapazität von bis zu 10% verglichen mit einem Kondensator mit dergleichen unteren Elektrodenfläche, welche die durch herkömmliche Verfahren gebildete dielektrische TaON oder Ta2O5 Schicht verwendet, zur Verfügung.
- Darüber hinaus liefert die vorliegende Erfindung eine erhöhte dielektrische Konstante für die dielektrische TaON-Schicht durch Ausführen einer zusätzlichen thermischen Aushärtungsbehandlung oder Plasmaaushärtungsbehandlung auf der dielektrischen TaON-Schicht, wobei die Aushärtungsbehandlung in einer NH3 Atmosphäre bei normalem oder reduziertem Druck unter Verwendung von RTP oder eines elektrischen Ofens ausgeführt wird. Darüber hinaus kann ein gemäß dem Verfahren der Erfindung hergestellter TaON-Kondensator mit einer konkaven Struktur verwendet werden, um eine Speicherzelle für ein Halbleiterspeicherelement mit kritischen Abmessungen von weniger als 0.16 μm zu erzeugen und die Auffrischzeit für die resultierende Speicherzelle zu verbessern.
Claims (21)
- Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement, mit den Schritten: ein Halbleitersubstrat (
21 ) wird präpariert; eine isolierende Zwischenschicht (23 ) wird auf dem Halbleitersubstrat (21 ) gebildet; ein Kontaktloch wird durch die isolierende Zwischenschicht gebildet; ein Kontaktanschluss (27 ) wird in dem Kontaktloch gebildet; eine untere Elektrode wird gebildet, wobei die untere Elektrode in elektrischem Kontakt mit dem Kontaktanschluss steht; eine hemisphärische Kornschicht (35 ) wird auf einer Oberfläche der unteren Elektrode gebildet; die untere Elektrode wird mit Phosphor bei einer Temperatur von 550 bis 650°C in einer Phosphorgasumgebung dotiert; eine dielektrische TaON-Schicht (37 ) wird auf der unteren Elektrode gebildet; die dielektrische TaON-Schicht (37 ) wird ausgeheilt; und eine obere Elektrodenschicht wird auf der dielektrischen TaON-Schicht (37 ) gebildet; wobei der Schritt des Ausheilens der dielektrischen TaON-Schicht (37 ) weiterhin die Schritte umfasst: eine erste Ausheilbehandlung bei einer Temperatur von 700 bis 900°C in einer N2O- oder O2-Umgebung; und eine zweite Ausheilbehandlung, die umfasst: eine thermische Behandlung durch RTP oder in einem elektrischen Ofen bei einer Temperatur von 700 bis 900°C in einer NH3-Umgebung oder eine Plasmaausheilbehandlung bei einer Temperatur von 400 bis 500°C in einer NH3-Umgebung; und das Verfahren weiterhin einen Plasmaoxidationsschritt aufweist, der umfasst, dass die dielektrische TaON-Schicht (37 ) einem Plasma bei einer Temperatur von 400 bis 500°C für ein bis zwei Minuten in einer N2O- oder O2-Umgebung ausgesetzt wird, wobei der Plasmaoxidationsschritt nach der zweiten Ausheilbehandlung und vor dem Schritt des Bildens der oberen Elektrode ausgeführt wird. - Verfahren nach Anspruch 1, wobei der Schritt des Bildens der unteren Elektrode weiterhin umfasst: eine dotierte Polysiliziumschicht wird abgeschieden; die dotierte Polysiliziumschicht wird gemustert; und die dotierte Polysiliziumschicht wird geätzt.
- Verfahren nach Anspruch 1, wobei der Schritt des Dotierens der unteren Elektrode weiterhin umfasst: ein Druck zwischen 133,32 Pa und 13332 Pa wird für eine Behandlungsperiode von 30 bis 120 Minuten aufrechterhalten.
- Verfahren nach Anspruch 1, wobei das Phosphorgas eine Gasmischung aus PH3/N2 oder PH3/He umfasst, wobei die Gasmischung mit einer Rate zwischen 50 und 2000 cm3/min. eingeführt wird.
- Verfahren nach Anspruch 1, wobei der Schritt des Ausheilens der dielektrischen TaON-Schicht (
37 ) weiterhin umfasst, dass eine Temperatur von 700 bis 900°C in einer Umgebung von N2O oder O2 aufrechterhalten wird. - Verfahren nach Anspruch 1, weiterhin umfassend das Ausheilen der oberen Elektrode bei einer Temperatur von 800 bis 950°C unter Verwendung von RTP oder eines elektrischen Ofens.
- Verfahren nach Anspruch 2, wobei der Schritt des Bildens der oberen Elektrode weiterhin umfasst, dass eine Schicht aus mindestens einem metallbasierenden Material abgeschieden wird, welches aus einer Gruppe ausgewählt wird, die aus TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 und Pt besteht.
- Verfahren nach Anspruch 7, wobei der Schritt des Bildens der oberen Elektrode weiterhin umfasst, dass ein dotiertes Polysilizium auf der Schicht des metallbasierten Materials abgeschieden wird.
- Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement, mit den Schritten: ein Halbleitersubstrat (
21 ) wird präpariert; eine erste isolierende Zwischenschicht (23 ) wird gebildet; ein erstes Kontaktloch wird durch die isolierende Zwischenschicht gebildet, um einen Abschnitt des Halbleitersubstrates zu exponieren; ein erster Kontaktanschluss (27 ) wird in dem ersten Kontaktloch gebildet; eine Ätzbarrierenschicht (29 ) wird auf einer oberen Oberfläche der ersten isolierenden Zwischenschicht (23 ) und auf einer oberen Oberfläche des Kontaktanschlusses gebildet; eine zweite isolierende Zwischenschicht (31 ) wird auf der Ätzbarrierenschicht (29 ) gebildet; eine harte maskierende Polysiliziumschicht wird auf der Ätzbarrierenschicht gebildet; eine Antireflektionsschicht wird auf der harten maskierenden Polysiliziumschicht gebildet; ein zweites Kontaktloch wird gebildet, welches Kontaktloch Seitenwände aufweist, die sich durch die Antireflektionsschicht, die harte maskierende Polysiliziumschicht, die zweite isolierende Zwischenschicht und die Ätzbarrierenschicht erstrecken, um die obere Oberfläche des Kontaktanschlusses zu exponieren; eine dotierte Polysiliziumschicht (33 ) wird auf der Antireflektionsschicht, den Seitenwänden der zweiten Kontaktöffnung und der exponierten oberen Oberfläche des Kontaktanschlusses gebildet; eine hemisphärische Kornschicht (35 ) wird auf der dotierten Polysiliziumschicht (33 ) gebildet; die hemisphärische Kornschicht (35 ) wird bei einer Temperatur von 550 bis 660°C in einer Phosphorgasumgebung dotiert, um eine dotierte hemisphärischen Kornschicht zu bilden; eine die dotierte hemisphärische Kornschicht (35 ) abdeckende Opferschicht (36 ) wird gebildet; eine obere Oberfläche der zweiten isolierenden Zwischenschicht (31 ) wird durch selektives Entfernen von Abschnitten der Opferschicht, der hemisphärischen Kornschicht, der dotierten Polysiliziumschicht, der Antireflektionsschicht und der harten maskierenden Polysiliziumschicht exponiert; verbleibende Abschnitte der Opferschicht (36 ) werden vollständig entfernt, um eine Oberfläche des verbleibenden Abschnittes der hemisphärische Kornschicht (35 ) zu exponieren; eine dielektrische TaON-Schicht (37 ) wird auf der exponierten Oberfläche der zweiten isolierenden Zwischenschicht (31 ) und der Oberfläche der hemisphärische Kornschicht (35 ) gebildet; die dielektrische TaON-Schicht (37 ) wird bei einer Temperatur von 700 bis 900°C in einer N2O- oder O2-Umgebung ausgeheilt; eine obere Elektrode wird auf der dielektrischen TaON-Schicht gebildet; und die untere Elektrode wird bei einer Temperatur von 800 bis 950°C ausgeheilt. - Verfahren nach Anspruch 9, wobei der Schritt des Bildens der ersten isolierenden Zwischenschicht (
23 ) umfasst, dass eine Schicht von mindestens einem isolierenden Material abgeschieden wird, welches aus einer Gruppe ausgewählt wird, die aus HDP, BDSG und SOG besteht, und wobei der Schritt des Bildens der zweiten isolierenden Zwischenschicht (31 ) umfasst, dass eine Schicht von mindestens einem isolierenden Material abgeschieden wird, welches aus einer Gruppe ausgewählt wird, die aus HDP, BPSG und SOG besteht. - Verfahren nach Anspruch 9, wobei der Schritt des Bildens des Kontaktanschlusses (
27 ) weiterhin die Schritte umfasst: eine dotierte Polysiliziumschicht wird auf der ersten isolierenden Zwischenschicht in das Kontaktloch abgeschieden; und ein oberer Abschnitt der dotierten Polysiliziumschicht wird selektiv durch CMP oder blanket etch entfernt, um eine Oberfläche der ersten isolierenden Zwischenschicht zu exponieren. - Verfahren nach Anspruch 11, wobei der Schritt des Abscheidens der dotierten Polysiliziumschicht (
33 ) einen LPCVD-Prozess oder einen RTP-Prozess umfasst. - Verfahren nach Anspruch 9, wobei der Schritt des Bildens der Ätzbarrierenschicht (
29 ) das Abscheiden einer Nitridschicht bis zu einer Dicke von 20 nm bis 80 nm unter Verwendung eines Prozess umfasst, welcher Prozess aus einer Gruppe ausgewählt ist, welche Gruppe aus einem LPCVD-Prozess, einem PECVD-Prozess, und einem RTP-Prozess besteht. - Verfahren nach Anspruch 9, wobei der Schritt des Bildens der Antireflektionsschicht weiterhin umfasst, dass eine Schicht aus einem anorganischen Material mit einer Dicke von 30 nm bis 100 nm oder eine Schicht aus einem organischen Material mit einer Dicke von 30 nm bis 100 nm gebildet wird.
- Verfahren nach Anspruch 9, wobei der Schritt des Dotierens der hemisphärischen Kornschicht (
35 ) weiterhin umfasst, dass ein Druck zwischen 133,32 und 13332 Pa für 30 bis 120 Minutes in einem elektrischen Ofen aufrechterhalten wird, während zwischen 50 und 2000 cm3/min. einer Gasmischung mit PH3/N2 oder mit PH3/He injiziert wird. - Verfahren nach Anspruch 9, wobei der Schritt des Bildens der Opferschicht (
36 ) das Abscheiden einer Fotolackschicht mit einer Dicke von 0.5 bis 1.5 μm oder einer Oxidschicht mit einer Dicke von 0.1 bis 0.5 μm umfasst. - Verfahren nach Anspruch 9, wobei der Schritt des Bildens der Opferschicht (
36 ) umfasst, dass eine PSG-Schicht oder eine USG-Schicht abgeschieden wird, und wobei weiterhin der Schritt des Abscheidens der zweiten isolierenden Zwischenschicht (31 ) umfasst, dass eine PE-TEOS-Schicht abgeschieden wird. - Verfahren nach Anspruch 9, wobei der Schritt des Ausheilens der dielektrischen TaON-Schicht, (
37 ) nachdem das Ausheilen des TaON in der N2O oder O2 Umgebung abgeschlossen ist, weiterhin umfasst: eine zweite Ausheilung der dielektrischen TaON-Schicht (37 ) durch RTP oder in einem elektrischen Ofen bei einer Temperatur von 700 bis 900°C in einer NH3-Umgebung oder eine zweite Ausheilung der dielektrischen TaON-Schicht (37 ) in einem Plasma bei einer Temperatur von 400 bis 500°C in einer NH3 Umgebung. - Verfahren nach Anspruch 18, weiterhin einen Schritt einer Plasmaoxidationsbehandlung bei einer Temperatur von 400 bis 500°C für eine bis zwei Minuten in einer N2O oder O2 Umgebung umfassend, wobei der Schritt der Plasmaoxidationsbehandlung ausgeführt wird, nachdem der zweite Ausheilschritt in der NH3 Umgebung abgeschlossen wurde.
- Verfahren nach Anspruch 9, wobei der Schritt des Bildens der oberen Elektrodenschicht weiterhin den Schritt des Abscheidens von mindestens einem metallbasierten Material umfasst, welches aus der Gruppe ausgewählt ist, die aus TiN, TaN, W, WN, WSi, Ru, RuO2, Ir, IrO2 und Pt besteht.
- Verfahren nach Anspruch 20, wobei der Schritt des Bildens der oberen Elektrode weiterhin umfasst, dass dotiertes Polysilizium auf der Schicht des metallbasierten Materials abgeschieden wird, um eine gestapelte obere Elektrode zu bilden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR01-23407 | 2001-04-30 | ||
KR10-2001-0023407A KR100401503B1 (ko) | 2001-04-30 | 2001-04-30 | 반도체소자의 캐패시터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10163345A1 DE10163345A1 (de) | 2002-10-31 |
DE10163345B4 true DE10163345B4 (de) | 2009-03-12 |
Family
ID=19708909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10163345A Expired - Fee Related DE10163345B4 (de) | 2001-04-30 | 2001-12-21 | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement |
Country Status (7)
Country | Link |
---|---|
US (1) | US6656789B2 (de) |
JP (1) | JP4111427B2 (de) |
KR (1) | KR100401503B1 (de) |
CN (1) | CN1384539A (de) |
DE (1) | DE10163345B4 (de) |
GB (1) | GB2375229B (de) |
TW (1) | TW517330B (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI265600B (en) * | 2002-11-18 | 2006-11-01 | Hynix Semiconductor Inc | Semiconductor device and method for fabricating the same |
KR20040049659A (ko) * | 2002-12-06 | 2004-06-12 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
KR100881735B1 (ko) | 2002-12-30 | 2009-02-06 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
KR100886626B1 (ko) | 2002-12-30 | 2009-03-04 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
JP2004221353A (ja) * | 2003-01-15 | 2004-08-05 | Renesas Technology Corp | 半導体装置の製造方法 |
KR100505441B1 (ko) | 2003-04-04 | 2005-08-05 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
KR100722997B1 (ko) * | 2003-06-30 | 2007-05-30 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조 방법 |
KR100589712B1 (ko) * | 2003-12-31 | 2006-06-19 | 이창섭 | 유기성 폐기물 처리 시스템 및 이를 이용한 처리 방법 |
US20050208742A1 (en) * | 2004-03-17 | 2005-09-22 | International Business Machines Corporation | Oxidized tantalum nitride as an improved hardmask in dual-damascene processing |
JP5235260B2 (ja) * | 2004-04-12 | 2013-07-10 | 三星電子株式会社 | 窒素を含むシード層を備える金属−絶縁体−金属キャパシタの製造方法 |
KR100888123B1 (ko) * | 2004-08-13 | 2009-03-11 | 미크론 테크놀로지,인코포레이티드 | 메모리 회로 |
US7126182B2 (en) * | 2004-08-13 | 2006-10-24 | Micron Technology, Inc. | Memory circuitry |
KR100599091B1 (ko) * | 2004-10-06 | 2006-07-12 | 삼성전자주식회사 | 캐패시터 제조 방법 |
KR20060072680A (ko) * | 2004-12-23 | 2006-06-28 | 주식회사 하이닉스반도체 | 반도체 장치의 커패시터 및 그 제조방법 |
JP4559866B2 (ja) * | 2005-01-17 | 2010-10-13 | パナソニック株式会社 | 半導体装置の製造方法 |
KR100716644B1 (ko) * | 2005-06-30 | 2007-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 엠아이엠 캐패시터 제조방법 |
US7425761B2 (en) * | 2005-10-28 | 2008-09-16 | Samsung Electronics Co., Ltd. | Method of manufacturing a dielectric film in a capacitor |
US7771894B2 (en) * | 2006-09-15 | 2010-08-10 | Applied Materials, Inc. | Photomask having self-masking layer and methods of etching same |
US7771895B2 (en) * | 2006-09-15 | 2010-08-10 | Applied Materials, Inc. | Method of etching extreme ultraviolet light (EUV) photomasks |
KR100866679B1 (ko) * | 2007-05-25 | 2008-11-04 | 주식회사 동부하이텍 | 반도체 소자 및 그에대한 제조 방법 |
KR100950470B1 (ko) * | 2007-06-22 | 2010-03-31 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 스토리지전극 형성방법 |
KR101128894B1 (ko) * | 2010-09-01 | 2012-03-26 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
CN103066015A (zh) * | 2012-12-14 | 2013-04-24 | 上海集成电路研发中心有限公司 | 一种金属层间电容的制造方法 |
US9837432B2 (en) * | 2015-09-09 | 2017-12-05 | Toshiba Memory Corporation | Semiconductor memory device |
US10573722B2 (en) * | 2016-02-17 | 2020-02-25 | General Electric Company | Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices |
US11342125B2 (en) | 2019-08-09 | 2022-05-24 | Rohm Co., Ltd. | Chip component |
CN112018090A (zh) * | 2020-07-21 | 2020-12-01 | 中国科学院微电子研究所 | 一种电容结构及其制备方法和半导体器件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5989973A (en) * | 1995-10-06 | 1999-11-23 | Micron Technology, Inc. | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon and a hemispherical grain polysilicon layer produced according to the method |
DE10031056A1 (de) * | 1999-06-25 | 2001-03-01 | Hyundai Electronics Ind | Kondensator für eine Halbleiterspeichervorrichtung und Verfahren zu dessen Herstellung |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6255159B1 (en) * | 1997-07-14 | 2001-07-03 | Micron Technology, Inc. | Method to form hemispherical grained polysilicon |
US6458645B2 (en) * | 1998-02-26 | 2002-10-01 | Micron Technology, Inc. | Capacitor having tantalum oxynitride film and method for making same |
KR100286011B1 (ko) * | 1998-08-04 | 2001-04-16 | 황철주 | 반도체소자의캐퍼시터및그제조방법 |
JP2000200883A (ja) * | 1998-12-30 | 2000-07-18 | Anelva Corp | メモリセル用キャパシタの製作方法及び基板処理装置 |
JP3246476B2 (ja) * | 1999-06-01 | 2002-01-15 | 日本電気株式会社 | 容量素子の製造方法、及び、容量素子 |
KR20010008502A (ko) * | 1999-07-01 | 2001-02-05 | 김영환 | 반도체장치의 커패시터 제조방법 |
KR100305076B1 (ko) * | 1999-07-01 | 2001-11-01 | 박종섭 | 커패시터의 전하저장전극 형성방법 |
JP2001036035A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
KR100338110B1 (ko) * | 1999-11-09 | 2002-05-24 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
KR100353540B1 (ko) * | 2000-12-11 | 2002-09-27 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
KR20020051062A (ko) * | 2000-12-22 | 2002-06-28 | 박종섭 | 탄탈륨 옥시 나이트라이드 캐퍼시터의 형성 방법 |
-
2001
- 2001-04-30 KR KR10-2001-0023407A patent/KR100401503B1/ko not_active IP Right Cessation
- 2001-12-21 DE DE10163345A patent/DE10163345B4/de not_active Expired - Fee Related
- 2001-12-26 JP JP2001395404A patent/JP4111427B2/ja not_active Expired - Fee Related
- 2001-12-27 US US10/026,770 patent/US6656789B2/en not_active Expired - Fee Related
- 2001-12-28 TW TW090132800A patent/TW517330B/zh not_active IP Right Cessation
- 2001-12-31 CN CN01145493A patent/CN1384539A/zh active Pending
- 2001-12-31 GB GB0131107A patent/GB2375229B/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5989973A (en) * | 1995-10-06 | 1999-11-23 | Micron Technology, Inc. | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon and a hemispherical grain polysilicon layer produced according to the method |
DE10031056A1 (de) * | 1999-06-25 | 2001-03-01 | Hyundai Electronics Ind | Kondensator für eine Halbleiterspeichervorrichtung und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
US6656789B2 (en) | 2003-12-02 |
KR100401503B1 (ko) | 2003-10-17 |
JP4111427B2 (ja) | 2008-07-02 |
CN1384539A (zh) | 2002-12-11 |
US20020160559A1 (en) | 2002-10-31 |
KR20020083773A (ko) | 2002-11-04 |
TW517330B (en) | 2003-01-11 |
GB2375229A (en) | 2002-11-06 |
GB0131107D0 (en) | 2002-02-13 |
JP2002343889A (ja) | 2002-11-29 |
GB2375229B (en) | 2005-07-13 |
DE10163345A1 (de) | 2002-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10163345B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
EP1145279B1 (de) | Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung | |
DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE19829300B4 (de) | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung | |
DE10000005C1 (de) | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers | |
DE10055431B4 (de) | Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements | |
DE10064067B4 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
DE10131716B4 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung | |
DE10226381A1 (de) | Halbleiter-Vorrichtung mit einem Dünnfilm-Kondensator und Verfahren zu seiner Herstellung | |
EP1128428B1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE10227346A1 (de) | Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren | |
DE10100695B4 (de) | Halbleitervorrichtung | |
DE10136400B4 (de) | Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators | |
DE10347462A1 (de) | Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE19947053C1 (de) | Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung | |
DE10031056B4 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung | |
DE19633689B4 (de) | Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen | |
DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
DE10120302B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauteils | |
DE10064068B4 (de) | Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen | |
DE19963500C2 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht | |
DE10207130B4 (de) | Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht | |
DE10032210B4 (de) | Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
EP1111083B1 (de) | Verfahren zur Herstellung einer strukturierten Metallschicht | |
DE10262115B4 (de) | Integrierte Schaltungsvorrichtung mit einer Vielzahl an gestapelten Kondensatoren, Metall-Isolator-Metall-Kondensator sowie Herstellungsverfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8127 | New person/name/address of the applicant |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140701 |