TW517330B - Capacitor of semiconductor device and its manufacturing method - Google Patents

Capacitor of semiconductor device and its manufacturing method Download PDF

Info

Publication number
TW517330B
TW517330B TW090132800A TW90132800A TW517330B TW 517330 B TW517330 B TW 517330B TW 090132800 A TW090132800 A TW 090132800A TW 90132800 A TW90132800 A TW 90132800A TW 517330 B TW517330 B TW 517330B
Authority
TW
Taiwan
Prior art keywords
capacitor
layer
manufacturing
film
forming
Prior art date
Application number
TW090132800A
Other languages
English (en)
Inventor
Kee-Jeung Lee
Byung-Seop Hong
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Application granted granted Critical
Publication of TW517330B publication Critical patent/TW517330B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

517330 A7 B7 五、發明説明（1 ) [發明的技術領域] 本發明為一種半導體元件之電容器及其製造方法，係利 用高介電率之TaON(氮氧化鈕）介電體膜，製造出適用於 南積體記憶體元件之電容器。 [先前技術] 一般而言，隨著微細化之半導體製程技術的發展，當記 憶體產品朝高積體化加速發展的同時，為了因應單位胞面 積的大幅減少，動作電壓:也隨之朝低電壓化發展。 唯，記憶元件在動作上，即使胞單位面積減少，為了避 免軟錯誤（soft error)的發生及更新時間（refresh time)的縮 短，仍需要25fF/胞的充份的充電容量。如先前技術之氮化 膜/氧化膜（NO)構造一般，以氮化膜做為介電體的 DRAM(動態隨機存取記憶體）用電容器的為例，為了增加 有效表面積以確保足夠的充電容量，其係採用具有3次元 構造的下部電極或提高下部電極之高度做為解決手段。 唯，具有3次元構造之下部電極，由於其在製程相當困 難，因此在充電容量的確保上難有進一步的發展。再者， 如欲提高下部電極的高度時，隨著其高度的增加而使胞區 域與週邊電路區域間產生高低差，將導致在隨後的曝光步 驟時無法確保焦點深度（Depth of Focus)，而對此線步驟以 後之層積步驟帶來不良的影響。 因此，以具有先前技術之NO構造的電容器，將無法充 份確保256百萬位元以上之新一代DRAM所需的充電容 量。最近，為了克服上述氮氧（NO)電容器的限制，已開 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂
517330 A7 B7 五、發明説明（
始進行以介電常數為25至27的五氧化二叙薄膜取代介電常 數為4 土 5的氮氧薄膜的五氧化二叙電容器的開發。 唯’由於五氧二4s薄膜具有不穩定的化學計量比，包與 氧間組成比例的差距造成了薄膜内存在有置換型鈕原子。 亦即，由於五氧化二鈕薄膜的物質本身具有不穩定的化學 組成比’使得薄膜内經常有局部存在之處在氧空洞 (Oxygen vacancy)狀態下之置換型姮原子。 尤其，雖然五氧化二妲薄膜的氧空洞數會依成份等之含 量與結合程度而有所差異，唯無法完全去除。 ^ 結果，為了防止電容器的洩漏電流的發生，有必要施以 額外的氧化步驟，以使五氧化二姮薄膜的不穩定化學·計量 比穩定，並對介電體薄膜内殘餘的置換型妲原子進行氧 化。此外，由於五氧化二妲薄膜對上部電極及下部電極所 含之複晶矽（氧撐（oxido)類電極）或氮化鈦（金屬類電極）具 有較大的氧化反應性，存在於薄膜内的氧將會移動至界 面，不僅形成低介電氧化層，且導致界面的均質性大幅惡 化。 · 此外’薄膜形成過程中，將存在包括：五氡化二钽薄膜 之產物母體（precursor)的Ta(OC2H5)5有機物、氧氣（〇2)與 氧化氮（N2〇）氣體反應而產生的雜質之碳（c)原子、如碳 (C)甲燒（CH4)、乙坑（C^H4)等碳化合物及水份（η2〇）。 結果’五氧化二姮薄膜内不僅包含碳原子（Carb〇n)、離子 及自由基（Radical)等之雜質，加上氧空洞導致的電容器洩 漏電流，造成了介電特性惡化的問題發生。 L_______-5- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
裝 η
線 517330 A7 B7 五、發明説明（3 ) 另一方面，先前技術為了克服上述問題，提出了在二氧 化或氧氣環境下利用電爐或RTP實施後續熱處理（氧化工 序）之相關技術等之提案。唯，在二氧化氮或氧氣環境下 實施後續熱處理時，不僅與下部電極間的界面上會形成低 介電率的氧化膜，且可能會發生’’耗盡層’’（depletion layer) 加深的問題。 在此，包括上述後續熱處理過程中發生之問題，也將對 在形成電荷儲存電極用接觸插頭（contact plug)、或Ta〇N 介電體膜的過程中可能發生的問題等，依圖1至圖3所示之 内容，說明先前技術之半導體元件之電容器及其製造方 法。 先前技術之半導體元件之電容器及其製造方法，如圖1 所示，係在半導體基板1上依序進行層間絕緣膜3、阻障氮 化膜5及緩衝氧化膜7之蒸鍍。在此過程中，層間絕緣膜可 利用HDP、BPSG、或S0G物質中之任何一種進行蒸鍍。再 者，阻障氮化膜5係利用電漿氮化膜進行蒸鍍，而緩衝氧 化膜7係利用PE-TE0S進行蒸鍍。 接下來，雖未加以圖示，係將插頭接觸遮光膜用感光膜 敷塗於緩衝氧化膜7上，並以此為遮光膜，依序對緩衝氧 化膜7、阻障氮化膜5及層間絕緣膜3進行去除，使得半導 體基板1露出，形成接觸孔9。 接下來，去除感光膜圖案（未圖示），在具有接觸孔9之 緩衝氧化膜7上面，蒸鍍上用以埋設接觸孔9之複晶矽物 質，並藉由全面性的蝕刻處理進行選擇性的去除，形成接 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 517330 A7 B7 五、發明説明（4 觸插頭11。 接下來，如圖2所示’將金屬帽氧化膜13蒸鍍於包含接 觸插頭1 1之整體構造之暴露面的上面。接著，雖未加以圖 不’在金屬帽氧化膜13上敷塗儲存結點遮光膜用感光膜圖 案’以此為遮光膜，對金屬帽氧化膜丨3施以選擇性的去 除，使接觸插頭11的上面暴露。接著，在包含接觸插頭13 上面之·金屬巾4氧化膜1 暴露部份的上面，蒸鍍上掺雜複晶 碎層15。 接下來，如圖3所示，藉由對摻雜複晶矽層15施以全面 性的触刻而加以選擇性的去除，直至金屬帽氧化膜暴露為 止’以形成下部電極15a。接下來，在包含下部電極15a的 整體構造上，形成TaON或五氧化二鋰介電體膜17。接 著’在TaON或五氧化二銓介電體膜17上，形成上部電極 19’便可完成電容器之製造。 [發明所欲解決之問題] 唯’上述般之先前技術的Ta〇N(或五氧化二钽）半導體 元件之電容器的下部電極接觸器用接觸插頭1 1，如圖1所 示係對包括層間絕緣膜（未加以圖示，存在於位元線及 下部電極之間的氧化膜）及阻障氮化膜上之緩衝膜（buffer layer) ’連續性地施以氧化膜之蒸鍍後，經過對該氧化膜 施以it擇性去除’將導電性物質蒸鍍於該去除部份之内， 藉由圖案處理後形成。 以上述方式形成接觸插頭時，如圖2所示，位於阻障氮 化膜）上之接觸插頭11會突出約500至1500埃（人）的厚度， 本紙張尺度適用x 297公爱
裝 訂
517330 A7 B7 五、發明説明（5 ) 而^下部電極實際佔有之面積減少的問題’造成相鄰之接 觸^ =間發生橋接（bridge)的頻率增加，導致電性不良的 另一方面，如對Ta0N或五氧化二备介電體膜在二氧化 氮或氧氣環境下實施後續熱處理時，不僅與下部電極間的 界面上會形成低介電率的氧化膜， ” 〗+· , 、 把會發生”耗盡層 (depletion layer)加深的問題。結果， .· w Λ . 耗血率（depletion ra ι〇 ( ) g成為7至17%左右，因此將導致電容哭效率 下滑的問題。此時之耗盡率（△〇= χ 1〇〇}:其中、’ C最大為上部電極上施加"電壓時的電容量 (Cs)，C最小為上邵電極上施加”」電壓時的電容量（c〇。 另一万面，在先前技術之Ta0N電容器的製造方去中 為了去除在丁 a〇N薄膜蒸鍍後之造成電容器淺漏電流原因 内的碳兀素雜質及氧空洞，係在溫度為7⑼至刪。C 的溫度之二氧化氮或氧氣環境下進行熱處理。唯，上述熱 處理過程中’ Ta⑽薄膜内之佔2_Q%左右之氮元素5 中，一邵份會移動至做為下部電極之下部複晶石夕層的表面 而堆疊（pile-up)，其他部份則會擴散至外部，造 的損失，且事實上如欲以更大的充泰 私千 又人日]无兒各！以彌補這項損 失，將會遭遇瓶頸。 〃 有鑑於上述先前技術在半導體元件之電容器及其製造方 法上遭遇的問題，本發明之目的在於提供一種半導體 之電容器及其製造方法，並#能夠ρ 才且 w你此夠鈿短形成接觸插頭所需 的單位工序數及單位工序時間，節省生產成本。 -8 · 本紙張尺錢财g g家標準(CNS) A4規;^1()X297公爱） 517330 A7 B7 五、發明説明（6 ) 此 外 本發明之目的在於提供一種 半導體元件 之電容 器 及 其 製 造 方法，其係能夠防止相鄰接 觸插頭間發 生橋接 現 象 以 改 善半導體元件的電性不良。 此 外 本發明之目的在於提供一種 半導體元件 之電容 器 及 其 製 造 方法，其係能夠使下部電極之耗盡率降 至最低 ， 以 得 到 高 充電容量。 此 外 本發明之目的在於提供一種 半導體元件 之電容 器 及 其 製 造 方法，其係利用後續熱處理 或電漿退火 熱處理 ， 使 得 Ta〇N介電體膜的介電率增力口， 以適用於 南積體 元 件 〇 [解決問題之手段] 本發 明 之為了達成上述目的所提出 的半導體元 件之電 容 器 的 製 造 方法，其特徵為包含：供應 半導體基板 之工序 在 上 述半 導體基板上形成具有MPS (Meta-Stable-Silicon) 之 下 部 電 極 的工序、在550至660 °C之溫度及鱗（Phosphorus) 氣 體 環 境 下對上述下部電極施以熱摻 雜的工序、 在上述 下 部 電 極 上 形成Ta〇N介電體膜之工序 、及在上述Ta〇N介 電 體 膜 上 形 成上部電極之工序。 此 外 本發明之為了達成上述目的 所提出的半 導體元 件 之 電 容 器 的製造方法，其特徵為包含 :供應半導 體基板 之 工 序 % 在 上述半導體基板上形成具有 接觸孔之層 間絕緣 膜 的 工 序 在上述層間絕緣膜之接觸孔 内形成接觸 插頭的 工 序 在 具 有上述接觸插頭之層間絕緣 膜上形成與 上述接 觸 插 頭 做 電 性連接之具有MPS之下部電 :極的工序、 •在550至 -9- • ί 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 517330 五 A7 B7 、發明説明（7 ) 650°C之溫度及磷（Phosphorus)氣體環境下對上述具有MPS 之下部電極施以熱摻雜的工序、在上述下部電極上形成 Ta〇N介電體膜之工序、對上述TaON介電體膜施以退火熱 處理的工序、及在上述TaON介電體膜上形成上部電極之 工序。 此外，本發明之為了達成上述目的所提出的半導體元件 之電容器的製造方法，其特徵為包含：供應半導體基板之 工序；在上述半導體基板上形成具有第一接觸孔之第一層 間絕緣膜的工序；在上述第一接觸孔内，形成接觸插頭的 工序；在具有上述接觸插頭之第一層間絕緣膜上形成蝕刻 阻障層之工序；在上述蝕刻阻障層形成第二層間絕緣膜之 工序；藉由依序對上述防反射層、金屬遮光膜用複晶矽 層、第二層間絕緣膜及姓刻阻障層進行去除，使上述接觸 插頭上端暴露，形成第二接觸孔之工序；在包含上述暴露 之接觸插頭上面之上述防反射膜上，形成掺雜複晶矽層之 工序；在上述摻雜複晶矽層上形成MPS層的工序；在550 至660°C之溫度及磷（Phosphorus)氣體環境下，對上述MPS 層施以熱摻雜的工序；在上述施以熱摻雜處理之整體構造 之表面上，形成用以覆蓋上述MPS層之犧牲覆蓋層的工 序；對上述犧牲覆蓋層、MPS層、摻雜複晶矽層、防反射 層及金屬遮光膜用複晶矽層，施以選擇性的去除，而使上 述第二層間絕緣膜之上面暴露的工序；在上述MPS層暴露 的表面上，將殘餘之犧牲覆蓋層完全加以去除的工序；在 包含上述MPS層之第二層間絕緣膜暴露的表面上，形成 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 裝 訂
517330 A7 B7 五、發明説明（8 )
TaON介電體膜的工序；對上述Ta〇N介電體膜，在溫度為 700至900°C之氧化氮或氧氣環境下，施以第一退火熱處理 的工序；在上述TaON介電體膜上形成上部電極之工序； 及在上述上部電極形成後，以800至95 0°C的溫度，施以第 二退火熱處理的工序。 此外，本發明之為了達成上述目的所提出的半導體元件 之電容器，其特徵為包含：半導體基板；下部電極，其係 具有以550至660°C之溫度，在磷氣體環境下施以熱摻雜處 理之MPS層；TaON介電體膜，其係形成於上述下部電極 上；及上部電極，其係形成於上述TaON介電體膜上。 [發明之實施型態] 接下來，將依圖式來說明本發明之半導體元件之電容器 及其製造方法的具體實施例。 圖4至圖7係用以說明本發明之半導體元件之電容器及其 製造方法之實施例的工序剖面圖。 圖8為本發明之半導體元件之電容器及其製造方法中， 在形成下部電極後實施熱摻雜處理時的狀態下，磷濃度隨 溫度而變化之圖。 本發明之實施例的半導體元件之電容器及其製造方法， 如圖4所示，首先係在半導體基板2 1上蒸鍍層間絕緣膜 23，並在該層間絕緣膜23上，雖未加以圖示，係敷塗有接 觸插頭用感光膜圖案（未圖示）。在此過程中，層間絕緣膜 係以HDP、BPSG、或SOG等物質進行蒸鍍而成。 接下來，以感光膜圖案（未圖示）為遮光膜，依序去除層 -11- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 517330 A7 B7
間絕緣膜23，使半導體基板21的一部份暴露，形成接觸孔 25 ° 接著’去除感光膜圖案（未圖示），在具有接觸孔25之層 間絕緣膜23暴露之上面，蒸鍍上用以覆蓋接觸孔25之摻雜 複晶矽層’並對該摻雜複晶層施以CMP工序或全面性餘刻 工序進行選擇性的去除，形成接觸插頭27。在此過程中， 接觸插頭用摻雜複晶矽層係以LP-CVD或RTP設備加以形 成，且具有2 X 102Q原子/cc以上的磷（P)濃度。 接下來，在具有接觸插頭27之層間絕緣膜23暴露的上 面，蒸鍍上阻障氮化膜29，該阻障氮化膜29在對後續工序 中形成之金屬帽氧化膜施以蝕刻工序過程中，係做為.蝕刻 阻障。在此過程中，阻障氮化膜29係以Lp-CVD、 PECVD、或RTP設備進行蒸鍍，形成2〇〇至8〇〇埃的厚度。 接下來，如圖5所示，在阻障氮化膜29上形成金屬帽氧 化膜31’且依序在金屬帽氧化膜3丨上形成金屬遮光膜用複 晶矽層（未圖示）及防反射層（未圖示）。在此過程中，金屬 帽氧化膜31的材質，係採用以pe-TEOS、PSG或碎氯基 (base)為主之USG膜的其中之一。 接下來，雖未加以圖示，在防反射層（未圖示）上敷塗電 荷電極用感光膜圖案，並以上述感光膜圖案（未圖示）做為 遮光膜，先對防反射膜及金屬遮光膜用複晶矽層進行姓 刻。 接下來’包括金屬幅氧化膜：)1 ’同時對防钱刻用阻障氮 化膜29進行選擇性蝕刻，使接觸插頭27與層間絕緣膜23之 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
517330
一部份暴露。在此過程中，在對金屬帽氧化膜3丨進行蝕刻 時’金屬帽氧化膜31及防餘刻用阻障氮化膜29係保持在5 至20比1的氧化膜與氮化膜間之餘刻選擇比。 接著’為了能夠簡化後續的遮光膜作業，防反射層係以 氮氧化秒般之無機（inorgamc)物質或有機（〇rganic)物質， 藉由蒸鍍或電鍍方式，形成3 00至1〇00埃之厚度。 接下來，在去除感光膜圖案（未圖示）後，在具有暴露之 接觸插頭27上面之防反射膜（未圖示）上，進行下部電極用 捧雜複晶碎層33。 裝 接下來，在摻雜複晶矽層33的表面上，蒸鍍未摻雜之複 晶石夕後’在此狀態下，以550至650°C的溫度，形成具有凹 凸形狀之MPS ( Meta-Stable-Silicon ;準穩定性複晶矽）或 HSG ( Hemi-Spherical-Grain :半球型複晶石夕）35。 接下來，在形成MPS層35後，在磷（p)氣體環境下，以 例如1至5%之氫化磷（Ph3) /氮氣（n2)或5〇 sccms 2〇〇〇 sccm 流量的氫化磷（PH3)/氦氣（He)，實施熟摻雜（thermal doping)。 線 此時’該熱摻雜處理係以約550°C至650°C、較佳之575 至625 C或更佳之595至605。(3的低溫條件，保持在1至1〇〇 Torr範圍的壓力狀態下，以電爐實施3〇至u〇分鐘。 以550至750 C的溫度進行上述之摻雜處理的結果，如圖 8所示，在600°C附近可得到最高的磷（P)摻雜濃度值。 對於上述的結果，具體說明如下。 雖然氫化磷氣體在570至580。(：時分解，且在磷捧雜工程 13- 本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公爱） 517330 A7 ______ B7 五、發明説明（μ ) 溫度在700 C以上時，下部電極内的複晶矽（幾乎全部 會結晶化，唯在65(TC以下時，會存在有非晶質複晶矽 Si)狀態。 再者’下部電極的複晶梦表面的黏著係數（stlcklng coefficient)在650 C以下的溫度時，將會變得更大。這是 因為下部電極的複晶矽内，非晶質複晶矽佔有的比例較 高，表面附近存在有許多的懸空鍵（dangling b〇nds)。因 此，在600°C附近會得到最高的磷摻雜值。 接下來，在整體構造暴露的表面上，形成犧牲覆蓋層 36’用以覆蓋MPS層35的内部。 此時之犧牲覆蓋層36，係可為利用電鍍方式形成之.厚度 為0·5μιη至1.5μπι的感光膜、或以蒸鍍方式或s〇G方式形成 之如PSG或USG等之厚度為〇.;^111至〇5卜111的氧化膜。 另一方面’如金屬帽氧化膜3丨的物質採用pE-TE〇s時， 用以覆盍MPS層3 5之物質，相較於使用感光膜，係以濕戎 蚀刻速度為3倍以上之PSG膜或USG膜為佳。 接下來，如圖6所示，對犧牲覆蓋層36、MPS層35、摻 雜複晶石夕層33、防反射膜（未圖示）及金屬遮光膜用複晶矽 層（未圖示）施以CMP工序，選擇性地進行去除，使金屬帽 氧化膜31的上面暴露。 此時，在犧牲覆蓋層36、MPS層35、摻雜複晶矽層33、 防反射膜（未圖示）及金屬遮光膜用複晶矽層（未圖示）的去 除工序的過程中，也可利用全面性蝕刻工序，對具有金屬 遮光膜用複晶矽層（未圖示）之下部電極用複晶矽層施以 ____________ — ---- -14 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)
裝 訂
517330 A7 B7 五、發明説明（12 ) 5%至10%左右的過度蝕刻，取代上述的CMP工序。 接下來，將MPS層35之暴露表面上殘留之犧牲覆蓋層36 加以完全去除，以形成電荷儲存電極，而該電荷儲存電極 係具有由MPS層35及摻雜複晶矽層33形成之凹槽結構。在 此過程中，如犧牲覆蓋層36係採氧化膜時，將以濕式蝕刻 方式來去除該犧牲覆蓋層。 另一方面，下部電極的其他實施例方面，除了上述之凹 槽（concave)構造以外，也可採用簡單的堆疊構造（simple stacked structure)或以圓筒構造為基本的雙重或三重構造 等之多樣化的3次元構造。 此外，下部電極相關之更進一步之其他實施例方面、除 了上述凹槽構造以外，可在形成圓筒構造之儲存結點後， 藉由在儲存結點的表面上形成MPS層，形成下部電極。 接下來，如圖7所示，在具有MPS層3 5之金屬帽氧化膜 31暴露的表面上，以蒸發方式，形成TaON介電體膜。 接下來，為了去除碳元素雜質及氧空洞，係在700至900 °(：的溫度及氧化氮或氧氣環境下，對TaON介電體膜37施 以後續退火熱處理。 接下來，為了增加TaON介電體膜37的介電率，再度在 氨氣環境下，以700至900°C的RTP或電爐，對TaON介電體 膜37施以退火熱處理，或以400至500°C的低溫，施以電漿 退火熱處理，以將氮注入TaON介電體膜37或施以氮化處 理。 接下來，如在氨氣環境下施以退火熱處理時，將對在該 _-15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 517330 A7 B7 五、發明説明（ 退火過程中變成不均-的Ta〇N介電體膜表面，以柳至 5〇〇t的低溫及氧化氮或氧氣環境下，施以…分鐘左右 的電漿氧化處理，藉以減少電容器的洩漏電流的發生。 、接下來、在Ta0N介電體膜37上’以採用四氯:匕鈥氣體 之CVD法，瘵鍍上厚度為2〇〇至5〇〇埃的氮化鈦層，並對 該氮化鈦施以選擇性的圖案處理，形成上部電極。 再者’上部電極之其他實施例方面’也可藉由在氮化致 層39上，為了承受後續熱處理工序中可能發生之應力 (stress)及熱衝擊，形成一緩衝層，並在該緩衝層上廣合 一厚度為500至1500埃的摻雜複晶矽層（未圖示），做^上 部電極。 另方面，上邵電極之其他實施例方面，也可利用摻雜 複晶矽或氮化鈦（TiN)、氮化姮（TaN)、鎢（w)、氮化鎢 (WN)、矽化鎢（wSi)、釕（Ru)、二氧化釕（Ru〇2)、銥 (1〇、二氧化銥（ir〇2)、白金（Pt)中任一金屬類物質，取代 上述的氮化鈦層3 9，形成上部電極。 另一方面，在上述圖5所示之熱摻雜處理後，進行氧化 姮介電體膜的蒸鍍，並以8〇(rc以下的溫度進行熱處理的 過私中，將發生下邵電極内之複晶矽的磷摻質（d〇pant)移 動土表面或局邵凝聚等之失活（deactivati〇n)現象。 因此’用以防止上述的失活現象，活化下部電極的磷摻 質’以使圖5之利用上述磷雜質之熱摻雜效果達到最大的 方法方面，可在形成上部電極後，在8〇〇至950。〇的溫度範 圍内’利用RTP或電爐進行退火。在此過程中，採RTp方 $紙張尺度翻中® @家標準(cns) A4規格 517330 五、發明説明（
式的退火熱處理約需進行10至6〇秒， 處理則係在氮氣環境下進行5錢分鐘的退火熱 上述追加的退火熱處理工序，二—來，藉由 層。 肝」减乂下部電極侧的耗盡 二外：本發明並不侷限於本實施例。只要符合本發明之 曰思’可以各種變通方式來實施。 [發明效果] 如上述之說明’本發明之丰道辦、 、、“士 令發乃疋牛-把兀件〈電容器及其製造 万法具有如下的效果。 相較於先前技術在下部電極用接觸器形^，連續地在 層間絕緣膜（例如，存在於位元線及下部電極間的氧化膜） 及阻障氮化膜上，蒸鍍做為緩衝膜之氧化膜後，再實施接 觸器蝕刻處理，在本發明之半導體元件之電容器及其製造 方法中，係在形成層間絕緣膜後，立即形成接觸孔，接著 進行接觸插頭用複晶矽的蒸鍍後，施以全面性的蝕刻處理 而形成接觸插頭，因此能夠減少形成接觸插頭時的單位工 序數，節省生產成本。 再者’在本發明之半導體元件之電容器及其製造方法 中’不同於先前技術，係藉由在550至650°C的低溫下，對 下部電極（一複晶矽層，其具有凹凸構造之MPS層）施以磷 熱摻雜處理，提高下部電極内的磷摻質濃度，將下部電極 側之耗盡率（depletion ratio)加以最小化，而使電容量（c“） 增加，亦即使在上部電極上施加，，-(負）”電壓時之Cs增 加’將耗盡率（△ C)減少至2%的水準。因此，相較於先前 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 517330 A7 B7 五、發明説明（15 ) 技術之採用TaON(或五氧化二姮）介電體膜的電容器，本 在具有相同面積之下部電極的條件下，本發明的充電容量 值將高出10%以上。 再者，本發明中，不同於先前技術，係在TaON介電體 膜形成後，藉由在氨氣環境内之升壓或降壓條件下，利用 RTP或電爐方式，追加實施退火熱處理等之後續熱處理或 電漿退火熱處理，而使TaON介電體膜的介電率增加。 此外，本發明之具有凹槽結構的TaON電容器，相較於 具有相同下部電極面積之先前技術的氮氧（NO)或TaON(或 五氧化二氮）介電膜電容器，具有更大的充電容量值，因 此能夠增加記憶胞的更新（refresh)時間，而適用於微細電 路線寬在〇. 16 μηι以下之產品系列的記憶胞。 [圖式之簡單說明] 圖1為用以說明先前技術之半導體元件之電容及其製造 方法的工序剖面圖。 圖2為用以說明先前技術之半導體元件之電容及其製造 方法的工序剖面圖。 圖3為用以說明先前技術之半導體元件之電容及其製造 方法的工序剖面圖。 圖4為本發明之實施例中，用以說明其半導體元件之電 容器及其製造方法的工程剖面圖。 圖5為本發明之實施例中，用以說明其半導體元件之電 容器及其製造方法的工程剖面圖。 圖6為本發明之實施例中，用以說明其半導體元件之電 _-18- 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 517330 A7 B7 五 、發明説明（ 容器及其製造方法的工程剖面圖。 圖7為本發明之實施例中，用以說明其半導體元件之電 容器及其製造方法的工程剖面圖。 圖8為顯示本發明之半導體元件之電容器及其製造方法 中，在形成下部電極後，在實施熱摻雜處理的狀態下，隨 處理溫度之磷濃度的變化圖 [元件符號之說明] 21 半導體基板 23 層間絕緣層 25 接觸孔 27 接觸插頭 29 阻障氮化膜 3 1 金屬帽氧化膜 33 摻雜複晶矽層 33a 摻雜複晶矽層圖案 35 MPS(或 HSG) 37 TaON介電體膜 39 上部電極 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

Claims (1)

  1. A B c D 517330 六、申請專利範圍 1. 一種半導體元件之電容器的製造方法，其特徵為包含： 供應半導體基板之工序； 在上述半導體基板上形成具有MPS (Meta-Stable-Silicon)之下部電極的工序； 在550至660 °C之溫度及磷（phosphorus)氣體環境下對 上述下部電極施以熱摻雜的工序； 在上述下部電極上形成TaON介電體膜之工序； 及在上述TaON介電體膜上形成上部電極之工序。 2. —種半導體元件之電容器的製造方法，其特徵為包含： 供應半導體基板之工序； 在上述半導體基板上形成具有接觸孔之層間絕緣膜的 工序； 在上述層間絕緣膜之接觸孔内形成接觸插頭的工序； 在具有上述接觸插頭之層間絕緣膜上形成與上述接觸 插頭做電性連接之具有MPS之下部電極的工序； 在550至650°C之溫度及磷（Phosphorus)氣體環境下對 上述具有MPS之下部電極施以熱摻雜的工序； 在上述下部電極上形成TaON介電體膜之工序； 對上述TaON介電體膜施以退火熱處理的工序； 及在上述TaON介電體膜上形成上部電極之工序。 3. —種半導體元件之電容器的製造方法，其特徵為包含： 供應半導體基板之工序； 在上述半導體基板上形成具有第一接觸孔之第一層間 絕緣膜的工序； -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 517330 A B c D 々、申請專利範圍 在上述第一接觸孔内，形成接觸插頭的工序； 在具有上述接觸插頭之第一層間絕緣膜上形成蝕刻阻 障層之工序； 在上述蝕刻阻障層形成第二層間絕緣膜之工序； 藉由依序對上述防反射層、金屬遮光膜用複晶矽層、 第二層間絕緣膜及蚀刻阻障層進行去除，使上述接觸插 頭上端暴露，形成第二接觸孔之工序； 在包含上述暴露之接觸插頭上面之上述防反射膜上， 形成捧雜複晶碎層之工序， 在上述摻雜複晶矽層上形成MPS層的工序； 在550至660°C之溫度及磷氣體環境下，對上述MPS層 施以熱摻雜的工序； 在上述施以熱摻雜處理之整體構造之表面上，形成用 以覆蓋上述MPS層之犧牲覆蓋層的工序； 對上述犧牲覆蓋層、MPS層、摻雜複晶矽層、防反射 層及金屬遮光膜用複晶秒層，施以選擇性的去除，而使 上述第二層間絕緣膜之上面暴露的工序； 在上述MPS層暴露的表面上，將殘餘之犧牲覆蓋層完 全加以去除的工序； 在包含上述Μ P S層之第二層間絕緣膜暴露的表面上， 形成TaON介電體膜的工序； 對上述TaON介電體膜，在溫度為700至900°C之氧化氮 或氧氣環境下，施以第一退火熱處理的工序； 在上述TaON介電體膜上形成上部電極之工序； -21- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    517330 A B c D 々、申請專利範圍 及在上述上部電極形成後，以800至950°C的溫度，施 以第二退火熱處理的工序。 4. 如申請專利範圍第1或2項之半導體元件之電容器製造方 法，其中上述具有MPS之下部電極，係包含摻雜複晶矽 層及MPS。 5. 如申請專利範圍第1或2項之半導體元件之電容器製造方 法，其中上述熱掺雜處理工序，係以保持在1至100 Ton* 範圍的壓力狀態下，以電爐實施30至120分鐘。 6. 如申請專利範圍第1或2項之半導體元件之電容器製造方 法，其中上述磷氣體，係採用1至5%之氫化磷（ΡΗ3)/氮 氣（Ν2)，且其氣體流量為 50 seem 至 2000 seem (standard cc/min :標準立方公分/分鐘）。 7. 如申請專利範圍第1或2項之半導體元件之電容器製造方 法，其中上述下部電極係以凹槽（concave)構造、堆疊構 造（stacked structure)或圓筒構造之其中之一的構造來加 以形成。 8. 如申請專利範圍第1項之半導體元件之電容器製造方 法，其中在上述形成TaON介電體膜之工序後，尚包含 在溫度為700至900°C之氧化氮或氧氣環境下，施以退火 熱處理的工序。 9. 如申請專利範圍第8項之半導體元件之電容器製造方 法，其中在形成上述TaON介電體膜之工序後，在700至 900°C的溫度及氧化氮或氧氣環境下，對TaON介電體膜 施以第一退火熱處理後，尚包含在氨氣環境下，以700 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    517330 A8 B8 C8 D8 、申請專利範圍 至 900°C 的 RTP (Rapid Thermal Processor :急速熱處理） 或電爐，對TaON介電體膜施以第二退火熱處理之工 序，或在氨氣環境下，以400至500°C的低溫，施以第二 電漿退火熱處理之工序。 10. 如申請專利範圍第9項之半導體元件之電容器製造方 法，其中在上述氨氣環境下實施退火熱處理後，尚包含 以400至500°C的氧化氮或氧氣環境下，施以1至2分鐘左 右的電漿氧化處理的工序。 11. 如申請專利範圍第1或2項之半導體元件之電容器製造方 法，其中在形成上部電極之前的工序中，在上述氨氣環 境下實施退火熱處理後，尚包含以400至500°C的氧化氮 或氧氣環境下，施以1至2分鐘左右的電漿氧化處理的工 序。 12. 如申請專利範圍第1或2項之半導體元件之電容器製造方 法，其中在形成上述上部電極的工序後，尚包含以800 至950°C之溫度範圍内的RTP或電爐，施以退火熱處理的 工序。 13. 如申請專利範圍第1、2或3項中任一項之半導體元件之 電容器製造方法，其中上述上部電極係以氮化鈦形成。 14. 如申請專利範圍第1、2或3項中任一項之半導體元件之 電容器製造方法，其中上述上部電極，係在TaON介電 體膜上形成氮化鈥層後，藉由在上述氮化鈥層上層合摻 雜複晶秒層所形成。 15. 如申請專利範圍第1、2或3項中任一項之半導體元件之 -23- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
    裝 訂
    517330 A B c D 六、申請專利範圍 電容器製造方法，其中上述上部電極係氮化姮（TaN)、 鎢（W)、氮化鎢（WN)、矽化鎢（WSi)、釕（Ru)、二氧化 釘（Ru〇2)、鍊（Ir)、二氧化錄（Ir02)或白金（Pt)中任一金 屬類物質所形成。 16. 如申請專利範圍第2項之半導體元件之電容器製造方 法，其中對上述TaON介電體膜施以退火熱處理之工 序，係在溫度為700至900°C之氧化氮或氧氣環境下實 施。 17. 如申請專利範圍第2項之半導體元件之電容器製造方 法，其中對上述TaON介電體膜施以退火熱處理之工 序，係在700至900°C的溫度及氧化氮或氧氣環境下，對 TaON介電體膜施以第一退火熱處理後，尚包含在氨氣 環境下，以 700至 900°C 的 RTP ( Rapid Thermal Processor : 急速熱處理）或電爐，對TaON介電體膜施以第二退火熱 處理，或在氨氣環境下，以400至500°C的低溫，施以第 二電漿退火熱處理之工序。 18. 如申請專利範圍第17項之半導體元件之電容器製造方 法，其中在上述氨氣環境下實施退火熱處理後，尚包含 以400至500°C的氧化氮或氧氣環境下，施以1至2分鐘左 右的電漿氧化處理的工序。 19. 如申請專利範圍第2或3項之半導體元件之電容器製造方 法，其中上述上部電極，係在以上述任一金屬類物質形 成立層上，藉由在該層上層合#雜複晶石夕層所形成。 20. 如申請專利範圍第3項之半導體元件之電容器製造方 -24- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 517330 A8 B8 C8 D8 六、申請專利範圍 法，其中上述第一及第二層間絕緣膜，係以HDP ( High Dencity Plasma :高密度電漿式氧化矽）、BPSG (borophosphorous silicate glass :棚磷摻雜氧化碎）或 SOG (Spin On Glass :旋轉覆蓋式氧化石夕）中任一項所形成。 21. 如申請專利範圍第3項之半導體元件之電容器製造方 法，其中形成接觸插頭之工序，係在具有上述接觸孔之 第一層間絕緣膜上，蒸鍍上摻雜複晶矽層，並對該摻雜 複晶層施以 CMP ( Chemical Mechanical Polishing)工序或 全面性蝕刻工序進行選擇性的去除。 22. 如申請專利範圍第21項之半導體元件之電容器製造方 法，其中上述接觸插頭用摻雜複晶矽層，係以LP-CVD 式RTP設備形成。 23. 如申請專利範圍第3項之半導體元件之電容器製造方 法，其中上述蝕刻阻障層，係利用LP-CVD、PECVD或 RTP設備，蒸鍍成200至800埃厚度之氮化膜。 24. 如申請專利範圍第3項之半導體元件之電容器製造方 法，其中上述防反射層，係以氮氧化矽等之無機物或有 機物所形成，且厚度為300至1000埃。 25. 如申請專利範圍第3項之半導體元件之電容器製造方 法，其中上述熱摻雜處理工序，係在保持於1至100 Torr 範圍的壓力狀態下，以電爐實施30至120分鐘，且上述 磷氣體，係採用1至5%之氫化磷（ΡΗ3)/氮氣（Ν2)或氫化 磷（ΡΗ3)/氦氣（He)，其氣體流量為50至2000 seem。 26. 如申請專利範圍第3項之半導體元件之電容器製造方 -25- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 517330 A8 B8 C8 D8 六 、申請專利範圍 法，其中上述犧牲覆蓋層，係採0.5至1.5μιη厚之感光 膜，或採 〇·1 至 〇·5μιη 之 PSG (Phosphorous Silicate Glass ·· 磷掺雜氧化碎）或USG (Undoped Silicate Glass :無掺雜 氧化矽）等之氧化膜。 〇; k 27. 如申請專利範圍第3項之半導體元件之電容器製造方 法，其中上述第二層間絕緣膜係採PE_TE〇S (Plasma Enhanced-TetraEthylOrthoSilicate :電漿強化式石夕酸乙酉旨） 所形成，且上述犧牲覆蓋層係採PSG層或USG層所形 成。 28. 如申請專利範圍第3項之半導體元件之電容器製造方 法，其中在上述第一退火熱處理後，包含在700至900°C 的溫度之氧化氮或氧氣環境下實施退火熱處理之工序、 或在400至500°C的氨氣環境下實施電漿退火熱處理之工
    序。 29. 如申請專利範圍第28項之半導體元件之電容器製造方 法，其中在上述氨氣環境下實施退火熱處理後，尚包含 以400至500X：的氧化氮或氧氣環境下，施以1至2分鐘左 右的電漿氧化處理的工序。 30. —種半導體元件之電容器，其特徵為包含：半導體基 板； 下部電極，其係具有以550至660°C之溫度，在磷氣體 環境下施以熱摻雜處理之MPS層； Ta〇N介電體膜，其係形成於上述下部電極上； 及上部電極，其係形成於上述TaON介電體膜上。 -26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 517330 A B c D 々、申請專利範圍 31. 如申請專利範圍第3 0項之半導體元件之電容器，其中上 述具有MPS層之下部電極，係包含摻雜複晶矽層及MPS 層。 32. 如申請專利範圍第30項之半導體元件之電容器，其中上 述下部電極，係具有凹槽構造、堆疊構造或圓筒構造中 任一種構造。 33. 如申請專利範圍第30項之半導體元件之電容器，其中上 述上部電極，係以氮化鈦（TiN)、氮化妲（TaN)、鎢 (W)、氮化鎢（WN)、矽化鎢（WSi)、釕（Ru)、二氧化釕 (Ru〇2)、銀（Ir)、二氧化銀（Ir〇2)、白金（Pt)中任一金屬 類物質所形成。 34. 如申請專利範圍第3 3項之半導體元件之電容器，其中上 述上部電極，係具有由上述金屬類物質及摻雜複晶矽形 成之層合構造。 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) C； k 玎
TW090132800A 2001-04-30 2001-12-28 Capacitor of semiconductor device and its manufacturing method TW517330B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0023407A KR100401503B1 (ko) 2001-04-30 2001-04-30 반도체소자의 캐패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW517330B true TW517330B (en) 2003-01-11

Family

ID=19708909

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090132800A TW517330B (en) 2001-04-30 2001-12-28 Capacitor of semiconductor device and its manufacturing method

Country Status (7)

Country Link
US (1) US6656789B2 (zh)
JP (1) JP4111427B2 (zh)
KR (1) KR100401503B1 (zh)
CN (1) CN1384539A (zh)
DE (1) DE10163345B4 (zh)
GB (1) GB2375229B (zh)
TW (1) TW517330B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265600B (en) * 2002-11-18 2006-11-01 Hynix Semiconductor Inc Semiconductor device and method for fabricating the same
KR20040049659A (ko) * 2002-12-06 2004-06-12 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100881735B1 (ko) 2002-12-30 2009-02-06 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
KR100886626B1 (ko) 2002-12-30 2009-03-04 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
JP2004221353A (ja) * 2003-01-15 2004-08-05 Renesas Technology Corp 半導体装置の製造方法
KR100505441B1 (ko) 2003-04-04 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100722997B1 (ko) * 2003-06-30 2007-05-30 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조 방법
KR100589712B1 (ko) * 2003-12-31 2006-06-19 이창섭 유기성 폐기물 처리 시스템 및 이를 이용한 처리 방법
US20050208742A1 (en) * 2004-03-17 2005-09-22 International Business Machines Corporation Oxidized tantalum nitride as an improved hardmask in dual-damascene processing
JP5235260B2 (ja) * 2004-04-12 2013-07-10 三星電子株式会社 窒素を含むシード層を備える金属−絶縁体−金属キャパシタの製造方法
US7126182B2 (en) * 2004-08-13 2006-10-24 Micron Technology, Inc. Memory circuitry
KR100888123B1 (ko) * 2004-08-13 2009-03-11 미크론 테크놀로지,인코포레이티드 메모리 회로
KR100599091B1 (ko) * 2004-10-06 2006-07-12 삼성전자주식회사 캐패시터 제조 방법
KR20060072680A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 장치의 커패시터 및 그 제조방법
JP4559866B2 (ja) * 2005-01-17 2010-10-13 パナソニック株式会社 半導体装置の製造方法
KR100716644B1 (ko) * 2005-06-30 2007-05-09 주식회사 하이닉스반도체 반도체 소자의 엠아이엠 캐패시터 제조방법
US7425761B2 (en) * 2005-10-28 2008-09-16 Samsung Electronics Co., Ltd. Method of manufacturing a dielectric film in a capacitor
US7771895B2 (en) * 2006-09-15 2010-08-10 Applied Materials, Inc. Method of etching extreme ultraviolet light (EUV) photomasks
US7771894B2 (en) * 2006-09-15 2010-08-10 Applied Materials, Inc. Photomask having self-masking layer and methods of etching same
KR100866679B1 (ko) * 2007-05-25 2008-11-04 주식회사 동부하이텍 반도체 소자 및 그에대한 제조 방법
KR100950470B1 (ko) * 2007-06-22 2010-03-31 주식회사 하이닉스반도체 반도체 메모리소자의 스토리지전극 형성방법
KR101128894B1 (ko) * 2010-09-01 2012-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
CN103066015A (zh) * 2012-12-14 2013-04-24 上海集成电路研发中心有限公司 一种金属层间电容的制造方法
US9837432B2 (en) * 2015-09-09 2017-12-05 Toshiba Memory Corporation Semiconductor memory device
US10573722B2 (en) * 2016-02-17 2020-02-25 General Electric Company Systems and methods for in-situ doped semiconductor gate electrodes for wide bandgap semiconductor power devices
US11342125B2 (en) 2019-08-09 2022-05-24 Rohm Co., Ltd. Chip component
CN112018090A (zh) * 2020-07-21 2020-12-01 中国科学院微电子研究所 一种电容结构及其制备方法和半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639685A (en) * 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
US6255159B1 (en) * 1997-07-14 2001-07-03 Micron Technology, Inc. Method to form hemispherical grained polysilicon
US6458645B2 (en) * 1998-02-26 2002-10-01 Micron Technology, Inc. Capacitor having tantalum oxynitride film and method for making same
KR100286011B1 (ko) * 1998-08-04 2001-04-16 황철주 반도체소자의캐퍼시터및그제조방법
JP2000200883A (ja) * 1998-12-30 2000-07-18 Anelva Corp メモリセル用キャパシタの製作方法及び基板処理装置
JP3246476B2 (ja) * 1999-06-01 2002-01-15 日本電気株式会社 容量素子の製造方法、及び、容量素子
GB2355113B (en) * 1999-06-25 2004-05-26 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
KR20010008502A (ko) * 1999-07-01 2001-02-05 김영환 반도체장치의 커패시터 제조방법
KR100305076B1 (ko) * 1999-07-01 2001-11-01 박종섭 커패시터의 전하저장전극 형성방법
JP2001036035A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
KR100338110B1 (ko) * 1999-11-09 2002-05-24 박종섭 반도체 소자의 캐패시터 제조방법
KR100353540B1 (ko) * 2000-12-11 2002-09-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20020051062A (ko) * 2000-12-22 2002-06-28 박종섭 탄탈륨 옥시 나이트라이드 캐퍼시터의 형성 방법

Also Published As

Publication number Publication date
GB2375229B (en) 2005-07-13
JP2002343889A (ja) 2002-11-29
GB2375229A (en) 2002-11-06
GB0131107D0 (en) 2002-02-13
JP4111427B2 (ja) 2008-07-02
US6656789B2 (en) 2003-12-02
CN1384539A (zh) 2002-12-11
KR100401503B1 (ko) 2003-10-17
DE10163345B4 (de) 2009-03-12
DE10163345A1 (de) 2002-10-31
US20020160559A1 (en) 2002-10-31
KR20020083773A (ko) 2002-11-04

Similar Documents

Publication Publication Date Title
TW517330B (en) Capacitor of semiconductor device and its manufacturing method
JP3451943B2 (ja) 半導体素子のキャパシタ形成方法
US6617248B1 (en) Method for forming a ruthenium metal layer
KR20030084368A (ko) 강유전체 메모리 소자의 캐패시터 제조방법
KR100273689B1 (ko) 반도체메모리장치및그제조방법
JP2005136414A (ja) キャパシタ、それを備えた半導体素子およびその製造方法
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
TW535236B (en) Method of forming capacitor element
KR100670726B1 (ko) 반도체 소자의 캐패시터 및 그 형성방법
KR100624904B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100614576B1 (ko) 캐패시터 제조 방법
KR100811255B1 (ko) 반도체 소자의 캐패시터 형성방법
US6511880B2 (en) Capacitor of a semiconductor device and method of manufacturing the same
JP2003218235A (ja) 複合式コンタクトプラグを備える記憶装置とその製造方法
KR20000044884A (ko) 반도체 소자의 캐패시터 형성 방법
KR20010027083A (ko) 반도체 소자의 캐패시터 제조방법
KR100738576B1 (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100345065B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010113320A (ko) 반도체 소자의 커패시터 제조 방법
KR20020015421A (ko) 고유전체 캐패시터의 제조 방법
KR20060136240A (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR20020094176A (ko) 전기도금법을 이용한 메모리 소자의 형성방법
KR20020013276A (ko) 귀금속층을 포함하는 상부전극을 가진 반도체 장치의커패시터 형성방법
KR19990001005A (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees