CN112018090A - 一种电容结构及其制备方法和半导体器件 - Google Patents
一种电容结构及其制备方法和半导体器件 Download PDFInfo
- Publication number
- CN112018090A CN112018090A CN202010702164.4A CN202010702164A CN112018090A CN 112018090 A CN112018090 A CN 112018090A CN 202010702164 A CN202010702164 A CN 202010702164A CN 112018090 A CN112018090 A CN 112018090A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor structure
- protective film
- upper electrode
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 2
- 239000002131 composite material Substances 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- ANIPLPVHLCEBLF-UHFFFAOYSA-N strontium oxygen(2-) ruthenium(3+) Chemical compound [Ru+3].[O-2].[Sr+2] ANIPLPVHLCEBLF-UHFFFAOYSA-N 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- CSLZEOQUCAWYDO-UHFFFAOYSA-N [O-2].[Ti+4].[Ta+5] Chemical compound [O-2].[Ti+4].[Ta+5] CSLZEOQUCAWYDO-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 etc.) Chemical compound 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 229910001404 rare earth metal oxide Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种电容结构及其制备方法和半导体器件。一种电容结构，包括上电极层；所述上电极层覆盖于保护膜之上，所述保护膜为等离子体氧化层和等离子体氮化层中的至少一种。本发明电容结构增加了保护膜，能防止加工过程中对电介质层等下层膜的损伤，从而避免了电流泄露，提高了电容量。
Description
技术领域
本发明涉及半导体领域，特别涉及一种电容结构及其制备方法和半导体器件。
背景技术
半导体器件通常包括电容器(Capacitance)，电容器是由相互重叠的上电极、下电极和插入两极之间的电介质层构成。
为了增加电容器的电容量，现有技术多专注于改善电介质层材料，寻找新材料提高介电常数，然而会带来新的问题，例如出现大的漏电流(Leakage)问题。另外，在电介质层直接沉积上电极时，前驱体TiCl易对下层的膜造成损伤，使漏电问题更严重。
发明内容
本发明的目的在于提供一种电容结构，该电容结构增加了保护膜，能防止加工过程中对电介质层等下层膜的损伤，从而避免了电流泄露，提高了电容量。
为了实现以上目的，本发明提供了以下技术方案：
一种电容结构，包括上电极层；
所述上电极层覆盖于保护膜之上，所述保护膜为等离子体氧化层和/或等离子体氮化层中的至少一种。
由于保护膜将上电极层与下层的材料的隔离开，可以避免沉积上电极层时对下层膜的热损伤，也可以避免向下层膜中引入氯杂质导致膜质下降，因此，本发明的保护膜起到“隔离”作用，从而避免了电流泄露，提高了电容。
上述电容结构的制备方法，利在沉积上电极层之前，先利用等离子体技术形成氧化层或氮化层。
对于电容结构中的其他层/膜则可以按照常规方式(例如典型CVD、ALD等)沉积。
本发明上述的电容结构适用于任意具有叠层结构(主要包含上下电极以及可选的电介质层等)的半导体器件，例如半导体存储器件，典型的有DRAM、2D NAND、3D NAND。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。
图1为本发明提供的一种电容的层叠结构示意图；
图2为本发明提供的另一种电容的层叠结构示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
以典型的半导体器件为例，其中的电容结构是基于半导体基底(例如已形成了基本的电容孔等)上。
如图1所示的结构，在半导体基底1上沉积下电极2，下电极2可采用的材质包括但不限于：氮化钛(TiN)、钌(Ru)、铂(Pt)、氮化钨(WN)、铱(Ir)、氧化钌(RuO2)、氧化钌锶(SrRuO)等，沉积下电极2的方法可以采用典型的CVD、ALD等。
在下电极2上继续沉积电介质层3，电介质层3可以是一层或多层，多层可采用相同或不同的材料，电介质材料优选高介电常数以及电学特性稳定的材料，包括但不限于：TiO2、锆氧化物(典型的有ZrO、ZrO2等)、铝氧化物(典型的有AlO、Al2O3)、HfO2、镧系金属氧化物以及稀土金属氧化物、Y2O3、钽钛氧化物等中的一种或多种混合。
继续在电介质层3上沉积保护膜4，该保护膜4为等离子体氧化层和等离子体氮化层中的至少一种，利用等离子体表面处理手段即可实现。
最后在保护膜上沉积上电极5，沉积上电极5时通常采用LP-CVD方式进行，在较高温度下进行，由于保护膜的隔离作用，不会对下层的电介质层3产生热损伤，也不会引入氯(Cl)等杂质导致膜质下降，这就极大减少了电流泄露，能充分保留器件的高电容量。同样地，上电极5可采用的材质包括但不限于：氮化钛(TiN)、钌(Ru)、铂(Pt)、氮化钨(WN)、铱(Ir)、氧化钌(RuO2)、氧化钌锶(SrRuO)等，沉积下电极的方法可以采用典型的CVD、ALD等。
当然，在沉积上电极5之后也可以沉积或对结构进行修饰，以改善电容特性，例如可沉积多晶锗硅(poly-GeSi)膜改善电容特性。
另外，在下电极与电介质层之间也可以沉积以NH3为气体的等离子体氮化膜，以起到保护和缓冲的作用。
如图2所示，提供了另一种含有多个电介质层的电容结构，从下至上依次包括：
半导体基底1，下电极2，缓冲膜6，第一层电介质层302，第二层电介质层301，保护膜4，上电极5，多晶锗硅外延层7。
其中，缓冲膜6起保护和缓冲作用，采用以NH3为气体的等离子体氮化膜。
以上所有实施方式中的各层的沉积(包括保护膜4)可采用典型的集群式设备、炉管式设备或旋转式设备(Merry-go-round)等设备，典型的沉积方法有CVD、ALD，可采用有等离子体或无等离子体的沉积方式。
本发明对以上所有实施方式的半导体基底并不做具体限定，例如可以是典型的双圆筒型网状电容结构(cylinder Dual MESH)、立柱型电容结构等。
以此为基础，本发明的电容结构适用于任意的半导体器件，例如半导体存储器件，典型的有DRAM、2D NAND、3D NAND等。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (11)
1.一种电容结构，其特征在于，包括上电极层；
所述上电极层覆盖于保护膜之上，所述保护膜为等离子体氧化层和等离子体氮化层中的至少一种。
2.根据权利要求1所述的电容结构，其特征在于，所述保护膜层叠于电介质层之上。
3.根据权利要求2所述的电容结构，其特征在于，所述电介质层层叠于下电极之上。
4.根据权利要求2或3所述的电容结构，其特征在于，所述电介质层为多层电介质材料层叠而成，多层电介质材料的材质相同或不同，选自TiO2、锆氧化物、铝氧化物中的一种或多种混合。
5.根据权利要求4所述的电容结构，其特征在于，所述电介质层由以下两层从下至上的层叠而成：锆氧化物和铝氧化物的复合层，TiO2层。
6.根据权利要求3所述的电容结构，其特征在于，所述电介质层与所述下电极之间还设有用氨气的等离子体氮化层。
7.根据权利要求1所述的电容结构，其特征在于，所述电容结构为双圆筒型电容。
8.一种电容结构的制备方法，其特征在于，在沉积上电极层之前，先利用等离子体技术形成氧化层和/或氮化层。
9.根据权利要求8所述的制备方法，其特征在于，利用集群式设备、炉管式设备或旋转式设备(Merry-go-round)形成所述保护膜。
10.一种半导体器件，其特征在于，包括权利要求1-7任一项所述的电容结构。
11.根据权利要求10所述的半导体器件，其特征在于，所述半导体存储器件为DRAM、2DNAND、3D NAND。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010702164.4A CN112018090A (zh) | 2020-07-21 | 2020-07-21 | 一种电容结构及其制备方法和半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010702164.4A CN112018090A (zh) | 2020-07-21 | 2020-07-21 | 一种电容结构及其制备方法和半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112018090A true CN112018090A (zh) | 2020-12-01 |
Family
ID=73498877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010702164.4A Pending CN112018090A (zh) | 2020-07-21 | 2020-07-21 | 一种电容结构及其制备方法和半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112018090A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1280392A (zh) * | 1999-07-02 | 2001-01-17 | 现代电子产业株式会社 | 半导体存储元件的电容器及其制造方法 |
| CN1384539A (zh) * | 2001-04-30 | 2002-12-11 | 海力士半导体有限公司 | 半导体元件的电容器及其制造方法 |
| US20040077142A1 (en) * | 2002-10-17 | 2004-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Atomic layer deposition and plasma treatment method for forming microelectronic capacitor structure with aluminum oxide containing dual dielectric layer |
| CN1722384A (zh) * | 2004-06-30 | 2006-01-18 | 海力士半导体有限公司 | 形成半导体器件的电容器的方法 |
| CN110504219A (zh) * | 2018-05-18 | 2019-11-26 | 三星电子株式会社 | 半导体器件和制造该半导体器件的方法 |
-
2020
- 2020-07-21 CN CN202010702164.4A patent/CN112018090A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1280392A (zh) * | 1999-07-02 | 2001-01-17 | 现代电子产业株式会社 | 半导体存储元件的电容器及其制造方法 |
| CN1384539A (zh) * | 2001-04-30 | 2002-12-11 | 海力士半导体有限公司 | 半导体元件的电容器及其制造方法 |
| US20040077142A1 (en) * | 2002-10-17 | 2004-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Atomic layer deposition and plasma treatment method for forming microelectronic capacitor structure with aluminum oxide containing dual dielectric layer |
| CN1722384A (zh) * | 2004-06-30 | 2006-01-18 | 海力士半导体有限公司 | 形成半导体器件的电容器的方法 |
| CN110504219A (zh) * | 2018-05-18 | 2019-11-26 | 三星电子株式会社 | 半导体器件和制造该半导体器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100388488C (zh) | 具有混合电介质层的半导体集成电路器件及其制造方法 | |
| US7125767B2 (en) | Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same | |
| US20100172065A1 (en) | Capacitor structure | |
| JP5175040B2 (ja) | 半導体素子のキャパシタの製造方法 | |
| US7871889B2 (en) | Capacitor and method for fabricating the same | |
| US20100255217A1 (en) | Method for forming a capacitor dielectric and method for manufacturing capacitor using the capacitor dielectric | |
| JP5932221B2 (ja) | 半導体装置 | |
| JP2011060825A (ja) | 半導体装置及びその製造方法 | |
| US20130122681A1 (en) | Top electrode templating for dram capacitor | |
| US20110027465A1 (en) | Method for forming dielectric film and method for forming capacitor in semiconductor device using the same | |
| WO2011002603A2 (en) | Methods of forming capacitors | |
| US7387929B2 (en) | Capacitor in semiconductor device and method of manufacturing the same | |
| KR20100089522A (ko) | 커패시터 및 그 제조 방법. | |
| KR100968427B1 (ko) | 불순물이 도핑된 유전막을 포함하는 캐패시터 및 그 제조방법 | |
| KR100972212B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN112018090A (zh) | 一种电容结构及其制备方法和半导体器件 | |
| US11910592B2 (en) | Capacitor and a DRAM device including the same | |
| KR20170069347A (ko) | 반도체 장치의 제조 방법 | |
| CN114725070A (zh) | 半导体器件及其制造方法 | |
| US20090072349A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN111900150B (zh) | 电容及其制备方法、应用 | |
| KR102633069B1 (ko) | 반도체장치 및 그 제조 방법 | |
| KR20080084434A (ko) | Ｍⅰｍ 커패시터 및 이의 제조 방법 | |
| US20220399435A1 (en) | Semiconductor device and method for fabricating the same | |
| US11864370B2 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201201 |