DE69204386T2 - Verfahren zur Herstellung eines polykristallinen Siliziumfilmes. - Google Patents

Verfahren zur Herstellung eines polykristallinen Siliziumfilmes.

Info

Publication number
DE69204386T2
DE69204386T2 DE69204386T DE69204386T DE69204386T2 DE 69204386 T2 DE69204386 T2 DE 69204386T2 DE 69204386 T DE69204386 T DE 69204386T DE 69204386 T DE69204386 T DE 69204386T DE 69204386 T2 DE69204386 T2 DE 69204386T2
Authority
DE
Germany
Prior art keywords
layer
amorphous silicon
forming
semiconductor device
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69204386T
Other languages
English (en)
Other versions
DE69204386D1 (de
Inventor
Akira Sakai
Toru Tatsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE69204386D1 publication Critical patent/DE69204386D1/de
Publication of DE69204386T2 publication Critical patent/DE69204386T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbausteins und insbesondere ein Verfahren zur Herstellung einer Polysiliciumschicht, die zur Verwendung als Kondensatorelektrode geeignet ist.
  • Mit der in letzter Zeit zunehmenden Integrationsdichte von DRAM's verringern sich tendenziell die Zellengröße bzw. die durch einen Kondensator der DRAM-Zelle belegte Fläche. Um für die Kapazität eines solchen Kondensators einen annehmbaren Wert beizubehalten, wurde ein Stapelkondensator oder Grabenstapelkondensator verwendet, da er im Inneren eine große Kondensatorfläche haben kann, gegen Alphastrahlen beständig ist und Störbeeinflussungen zwischen DRAM-Zellen verringern kann. Für einen DRAM mit 64 Mbit beträgt eine geschätzte Zellenfläche 2 um² oder weniger. Bei Einbau eines solchen vorgenannten Kondensators ist eine Siliciumoxidschicht, die nur 50 Å dünn ist, als dielektrische Schicht des Kondensators erforderlich. Eine einheitliche Ausbildung einer solchen dünnen Siliciumoxidschicht auf einem gesamten Bauelement ohne Fehler ist äußerst schwierig. Daher wurde vorgeschlagen, die vorgenannte Fläche des Kondensatorabschnitts zu vergrößern und dabei die Dicke der Kondensatorisolierschicht unverändert zu belassen.
  • Zur Erläuterung werden im folgenden nunmehr bestimmte andere Vorschläge diskutiert.
  • In der Veröffentlichung der GB-A-2130009A wird ein Verfahren zum Glühen von Schichten aus amorphem Silicium gelehrt, die durch chemisches Aufdampfen aufgetragen werden, um polykristalline Lagen mit sehr geringer Oberflächenrauheit und geringer Spannung herzustellen. Die Schichten werden zwischen 560 ºC und 580 ºC aufgetragen und zwischen 850 ºC und 1000 ºC geglüht.
  • In einem Beitrag mit dem Titel "Selective Area Crystallisation of Amorphous Silicon Films by Low-Temperature Rapid Thermal Annealing" von Gang Liu et al. in Applied Physics Letters, Vol. 55, Nr. 7, 14. August 1989, New York, USA, Seiten 660 bis 662, wird berichtet, daß auf Flächen einer Schicht aus amorphem Silicium, auf die eine extrem dünne Palladiumschicht vor dem Glühen aufgetragen wurde, die zum Induzieren der Kristallisation erforderliche Glühtemperatur im Vergleich zu unbeschichteten Flächen z. B. von 700 ºC auf 500 ºC für eine Glühzeit von 4 Minuten verringert wurde.
  • In einem Beitrag mit dem Titel "A New Stacked Capacitor Structure using Hemispherical-Grain, Poly-Silicon Electrodes" von H. Watanabe et al. in Japanese Journal of Applied Physics Extended Abstracts, 22nd Conference on Solid State Devices and Materials, 1990, Tokio, Japan, Seiten 873 bis 876, wird berichtet, daß sich die Kapazität eines Speicherkondensators in einer DRAM-Zelle durch Ausbilden einer kristallinen Siliciumschicht mit rauher Oberfläche als Kondensatorelektrode erhöhen läßt. Die sogenannte Polysiliciumschicht mit halbkugelförmigen Körnern wurde durch chemisches Niederdruck-Aufdampfen bei 550 ºC hergestellt.
  • Die Europäische Patentanmeldung Nr. EP 91302414.7, veröffentlicht als EP-A-0448374A, beansprucht drei frühere Prioritätsdaten als die vorliegende Anmeldung, wurde jedoch nach dem Prioritätsdatum der vorliegenden Anmeldung veröffentlicht. Die EP-A-0448374A beschreibt ein Verfahren, bei dem durch Temperaturverringerung beim Ausbilden einer Polysiliciumschicht durch LPCVD von herkömmlich verwendeten 600 ºC auf etwa 550 ºC dichte Kristallkörner mit jeweils einer Halbkugelform auf einer Oberfläche eines Substrats in einer Grenzregion aufwachsen, in der amorphes Silicium in Polysilicium überführt wird, was zu einer Oberfläche der Polysiliciumschicht führt, die doppelt so groß wie jene ist, die bei 600 ºC gezogen wurde. Bei Watanabe et al. werden ein ausreichender Kapazitätswert und ein geringer Leckstromwert mit einer 100 Å dicken Siliciumoxidschicht gewonnen, indem eine solche Polysiliciumschicht als Ladungsspeicherelektrode eines Stapelkondensators angewendet wird. Gemäß dem Verfahren der EP-A-0448374A ist jedoch die Temperatur, bei der solche halbkugelförmigen Kristallkörner auf der Oberfläche aufwachsen, auf einen sehr schmalen Bereich von 545 ºC bis 555 ºC begrenzt. Daher ist es sehr schwierig, für die Massenherstellung die Aufwachstemperatur in einem solchen nur 10 ºC kleinen Bereich zu steuern. Wird ferner zur Isolierung zwischen benachbarten Kondensatoren nach einer solchen Ausbildung der Polysiliciumschicht trockengeätzt, flacht sich ein Seitenwandabschnitt der Speicherelektrode durch Ätzen ab, was für die Realisierung eines hohen Kapazitätswerts problematisch ist.
  • Die EP-A-0448374A erklärt außerdem, daß eine Polysiliciumschicht mit halbkugelförmigen oder pilzförmigen Kristallkörnern durch Ausbilden einer Schicht aus amorphem Silicium und deren Erwärmung unter Vakuumbedingungen gewonnen wird. Ein ausreichender Kapazitätswert und ein geringer Leckstromwert werden mit einer 100 Å dicken Siliciumoxidschicht erreicht, indem eine solche Polysiliciumschicht als Elektrode eines Stapelkondensators angewendet wird.
  • Das heißt, auf einer Oberfläche einer Schicht aus amorphem Silicium erfolgt eine Kristallkeimbildung, und die so erzeugten Keime wachsen bei ihrer Erwärmung mit einer konstanten Temperatur in einem Bereich von 550 ºC bis 700 ºC auf. Da die Oberflächendiffusionsgeschwindigkeit von Silicium auf einer Oberfläche einer reinen Schicht aus amorphem Silicium im Vergleich zur Wachstumsgeschwindigkeit der Festphasenepitaxie sehr hoch ist, konzentriert sich Silicium durch Oberflächendiffusion in den Keimen, wodurch pilzförmige Kristallkörner erzeugt werden. Eine Obergrenze für die Korngröße richtet sich nach einer Zeit, in der die Körner so weit aufwachsen, daß benachbarte Körner einander berühren. Somit hängt die mittlere Korngröße von der Dichte der Kristallkeime ab, die durch Keimbildung je Zeiteinheit erzeugt werden, d. h., von der Keimbildungsgeschwindigkeit. Anders ausgedrückt, wird die mittlere Korngröße durch die Substrattemperatur in einem Anfangsstadium der Substraterwärmung bestimmt. Je höher die Substrattemperatur, desto höher ist die Keimbildungsgeschwindigkeit und desto kleiner ist folglich die mittlere Korngröße. Da jedoch die Aktivierungsenergie der Kristallkeimbildung der Schicht aus amorphem Silicium größer als die Aktivierungsenergie der Oberflächendiffusion der Siliciumatome ist, können Kristalle schnell aufwachsen, bevor die Kristallkeimdichte ausreichend wird, auch wenn die Substrattemperatur zur Verringerung der mittleren Korngröße erhöht wird. Folglich ist es schwierig, eine Polysiliciumschicht mit ausreichend kleiner Korngröße zu erzeugen. Ferner erhöht sich auch die Korngrößenschwankung. Da außerdem mit zunehmender Temperatur die Atomwanderung groß wird, wird die Kornform im Vergleich zur Halbkugelform relativ eben und abgeflacht.
  • Beispielsweise läßt sich eine Polysiliciumschicht mit einer mittleren Korngröße von etwa 1500 Å bei einer Substrattemperatur von 650 ºC erzeugen. Bei Verringerung der Kondensatorelektrodenfläche auf 2 um² kann sich die Anzahl von Kristallkörnern, die auf der Kondensatorelektrode ausgebildet werden, ändern. Wertmäßig liegt die Kapazität höchsten doppelt so hoch wie die einer flachen Elektrodenoberfläche und beträgt im Mittel etwa das 1,5-fache.
  • Da beschreibungsgemäß beim herkömmlichen Verfahren die Bildung und das Wachstum der Kristallkeime bei konstanter Temperatur erfolgen, ist es sehr schwierig, eine Polysiliciumschicht mit ausreichend kleiner Korngröße und ausreichend großer Oberfläche sowie mit annehmbarer Reproduzierbarkeit auszubilden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Folglich besteht eine Aufgabe der Erfindung darin, ein Herstellungsverfahren für einen Halbleiterbaustein mit einer Polysiliciumschicht vorzusehen, deren Oberfläche groß ist und deren Kristallkeimdichte bzw. Kristallkorngröße über breite Bereiche gesteuert werden können.
  • Die Erfindung sieht Verfahren zur Herstellung von Halbleiterbausteinen nach den beigefügten selbständigen Ansprüchen vor, auf die nunmehr Bezug genommen werden sollte. Bevorzugte Merkmale der Erfindung sind in den Unteransprüchen definiert.
  • In einer bevorzugten Ausführungsform weist die Erfindung die folgenden Schritte auf: Auftragen einer Schicht aus amorphem Silicium auf einer gewünschten Isolierschicht als Zwischenlage eines Halbleiterbauelements, Keimbildung auf einer reinen Oberfläche der Schicht aus amorphem Silicium unter vorbestimmten Bedingungen und Aufwachsenlassen der so hergestellten Keime unter anderen Bedingungen. Der Begriff "reine Oberfläche" bezeichnet einen Zustand einer Oberfläche, z. B. einer Oberfläche einer durch MBE ausgebildeten Schicht im Aufwachszustand, einer Oberfläche einer Schicht, die lediglich einem Inertgas wie Stickstoff oder Argon nach Ausbildung der Schicht ausgesetzt wurde, einer Oberfläche, deren natürliche, nach der Schichtausbildung gebildete Oxidschicht durch Fluorsäurelösung entfernt wurde, um die Oberfläche mit Wasserstoffatomen oder Fluoratomen abzuschließen, und die anschließend auf eine Temperatur unter der Kristallisationstemperatur der Schicht aus amorphem Silicium im Vakuum oder Inertgas erwärmt wird, um die Wasserstoffatome oder Fluoratome abzutrennen, oder einer Oberfläche nach Entfernung der natürlichen Oxidschicht durch Exposition gegenüber Edelgasionen, z. B. von Argon.
  • In einer ersten Ausführungsform der Erfindung werden Kristallkeime auf einer Schicht aus amorphem Silicium durch Erwärmen der letzteren erzeugt, und anschließend werden die Kristallkeime durch Verringerung der Temperatur aufwachsen gelassen. Die mittlere Korngröße einer Polysiliciumschicht hängt von der Keimbildungsgeschwindigkeit ab, die der Dichte von erzeugten Kristallkeimen je Zeiteinheit und der Kristallwachstumsgeschwindigkeit entspricht. Eine höhere Erwärmungstemperatur führt zu einer höheren Keimbildungsgeschwindigkeit sowie Kristallwachstumsgeschwindigkeit. Die Dichte der Kristallkeime nimmt mit der Zeit bei einer Keimbildungsgeschwindigkeit zu, die von der Substrattemperatur abhängt. Übersteigt jedoch die Kristallwachstumsgeschwindigkeit die Kristallkeimbildungsgeschwindigkeit, wird die Bildung neuer Kristallkeime durch die bereits aufgewachsenen Kristallkeime blockiert. Daher läßt sich die Kristallkorngröße leichter steuern, indem veranlaßt wird, daß die Erwärmungstemperatur zur Kristallkeimbildung hoch, die Erwärmungszeit kurz und die Temperatur zum Kristallwachstum gering ist.
  • In einer zweiten Ausführungsform der Erfindung erfolgt die Kristallkeimbildung, indem eine Schicht aus amorphem Silicium einem Gas mit einer Siliciumverbindung über eine vorbestimmte konstante Zeit ausgesetzt wird, während sie auf einer vorbestimmten Temperatur gehalten wird, und die erzeugten Kristallkeime werden durch kontinuierliches Erwärmen der Schicht, ohne daß sie dem Gas mit der Siliciumverbindung ausgesetzt wird, aufwachsen gelassen. Da sich die Siliciumverbindung an Schlenkerbindungen in der Oberfläche der Schicht aus amorphem Silicium zersetzt, um Kristallkeime zu erzeugen, wird die Keimbildungsgeschwindigkeit höher als die, die nur durch Erwärmen erreicht wird, wodurch sich die Steuerung der Kristallkorngröße erleichtert und feinere Kristallkörner gebildet werden können.
  • In einer dritten Ausführungsform der Erfindung erfolgt die Keimbildung durch Bestrahlung einer Schicht aus amorphem Silicium mit einem Silicium-Molekularstrahl über eine vorbestimmte Zeit, während die Schicht auf einer vorbestimmten Temperatur gehalten wird, und die so erzeugten Kristallkeime werden durch kontinuierliches Erwärmen der Schicht ohne Bestrahlung mit dem Silicium-Molekularstrahl aufwachsen gelassen. Da keine chemische Reaktion zum Einsatz kommt, kann die Keimbildung bei einer geringeren Temperatur erfolgen.
  • Da ein Kondensator mit großer Kapazität je Flächeneinheit und hoher Reproduzierbarkeit durch Ausbilden einer dielektrischen Schicht auf einer Polysiliciumschicht mit großer Oberfläche und Bilden einer leitfähigen Schicht auf ihr realisiert werden kann, läßt sich die Integrationsdichte des DRAM weiter erhöhen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Diese und andere Aufgaben, Merkmale und Vorteile der Erfindung dürften aus der nachfolgenden näheren Beschreibung im Zusammenhang mit den beigefügten Zeichnungen deutlicher werden. Es zeigen:
  • Fig. 1(a) einen Querschnitt eines Halbleiterbauelements zur Erläuterung einer ersten Ausführungsform der Erfindung;
  • Fig. 1(b) einen Querschnitt eines Halbleiterbauelements zur Erläuterung eines Schritts nach dem Schritt von Fig. 1(a);
  • Fig. 1(c) einen Querschnitt eines Halbleiterbauelements zur Erläuterung eines Schritts nach dem Schritt von Fig. 1(b);
  • Fig. 1(d) einen Querschnitt eines Halbleiterbauelements zur Erläuterung eines Schritts nach dem Schritt von Fig. 1(c);
  • Fig. 1(e) einen Querschnitt eines Halbleiterbauelements zur Erläuterung eines Schritts nach dem Schritt von Fig. 1(d);
  • Fig. 2 ein Diagramm zur Darstellung einer Beziehung zwischen mittlerer Korngröße und dem Verhältnis von Erwärmungszeit zur Keimbildung zur Gesamterwärmungszeit in der ersten Ausführungsform der Erfindung;
  • Fig. 3 ein Diagramm zur Darstellung einer Beziehung zwischen Kapazitätswert eines Kondensators und dem Verhältnis von Erwärmungszeit zur Keimbildung zur Gesamterwärmungszeit in der ersten Ausführungsform der Erfindung;
  • Fig. 4 einen Querschnitt eines Halbeleiterbauelements zur Erläuterung der Keimbildung in einer zweiten Ausführungsform der Erfindung;
  • Fig. 5 ein Diagramm zur Darstellung einer Beziehung zwischen Keimbildungszeit und Erwärmungstemperatur in der zweiten Ausführungsform der Erfindung;
  • Fig. 6 ein Diagramm zur Darstellung einer Beziehung zwischen mittlerer Kristallkorngröße und Expositionszeit mit Si&sub2;H&sub6;-Gas in der zweiten Ausführungsform der Erfindung;
  • Fig. 7 ein Diagramm zur Darstellung einer Beziehung zwischen Kristallkorndichte und Durchsatz von Si&sub2;H&sub6;-Gas in der zweiten Ausführungsform der Erfindung;
  • Fig. 8 ein Diagramm zur Darstellung einer Verteilung der Kristallkorngröße in der zweiten Ausführungsform der Erfindung;
  • Fig. 9 ein Diagramm zur Darstellung einer Beziehung zwischen Kapazitätswert eines Kondensators und Erwärmungstemperatur in der zweiten Ausführungsform der Erfindung;
  • Fig. 10(a) einen Querschnitt eines Halbleiterbauelements zur Erläuterung einer dritten Ausführungsform der Erfindung;
  • Fig. 10(b) einen Querschnitt eines Halbleiterbauelements zur Erläuterung eines dem von Fig. 10(a) folgenden Herstellungsschritts;
  • Fig. 11 ein Diagramm zur Darstellung einer Beziehung zwischen Kristallkorndichte und Substrattemperatur in der dritten Ausführungsform der Erfindung;
  • Fig. 12 ein Diagramm zur Darstellung einer Beziehung zwischen Kapazitätswert eines Kondensators und Substrattemperatur in der dritten Ausführungsform der Erfindung;
  • Fig. 13 ein Diagramm zur Darstellung einer Beziehung zwischen Kristallkorndichte und Bestrahlungsrate des Molekularstrahls in der dritten Ausführungsform der Erfindung;
  • Fig. 14 ein Diagramm zur Darstellung einer Beziehung zwischen Kapazitätswert eines Kondensators und Bestrahlungsrate des Molekularstrahls in der dritten Ausführungsform der Erfindung;
  • Fig. 15 ein Diagramm zur Darstellung einer Verteilung der Kristallkorngröße in der dritten Ausführungsform der Erfindung; und
  • Fig. 16 einen Querschnitt eines Halbleiterbauelements, der einen Hauptabschnitt eines erfindungsgemäß ausgebildeten DRAM zeigt.
  • NÄHERE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Anhand von Fig. 1(a) bis 1(e) wird eine erste Ausführungsform der Erfindung beschrieben.
  • Gemäß Fig. 1(a) wird eine Siliciumoxidschicht 102 mit einer Dicke von 2000 Å auf einer Oberfläche eines Siliciumsubstrats 101 mit einem Durchmesser von 4 Inch (100 mm) durch thermische Oxidation ausgebildet. Anschließend wird das Substrat in eine Vorrichtung zur Molekularstrahl-Expitaxie (MBE) gegeben und mit einem Silicium-Molekularstrahl aus einem Siliciumverdampfer der Elektronenstrahlerart mit einer Bestrahlungsrate von 7 Å/s bestrahlt, wobei das Substrat Raumtemperatur hat, um eine Schicht aus amorphem Silicium 103 mit einer Dicke von 4000 Å auszubilden. Danach werden Phosphorionen mit einer Dichte von 5 x 10¹&sup5; cm&supmin;² und einer Beschleunigungsspannung von 50 keV darin implantiert.
  • Unter anschließender Lampenerwärmung werden Kristallkeime 104 gemäß Fig. 1(b) erzeugt. Der Keimbildungsprozeß erfolgte bei Erwärmungstemperaturen Tn von 600 ºC, 650 ºC bzw. 700 ºC. Die Erwärmung bei jeder Temperatur erfolgte über eine Erwärmungszeit tn von 0 min, 5 min, 10 min bzw. 20 min. Bei einer Erwärmung bei 550 ºC über die Zeit tv nach dem Keimbildungsprozeß wurden pilzförmige oder halbkugelförmige Kristallkörner 105 gemäß Fig. 1(c) erzeugt. Fig. 2 zeigt eine Beziehung zwischen der mittleren Korngröße und dem Verhältnis von Keimbildungszeit tn zur Gesamterwärmungszeit (tn/(tn + tv)), wenn die Gesamterwärmungszeit (tn + tv) auf 20 min eingestellt ist. Die am weitesten links liegenden Daten entsprechen einem Fall, in dem eine Polykristallisation bei einer konstanten Temperatur von 550 ºC erfolgt, und die am weitesten rechts liegenden Daten entsprechen einem Fall, in dem die Polykristallisation bei konstanten Temperaturen von 600 ºC, 650 ºC bzw. 700 ºC erfolgt. Aus Fig. 2 geht hervor, daß die mittlere Kristallkorngröße verkleinert werden kann, wenn Keimbildung und Wachstum bei unterschiedlichen Temperaturen erfolgen und/oder wenn die Erwärmungstemperatur höher ist.
  • Die mittlere Korngröße von Kristallen, die durch Polykristallisation einer Schicht aus amorphem Silicium gebildet werden, ist von der Dichte der je Zeiteinheit erzeugten Keime, d. h., von der Keimbildungsgeschwindigkeit, und von der Wachstumsgeschwindigkeit der Keime abhängig. Je höher die Erwärmungstemperatur ist, desto höher ist die Keimbildungsgeschwindigkeit. In diesem Fall erhöht sich aber auch die Wachstumsgeschwindigkeit der Keime. Die Dichte der Keime steigt mit zunehmender Keimbildungsgeschwindigkeit, die von der Substrattemperatur abhängt. Übersteigt die Keimwachstumsgeschwindigkeit die Keimbildungsgeschwindigkeit, wachsen vorhandene Keime auf, bevor neue Keime gebildet werden, so daß eine Keimbildung nicht mehr stattfinden kann. Um daher feine Kristallkörner auszubilden, kann es genügen, die Erwärmungstemperatur Tn zur Keimbildung zu erhöhen, die Erwärmungszeit tn zu verkürzen und die Erwärmungstemperatur Tv zum Kristallkeimwachstum auf einen Wert unter Tn zu senken, bei dem die Keimbildungsgeschwindigkeit ausreichend klein ist. Ferner sollte daher die Temperatursteuerung vorzugsweise scharf sein, um eine schnelle Erwärmung/Abkühlung durchzuführen.
  • Obwohl in Fig. 1(c) die Polysiliciumkörner 105 mit einheitlicher Pilzform dargestellt sind, können sie in der Praxis eine uneinheitliche Form und Größe haben.
  • Anschließend wurde gemäß Fig. 1(d) eine Siliciumnitridschicht durch Niederdruck-CVD (LPCVD) ausgebildet und eine Oberfläche von ihr wurde oxidiert, um eine Kondensatorisolierschicht 106 zu bilden. Die Dicke dieser Kondensatorisolierschicht 106 ist so gewählt, daß sie einen beliebigen geeigneten Wert in einem Bereich von 30 Å bis 100 Å SiO&sub2;- Schichtäquivalent hat.
  • Danach wurde gemäß Fig. 1(e) eine Polysiliciumschicht 107 darauf aufgetragen und mit Phosphor dotiert. Anschließend wurde die Polysiliciumschicht strukturiert, um eine Elektrode auszubilden, und ein 1 mm x 1 mm breiter Kondensator wurde gebildet, dessen Kapazität gemessen wurde. Das Ergebnis ist in Fig. 3 dargestellt. In diesem Fall betrug die Dicke der Kondensatorisolierschicht 106 100 Å SiO&sub2;-Schichtäquivalent. Aus Fig. 3 wird deutlich, daß die Kapazität des Kondensators im allgemeinen mit sinkender mittlerer Korngröße ansteigt.
  • Obwohl diese Ausführungsform mit einer Siliciumscheibe als Substrat beschrieben wurde, ist die Erfindung natürlich gleichermaßen auf ein SOS-Substrat (Substrat mit Silicium auf Saphir), bei dem Silicium nur in einer Oberflächenregion vorliegt, oder sogar allgemein auf ein SOI-Substrat (Substrat mit Silicium auf Isolator) usw. anwendbar. Obwohl ferner die Schicht aus amorphem Silicium in der MBE-Vorrichtung unter Verwendung einer Siliciumauftragsausrüstung der Elektronenstrahlerart ausgebildet wird, läßt sie sich auch durch LPCVD oder Sputtern ausbilden. Nachgewiesen wurde, daß eine ähnliche Wirkung wie durch die beschriebene Ausführungsform für eine Schicht aus amorphem Silicium erreicht wird, die durch diese anderen Verfahren nach Entfernung einer natürlichen Oxidschicht auf einer Oberfläche von ihr erreicht wird. Der Druck in der Ausbildungsvorrichtung ist nicht immer ein Ultrahochvakuumdruck. Wichtig ist, die Schicht aus amorphem Silicium zu erwärmen, während eine Oberfläche von ihr rein gehalten wird. Es wurde nachgewiesen, daß ähnliche Erscheinungen wie in der beschriebenen Ausführungsform auftreten, wenn die Behandlung in einer Atmosphäre aus einem Gas erfolgt, das mit der Oberfläche des amorphen Siliciums reaktionsunfähig ist, z. B. Stickstoffgas oder Heliumgas. Die Erwärmung ist nicht auf Lampenerwärmung beschränkt, solange Erwärmung und Abkühlung schnell erfolgen.
  • Im folgenden wird eine zweite Ausführungsform der Erfindung beschrieben. Wie in der ersten Ausführungsform wird eine Schicht aus amorphem Silicium mit einer Dicke von 4000 Å durch MBE oder LPCVD ausgebildet und mit Phosphor ionenimplantiert. Nach Entfernung von Verunreinigungen auf einer Oberfläche der Schicht aus amorphem Silicium durch Eintauchen in Waschflüssigkeit (60 ºC), die eine Mischung aus NH&sub4;OH, H&sub2;O&sub2; und H&sub2;O im Verhältnis von 1 : 6 : 20 ist, wird die Schicht 30 Sekunden in 5 %ige Fluorsäurelösung eingetaucht, um eine natürliche Oxidschicht zu entfernen. Die Scheibe wird durch einen Zentrifugalabscheider oder getrocknetes Stickstoffgas getrocknet und anschließend in eine Ausbildungskammer einer CVD-Ultrahochvakuum-Ausrüstung mit einer Si&sub2;H&sub6;-Zufuhrdüse gegeben. Die Ausbildungskammer wird auf 10&supmin;&sup9; Torr gehalten und hat eine Ausrüstung zur Substraterwärmung, z. B. ein Graphitheizelement. Zunächst wird das Substrat auf eine bestimmte konstante Temperatur erwärmt, vorzugsweise auf eine Temperatur von nur 500 ºC bis 620 ºC, bei der keine schnelle Keimbildung auftritt, und anschließend werden durch Zufuhr von Si&sub2;H&sub6; in die Ausbildungskammer mit einem Durchsatz von 13 cm³N/min Keime 104A gemäß Fig. 4 erzeugt. Die Keimbildung läßt sich durch In-situ-Beobachtung mittels Reflexionsbeugung schneller Elektronen (RHEED) nachweisen. Das Si&sub2;H&sub6;-Gas wird an Schlenkerbindungen zersetzt, die in der reinen Oberfläche der Schicht aus amorphem Silicium vorliegen, was zu Polysiliciumkeimen auf der Oberfläche mit höherer Dichte führt, als herkömmlich erreicht wird.
  • Fig. 5 zeigt eine Beziehung zwischen der Zeit vor der nachgewiesenen Keimbildung (Keimbildungszeit) und der Erwärmungstemperatur. Aus Fig. 5 geht hervor, daß die Keimbildungszeit bei einer Temperatur unter 500 ºC sehr lang ist, während die Kristallkeime bei einer Temperatur über 650 ºC schnell erzeugt werden. Nachdem das Substrat dem Gas über eine konstante Zeit ausgesetzt ist, wird die Wärmebehandlung unter Hochvakuumdruck fortgesetzt, um die Keime auf zuwachsen. Bei Änderung der Erwärmungstemperatur von 540 ºC auf 800 ºC werden immer noch Ungleichmäßigkeiten der Substratoberfläche infolge von Kristallkörnern mit Halbkugelform oder Pilzform nachgewiesen, obwohl sich die Keimbildungszeit gemäß Fig. 5 ändert. Das heißt, daß die Keimbildung über einen großen Temperaturbereich beobachtet wird. Bei einer Temperatur über 650 ºC treten sowohl die Keimbildung als auch das nachfolgende Kristallwachstum kleiner Körner mit großer Oberfläche sehr schnell auf. Bei fortgesetzter Erwärmung werden jedoch die Ungleichmäßigkeiten auf der Oberfläche der Polysiliciumschicht gering. Daher werden vorzugsweise Ausrüstungen eingesetzt, die schnell erwärmen und abkühlen können, um die Oberflächenkonfiguration des Substrats zu steuern.
  • Auch bei niedrigen Temperaturen, bei denen keine schnelle Keimbildung auftritt, ist die Oberflächendiffusionsgeschwindigkeit von Siliciumatomen auf einer reinen Oberfläche der Schicht aus amorphem Silicium im Vergleich zur Festphasenwachstumsgeschwindigkeit sehr hoch. Durch die Oberflächendiffusion konzentrieren sich Siliciumatome in den auf der Oberfläche gebildeten Kristallkeimen, was zu feinen pilzförmigen Kristallkörnern führt. Bei fortgesetzter Reaktion kommen die aufgewachsenen Kristallkörner miteinander in Berührung. Da keine Zufuhr von Siliciumatomen aus dem amorphen Silicium infolge der Oberflächendiffusion an den Grenzen zwischen benachbarten Körnern erfolgt, wird das Wachstum der Kristallkörner beendet, was zu halbkugelförmigen Körnern auf der Substratoberfläche führt. Da die Korngröße des aufgewachsenen Kristalls kleiner ist als in dem Fall, in dem Körner nur durch Erwärmen gebildet werden, und da seine ursprüngliche Keimdichte hoch ist und das Wachstum bei niedriger Temperatur erfolgt, nähert sich die resultierende Kornform stark einer tatsächlichen Halbkugel an.
  • Fig. 6 zeigt eine Beziehung zwischen der Si&sub2;H&sub6;-Gaszufuhrzeit und der mittleren Korngröße der halbkugelförmigen Kristallkörner, wenn die Erwärmung bei 600 ºC über eine konstante Zeit von 45 Sekunden erfolgt. Aus Fig. 6 wird deutlich, daß die Korngröße umgekehrt proportional zur Si&sub2;H&sub6;-Gaszufuhrzeit ist. Grund dafür ist, daß eine Anzahl von Keimen auf der Oberfläche als Anregekristalle erzeugt wird, deren Anzahl proportional zur Si&sub2;H&sub6;-Gaszufuhrzeit ist und die zur Pilz- oder Halbkugelform aufwachsen. Eine Zufuhr von Si&sub2;H&sub6;- Gas über 45 Sekunden führt jedoch dazu, daß benachbarte Körner zu nahe beieinander liegen, was eine unzureichende Ungleichmäßigkeit der Oberfläche mit sich bringt. Bei einer 45 Sekunden andauernden Gaszufuhr läßt sich die Korngröße auf unter 300 Å verkleinern.
  • Die Kristallkorndichte hängt ferner vom Si&sub2;H&sub6;-Gasdurchsatz ab. Fig. 7 zeigt eine Beziehung zwischen dem Durchsatz von Si&sub2;H&sub6;-Gas und der Kristallkorndichte, wenn die Gaszufuhrzeit 5 Sekunden und die Erwärmungszeit 45 Sekunden betragen. Übersteigt der Si&sub2;H&sub6;-Gasdurchsatz einen bestimmten Konstantwert, wird die Kristallkorndichte im wesentlichen konstant. Diese Erscheinung läßt sich dadurch erklären, daß ein überwiegender Anteil von Wasserstoffatomen, die an eine Schicht aus amorphem Siliciumoberfläche infolge von Waschen mit einer wäßrigen Fluorsäurelösung gebunden sind, durch Erwärmung aus ihr freigesetzt wird. Ein solcher Bereich, der die Reaktionsgeschwindigkeit bestimmt, sollte im Hinblick auf die Steuerung von Kristallwachstum und Korngröße genutzt werden.
  • Fig. 8 zeigt eine Verteilung der Kristallkorngröße, wenn Si&sub2;H&sub6;-Gas bei 600 ºC mit einem Durchsatz von 2 cm³N/min über 80 Sekunden zugeführt wird. Die Erwärmungszeit betrug 80 Sekunden. Aus Fig. 8 läßt sich ableiten, daß der Verteilungsbereich relativ schmal ist.
  • Anschließend wird eine Kondensatorisolierschicht ähnlich wie jene ausgebildet, die in der ersten Ausführungsform verwendet wurde. In diesem Fall liegt vorzugsweise ein ausreichender Abstand zwischen benachbarten Kristallkörnern 105 vor, so daß sie sich durch die Kondensatorisolierschicht nicht gegenseitig berühren. Dies läßt sich durch Steuern der Erwärmungszeit erreichen.
  • Fig. 9 zeigt eine Beziehung zwischen der Kapazität des Kondensators und der Erwärmungstemperatur. Die Dicke der Kondensatorisolierschicht beträgt 100 Å SiO&sub2;-Schichtäquivalent und seine Fläche beträgt 1 mm x 1 mm. Die Daten von Fig. 9 sind die besten von jenen, die durch Experimente mit verschiedenen Si&sub2;H&sub6;-Gasdurchsätzen und -Gaszufuhrzeiten bei den jeweiligen Erwärmungszeiten erreicht wurden. Zum Vergleich sind die Daten dargestellt, die sich unter den gleichen Bedingungen ohne Si&sub2;H&sub6;-Gaszufuhr ergaben.
  • Aus Fig. 9 wird deutlich, daß bei Zufuhr von Si&sub2;H&sub6;-Gas eine Zunahme des Kapazitätswerts des Kondensators bei einer niedrigeren Temperatur gegenüber dem Fall ohne Si&sub2;H&sub6;-Gaszufuhr einsetzt. Grund dafür ist, daß bei Si&sub2;H&sub6;-Gaszufuhr die Keimbildung bei niedriger Temperatur erfolgt. Der Kapazitätswert nimmt bei einem Temperaturanstieg von 540 ºC auf 650 ºC um das 2,5-fache zu und ist außerhalb dieses Bereichs kleiner. Dies liegt darin begründet, daß zwar gemaß der vorstehenden Beschreibung die Erwärmung innerhalb kurzer Zeit bei Einsatz einer Erwärmung mit hoher Temperatur beendet werden muß, die in dieser Ausführungsform verwendete Ausrüstung zur Substraterwärmung jedoch dazu keine Möglichkeit hatte und die Substratoberfläche folglich geglättet wurde. Erfolgt andererseits nur eine Erwärmung, erreicht die Kapazität ihren Spitzenwert bei 650 ºC, der im Vergleich zur Erfindung sehr klein ist. Dies liegt daran, daß die Oberflächenkonfiguration durch Erwärmung mit hoher Temperatur wie bei der Keimbildung mit Gas geglättet wird. Eine solche Glättung der Oberflächenkonfiguration bei hoher Temperatur läßt sich in beiden Fällen durch Einsatz von Erwärmungsausrüstungen, z. B. eines Lampenheizgeräts, das schnell erwärmen/abkühlen kann, und durch Verringern der Erwärmungszeit verhindern.
  • In dieser Ausführungsform kann eine Polysiliciumschicht mit feinerer Korngröße als in der ersten Ausführungsform ausgebildet und damit eine Kapazitätszunahme in einem breiten Temperaturbereich der Erwärmung realisiert werden.
  • Obwohl diese Ausführungsform mit einer Siliciumscheibe als Substrat beschrieben wurde, ist die Erfindung natürlich gleichermaßen auf ein SOS-Substrat, bei dem Silicium nur in einer Oberflächenregion vorliegt, oder sogar allgemein auf ein SOI-Substrat anwendbar. Obwohl ferner in dieser Ausführungsform die Keimbildung in der Schicht aus amorphem Silicium unter Verwendung von Si&sub2;H&sub6;-Gas in der Ultrahochvakuum-Ausrüstung erfolgt, kann Si&sub2;H&sub6;-Gas durch andere siliciumhaltige Gase mit ähnlicher Wirkung ersetzt werden, z. B. SiH&sub4;, SiCl&sub2;H&sub2; usw. Der Druck in der Ausbildungsausrüstung ist nicht immer ein Ultrahochvakuumdruck. Wichtig ist, die Schicht aus amorphem Silicium zu erwärmen, während eine Oberfläche von ihr rein gehalten wird. Es wurde nachgewiesen, daß ähnliche Erscheinungen wie in der beschriebenen Ausführungsform auftreten, wenn die Behandlung in einer Atmosphäre aus einem Gas erfolgt, das mit der Oberfläche des amorphen Siliciums reaktionsunfähig ist, z. B. Stickstoffgas oder Heliumgas. Die Erwärmung ist nicht auf Lampenerwärmung beschränkt, solange Erwärmung und Abkühlung schnell erfolgen. Obwohl ferner die natürliche Oxidschicht der durch LPCVD ausgebildeten Schicht aus amorphen Silicium durch Waschen mit wäßriger Fluorsäurelösung entfernt wird, kann die Schicht aus amorphem Silicium durch MBE ausgebildet werden. Ferner kann das Waschen der Oberfläche der Schicht aus amorphem Silicium mit einem anderen Stoff als wäßriger Fluorsäurelösung erfolgen. Wesentlich ist, daß eine reine Oberfläche der Schicht aus amorphem Silicium dem siliciumhaltigen Gas ausgesetzt wird.
  • Im folgenden wird eine dritte Ausführungsform der Erfindung beschrieben.
  • Wie in der ersten oder der zweiten Ausführungsform wird eine Siliciumoxidschicht 102 auf einer Oberfläche eines Siliciumsubstrats 101 durch thermische Oxidation ausgebildet, und anschließend wird das Substrat in eine Vorrichtung zur Molekularstrahl-Expitaxie (MBE) gegeben und mit einem Silicium-Molekularstrahl aus einem Siliciumverdampfer der Elektronenstrahlerart mit einer Bestrahlungsrate von 7 Å/s und bei Raumtemperatur bestrahlt, um eine Schicht aus amorphem Silicium mit einer Dicke von 4000 Å auszubilden. Die Bestrahlung mit dem Silicium-Molekularstrahl wird eingestellt, und das Substrat wird auf eine bestimmte konstante Temperatur in einem Bereich von 400 ºC bis etwa 500 ºC lampenerwärmt, in dem keine thermische Keimbildung auftritt, sowie mit einem Silicium-Molekularstrahl mit einer Bestrahlungsrate von 1 Å/s bestrahlt. Gemäß Fig. 10(a) sind bei dieser Bestrahlung mit dem Silicium-Molekularstrahl eine Oberflächenatomlage 203A und eine Adsorptionsatomlage 2038 in der Schicht aus amorphem Silicium 203 vorhanden. Obwohl keine Keimbildung stattfindet, diffundieren Atome in der Oberflächenatomlage 203A der Schicht aus amorphem Silicium 203 mit einer bestimmten Aktivierungsenergie E1 in die Oberfläche. Andererseits diffundieren auch Atome in der Adsorptionsatomlage 2038 mit einer Aktivierungsenergie E2, die wesentlich geringer als E1 ist. Daher bilden die Adsorptionsatome unabhängig von der niedrigen Substrattemperatur in dieser Oberfläche Keime, was zu feinen Kristallkörnern 204 gemäß Fig. 10(b) führt. Bei Einstellung der Bestrahlung mit dem Silicium-Molekularstrahl und fortgesetzter Erwärmung werden die diffundierenden Oberflächenatome durch diese Kristallkörner eingefangen, um diese Körner zu einer Polysiliciumschicht mit pilzförmigen Kristallkörnern 105 gemäß Fig. 1(c) aufwachsen zu lassen. Dadurch wird eine Polysiliciumschicht mit großer Oberfläche ausgebildet. Anschließend wird ein Kondensator auf ähnliche Weise wie in der zweiten Ausführungsform ausgebildet.
  • Fig. 11 ist ein Diagramm zur Darstellung einer Beziehung zwischen Substrattemperatur und Kristallkorndichte unmittelbar nach der Bestrahlung mit einem Silicium-Molekularstrahl mit einer Bestrahlungsrate von 1 Å/s über 50 Sekunden. Aus Fig. 11 wird deutlich, daß mit zunehmender Substrattemperatur die Kristallkorndichte steigt und die Kristallkorngröße abnimmt. Die mittlere Korngröße in Fig. 11 wird dann gemessen, wenn die Körner einander berühren und keine weitere Korngrößenzunahme stattfindet.
  • Fig. 12 ist ein Diagramm zur Darstellung einer Beziehung zwischen Kapazitätswert des Kondensators und Temperatur des Substrats, wenn dessen Bestrahlung mit einer Rate von 1 Å/s erfolgt. Aus diesem Diagramm geht hervor, daß mit höherer Substrattemperatur, d. h., mit höherer Kristallkorndichte, der Kapazitätswert steigt. Der Kapazitätswert selbst ist größer als der für die Polysiliciumschicht, die durch das herkömmliche Substraterwärmungsverfahren ausgebildet wird (vgl. Fig. 3).
  • Fig. 13 ist ein Diagramm zur Darstellung einer Beziehung zwischen der Korndichte unmittelbar nach Bestrahlung eines auf 450 ºC gehaltenen Substrats mit einem Silicium-Molekularstrahl über 50 Sekunden und der Bestrahlungsrate. Hieraus geht deutlich hervor, daß das Kristallkornwachstum auch von der Bestrahlungsdichte abhängt und durch Änderung der Bestrahlungsrate ausreichend gesteuert werden kann. Fig. 14 zeigt ein Diagramm zur Darstellung einer Beziehung zwischen dem Kapazitätswert des Kondensators und der Bestrahlungsrate. Aus dieser Darstellung wird deutlich, daß mit höherer Bestrahlungsrate, d. h., mit höherer Kristallkorndichte, der Kapazitätswert zunimmt. Der Kapazitätswert selbst ist größer als der für die Polysiliciumschicht, die durch das herkömmliche Substraterwärmungsverfahren ausgebildet wird.
  • Die Korngrößenverteilung ist in Fig. 15 dargestellt. Die Daten von Fig. 15 werden ermittelt, wenn ein auf 460 ºC gehaltenes Substrat mit einem Silicium-Molekularstrahl mit 1 Å/s über 30 Sekunden bestrahlt und anschließend über 60 Minuten weiter erwärmt wird. Zum Vergleich sind auch die Daten für die Erwärmung einer Schicht aus amorphem Silicium über 1 Minute im Vakuum dargestellt. Bei dieser Ausführungsform verringert sich die Korngrößenschwankung im Kristall wesentlich.
  • Durch diese Ausführungsform kann eine Polysiliciumschicht mit geringerer Temperatur als in der zweiten Ausführungsform ausgebildet werden.
  • Obwohl diese Ausführungsform mit einer Siliciumscheibe als Substrat beschrieben wurde, ist die Erfindung natürlich gleichermaßen auf ein SOS-Substrat, bei dem Silicium nur in einer Oberflächenregion vorliegt, oder sogar allgemein auf ein SOI-Substrat anwendbar. Obwohl ferner in dieser Ausführungsform die Schicht aus amorphem Silicium in einer MBE-Vorrichtung unter Verwendung eines Siliciumverdampfers der Elektronenstrahlerart ausgebildet wird, wurde eine ähnliche Wirkung für eine Schicht aus amorphem Silicium erreicht, die durch ein LPCVD- oder Sputter-Verfahren ausgebildet wird und eine Oberfläche hat, deren natürliche Oxidschicht entfernt ist. Der Druck in der Ausbildungsvorrichtung ist nicht immer ein Ultrahochvakuumdruck. Wichtig ist, die Schicht aus amorphem Silicium zu erwärmen, während eine Oberfläche von ihr rein gehalten wird. Es wurde nachgewiesen, daß ähnliche Erscheinungen wie in der beschriebenen Ausführungsform auftreten, wenn die Behandlung in einer Atmosphäre aus einem Gas erfolgt, das mit der amorphen Siliciumoberfläche reaktionsunfähig ist, z. B. Stickstoffgas oder Heliumgas.
  • Nunmehr wird ein unter Anwendung der Erfindung gebildeter Halbleiter-DRAM anhand von Fig. 16 beschrieben, in der ein Hauptabschnitt der DRAM-Zelle dargestellt ist.
  • Eine Feldoxidschicht 308 wird auf einer Oberfläche eines p-Siliciumsubstrats 301 ausgebildet, um transistorbildende Regionen voneinander zu trennen. Eine Gate-Oxidschicht 309 wird in einer transistorbildenden Region ausgebildet, und Gate-Elektroden 310, die außerdem als Wortleitungen wirken, werden über die transistorbildende Region hinweg ausgebildet. Anschließend erfolgt eine Ionenimplantation in der bildenden Region über die Gate-Elektroden 310 und die Feldoxidschicht 308 als Maske, um n&spplus;-Diffusionslagen 3115 und 311d auszubilden. Danach wird eine Isolierschicht 302 aus siliciumoxid als Zwischenlage aufgetragen, durch die ein Kontaktloch C in der Region 3115 ausgebildet wird. Auf der Scheibe wird eine Schicht aus amorphem Silicium durch LPCVD usw. aufgetragen, und nach ihrer Strukturierung wird die Scheibe mit einer Mischlösung aus NH&sub3;OH, H&sub2;O&sub2; und H&sub2;O gewaschen, wonach eine natürliche Oxidschicht auf der Schicht aus amorphem Silicium unter Verwendung von Fluorsäurelösung entfernt wird. Danach wird die Schicht aus amorphem Silicium in eine Polysiliciumschicht ähnlich wie in der zweiten Ausführungsform umgewandelt, um eine Kapazitätsspeicherelektrode 305 auszubilden. Bei dieser Umwandlung setzt in der Schicht aus amorphem Silicium eine Polykristallisation an einem Kontaktabschnitt mit der Region 311a durch Festphasenepitaxie ein. Da jedoch die Polykristallisationsgeschwindigkeit im Vergleich zur Polykristallisationsgeschwindigkeit durch Si&sub2;H&sub6;-Exposition gering ist, tritt keine nachteilige Wirkung für die Oberflächenkonfiguration der Kapazitätsspeicherelektrode 305 auf. Da ferner die Oberfläche der Schicht aus amorphem Silicium gleichmäßig dem Si&sub2;H&sub6;-Gas ausgesetzt ist, ergibt sich eine gewünschte und im wesentlichen einheitliche Ungleichmäßigkeit auf der Oberfläche der Kapazitätsspeicherelektrode 305 mit ihrer Seitenwand. Anschließend werden eine Kondensatorisolierschicht 306 und eine Oberseitenelektrode 307 unter Verwendung der Polysiliciumschicht usw. ausgebildet. Dadurch läßt sich ein mit der Region 311s eines MOS-Transistors verbundener Kondensator ausbilden, was zu einem DRAM mit höherer Integrationsdichte führt.
  • Bei Anwendung der dritten Ausführungsform auf eine Ausbildung eines solchen DRAM wird die Speicherelektrode vorzugsweise durch Strukturierung im Anschluß an die Polykristallisation unmittelbar nach der Ausbildung der amorphen Polysiliciumschicht ausgebildet. Grund dafür ist, daß die Polykristallisation zwar nach der Strukturierung erfolgen kann, daß es aber schwierig ist, angesichts der Richtcharakteristik des Molekularstrahls eine befriedigende Ungleichmäßigkeit der Seitenwand der Elektrode zu erreichen, und daß es daher günstiger ist, auf den Schritt der Entfernung der natürlichen Oxidschicht zu verzichten.

Claims (4)

1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Verfahrensschritten:
Ausbilden einer Kapazitätselektrode durch Auftragen einer Schicht aus amorphem Silizium auf eine Isolierschicht auf einem Halbleiterbauelement,
Keimbildung von Kristallkeimen auf einer Öberfläche der Schicht aus amorphern Silizium, die im wesentlichen rein und frei von einer nativen Oxidschicht ist, durch Halten des Halbleiterbauelements bei einer Temperatur im Bereich von 600ºC bis 700ºC im Vakuum oder in einem Gas, mit dem die Schicht aus amorphem Silizium im wesentlichen nicht reagiert,
Aufwachsen der Kristallkeime bei einer Temperatur von 550ºC zum Ausbilden einer Polysiliziumschicht,
Ausbilden einer dielektrischen Schicht auf der Polysiliziumschicht, und
Ausbilden einer zweiten Kapazitätselektrode durch Bilden einer leitfähigen Schicht auf der dielektrischen Schicht.
2. Verfahren zum Herstellen eines Halbleiterbauelements mit den folgenden Verfahrensschritten:
Ausbilden einer Kapazitätselektrode durch Auftragen einer Schicht aus amorphem Silizium auf eine Isolierschicht auf einem Halbleiterbauelement,
Keimbildung von Kristallkeimen auf einer Oberfläche der Schicht aus amorphem Silizium, die im wesentlichen rein und frei von einer nativen Oxidschicht ist, durch Erwärmen des Halbleiterbauelements bis zu einer Temperatur im Bereich von 540ºC bis 800ºC unter Zufuhr von gasförmigem Silan, Disilan oder Chlorsilan,
Aufwachsen der Kristallkeime durch Beenden der Zufuhr des Gases und Fortsetzung der Erwärmung,
Ausbilden einer dielektrischen Schicht auf der Polysiliziumschicht, und
Ausbilden einer zweiten Kapazitätselektrode durch Bilden einer leitfähigen Schicht auf der dielektrischen Schicht.
3. Verfahren nach Anspruch 2, wobei die Keimbildung erfolgt durch Bemusterung der Schicht aus amorphem Silizium in einer atmosphärischen Umgebung, Waschen der bemusterten Schicht mit einer Fluorsäure-Lösung, Trocknen und Zuführen von Disilan-(Si&sub2;H&sub6;)-Gas bei einem vorgegebenen Druck.
4. Verfahren zum Herstellen eines Halbleiterbauelements, mit den folgenden Verfahrensschritten:
Ausbilden einer Kapazitätselektrode durch Auftragen einer Schicht aus amorphem Silizium auf eine Isolierschicht auf einem Halbleiterbauelement,
Keimbildung von Kristallkeimen auf einer Oberfläche der Schicht aus amorphem Silizium, die im wesentlichen rein und frei von einer nativen Oxidschicht ist, durch Erwärmen des Halbleiterbauelements im Vakuum und Bestrahlen mit einem Silizium-Molekularstrahl,
Aufwachsen der Kristallkeime durch Beenden der Bestrahlung mit dem Silizium-Molekularstrahl und Halten des Halbleiterbauelements bei einer Temperatur im Bereich von 400ºC bis 500ºC,
Ausbilden einer dielektrischen Schicht auf der Polysiliziumschicht, und
Ausbilden einer zweiten Kapazitätselektrode durch Bilden einer leitenden Schicht auf der dielektrischen Schicht.
DE69204386T 1991-06-21 1992-06-22 Verfahren zur Herstellung eines polykristallinen Siliziumfilmes. Expired - Lifetime DE69204386T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14912891 1991-06-21
JP16854191 1991-07-10
JP17823291 1991-07-18

Publications (2)

Publication Number Publication Date
DE69204386D1 DE69204386D1 (de) 1995-10-05
DE69204386T2 true DE69204386T2 (de) 1996-05-15

Family

ID=27319686

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69204386T Expired - Lifetime DE69204386T2 (de) 1991-06-21 1992-06-22 Verfahren zur Herstellung eines polykristallinen Siliziumfilmes.

Country Status (5)

Country Link
US (1) US5385863A (de)
EP (1) EP0521644B1 (de)
JP (1) JP2508948B2 (de)
KR (1) KR960012256B1 (de)
DE (1) DE69204386T2 (de)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
US5623243A (en) * 1990-03-20 1997-04-22 Nec Corporation Semiconductor device having polycrystalline silicon layer with uneven surface defined by hemispherical or mushroom like shape silicon grain
DE69131570T2 (de) * 1990-11-16 2000-02-17 Seiko Epson Corp., Tokio/Tokyo Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
GB2290908B (en) * 1991-09-07 1996-05-01 Samsung Electronics Co Ltd Semiconductor memory device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US6090646A (en) * 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
DE4419074C2 (de) * 1993-06-03 1998-07-02 Micron Semiconductor Inc Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung
JP3313840B2 (ja) * 1993-09-14 2002-08-12 富士通株式会社 半導体装置の製造方法
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5972771A (en) 1994-03-11 1999-10-26 Micron Technology, Inc. Enhancing semiconductor structure surface area using HSG and etching
US5554566A (en) * 1994-09-06 1996-09-10 United Microelectronics Corporation Method to eliminate polycide peeling
US6121081A (en) * 1994-11-15 2000-09-19 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon
KR960026821A (ko) * 1994-12-20 1996-07-22 김주용 캐패시터 제조방법
JP2833545B2 (ja) * 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
US5856007A (en) * 1995-07-18 1999-01-05 Sharan; Sujit Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
KR100224710B1 (ko) 1995-10-10 1999-10-15 윤종용 반도체 장치의 커패시터 제조 방법
US5801104A (en) * 1995-10-24 1998-09-01 Micron Technology, Inc. Uniform dielectric film deposition on textured surfaces
US5612558A (en) * 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
US6015986A (en) * 1995-12-22 2000-01-18 Micron Technology, Inc. Rugged metal electrodes for metal-insulator-metal capacitors
KR100224707B1 (ko) * 1995-12-23 1999-10-15 윤종용 반도체 장치 커패시터의 제조방법
US5691228A (en) 1996-01-18 1997-11-25 Micron Technology, Inc. Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer
US5721171A (en) * 1996-02-29 1998-02-24 Micron Technology, Inc. Method for forming controllable surface enhanced three dimensional objects
JP2795313B2 (ja) * 1996-05-08 1998-09-10 日本電気株式会社 容量素子及びその製造方法
JPH09298284A (ja) * 1996-05-09 1997-11-18 Nec Corp 半導体容量素子の形成方法
JPH09309256A (ja) * 1996-05-21 1997-12-02 Brother Ind Ltd 回転式スタンプ装置
JP2795316B2 (ja) * 1996-05-21 1998-09-10 日本電気株式会社 半導体装置の製造方法
KR100219482B1 (ko) * 1996-05-23 1999-09-01 윤종용 반도체 메모리 장치의 커패시터 제조 방법
KR100200705B1 (ko) * 1996-06-08 1999-06-15 윤종용 반도체 디바이스 제조장치, 제조장치의 공정 조건 조절방법 및 이를 이용한 커패시터 제조방법
KR100230363B1 (ko) * 1996-06-28 1999-11-15 윤종용 반도체장치의 커패시터 제조방법
JP3105788B2 (ja) * 1996-07-15 2000-11-06 日本電気株式会社 半導体装置の製造方法
US5888295A (en) * 1996-08-20 1999-03-30 Micron Technology, Inc. Method of forming a silicon film
US5770500A (en) * 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
KR100269287B1 (ko) * 1996-11-22 2000-11-01 윤종용 반도체장치의hsg형성방법
US6117692A (en) * 1997-01-14 2000-09-12 Kim; Young-Sun Calibrated methods of forming hemispherical grained silicon layers
US5753552A (en) * 1997-01-30 1998-05-19 United Microelectronics Corporation Method for fabricating a storage electrode without polysilicon bridge and undercut
US6069053A (en) 1997-02-28 2000-05-30 Micron Technology, Inc. Formation of conductive rugged silicon
US5937314A (en) 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
US6699745B1 (en) * 1997-03-27 2004-03-02 Texas Instruments Incorporated Capacitor and memory structure and method
KR100259038B1 (ko) * 1997-03-31 2000-06-15 윤종용 반도체커패시터제조방법및그에따라형성된반도체커패시터
JP2982739B2 (ja) * 1997-04-22 1999-11-29 日本電気株式会社 半導体装置の製造方法
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
JP3024589B2 (ja) * 1997-04-23 2000-03-21 日本電気株式会社 半導体装置の製造方法
KR100255662B1 (ko) * 1997-05-03 2000-05-01 윤종용 반구형그레인의다결정실리콘막을갖는반도체장치의제조방법
KR100247931B1 (ko) * 1997-05-21 2000-03-15 윤종용 반구형 그레인의 다결정실리콘막을 갖는 반도체장치의 제조방법
US6245632B1 (en) * 1997-05-22 2001-06-12 Samsung Electronics Co., Ltd. Variable temperature methods of forming hemispherical grained silicon (HSG-Si) layers
KR100234380B1 (ko) * 1997-06-11 1999-12-15 윤종용 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법
JP3796030B2 (ja) 1997-11-16 2006-07-12 キヤノンアネルバ株式会社 薄膜作成装置
KR100258096B1 (ko) * 1997-12-01 2000-06-01 정선종 에스오아이(soi) 기판 제조방법
US5885867A (en) * 1997-12-03 1999-03-23 Samsung Electronics Co., Ltd. Methods of forming hemispherical grained silicon layers including anti-nucleation gases
US6004858A (en) * 1997-12-11 1999-12-21 Samsung Electronics Co., Ltd. Methods of forming hemispherical grained silicon (HSG-Si) capacitor structures including protective layers
US6133109A (en) * 1997-12-29 2000-10-17 Samsung Electronics Co., Ltd. Method for manufacturing a DRAM cell capacitor
KR100440886B1 (ko) * 1997-12-30 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 전하저장전극 형성 방법
JP3191757B2 (ja) 1998-02-03 2001-07-23 日本電気株式会社 半導体装置の製造方法
US6087226A (en) * 1998-03-26 2000-07-11 Samsung Electronics Co., Ltd. Methods of forming capacitors including electrodes with hemispherical grained silicon layers on sidewalls thereof and related structures
KR100327123B1 (ko) 1998-03-30 2002-08-24 삼성전자 주식회사 디램셀캐패시터의제조방법
KR100296652B1 (ko) * 1998-04-09 2001-10-27 윤종용 반도체장치의제조방법
US5930625A (en) * 1998-04-24 1999-07-27 Vanguard International Semiconductor Corporation Method for fabricating a stacked, or crown shaped, capacitor structure
JP3244049B2 (ja) 1998-05-20 2002-01-07 日本電気株式会社 半導体装置の製造方法
US5837582A (en) * 1998-05-22 1998-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method to increase capacitance of a DRAM cell
KR100283192B1 (ko) * 1998-06-09 2001-04-02 윤종용 반구형결정가입자들을갖는캐패시터의제조방법
JP3468347B2 (ja) 1998-06-22 2003-11-17 日本エー・エス・エム株式会社 半導体素子の製造方法
JP2000012783A (ja) 1998-06-22 2000-01-14 Nippon Asm Kk 半導体素子の製造方法
JP2000150815A (ja) 1998-09-04 2000-05-30 Kokusai Electric Co Ltd 半導体装置の製造方法及び半導体製造装置
US6204120B1 (en) 1998-09-28 2001-03-20 Ag Associates (Israel) Ltd. Semiconductor wafer pretreatment utilizing ultraviolet activated chlorine
US6191011B1 (en) 1998-09-28 2001-02-20 Ag Associates (Israel) Ltd. Selective hemispherical grain silicon deposition
KR100327328B1 (ko) * 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
US6049106A (en) * 1999-01-14 2000-04-11 Micron Technology, Inc. Large grain single crystal vertical thin film polysilicon MOSFETs
KR100363083B1 (ko) 1999-01-20 2002-11-30 삼성전자 주식회사 반구형 그레인 커패시터 및 그 형성방법
KR100317042B1 (ko) 1999-03-18 2001-12-22 윤종용 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법
KR100350675B1 (ko) 2000-01-26 2002-08-28 삼성전자 주식회사 반도체 메모리 장치 및 그 제조 방법
JP3676983B2 (ja) 2000-03-29 2005-07-27 株式会社日立国際電気 半導体製造方法、基板処理方法、及び半導体製造装置
US6559007B1 (en) 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
KR100587046B1 (ko) * 2000-05-31 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 전하저장 전극 제조 방법
US6455372B1 (en) 2000-08-14 2002-09-24 Micron Technology, Inc. Nucleation for improved flash erase characteristics
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
KR20020043815A (ko) 2000-12-04 2002-06-12 윤종용 반구형 그레인 커패시터의 제조방법
KR100768727B1 (ko) * 2001-01-12 2007-10-19 주성엔지니어링(주) 트렌치 내벽에만 선택적으로 HSG-Si를 형성시키는방법
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US6682992B2 (en) 2002-05-15 2004-01-27 International Business Machines Corporation Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
JP4617795B2 (ja) * 2004-09-22 2011-01-26 Jsr株式会社 シリコン膜の形成方法
US20080246101A1 (en) * 2007-04-05 2008-10-09 Applied Materials Inc. Method of poly-silicon grain structure formation
KR20100124660A (ko) * 2009-05-19 2010-11-29 주성엔지니어링(주) 태양전지 및 그의 제조방법
TWI711728B (zh) * 2016-08-29 2020-12-01 聯華電子股份有限公司 形成晶格結構的方法
WO2022204844A1 (en) * 2021-03-29 2022-10-06 Yangtze Memory Technologies Co., Ltd. Ladder annealing process for increasing polysilicon grain size in semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864817A (en) * 1972-06-26 1975-02-11 Sprague Electric Co Method of making capacitor and resistor for monolithic integrated circuits
US4379020A (en) * 1980-06-16 1983-04-05 Massachusetts Institute Of Technology Polycrystalline semiconductor processing
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
GB2130009B (en) * 1982-11-12 1986-04-03 Rca Corp Polycrystalline silicon layers for semiconductor devices
GB8504725D0 (en) * 1985-02-23 1985-03-27 Standard Telephones Cables Ltd Integrated circuits
JPS62124731A (ja) * 1985-11-26 1987-06-06 Sony Corp 半導体薄膜の熱処理方法
JPS6310573A (ja) * 1986-07-02 1988-01-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS63283013A (ja) * 1987-05-11 1988-11-18 Sharp Corp 多結晶シリコン薄膜の形成方法
JPS6448411A (en) * 1987-08-18 1989-02-22 Fujitsu Ltd Forming method of polysilicon layer
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JPH0590490A (ja) * 1991-03-07 1993-04-09 Miyazaki Oki Electric Co Ltd 半導体素子の製造方法
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates

Also Published As

Publication number Publication date
EP0521644B1 (de) 1995-08-30
KR960012256B1 (ko) 1996-09-18
JP2508948B2 (ja) 1996-06-19
JPH05304273A (ja) 1993-11-16
EP0521644A1 (de) 1993-01-07
US5385863A (en) 1995-01-31
DE69204386D1 (de) 1995-10-05

Similar Documents

Publication Publication Date Title
DE69204386T2 (de) Verfahren zur Herstellung eines polykristallinen Siliziumfilmes.
DE69030822T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
EP0491976B1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE3727264C2 (de)
DE69130263T2 (de) Verfahren zum Herstellen von polykristallinem Silizium mit mikrorauher Oberfläche
DE69033153T2 (de) Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht
DE69838532T2 (de) Plasmanitridierung eines Siliziumoxidfilms
DE69133183T2 (de) Silizium auf porösen silizium, verfahren zur herstellung und produkt
DE69527827T2 (de) Verfahren zur Herstellung einer Dünnschichtelektrode eines Halbleiterbauteils
DE69120745T2 (de) Verfahren zur Züchtung eines dünnen kristallinen Films
EP0939430A2 (de) Herstellverfahren für eine polykristalline Siliziumstruktur
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE69319762T2 (de) Verfahren, um die Rauhigkeit von Einkristallen zu steuern
DE69520538T2 (de) Verfahren zur Herstellung einer dünnen polykristallinen Halbleiterschicht
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE1901819C3 (de) Herstellungsverfahren für polykristalline Siliciumschichten
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
DE2231891A1 (de) Verfahren zum herstelllen amorpher halbleiterschichten
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE112018002163T5 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE4244115A1 (en) Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions
DE102018219323B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit auf Basis von abgeschiedenem amorphen Halbleitermaterial hergestelltem kristallinen Halbleitermaterial

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R071 Expiry of right

Ref document number: 521644

Country of ref document: EP