DE69320572T2 - Dünnfilm-Halbleiteranordnung und Verfahren zur ihrer Herstellung - Google Patents

Dünnfilm-Halbleiteranordnung und Verfahren zur ihrer Herstellung

Info

Publication number
DE69320572T2
DE69320572T2 DE69320572T DE69320572T DE69320572T2 DE 69320572 T2 DE69320572 T2 DE 69320572T2 DE 69320572 T DE69320572 T DE 69320572T DE 69320572 T DE69320572 T DE 69320572T DE 69320572 T2 DE69320572 T2 DE 69320572T2
Authority
DE
Germany
Prior art keywords
thin film
hydrogen
layer
silicon
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69320572T
Other languages
English (en)
Other versions
DE69320572D1 (de
Inventor
Yoko Nara-Shi Nara-Ken Katsuya
Shuhei Kitakatsuragi-Gun Nara-Ken Tsuchimoto
Yoshihumi Yamatokoriyama-Shi Nara-Ken Yaoi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE69320572D1 publication Critical patent/DE69320572D1/de
Application granted granted Critical
Publication of DE69320572T2 publication Critical patent/DE69320572T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

    1. Gebiet der Erfindung
  • Die Erfindung betrifft ein Dünnfilm-Halbleiterbauteil wie ein Dünnfilmtransistor-Bauteil zur Verwendung in einer Flüssigkristall-Anzeigevorrichtung, einem Bildsensor und dergleichen, das bei niedriger Temperatur hergestellt wird, und sie betrifft ein Verfahren zum Herstellen eines derartigen Dünnfilm-Halbleiterbauteils.
    • 2. Beschreibung der einschlägigen Technik
  • Bei herkömmlichen Feldeffekttransistoren, die eine aktive Schicht aus Polysilicium, mikrokristallinem Silicium oder nicht-kristallinem Silicium enthalten, wird durch Effekte in der aktiven Schicht eine große Anzahl von Fallenniveaus und/oder Oberflächenzuständen verursacht. Das Vorliegen einer derartig großen Anzahl von Fallenniveaus und/oder Oberflächenzuständen senkt die Beweglichkeit von Elektronen und Löchern, so dass die Schwellenspannung schwankt. Um derartige Probleme zu überwinden, wurde ein sogenanntes "Passivierungsverfahren mit Wasserstoff" verwendet, durch das die Defekte in der aktiven Schicht mittels Wasserstoff verringert werden, was die Anzahl von Defekten pro Flächeneinheit senkt.
  • Als Passivierungsverfahren mit Wasserstoff wurden die folgenden drei vorgeschlagen.
  • (1) Die Struktur wird einschließlich einer aktiven Schicht bei einer Substrattemperatur von 300ºC bis 400ºC Wasserstoffplasma ausgesetzt, um dadurch Wasserstoff in die aktive Schicht einzuführen (nachfolgend als "Wasserstoffplasma-Verfahren" bezeichnet);
  • (2) Implantieren von Wasserstoffionen in die aktive Schicht und anschließendes Tempern der Struktur einschließlich der aktiven Schicht (nachfolgend als "Wasserstoffionen-Implantatationsverfahren" bezeichnet); und
  • (3) Beschichten der Struktur einschließlich einer aktiven Schicht mit Siliciumnitrid, das Wasserstoff enthält (nachfolgend als SiN : H bezeichnet) und anschließendes Tempern der Struktur, um dadurch Wasserstoff von der Siliciumnitridschicht in die aktive Schicht einzudiffundieren.
  • Gemäß dem Wasserstoffplasma-Verfahren oder dem Waaserstoffionen-Implantationsverfahren kann eine Beschädigung der aktiven Schicht nicht vermieden werden, wenn Wasserstoff in diese aktive Schicht eingeführt oder implantiert wird. Ferner ist insbesondere dann, wenn ein Planartransistor mit einer aus Siliciummaterial bestehenden Gateelektrode durch das Wasserstoffplasma-Verfahren hergestellt wird, die Geschwindigkeit der Wasserstoffpassivierung niedrig, und daher existiert ein Problem hinsichtlich des Durchsatzes.
  • Unter diesen Umständen wird das Verfahren des Eindiffundierens von Wasserstoff in der SiN : H-Schicht in die aktive Schicht durch Erwärmung als Passivierungsverfahren mit Wasserstoff als vorteilhaft angesehen. Im Allgemeinen erzielt im Fall eines Dünnfilmtransistors mit einem aus Silicium bestehenden Substrat Wasserstoffpassivierung große Effekte, wenn SiN : H mit ausreichenden Kompressionsspannungen bei Raumtemperatur verwendet wird (G. P. Pollack et al. "Hydrogen Passivation of Polysilicon MOSFET's from a Plasma Nitride Source", IEEE Electron. Device Lett. vol. EDL-5, No. 11, November, 1984). Im Gegensatz hierzu erzielt im Fall eines Transistors mit einem isolierenden Substrat aus einem Material wie Quarz Wasserstoffpassivierung selbst unter Verwendung des oben genannten SiN : H keine ausreichende Verbesserung der Transistoreigenschaften.
  • JP-A-4-111362 offenbart einen Dünnfilmtransistor und ein Verfahren zu seiner Herstellung gemäß dem Oberbegriff von Anspruch 1 bzw. 3.
  • JP-A-1-37870 betrifft ein Festkörper-Bilderfassungsbauteil mit FETs aus polykristallinem Silicium, die auf einem Glassubstrat mit einem Verformungspunkt von 700ºC oder weniger ausgebildet sind.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer Erscheinungsform schafft die Erfindung ein Dünnfilm-Halbleiterbauteil mit einem isolierenden Subtrat und einer auf diesem vorhandenen Struktur mit einer Siliziumschicht, die in ihr diffundierten Wasserstoff enthält, und einer über der Siliziumschicht erzeugten Siliziumnitridschicht, dadurch gekennzeichnet, dass das isolierende Substrat aus Aluminoborosilikatglas mit einem Verformungspunkt von 850ºC oder niedriger besteht und die Siliziumnitridschicht Wasserstoff zum Passivieren der Siliziumschicht enthält.
  • Gemäß einer Erscheinungsform des erfindungsgemäßen Bauteils besteht das isolierende Substrat aus einem Material mit einem Wärmeexpansionskoeffizienten von 2,6 · 10&supmin;&sup6; Grad&supmin;¹ oder mehr.
  • Gemäß einer anderen Erscheinungsform schafft die Erfindung ein Verfahren zum Herstellen eines Dünnfilm-Halbleiterbauteils, umfassend das Herstellen einer Siliziumschicht auf einem isolierenden Substrat, Herstellen einer Wasserstoff enthaltenden Siliziumnitridschicht auf der Siliziumschicht und Erwärmen der Siliziumnitridschicht, um dadurch Wasserstoff in die Siliziumschicht zu diffundieren, dadurch gekennzeichnet, dass das isolierende Substrat aus Aluminoborosilikatglas mit einem Verformungspunkt von 850ºC oder niedriger hergestellt wird.
  • Gemäß einer Erscheinungsform des erfindungsgemäßen Verfahrens wird die Siliziumnitridschicht auf eine Temperatur im Bereich von 400ºC bis 550ºC erwärmt.
  • Gemäß einer Erscheinungsform der Erfindung wird die Siliziumnitridschicht durch ein Plasma-CVD-Verfahren unter Verwendung eines SiH&sub4; enthaltenden Gases, in das NH&sub3; gemischt ist, hergestellt.
  • So ermöglicht es die Erfindung, die folgenden Vorteile zu erzielen: Schaffen eines Verfahrens zum Herstellen eines Dünnfilm-Halbleiterbauteils, durch das sich zufriedenstellende Transistoreigenschaften innerhalb einer kurzen Zeitspanne nach dem Beginn einer Passivierung mit Wasserstoff zeigen, sowie eines durch ein solches Verfahren hergestellten Dünnfilm-Halbleiterbauteils.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine Draufsicht eines Dünnfilmstransistors gemäß einem ersten Beispiel der Erfindung.
  • Fig. 2a bis 2g sind Querschnitte entlang einer Linie a-a' in Fig. 1 zum Veranschaulichen eines Verfahrens zum Herstellen des in Fig. 1 dargestellten Dünnfilmtransistors.
  • Fig. 3 ist ein Kurvenbild, das die Beziehung zwischen der durch Anlegen eines elektrischen Felds erzielten Ladungsträger-Beweglichkeit und der Zeitdauer des Diffundierens und Temperns von Wasserstoff betreffend einen Dünnfilmtransistor gemäß dem ersten Beispiel der Erfindung sowie einen Dünnfilmtransistor als Vergleichsbeispiel zeigt.
  • Fig. 4 ist ein Kurvenbild, das die Abhängigheit der Schwellenspannung von der Zeitdauer beim Diffundieren und Tempern von Wasserstoff betreffend den Dünnfilmtransistor gemäß dem ersten Beispiel der Erfindung und einem Dünnfilmtransistor als Vergleichsbeispiel zeigt.
  • Fig. 5 ist ein Kurvenbild, das die Abhängigkeit des Drainstroms von der Gatespannung betreffend den Dünnfilmtransistor gemäß dem ersten Beispiel der Erfindung zeigt.
  • Fig. 6 ist ein Kurvenbild, das die Abhängigkeit des Drainstroms von der Gatespannung betreffend einen Dünnfilmtransistor als Vergleichsbeispiel zeigt.
  • Fig. 7 ist eine Draufsicht eines Dünnfilmtransistors gemäß einem zweiten Beispiel der Erfindung.
  • Fig. 8a bis 8g sind Querschnitte entlang einer Linie b-b' in Fig. 7 zum Veranschaulichen eines Verfahrens zum Herstellen d es in Fig. 7 dargestellten Dünnfilmtransistors.
  • Fig. 9 ist ein Kurvenbild, das die Abhängigkeit der Schwellenspannung von der Zeitdauer beim Diffundieren und Tempern von Wasserstoff betreffend Dünnfilmtransistoren gemäß dem zweiten Beispiel der Erfindung und Dünnfilmtransistoren als Vergleichsbeispielen zeigt.
  • Fig. 10 ist ein Kurvenbild, das die Beziehung zwischen dem Wärmeexpansionskoeffizient des Substrats und der Schwellenspannung zeigt, nachdem Diffundieren und Tempern von Wasserstoff für 0,5 Stunden ausgeführt wurde, und zwar betreffend die Dünnfilmtransistoren gemäß dem zweiten Beispiel der Erfindung und die Dünnfilmtransistoren als Vergleichsbeispielen.
  • Fig. 11 ist ein Kurvenbild, das den Diffusionszustand von Wasserstoff in einem aus Polysilicium mit zugesetzten P-Ionen bestehenden Bereich des Dünnfilmtransistors gemäß dem zweiten Beispiel der Erfindung zeigt, nachdem Diffundieren und Tempern von Wasserstoff für 0,5 Stunden ausgeführt wurde.
  • Fig. 12 ist ein Kurvenbild, das die Abhängigkeit des Drainstroms von der Gatespannung betreffend den Dünnfilmtransistor mit einem aus einem Glas A bestehenden Substrat gemäß dem zweiten Beispiel der Erfindung zeigt.
  • Fig. 13 ist ein Kurvenbild, das die Abhängigkeit des Drainstroms von der Gatespannung betreffend den Dünnfilmtransistor mit einem aus Quarz bestehenden Substrat als Vergleichsbeispiel zeigt.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Nachfolgend wird die Erfindung durch veranschaulichende Beispiele unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
    • Beispiel 1
  • Fig. 1 ist eine Draufsicht eines Dünnfilmtransistors gemäß einem ersten Beispiel der Erfindung. Die Fig. 2a bis 2g sind Querschnitte entlang einer Linie a-a' in Fig. 1 zum Veranschaulichen eines Verfahrens zum Herstellen des in Fig. 1 dargestellten Dünnfilmtransistors.
  • Ein aus Aluminoborosilikatglas mit einem Verformungspunkt von 670ºC und einem Wärmeexpansionskoeffizienten von 4 · 10&supmin;&sup6; Grad&supmin;¹ bestehende Substrat 1 wird gewaschen, und dann wird auf diesem Substrat 1 in einer CVD-Vorrichtung unter Atmosphärendruck eine Siliciumdioxidschicht 2 mit einer Dicke von ungefähr 500 nm hergestellt, wie es in Fig. 2a dargestellt ist. Die sich ergebende Struktur wird für ungefähr 12 Stunden in Inertgasatmosphäre getempert, um dadurch die Dichte der Siliciumdioxidschicht 2 zu erhöhen.
  • In einer Plasma-CVD-Vorrichtung wird SiH&sub4; mit Unterstützung durch Wärme bei einer Substrattemperatur von 450ºC in einem Plasma zersetzt, um dadurch auf der Siliciumdioxidschicht 2 einen nicht-kristallinen Siliciumfilm mit einer Dicke von ungefähr 100 nm herzustellen. Die sich ergebende Struktur wird dann für ungefähr 24 Stunden in Inertgasatmosphäre bei 600ºC getempert und so in einen Polysiliciumfilm umgewandelt. Dieser Polysiliciumfilm wird dann durch Photolithographie so strukturiert, dass er eine Polysiliciumschicht 3 mit einem Muster von Inseln bildet, wie es in Fig. 2b dargestellt ist.
  • Ein Siliciumdioxidfilm wird mit einer Dicke von ungefähr 100 nm in einer bei Atmosphärendruck arbeitenden CVD-Vorrichtung so hergestellt, dass er die Polysiliciumschicht 3 bedeckt. Die sich ergebende Struktur wird dann in Inertgasatmosphäre für ungefähr 12 Stunden getempert, um dadurch ihre Dichte zu erhöhen. Der in Fig. 2c dargestellte, sich ergebende Siliciumdioxidfilm wirkt als Gateisolierfilm 4.
  • Auf dem Gateisolierfilm 4 wird in einer Niederdruck-CVD-Vorrichtung ein Polysiliciumfilm mit einer Dicke von ungefähr 300 nm hergestellt und dann so strukturiert, wie es durch Photolithographie spezifiziert wird, um dadurch eine Gateelektrode 5 zu erhalten, wie es in Fig. 2d dargestellt ist.
  • Wie es in Fig. 2e dargestellt ist, werden in die sich ergebende Struktur durch deren Oberfläche hindurch Phosphor, also P-Ionen mit einer Menge von ungefähr 2 · 10¹&sup5; Ionen/cm² implantiert, und bei 600ºC wird für ungefähr 20 Stunden ein Tempervorgang ausgeführt. So weiden die Widerstände der Gateelektrode und von Abschnitten 6a und 6b der Polysiliciumschicht 3 gesenkt, wobei die Abschnitte 6a und 6b als Source bzw. Drain wirken.
  • Wie es in den Fig. 2f und 1 dargestellt ist, werden im Gateisolierfilm 4 Kontaktlöcher 7 hergestellt, um sowohl die Source 6a als auch den Drain 6b mit einer Aluminiumelektrode 8 zu verbinden, die auf dem Gateisolierfilm 4 herzustellen ist. Die Aluminiumelektrode 8 wird mit einer Dicke von ungefähr 300 nm so hergestellt, dass sie die Gateelektrode 5 bedeckt, und dann wird sie so strukturiert, wie es durch Photolithographie spezifiziert wird. Die sich ergebende Struktur wird bei 440ºC für ungefähr 30 Minuten getempert, um zwischen der Gateelektrode 5 und der Aluminiumelektrode 8, zwischen der Source 6a und der Aluminiumelektrode 8 sowie zwischen dem Drain 6b und der Aluminiumelektrode 8 ohmschen Kontakt zu erzielen.
  • Ein Gas, das eingemischtes SiH&sub4; und NH&sub3; enthält, wird bei einer Substrattemperatur von 300ºC durch Plasma zersetzt, um dadurch auf der Aluminiumelektrode 8 durch ein Plasma-CVD-Verfahren eine Siliciumnitridschicht 9 mit einer Dicke von ungefähr 400 nm herzustellen, wie es in den Fig. 2g und 1 dargestellt ist. Die Siliciumnitridschicht 9 enthält Wasserstoff mit einer Atomprozentmenge von 1% bis 30%. In der Siliciumnitridschicht 9 werden Kontaktlöcher 10 zum elektrischen Verbinden der Aluminiumelektrode 8 und einer auf ihr herzustellenden leitenden Schicht (nicht dargestellt) hergestellt. Die sich ergebende Struktur wird bei einer Temperatur im Bereich von 400ºC bis 550ºC getempert, um dadurch Wasserstoff in der Siliciumnitridschicht 9 in die Polysiliciumschicht 3 und die Gateelektrode 5 einzudiffundieren, die in Kombination als aktive Schicht wirken. Ein derartiges Tempern wird als "Wasserstoffdiffusionstempern" bezeichnet. So wird der in Fig. 1 dargestellte Dünnfilmtransistor hergestellt.
  • Als Vergleichsbeispiel wird ein anderer Dünnfilmtransistor auf identische Weise, wie sie oben beschrieben ist, mit der Ausnahme hergestellt, dass für das Substrat Quarz verwendet wird. Das für das Substrat verwendete Quarz hat einen Verformungspunkt von 1.000ºC und eine n Wärmeexpansionskoeffizienten von 5 · 10&supmin;&sup7; Grad&supmin;¹.
  • Die Fig. 3 bis 6 zeigen Eigenschaften des Dünnfilmtransistors gemäß dem ersten Beispiel der Erfindung und dem Dünnfilmtransistor als Vergleichsbeispiel mit einem aus Quarz bestehenden Substrat. Beide Dünnfilmtransistoren wurden auf identische Weise hergestellt, bei der das. Wasserstofftempern bei 440ºC ausgeführt wurde.
  • Fig. 3 zeigt die Beziehung zwischen der durch Anlegen eines elektrischen Felds erhaltenen Ladungsträger-Beweglichkeit und der Zeitdauer des Wasserstoffdiffusionstemperns. Fig. 4 zeigt die Abhängigkeit der Schwellenspannung von der Zeitdauer des Wasserstoffdiffusionstemperns. In jeder der Fig. 3 und 4 entspricht die durchgezogene Linie dem erfindungsgemäßen Dünnfilmtransistor, während die gestrichelte Linie dem Dünnfilmtransistor als Vergleichsbeispiel entspricht. Fig. 5 zeigt die Abhängigkeit des Drainstroms von der Gatespannung betreffend den erfindungsgemäßen Dünnfilmtransistor, während Fig. 6 eine solche Abhängigkeit betreffend den Dünnfilmtransistor als Vergleichsbeispiel zeigt. Jeder Dünnfilmtransistor verfügt über eine Kanallänge von 5 um, eine Kanalbreite von 50 um und eine Spannung von 0,5 V zwischen dem Drain 6b und der Source 6a. Jeder Transistor wurde erhalten, nachdem Wasserstoffdiffusionstempern für 8 Stunden ausgeführt wurde.
  • Aus Fig. 3 ist erkennbar, dass die Beweglichkeit im erfindungsgemäßen Dünnfilmtransistor einen Sättigungszustand erreicht, nachdem Wasserstoffdiffusionstempern für 60 Minuten ausgeführt wurde, wohingegen 120 Minuten erforderlich sind, bis die Beweglichkeit im Dünnfilmtransistor als Vergleichsbeispiel den Sättigungszustand erreicht. Ferner beträgt, nachdem Wasserstoffdiffusionstempern für 8 Stunden ausgeführt wurde, die Beweglichkeit im Dünnfilmtransistor gemäß der Erfindung 29,1 cm²/V · s, wohingegen sie im Dünnfilmtransistor als Vergleichsbeispiel nur 23,4 cm²/V · s beträgt.
  • Fig. 4 zeigt, dass die Schwellenspannung einen Sättigungszustand erreicht, nachdem bei beiden Dünnfilmtransistoren ein Wasserstoffdiffusionstempern für 120 Minuten ausgeführt wurde. Jedoch beträgt, nachdem Wasserstoffdiffusionstempern für 8 Stunden ausgeführt wurde, die Schwellenspannung beim erfindungsgemäßen Dünnfilmtransistor 12,0 V, wohingegen sie beim Dünnfilmtransistor als Vergleichsbeispiel 14,2 V beträgt.
  • Wie es aus den Fig. 3 bis 6 ersichtlich ist, erreicht im Dünnfilmtransistor gemäß dem ersten Beispiel der Erfindung mit einem aus Aluminoborosilikatglas bestehenden Substrat die Beweglichkeit durch das elektrische Feld innerhalb einer kürzeren Zeitspanne den Sättigungszustand und nach der Sättigung zeigen sich bessere Eigenschaften als beim Dünnfilmtransistor mit einem aus Quarz bestehenden Substrat.
    • Beispiel 2
  • Fig. 7 ist eine Draufsicht eines Dünnfilmtransistors gemäß einem zweiten Beispiel der Erfindung. Die Fig. 8a bis 8g sind Querschnitte entlang einer Linie b-b' in Fig. 7 zum Veranschaulichen eines Verfahrens zum Herstellen des in Fig. 7 dargestellten Dünnfilmtransistors.
  • Beim zweiten Beispiel werden drei Typen von Dünnfilmtransistoren hergestellt, die jeweils Substrate 11 aufweisen, die aus drei Typen von Glas A, B und C bestehen. Die drei Typen von Glas A, B und C verfügen jeweils über einen Verformungspunkt und einen Wärmeexpansionskoeffizienten von mehr als 2,6 · 10&supmin;&sup6; Grad&supmin;¹, wie es später in der Tabelle 1 angegeben ist. Da diese Dünnfilmtransistoren mit Ausnahme des Glastyps identisch sind, wird das Herstellverfahren nur einmal beschrieben.
  • Das Substrat 11, das aus einem der oben angegebenen Glastypen besteht, wird gewaschen, und dann wird eine Siliciumdioxidschicht 12 mit einer Dicke von ungefähr 500 nm in einer Atmosphärendruck-CVD-Vorrichtung auf dem Substrat 11 hergestellt, wie es in Fig. 8a dargestellt ist. Die sich ergebende Struktur wird für ungefähr 12 Stunden in Inertgasatmosphäre getempert, um dadurch die Dichte der Siliciumdioxidschicht 12 zu erhöhen.
  • In einer Niederdruck-CVD-Vorrichtung wird Si&sub2;H&sub6; durch Wärme bei einer Substrattemperatur von 450ºC zersetzt, um dadurch einen nicht-kristallinen Siliciumfilm mit einer Dicke von ungefähr 100 nm auf der Siliciumdioxidschicht 12 herzustellen. Die sich ergebende Struktur wird dann bei 600ºC für ungefähr 24 Stunden in Inertgasatmosphäre getempert und so in einen Polysiliciumfilm ungewandelt. Der Polysiliciumfilm wird dann durch Photo lithographie strukturiert, um dadurch eine Polysiliciumschicht 13 mit einem Muster von Inseln auszubilden, wie es in Fig. 8b dargestellt ist.
  • In einer Atmosphärendruck-CVD-Vorrichtung wird ein Siliciumdioxidfilm mit einer Dicke von ungefähr 100 nm so hergestellt, dass er die Polysiliciumschicht 13 bedeckt. Die sich ergebende Struktur wird für ungefähr 12 Stunden in Inertgasatmosphäre getempert, um dadurch ihre Dichte zu erhöhen. Der sich ergebende Siliciumdioxidfilm, wie in Fig. 8c dargestellt, wird als Gateisolierfilm 14.
  • In einer Niederdruck-CVD-Vorrichtung wird auf dem Gateisolierfilm 14 ein Polysiliciumfilm mit einer Dicke von ungefähr 300 nm hergestellt und dann so strukturiert, wie es durch Photolithographie spezifiziert wird, um dadurch eine Gateelektrode 15 zu erhalten, wie es in Fig. 8d dargestellt ist.
  • Wie es in Fig. 8e, werden in die sich ergebende Struktur durch ihre gesamte Oberfläche hindurch P-Ionen mit einer Menge von ungefähr 2 · 10¹&sup5; Ionen/cm² implantiert und es wird ein Tempern bei 600ºC für ungefähr 20 Stunden ausgeführt. So werden die Widerstände der Gateelektrode 15 und von Abschnitten 16a und 16b der Polysiliciumschicht 13 herabgesetzt, wobei die Abschnitte 16a und 16b als Source bzw. Drain wirken.
  • Wie es in den Fig. 8f und 7 dargestellt ist, werden im Gateisolierfilm 14 Kontaktlöcher 17 hergestellt, um sowohl die Source 16a als auch den Drain 16b mit einer Aluminiumelektrode 18 zu verbinden, die auf dem Gateisolierfilm 14 herzustellen ist. Die Aluminiumelektrode 18 wird mit einer Dicke von ungefähr 300 nm so hergestellt, dass sie die Gateelektrode 15 bedeckt, und dann wird sie so strukturiert, wie es durch Photolithographie spezifiziert wird. Die sich ergebende Struktur wird bei 440ºC für ungefähr 30 Minuten getempert, um zwischen der Gateelektrode 15 und der Aluminiumelektrode 18, zwischen der Source 16a und der Aluminiumelektrode 18 sowie zwischen dem Drain 16b und der Aluminiumelektrode 18 ohmschen Kontakt zu erzielen.
  • Ein Gas, das SiH&sub4; mit eingemischtem NH&sub3; enthält, wird durch Plasma bei einer Substrattemperatur von 300ºC zersetzt, um dadurch mittels eines Plasma-CVD-Verfahrens eine Siliciumnitridschicht 19 mit einer Dicke von ungefähr 400 nm herzustellen, wie es in den Fig. 8g und 7 dargestellt ist. Die Siliciumnitridschicht 19 enthält Wasserstoff mit einer Atomprozentmenge von 1% bis 30%. Die sich ergebende Struktur wird bei einer Temperatur im Bereich von 400ºC bis 550ºC getempert, um dadurch Wasserstoff in der Siliciumnitridschicht 19 in die Polysiliciumschicht 13 und die Gateelektrode 15 einzudiffundieren, die in Kombination als aktive Schicht wirken. Ein derartiges Tempern wird als "Wasserstoffdiffusionstempern" bezeichnet. In der Siliciumnitridschicht 19 werden Kontaktlöcher 20 zum elektrischen Verbinden der Aluminiumelektrode 18 und einer auf ihr herzustellenden leitenden Schicht (nicht dargestellt) hergestellt. So wird der in Fig. 7 dargestellte Dünnfilmtransistor hergestellt.
  • Als Vergleichsbeispiele werden Dünnfilmtransistoren auf identische Weise wie oben beschrieben mit der Ausnahme hergestellt, dass für ihre Substrate Quarz bzw. kristallines Silicium verwendet werden. Der für das Substrat verwendete Quarz hat einen Verformungspunkt von 1.000ºC und einen Wärmeexpansionskoeffizienten von 5 · 10&supmin;&sup7; Grad&supmin;¹.
  • Die Fig. 9 bis 13 zeigen Eigenschaften der Dünnfilmtransistoren gemäß dem zweiten Beispiel der Erfindung sowie der Dünnfilmtransistoren als Vergleichsbeispielen mit Substraten aus Quarz und Silicium. Wie oben angegeben, umfassen die Dünnfilmtransistoren beim zweiten Beispiel Substrate aus den Glastypen A, B bzw. C. Alle diese Dünnfilmtransistoren wurden auf identische Weise hergestellt, bei der das Wasserstoffdiffusionstempern bei 490 ºC ausgeführt wurde.
  • Fig. 9 zeigt die Abhängigkeit der Schwellenspannung von der Zeitdauer des Wasserstoffdiffusionstemperns betreffend die Dünnfilmtransistoren gemäß dem zweiten Beispiel der Erfindung sowie die Dünnfilmtransistoren als Vergleichsbeispielen. Fig. 10 zeigt die Beziehung zwischen dem. Wärmeexpansionskoeffizienten des Substrats und der Schwellenspannung, wie sie erhalten wurde, nachdem das Wasserstoffdiffusionstempern für 0,5 Stunden ausgeführt wurde, und zwar betreffend den Dünnfilmtransistor gemäß dem zweiten Beispiel sowie die Dünnfilmtransistoren als Vergleichsbeispielen. Fig. 11 zeigt den Diffusionszustand von Wasserstoff im Bereich aus Polysilicium, mit zugesetzten P-Ionen, beim Dünnfilmtransistor gemäß dem zweiten Beispiel, nachdem das Wasserstoffdiffusionstempern für 0,5 Stunden ausgeführt wurde. Fig. 12 zeigt die Abhängigkeit des Drainstroms von der Gatespannung betreffend den Dünnfilmtransistor mit einem Substrat aus Glas A beim zweiten Beispiel der Erfindung, und Fig. 13 zeigt eine derartige Abhängigkeit des Dünnfilmtransistors mit einem Substrat aus Quarz als Vergleichsbeispiel. Jeder Dünnfilmtransistor verfügt über eine Kanallänge von 50 um, eine Kanalbreite von 50 um und eine Spannung von 0,5 V zwischen dem Drain 16b und der Source 16a. Jeder Transistor wurde erhalten, nachdem das Wasserstoffdiffusionstempern für 0,5 Stunden ausgeführt wurde. Wie oben angegeben, zeigt die Tabelle 1 den Wärmeexpansionskoeffizienten der drei Glastypen A, B und C, wie für die Dünnfilmtransistoren beim zweiten Beispiel verwendet, und auch von Quarz und kristallinem Silicium, wie für die Dünnfilmtransistoren als Vergleichsbeispielen verwendet.
    • Tabelle 1
  • Substrat Wärmeexpansionskoeffizient (· 10&supmin;&sup7; Grad&supmin;¹)
  • Glas A 42
  • Glas B 37
  • Glas C 49
  • Quarz 6
  • kristallines Silicium 26
  • Aus den Fig. 9 bis 13 ist es erkennbar, dass bei Dünnfilmtransistoren gemäß dem zweiten Beispiel der Erfindung mit einem Substrat mit einem Wärmeexpansionskoeffizienten von 2,6 · 10&supmin;&sup6; Grad&supmin;¹ oder mehr zufriedenstellende Eigenschaften innerhalb einer kürzeren Zeitspanne des Wasserstoffdiffusionstemperns als bei den Dünnfilmtransistoren mit einem Substrat mit einem Wärmeexpansionskoeffizienten von weniger als 2,6 · 10&supmin;&sup6; Grad&supmin;¹ erhalten werden können. Ferner ist es aus Fig. 11 erkennbar, dass der Unterschied der Eigenschaften, wie vom Substrattyp abhängend, durch den Unterschied der Geschwindigkeiten zum Liefern von Wasserstoff in der SiN : H-Schicht an die aktive Schicht verursacht ist.
  • Beim Dünnfilmtransistor mit einem Substrat aus Quarz werden selbst bei einer Wasserstoffpassivierung, bei der Wasserstoff aus der SiN : H-Schicht durch Erwärmung in die aktive Schicht diffundiert wird, keine ausreichend guten Eigenschaften erhalten. Es wird davon ausgegangen, dass das Folgende ein Grund hierfür ist: während das Tempern durch Erwärmen zum Eindiffundieren von Wasserstoff in der SiN : H-Schicht in die aktive Schicht ausgeführt wird, werden in der SiN : H-Schicht Defekte wie Leerstellen erzeugt. In den Leerstellen werden Wasserstoffmoleküle eingefangen, und so ist der Anteil der in die aktive Schicht eingeführten Wasserstoffmoleküle gering.
  • Die Spannungen in der SiN : H-Schicht hängen von verschiedenen Parametern bei der Schichtherstellung ab. Im Allgemeinen wird eine SiN : H-Schicht mit Kompressionsspannungen hinsichtlich des kristallinen Siliciumsubstrats (Wärmeexpansionskoeffizient: 2,6 · 10&supmin;&sup6; Grad&supmin;¹) bei Raumtemperatur mit höherem Wirkungsgrad mit Wasserstoff versehen, als eine SiN : H-Schicht mit Zugspannungen bei Raumtemperatur. Dies, da die erstere SiN : H-Schicht Wasserstoffmoleküle mit höherem Wirkungsgrad einfängt und es so ermöglicht, dass Wasserstoffmoleküle mit niedrigerem Anteil als aus der letzteren SiN : H-Schicht in die Atmosphäre ausgegeben werden.
  • Wenn z. B. ein aus Quarz mit einem Wärmeexpansionskoeffizienten von ungefähr 5 · 10&supmin;&sup7; Grad&supmin;¹ bestehendes Substrat verwendet wird, weist die SiN : H- Schicht höhere Zugspannungen bezüglich eines derartigen Substrats als bezüglich eines Siliciumsubstrats bei Raumtemperatur auf. Jedoch wird das Wasserstoffdiffusionstempern im Allgemeinen bei einer Temperatur im Bereich von 400ºC bis 550ºC ausgeführt. In einem derartigen Temperaturbereich hat die SiN : H-Schicht höhere Kompressionsspannungen als bei Raumtemperatur. Dieser Effekt verursacht in der SiN : H-Schicht Defekte wie Leerstellen, und er verursacht ein Abschälen der SiN : H-Schicht.
  • Demgegenüber weist ein isolierendes Substrat mit einem Verformungspunkt von 850ºC oder weniger einen Wärmeexpansionskoeffizienten von 3 · 10&supmin;&sup6; Grad&supmin;¹ bis 6 · 10&supmin;&sup6; Grad&supmin;¹ auf. Wenn ein derartiges Substrat verwendet wird, hat die SiN : H-Schicht im Wesentlichen gleiche Zugspannungen wie dann, wenn ein Siliciumsubstrat verwendet wird, oder sie verfügt über Kompressionsspannungen, was bei Raumtemperatur gilt. Nach dem Wassserstoffdiffusionstempern behält die SiN : H-Schicht dieselben Zugspannungen wie bei Raumtemperatur, oder sie weist höhere Zugspannungen auf. Demgemäß existiert, solange kein Leerstellen erzeugt werden oder kein Abschälen bei Raumtemperatur auftritt, kein Problem hinsichtlich des Eindiffundierens von Wasserstoff in die aktive Schicht durch Erwärmen. Im Ergebnis können hervorragende Eigenschaften innerhalb einer kurzen Zeitspanne erzielt werden, nachdem die Passivierung durch Wasserstoff begonnen hat.
  • Selbst im Fall eines Dünnfilmtransistors mit einem Substrat mit einem Wärmeexpansionskoeffizienten von 2,6 · 10&supmin;&sup6; Grad&supmin;¹ oder mehr wird Wasserstoff in der SiN : H-Schicht schneller an die aktive Schicht geliefert, und so erreicht die Ladungsträger-Beweglichkeit im Transistor innerhalb einer kürzeren Zeitspanne den Sättigungszustand als bei einem Dünnfilmtransistor mit einem Substrat mit einem Wärmeexpansionskoeffizienten von weniger als 2,6 · 10&supmin;&sup6; Grad&supmin;¹.
  • Wie insoweit beschrieben, werden gemäß der Erfindung unter Verwendung eines Glassubstrats mit einem Verformungspunkt von 850ºC oder weniger in einem Dünnfilmtransistor die Erzeugung von Defekten wie Leerstellen in der SiN : H- Schicht, das Auftreten von Abschälen der SiN : H-Schicht sowie andere Mängel während des Wasserstoffdiffusionstemperns verhindert. Im Ergebnis können innerhalb einer kurzen Zeitspanne nach Beginn der Passivierung durch Wasserstoff, bei der Wasserstoff in der SiN : H-Schicht in eine aktive Schicht diffundiert, zufriedenstellende Transistoreigenschaften erzielt werden.
  • Ferner können unter Verwendung eines Substrats mit einem Wärmeexpansionskoeffizienten von 2,6 · 10&supmin;&sup6; Grad&supmin;¹ oder mehr zufriedenstellende Transistoreigenschaften innerhalb einer kurzen Zeitspanne nach dem Beginn der Passivierung durch Wasserstoff erzielt werden.

Claims (5)

1. Dünnfilm-Halbleiterbauteil mit einem isolierenden Subtrat (1; 11) und einer auf diesem vorhandenen Struktur mit einer Siliziumschicht (6a, 6b; 16a, 16b), die in ihr diffundierten Wasserstoff enthält, und einer über der Siliziumschicht erzeugten Siliziumnitridschicht (9; 19), dadurch gekennzeichnet, dass das isolierende Substrat (1; 11) aus Aluminoborosilikatglas mit einem Verformungspunkt von 850ºC oder niedriger besteht und die Siliziumnitridschicht Wasserstoff zum Passivieren der Siliziumschicht enthält.
2. Dünnfilm-Halbleiterbauteil nach Anspruch 1, bei dem das Aluminoborosilikatglas einen Wärmeexpansionskoeffizienten von 2,6 · 10&supmin;&sup6; Grad&supmin;¹ oder mehr aufweist.
3. Verfahren zum Herstellen eines Dünnfilm-Halbleiterbauteils, umfassend das Herstellen einer Siliziumschicht (6a, 6b; 16a, 16b) auf einem isolierenden Substrat (1; 11), Herstellen einer Wasserstoff enthaltenden Siliziumnitridschicht (9; 19) auf der Siliziumschicht und Erwärmen der Siliziumnitridschicht (9; 19), um dadurch Wasserstoff in die Siliziumschicht (6a, 6b; 16a, 16b) zu diffundieren, dadurch gekennzeichnet, dass das isolierende Substrat (1; 11) aus Aluminoborosilikatglas mit einem Verformungspunkt von 850ºC oder niedriger hergestellt wird.
4. Verfahren zum Herstellen eines Dünnfilm-Halbleiterbauteils nach Anspruch 3, bei dem die Siliziumnitridschicht (9; 19) auf eine Temperatur im Bereich von 400ºC bis 550ºC erwärmt wird.
5. Verfahren zum Herstellen eines Dünnfilm-Halbleiterbauteils nach Anspruch 4, bei dem die Siliziumnitridschicht (9; 19) durch ein Plasma-CVD- Verfahren unter Verwendung eines SiH&sub4; enthaltenden Gases, in das NH&sub3; gemischt ist, hergestellt wird.
DE69320572T 1992-09-25 1993-09-24 Dünnfilm-Halbleiteranordnung und Verfahren zur ihrer Herstellung Expired - Fee Related DE69320572T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25609092 1992-09-25

Publications (2)

Publication Number Publication Date
DE69320572D1 DE69320572D1 (de) 1998-10-01
DE69320572T2 true DE69320572T2 (de) 1999-04-01

Family

ID=17287756

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69320572T Expired - Fee Related DE69320572T2 (de) 1992-09-25 1993-09-24 Dünnfilm-Halbleiteranordnung und Verfahren zur ihrer Herstellung

Country Status (3)

Country Link
US (2) US5707746A (de)
EP (1) EP0589713B1 (de)
DE (1) DE69320572T2 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707746A (en) * 1992-09-25 1998-01-13 Sharp Kabushiki Kaisha Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer
US6557419B1 (en) * 1996-12-31 2003-05-06 Honeywell International Inc. Zero TCF thin film resonator
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JPH11111991A (ja) 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
US6350673B1 (en) * 1998-08-13 2002-02-26 Texas Instruments Incorporated Method for decreasing CHC degradation
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US6214714B1 (en) 1999-06-25 2001-04-10 Applied Materials, Inc. Method of titanium/titanium nitride integration
US6559007B1 (en) 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6544908B1 (en) 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
US6929831B2 (en) * 2001-09-15 2005-08-16 Trikon Holdings Limited Methods of forming nitride films
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
JP3890270B2 (ja) * 2002-07-19 2007-03-07 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタの製造方法
JP5262104B2 (ja) * 2006-12-27 2013-08-14 住友化学株式会社 金属錯体、高分子化合物及びこれらを含む素子
US10135008B2 (en) 2014-01-07 2018-11-20 Universal Display Corporation Organic electroluminescent materials and devices
US11108000B2 (en) 2014-08-07 2021-08-31 Unniversal Display Corporation Organic electroluminescent materials and devices
US11180519B2 (en) 2018-02-09 2021-11-23 Universal Display Corporation Organic electroluminescent materials and devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57146252A (en) * 1981-03-04 1982-09-09 Hoya Corp Method for washing of aluminoborosilicate glass substrate for photo mask
CA1218470A (en) * 1983-12-24 1987-02-24 Hisayoshi Yamoto Semiconductor device with polycrystalline silicon active region and ic including semiconductor device
EP0152264A3 (de) * 1984-02-08 1986-06-25 Matsushita Electronics Corporation Leuchtstofflampenvorrichtung
JPS60213062A (ja) * 1984-04-09 1985-10-25 Hosiden Electronics Co Ltd 薄膜トランジスタの製造方法
JPS6181666A (ja) * 1984-06-15 1986-04-25 テキサス　インスツルメンツ　インコ−ポレイテツド 集積回路構造およびその製造方法
DE3640174A1 (de) * 1985-11-27 1987-06-04 Sharp Kk Duennfilm-transistor-anordnung
JPS63228757A (ja) * 1987-03-18 1988-09-22 Komatsu Ltd 薄膜トランジスタの製造方法
JP2597573B2 (ja) * 1987-03-26 1997-04-09 株式会社東芝 記録方法
JPS6437870A (en) * 1987-08-04 1989-02-08 Seiko Epson Corp Solid-state image sensing device and manufacture thereof
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US5042918A (en) * 1988-11-15 1991-08-27 Kabushiki Kaisha Toshiba Liquid crystal display device
JP2558351B2 (ja) * 1989-06-29 1996-11-27 沖電気工業株式会社 アクティブマトリクス表示パネル
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
JPH0457098A (ja) * 1990-06-27 1992-02-24 Brother Ind Ltd 連続音声の音韻認識装置
JPH04111362A (ja) * 1990-08-30 1992-04-13 Canon Inc 薄膜トランジスタとその製造方法
US5116789A (en) * 1991-08-12 1992-05-26 Corning Incorporated Strontium aluminosilicate glasses for flat panel displays
US5116787A (en) * 1991-08-12 1992-05-26 Corning Incorporated High alumina, alkaline earth borosilicate glasses for flat panel displays
US5707746A (en) * 1992-09-25 1998-01-13 Sharp Kabushiki Kaisha Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer

Also Published As

Publication number Publication date
DE69320572D1 (de) 1998-10-01
US6013310A (en) 2000-01-11
EP0589713A2 (de) 1994-03-30
EP0589713B1 (de) 1998-08-26
US5707746A (en) 1998-01-13
EP0589713A3 (en) 1994-09-21

Similar Documents

Publication Publication Date Title
DE69320572T2 (de) Dünnfilm-Halbleiteranordnung und Verfahren zur ihrer Herstellung
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69030775T2 (de) Herstelllungsverfahren einer Halbleitervorrichtung
DE68923311T2 (de) Verfahren zur Herstellung eines Feld-Effekt-Transistors.
DE69114418T2 (de) Verfahren zur Herstellung von Polysiliziumdünnfilmtransistoren mit niedrigem Kriechverlust.
DE69131570T2 (de) Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
DE69333078T2 (de) Halbleiterwafer mit geringer Oberflächenrauhigkeit und Halbleiterbauelement
DE3854278T2 (de) Aus einer Vielzahl von Eintransistorspeicherzellen bestehende dynamische Speichervorrichtung mit wahlfreiem Zugriff.
DE69215547T2 (de) Methode zur Herstellung eines Feldeffekttransistors
DE19749345A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE3211761A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
EP0491976A1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3876303T2 (de) Verfahren zur herstellung eines duennschichttransistors.
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee