DE3540452C2 - Verfahren zur Herstellung eines Dünnschichttransistors - Google Patents

Verfahren zur Herstellung eines Dünnschichttransistors

Info

Publication number
DE3540452C2
DE3540452C2 DE3540452A DE3540452A DE3540452C2 DE 3540452 C2 DE3540452 C2 DE 3540452C2 DE 3540452 A DE3540452 A DE 3540452A DE 3540452 A DE3540452 A DE 3540452A DE 3540452 C2 DE3540452 C2 DE 3540452C2
Authority
DE
Germany
Prior art keywords
film
thin
semiconductor film
film transistor
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3540452A
Other languages
English (en)
Other versions
DE3540452A1 (de
Inventor
Hisao Hayashi
Takashi Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3540452A1 publication Critical patent/DE3540452A1/de
Application granted granted Critical
Publication of DE3540452C2 publication Critical patent/DE3540452C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Dünnschichttransistors gemäß dem Oberbegriff des Patent­ anspruchs 1. Ein derartiger Dünnschichttransistor, der auch als Dünnfilmtransistors (TFT-Thin Film Transistor) bezeichnet werden kann, kann beispielsweise ein Poly­ silizium-Dünnschichttransistor sein.
Die Herstellung eines konventionellen Polysilizium- Dünnschichttransistors bei niedriger Temperatur wird nach­ folgend näher beschrieben. Wie der Fig. 1A zu entnehmen ist, wird ein Polysiliziumfilm 2 auf einem Glassubstrat 1 bei einer Temperatur von 600°C oder darunter nieder­ geschlagen. Die Herstellung des Polysiliziumfilms 2 erfolgt mit Hilfe eines Chemical-Vapor-Deposition-Ver­ fahrens bei niedrigem Druck (LPCVD-Verfahren bzw. Low- Pressure Chemical Vapor Deposition Method). Das Glas­ substrat 1 besitzt einen Schmelzpunkt von zum Beispiel 680°C. Ionen eines elektrisch inaktiven Elementes, zum Beispiel Si+-Ionen, werden in den Polysiliziumfilm 2 implantiert, um einen amorphen Siliziumfilm 3 zu er­ halten, wie er in Fig. 1B dargestellt ist. Die erhaltene Struktur wird bei Temperaturen zwischen 500°C bis 600°C getempert, um einen Festkörperphasen-Wachstumsvorgang bzw. Kristallisationsvorgang im amorphen Siliziumfilm 3 durchzuführen. Das bedeutet, daß der in Fig. 1C darge­ stellte Polysiliziumfilm 4 eine größere Kristallkorn­ größe (nicht dargestellt) als der Polysiliziumfilm 2 besitzt. Wie in Fig. 1D gezeigt ist, werden vorbestimmte Bereiche des Polysiliziumfilms 4 weggeätzt, um ein ge­ wünschtes Muster zu erhalten. Auf die so gebildete Struktur wird anschließend ein SiO2-Film 5 mit Hilfe des CVD-Verfahrens bei einer Temperatur von etwa 400°C niedergeschlagen. Auf diesen SiO2-Film 5 wird nach­ folgend ein Mo-Film 6 (Molybdän-Film) aufgesputtert. Dann werden vorbestimmte Bereiche des Mo-Films 6 und des SiO2-Films 5 nacheinander weggeätzt, um eine Mo-Gate­ elektrode 7 mit vorbestimmter Struktur und einen Gate­ isolationsfilm 8 aus SiO2 zu erhalten, der dieselbe Struktur wie die Mo-Gateelektrode 7 besitzt. Im Anschluß daran werden durch ein Ionenimplantationsverfahren Ver­ unreinigungen vom n-Typ bzw. n-Leitungstyp, beispielsweise Phosphor (P), in den Polysiliziumfilm 4 mit hoher Konzentration eingebracht, wobei die Mo-Gateelektrode 7 und der Gateisolationsfilm 8 als Maske verwendet werden. Die Phosphorionen im Polysiliziumfilm 4 sind in der Fig. 1E durch Kreise dargestellt. Die erhaltene Struktur wird bei einer Temperatur von etwa 600°C getempert, um die Verunreinigungen elektrisch zu aktivieren, so daß ein Source-Bereich 9 vom n+-Typ und ein Drain-Bereich 10 vom n+-Typ erhalten werden, wie der Fig. 1F zu entnehmen ist. Wie weiterhin die Fig. 1G zeigt, wird anschließend auf der gesamten Oberfläche dieser Struktur mit Hilfe des CVD-Ver­ fahrens ein SiO2-Film 11 aufgebracht, und zwar bei einer Temperatur von etwa 400°C. Dieser Film 11 dient als Passivierungs- bzw. Schutzschicht. Sodann werden vorbestimmte Bereiche des SiO2-Films 11 weggeätzt, um Kontaktlöcher 11a und 11b zu erhalten. Im Anschluß daran wird die gesamte Fläche mit Aluminium bedeckt. Dieses Aluminium wird anschließend bereichsweise weggeätzt, so daß auf diese Weise Elektroden 12 und 13 in den Kontaktlöchern 11a und 11b erzeugt werden. Die Herstellung des n-Kanal Poly­ silizium-Dünnschichttransistors ist damit beendet.
Das konventionelle Herstellungsverfahren zur Bildung des Polysilizium-Dünnschichttransistors durch einen Prozeß bei niedriger Temperatur hat jedoch die folgenden Nachteile:
Die Temperung des amorphen Siliziumfilms 3 zur Durchführung des Festkörperphasen-Wachstumsvorgangs bzw. zur Kristallisation des amorphen Siliziumfilms 3 läuft ge­ trennt von der Temperung zur elektrischen Aktivierung der Verunreinigungen zur Bildung des Source-Bereiches 9 und des Drain-Bereiches 10 ab, so daß ein relativ komplizierter Herstellungsprozeß vorliegt. Weiterhin liegt ein Teil der ionenimplantierten Verunreinigungen im Polysilizium­ film 4 im Bereich von Korngrenzen innerhalb des Poly­ siliziumfilms 4, so daß es schwierig ist, diese im Bereich der Korngrenzen liegenden Verunreinigungen durch Temperung elektrisch zu aktivieren. Der gesamte Aktivierungs­ wirkungsgrad hinsichtlich dieser Verunreinigungen ist somit gering. Die dotierten Verunreinigungsionen werden zwangsläufig durch Kanalwirkungen nach ihrer Implantation in den Polysiliziumfilm 4 bis zu einem gewissen Grad beeinflußt. Während der nachfolgenden Temperung lassen sich daher die Verunreinigungen in den Source- und Drain- Bereichen 9 und 10 nicht gleichmäßig aktivieren.
Ein konventioneller Dünnschichttransistor ist bereits in der Literaturstelle "45th Lecture Articles of the Japan Society of Applied Physics" (1984), Nummern 14p-A-4 bis 14p-A-6, Seiten 407 bis 408, beschrieben. Dieser Dünnschichttransistor ist ein Polysilizium-Dünn­ schichttransistor, der verbesserte Transistoreigen­ schaften aufgrund eines ultradünnen Polysiliziumfilms, aufgrund von Verbesserungen beim Wachstumsvorgang der Kristallkörner sowie aufgrund von Verbesserungen der Leitfähigkeitseigenschaften des ultradünnen Polysilizium­ films infolge thermischer Oxidation, und aufgrund einer Temperung der Struktur in einer Wasserstoffatmosphäre bei einer Temperatur von 400°C besitzt, nachdem ein Si3N4-Film mit Hilfe eines Plasma-CVD-Verfahrens auf den ultradünnen Polysiliziumfilm des Dünnschichttransistors aufgebracht worden ist.
Der Erfindung liegt die Aufgabe zugrunde, die oben genannten Nachteile bei der Herstellung des konventionellen Dünnschichttransistors zu vermeiden und insbesondere ein Verfahren anzugeben, bei dem die genannten beiden Tempervorgänge nicht getrennt voneinander durchgeführt zu werden brauchen, und bei dem sichergestellt ist, daß die Verunreinigungen in den Drain- und Source-Bereichen im Vergleich zum konventionellen Dünnschichttransistor gleichmäßiger aktiviert werden können.
Die Lösung der gestellten Aufgabe ist im kennzeichnenden Teil des Patentanspruchs 1 angegeben.
Vorteilhafte Ausgestaltungen der Erfindung sind den Unter­ ansprüchen zu entnehmen.
Ein Verfahren nach der vorliegenden Anmeldung zur Her­ stellung eines Dünnschichttransistors zeichnet sich durch folgende Verfahrensschritte aus:
  • - Bildung eines dünnen polykristallinen Halbleiterfilms auf einem gegebenen Substrat,
  • - Implantation bestimmter Ionen in den dünnen poly­ kristallinen Halbleiterfilm zur Bildung eines dünnen amorphen Halbleiterfilms,
  • - Bildung eines Gateisolationsfilms und einer Gate­ elektrode auf dem dünnen amorphen Halbleiterfilm,
  • - Dotierung des dünnen amorphen Halbleiterfilms mit Verunreinigungs- bzw. Dotierungsmaterial zur Bildung von Source- und Drain-Bereichen unter Verwendung der Gateelektrode und des Gateisolationsfilms als Masken, und
  • - Temperung zur Durchführung eines Kristallwachstumsvor­ ganges in dem dünnen amorphen Halbleiterfilm sowie zur gleichzeitigen Aktivierung der Verunreinigungen zur Bildung der Source- und Drainbereiche.
Der Kristallwachstumsvorgang kann auch als Festkörper­ phasen-Wachstumsvorgang bezeichnet werden.
Nach einer vorteilhaften Weiterbildung der Erfindung ist der dünne polykristalline Halbleiterfilm ein Polysilizium­ film. Die genannten Filme können auch als Schichten bezeichnet werden.
Nach einer anderen vorteilhaften Weiterbildung der Er­ findung werden als Ionen Si+-Ionen mit einer Dosis von 1 × 1015 cm-2 bis 5 × 1015 cm-2 implantiert.
Vorteilhafterweise kann der Polysiliziumfilm durch einen CVD-Prozeß bei niedrigem Druck (LPCVD-Prozeß bzw. Low- Pressure-Chemical-Vapor-Deposition Method) und einer Substrattemperatur von 580°C bis 600°C hergestellt werden.
Das gegebene Substrat kann dabei vorzugsweise ein Glas­ substrat enthalten bzw. als Glassubstrat ausgebildet sein.
Bei dem Verfahren nach der vorliegenden Anmeldung brauchen der Temperprozeß zur Durchführung des Kristallwachstums­ verfahrens (Festkörperphasen-Wachstumsvorgang) im dünnen amorphen Halbleiterfilm und der Tempervorgang zur elektrischen Aktivierung der Verunreinigungen zur Bildung der Source- und Drain-Bereiche nicht getrennt vorge­ nommen zu werden. Die Anzahl der Verfahrensschritte zur Herstellung des Dünnschichttransistors wird somit ver­ ringert. Zusätzlich können die Verunreinigungen in den Source- und Drain-Bereichen im Vergleich zum konventionellen Verfahren bzw. konventionellen Transistor gleichförmiger aktiviert werden.
Das erfindungsgemäße Verfahren wird nachfolgend anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1A bis 1G Querschnitte durch einen Polysilizium- Dünnschichttransistor in verschiedenen zu einem konventionellen Niedrigtemperatur­ verfahren gehörenden Verfahrensstufen, und
Fig. 2A bis 2C Querschnitte durch einen n-Kanal Poly­ silizium-Dünnschichttransistor in ver­ schiedenen Stufen des Verfahrens nach der vorliegenden Anmeldung.
Im Nachfolgenden wird unter Bezugnahme auf die Fig. 2A bis 2C ein Ausführungsbeispiel eines Verfahrens nach der vorliegenden Anmeldung zur Herstellung eines Poly­ silizium-Dünnschichttransistors beschrieben. Gleiche Elemente wie in den Fig. 1A bis 1G sind dabei mit den gleichen Bezugszeichen versehen. Sie werden nicht nochmals gesondert beschrieben.
Ein Polysiliziumfilm 2 mit einer Dicke von zum Beispiel 80 nm (800 Å) wird mit Hilfe des LPCVD-Verfahrens (Low- Pressure-Chemical-Vapor-Deposition Method) auf einem Glas­ substrat 1 bei einer Temperatur von etwa 580°C bis 600°C in der bereits unter Fig. 1A beschriebenen Weise niedergeschlagen.
In den Polysiliziumfilm 2 werden anschließend bei einer Beschleunigungsenergie von 40 keV die bereits genannten Si+-Ionen implantiert, und zwar entsprechend einer Dosis von 1 × 1015 cm-2 bis 5 × 1015 cm-2, um den bereits unter Fig. 1B beschriebenen amorphen Siliziumfilm 3 zu er­ halten.
Wie die Fig. 2A erkennen läßt, ist ein vorbestimmter Bereich des amorphen Siliziumfilms 3 zur Bildung eines gewünschten Musters weggeätzt. Auf die gesamte obere Fläche der so erhaltenen Struktur wird ein SiO2-Film 5 mit einer Dicke von zum Beispiel 100 nm (1000 Å) mit Hilfe des LPCVD-Verfahrens aufgebracht, und zwar in derselben wie unter der Fig. 1D bereits beschriebenen Weise. Sowohl der amorphe Siliziumfilm 3 als auch die freigelegte Fläche des Substrats 1 werden also mit diesem Film 5 bedeckt. Anschließend wird ein Mo-Film 6 (Molybdän-Film) mit einer Dicke von zum Beispiel 300 nm (3000 Å) auf die Oberfläche des SiO2-Films 5 aufgesputtert.
Wie in Fig. 2B dargestellt ist, werden bestimmte Bereiche des Mo-Films 6 und des SiO2-Films 5 nacheinander weg­ geätzt, um eine Gateelektrode 7 und einen Gateisolations­ film 8 zu erhalten. Dieser Vorgang ist derselbe, wie der bereits unter Fig. 1E beschriebene Vorgang. An­ schließend werden P+-Ionen in den amorphen Siliziumfilm 3 implantiert, wobei die Gateelektrode 7 und der Gate­ isolationsfilm 8 wiederum als Masken dienen. Die Phosphor­ ionen innerhalb des amorphen Siliziumfilms 3 sind in Fig. 2B durch Kreise dargestellt.
Die so erhaltene Struktur wird bei etwa 600°C getempert, um ein Festkörperphasen- bzw. Kristallwachstum in dem amorphen Siliziumfilm 3 zu bewirken, um auf diese Weise einen Polysiliziumfilm 4 zu erhalten, wie in Fig. 2C angedeutet ist. Zur selben Zeit werden die dotierten Phosphorionen elektrisch aktiviert, so daß dadurch ein Source-Bereich 9 vom n+-Typ und ein Drain-Bereich 10 vom n+-Typ erhalten werden. Anschließend werden ent­ sprechend der Fig. 1G auf der so erhaltenen Struktur ein SiO2-Film 11 als Passivierungs- bzw. Schutzfilm sowie Elektroden 12 und 13 gebildet, wonach die Herstellung des n-Kanal Polysilizium-Dünnschichttransistors beendet ist.
Entsprechend dem Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Anmeldung werden der Festkörperphasen- bzw. Kristallwachstumsvorgang in dem amorphen Siliziumfilm 3 und die Aktivierung der Verunreinigungen zur Bildung der Source- und Drain-Bereiche 9 und 10 während eines einzigen Temperprozesses durchgeführt. Im Vergleich zum kon­ ventionellen Verfahren nach den Fig. 1A bis 1G kann daher ein Temperprozeß fortgelassen bzw. eingespart werden, was das Herstellungsverfahren erheblich vereinfacht. Beim oben beschriebenen Verfahren nach der vorliegenden Anmeldung werden Festkörperphasen- bzw. Kristallwachstumsprozeß innerhalb des amorphen Siliziumfilms 3 und Aktivierung der implantierten Verunreinigungen gleichzeitig durchgeführt. Die Verunreinigungen in den Source- und Drain-Bereichen 9 und 10 können daher gegenüber dem konventionellen Verfahren bzw. konventionellen Dünnschichttransistor gleichmäßiger aktiviert werden.
Beim zuvor beschriebenen Temperprozeß werden Kristallkeime hauptsächlich in dem mit Phosphorionen implantierten Bereich des amorphen Siliziumfilms 3 während des Fest­ körperphasen- bzw. Kristallwachstumsvorganges des Films 3 gebildet. Aus diesen Kristallkeimen werden zunächst kleine Kristalle und dann große Kristallkörner, so daß dadurch die Größe der Kristallkörner in den Source- und Drain- Bereichen 9 und 10 gegenüber dem konventionellen Dünn­ schichttransistor ansteigt. Das bedeutet, daß die Fläche der Korngrenzen im Vergleich zum konventionellen Dünnschicht­ transistor abnimmt, so daß entsprechend der Abnahme der Korngrenzenfläche (Gesamtfläche aller Korngrenzen) die Ver­ unreinigungen gegenüber dem konventionellen Dünnschicht­ transistor effektiver aktiviert werden können. Durch Ver­ wendung kleiner Kristalle als Kristallkeime wird erreicht, daß das Kristallwachstum entlang einer Richtung parallel zur Oberfläche des amorphen Siliziumfilms 3 fortschreitet. Die im Kanalbereich 4a (vgl. Fig. 2C) des Polysilizium­ films 4 aufgrund des oben beschriebenen Festkörperphasen- bzw. Kristallwachstumsvorganges erhaltene Kristallkorngröße ist größer als beim konventionellen Dünnschichttransistor.
Innerhalb des Kanalbereichs wird beim Betrieb des Dünn­ schichttransistors ein Kanal gebildet. Die Träger- bzw. Ladungsträgerbeweglichkeit in dem nach dem Verfahren nach der vorliegenden Anmeldung hergestellten Dünnschicht­ transistor ist somit gegenüber dem konventionellen Dünnschichttransistor verbessert.
Da gemäß dem Verfahren nach der vorliegenden Anmeldung die Verunreinigungen zur Bildung der Source- und Drain-Bereiche 9 und 10 durch Ionenimplantation eingebracht werden, nachdem in den Polysiliziumfilm 2 Si+-Ionen zur Bildung des amorphen Siliziumfilms 3 implantiert worden sind, werden die implantierten Verunreinigungen praktisch nicht durch Kanaleffekte beeinflußt. Das implantierte Verunreinigungs­ profil des Dünnschichttransistors gemäß der vorliegenden Anmeldung ist daher gleichmäßiger als beim konventionellen Dünnschichttransistor. Die Verunreinigungen in den Source- und Drain-Bereichen 9 und 10 können daher gleichmäßiger als beim konventionellen Dünnschichttransistor aktiviert werden.
Das anhand der Fig. 2A bis 2G beschriebene Verfahren ist lediglich als Beispiel zu verstehen. Verschiedene Änderungen und Modifikationen sind möglich, ohne den Rahmen der Erfindung zu verlassen. So können Ionen eines elektrisch inaktiven Elementes, beispielsweise F+-Ionen (Fluor-Ionen) anstelle von Si+-Ionen verwendet werden, um mit Hilfe einer entsprechenden Ionenimplantationsquelle den Poly­ siliziumfilm 2 in einen amorphen Film 3 umzuwandeln. Die Ionenimplantationsquelle, die zur Bildung der Source- und Drain-Bereiche 9 und 10 benutzt wird, muß nicht unbedingt eine P+-Ionenquelle sein. Vielmehr können hierzu auch Ionen anderer Elemente verwendet werden. Darüber hinaus kann das Material der Gateelektrode 7 auch ein anderes hitzebeständiges Metall, beispielsweise W (Wolfram) sein bzw. enthalten, ohne einen Mo-Anteil. Die Gate­ elektrode 7 kann aber auch aus einem hitzebeständigen Metallsilicid (Siliziummetallverbindung) bestehen. Anstelle des Polysiliziumfilms 2 kann auch ein anderer dünner polykristalliner Halbleiterfilm verwendet werden. Der Polysiliziumfilm 2 kann ferner durch andere Verfahren hergestellt werden, beispielsweise durch ein Glimmentladungs- Zersetzungsverfahren (Plasma-CVD-Verfahren) anstelle des LPCVD-Verfahrens. Beim Glimmentladungs-Zersetzungsverfahren kann der Polysiliziumfilm 2 beispielsweise bei einer Temperatur von etwa 200°C oder darunter hergestellt werden.

Claims (5)

1. Verfahren zur Herstellung eines Dünnschichttransistors mit folgenden Verfahrensschritten:
  • 1. Bildung eines dünnen polykristallinen Halbleiterfilms (2) auf einem gegebenen Substrat (1),
  • 2. Implantation bestimmter Ionen in den dünnen polykristallinen Halbleiterfilm (2) zur Bildung eines dünnen amorphen Halbleiterfilms (3),
  • 3. Bildung eines Gateisolationsfilms (5) und einer Gateelektrode (7) auf dem dünnen amorphen Halbleiterfilm (3),
  • 4. Dotierung des dünnen amorphen Halbleiterfilms (3) mit Verunreinigungsmaterial zur Bildung von Source- (9) und Drainbereichen (10) unter Verwendung der Gateelektrode (7) und des Gateisolationsfilms (5) als Masken, und
  • 5. Temperung zur Durchführung eines Kristallwachstumsvorgangs in dem dünnen amorphen Halbleiterfilm (3) sowie zur gleichzeitigen Aktivierung der Verunreinigungen zur Bildung der Source- (9) und Drainbereiche (10).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der dünne polykristalline Halbleiterfilm (2) einen Poly­ siliziumfilm umfaßt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als Ionen Si+-Ionen mit einer Dosis von 1 × 1015 cm-2 bis 5 × 1015 cm-2 implantiert werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Polysiliziumfilm durch einen CVD-Prozeß bei niedrigem Druck und einer Substrattemperatur von 580°C bis 600°C hergestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das gegebene Substrat (1) ein Glassubstrat umfaßt.
DE3540452A 1984-11-15 1985-11-14 Verfahren zur Herstellung eines Dünnschichttransistors Expired - Fee Related DE3540452C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59241239A JPH0824184B2 (ja) 1984-11-15 1984-11-15 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3540452A1 DE3540452A1 (de) 1986-06-05
DE3540452C2 true DE3540452C2 (de) 1999-07-29

Family

ID=17071271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3540452A Expired - Fee Related DE3540452C2 (de) 1984-11-15 1985-11-14 Verfahren zur Herstellung eines Dünnschichttransistors

Country Status (7)

Country Link
JP (1) JPH0824184B2 (de)
KR (1) KR930010978B1 (de)
CN (1) CN85109088A (de)
DE (1) DE3540452C2 (de)
FR (1) FR2573248B1 (de)
GB (1) GB2167899B (de)
NL (1) NL194524C (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242507A (en) * 1989-04-05 1993-09-07 Boston University Impurity-induced seeding of polycrystalline semiconductors
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
KR950003235B1 (ko) * 1991-12-30 1995-04-06 주식회사 금성사 반도체 소자의 구조
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5985741A (en) 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100612853B1 (ko) * 2004-07-21 2006-08-14 삼성전자주식회사 와이어 형태의 실리사이드를 포함하는 Ｓｉ 계열 물질층및 그 제조방법
CN104409635B (zh) 2014-12-16 2017-02-22 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
JPS558026A (en) * 1978-06-30 1980-01-21 Matsushita Electric Ind Co Ltd Semi-conductor device manufacturing method
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
JPS59165451A (ja) * 1983-03-11 1984-09-18 Toshiba Corp 半導体装置の製造方法
JPS61191070A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
45th Lecture Articles of the Jap.Soc. of Appl. Phys., 1984, Nr. 14p-A-4, 14p-A-6, pp 407-408 *
Appl.Phys.Lett., 37 (10), Nov. 1980, pp 936-937 *
Appl.Phys.Lett., Vol. 41, No. 4, Aug. 1982, pp. 379-381 *

Also Published As

Publication number Publication date
JPH0824184B2 (ja) 1996-03-06
DE3540452A1 (de) 1986-06-05
NL194524C (nl) 2002-06-04
KR860004455A (ko) 1986-06-23
NL194524B (nl) 2002-02-01
GB2167899A (en) 1986-06-04
JPS61119079A (ja) 1986-06-06
GB2167899B (en) 1988-04-27
NL8503123A (nl) 1986-06-02
GB8527737D0 (en) 1985-12-18
KR930010978B1 (ko) 1993-11-18
FR2573248A1 (fr) 1986-05-16
FR2573248B1 (fr) 1991-06-21
CN85109088A (zh) 1986-08-27

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE3311635C2 (de)
EP0491976B1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE3119886C2 (de)
DE102007016085B4 (de) Verfahren zur Herstellung eines MOSFET
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3240866A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE2605830B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0142114B1 (de) Verfahren zum Herstellen einer Solarzelle
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE3340584C2 (de)
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE19820441A1 (de) Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE69333592T2 (de) Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium
DE69133527T2 (de) Verfahren zur Herstellung Feld-Effekt-Transistoren mit isoliertem Gate

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/336

8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee