NL8503123A - Werkwijze voor het vervaardigen van een dunne-filmtransistor. - Google Patents
Werkwijze voor het vervaardigen van een dunne-filmtransistor. Download PDFInfo
- Publication number
- NL8503123A NL8503123A NL8503123A NL8503123A NL8503123A NL 8503123 A NL8503123 A NL 8503123A NL 8503123 A NL8503123 A NL 8503123A NL 8503123 A NL8503123 A NL 8503123A NL 8503123 A NL8503123 A NL 8503123A
- Authority
- NL
- Netherlands
- Prior art keywords
- film
- thin
- impurities
- polysilicon
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010409 thin film Substances 0.000 title claims description 12
- 239000010408 film Substances 0.000 claims description 69
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 13
- 239000007787 solid Substances 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 239000013078 crystal Substances 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229920006268 silicone film Polymers 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
• ... ï -1-
Werkwijze voor liet vervaardigen van een dunne-filmtransistor
De onderhavige uitvinding betreft een werkwijze voor het vervaardigen van een dunne-filmtransistor (TFT) en meer in het bijzonder een werkwijze die geschikt is voor het vervaardigen van een polysiliciuin TFT.
5 Volgens de stand van de techniek wordt een polysi- licium TFT op conventionele wijze in een laag temperatuur-proces vervaardigd als volgt:
Zoals getoond is in fig.lA/ wordt een polysiliciumfilm 2 neergeslagen door een chemische dampneerslag-methode 10 bij lage druk (LPCVD-methode) op een glasubstraat 1 bij een temperatuur van 600ÖC of minder. Het glassubstraat heeft een smeltpunt van bijvoorbeeld ongeveerd 680°C. Ionen van een electrisch inactief element zoals Si+ worden in de polysili-ciumfilm geïmplanteerd voor het vormen van een amorfe sili-15 ciumfilm 3, zoals getoond is in fig.lB. De resulterende structuur wordt ontlaten bij een temperatuur van 500°C tot 600°C voor het doen groeien in de vaste toestand van de amorfe siliciumfilm 3, zodat de amorfe siliciumfilm 3 kristalliseert. Ten gevolge wordt een polysiliciumfilm 4 met een gro-20 tere kristalkorrelgrootte (niet getoond) dan die van de polysiliciumfilm 2 gevormd, zoals getoond is in fig.lC. Zoals getoond is in fig.lD, wordt een vooraf bepaald deel van de polysiliciumfilm 4 geëtst voor het verkrijgen van een vooraf bepaald patroon. Een Si02~film 5 wordt door een CVD-raethode 25 neergeslagen voor het bedekken van het gehele oppervlak van de resulterende structuur bij een temperatuur van ongeveer 400eC. Vervolgens wordt een film, zoals een Mo-film 6 op de Si02"filra gesputterd. Vooraf bepaalde delen van de Mo- en Si02-films 6 en 5 worden achtereenvolgens geëtst voor het 30 vormen van een Mo-poortelectrode 7 met een vooraf bepaald patroon en een poortisolerende film 8 bestaande uit een Si02-patroon dat hetzelfde is als dat van de Mo-poortelectrode 7. Vervolgens worden n-type onzuiverheden, zoals fosfor (P) ion-geïmplanteerd in de polysiliciumfilm 4 met een hoge 35 concentratie onder gebruikmaking van de poortelectrode 7 en de poortisolerende film 8 als maskers (de fosforionen in de polysiliciumfilm 4 worden door rondjes in fig.lE weergege- y * _ β ΐ -2- ven). De resulterende structuur wordt ontladen bij een temperatuur van ongeveer 600°C voor het electrisch activeren van de onzuiverheden, waardoor n+-type bron- en afvoergebieden 9 en 10 worden gevormd, zoals getoond is in fig.lF. Zoals ge-5 toond is in fig.lG, wordt een Si02“filItl H neergeslagen door de CVD-methode als passivatiefilm bij een temperatuur van ongeveer 400°C voor het bedekken van het gehele oppervlak. Vervolgens worden vooraf bepaalde delen van de Si02-film 11 geëtst voor het vormen van contactgaten 11a en 11b. Aluminium 10 wordt neergeslagen voor het bedekken van het gehele oppervlak en wordt geëtst voor het vormen van electroden 12 en 13 in contactgaten 11a en 11b, waardoor een n-kanaal polysilicium TFT wordt geprepareerd.
De conventionele methode voor het vervaardigen van 15 de polysilicium TFT in het lage temperatuurproces heeft het volgende nadeel. Het ontlaten voor het doen groeien in de vaste toestand van de amorfe siliciumfilm 3 moet worden gescheiden voor het ontlaten van het electrisch activeren van de onzuiverheden voor het vormen van de bron- en afvoergebie-20 den 9 en 10 en zodoende wordt een fabricatieproces gecompliceerd. Bovendien is het, hoewel een deel van de ion-geïmplan-teerde onzuiverheden in de polysiliciumfilm 4 aanwezig is bij korrelgrenzen in de polysiliciumfilm 4, moeilijk voor het electrisch activeren van de in de korrelgrenzen aanwezige on-25 zuiverheden door ontlating. Daardoor is de totale activatie-rendement van de onzuiverheden klein. De gedoteerde onzuiver-heidsionen zijn onvermijdelijk onderworpen aan het tunnelef-fect tot op zekere hoogte na ion-implantatie van de onzuiverheden in de polysiliciumfilm 4. Daardoor kunnen, gedurende 30 opvolgende ontlating, de onzuiverheden in de bron- en afvoergebieden 9 en 10 niet uniform worden geactiveerd.
Een referentie voor een TFT volgens de stand van de techniek is te vinden in de 45ste Lecture Articles of the Japan Society of Applied Physics (1984), nrs. 14p-A-4 tot 35 14p-A-6, pag. 407-408. Deze referentie beschrijft een verbetering in een polysilicium TFT met transistorkarakteristieken die verbeterd worden door een ultradunne polysiliciumfilm, -- \ -r ’ .
* /
J j '-J
« i -3- verbeteringen in het kristalkorrelgroeieffect in de vaste toestand en geleidingskarakteristieken van de ultradunne polysiliciumfilm die verkregen worden door termische oxidatie en een verbetering in transistorkarakteristieken die verkre-5 gen wordt door het ontlaten van een structuur in een waterstof omgeving bij een temperatuur van 400°C nadat een S13N4-film door een plasma CVD-methode op de ultradunne polysili-cium TFT wordt gevormd voor het verkrijgen van de structuur.
Het is een doel van de onderhavige uitvinding een 10 werkwijze voor het vervaardigen van een dunne filmtransistor te verschaffen/ die bovengenoemde nadelen van de conventionele dunne filmtransistor wegneemt.
Teneinde het bovengenoemde doel van de onderhavige uitvinding te bereiken, wordt een werkwijze voor het vervaar-15 digen van een dunne filmtransistor verschaft, omvattende de volgende stappen: het vormen van een dunne polykristallijne halfgeleiderfilm op een vooraf bepaald substraat? het implanteren van vooraf bepaalde ionen in de dunne poly-20 kristallijne halfgeleiderfilm voor het vormen van een dunne amorfe halfgeleiderfilm? het vormen van een poortisolerende film en een poortelectrode op de dunne amorfe halfgeleiderfilm? het doteren van onzuiverheden voor het vormen van bron- en 25 afvoergebieden in de dunne amorfe halfgeleiderfilm onder gebruikmaking van de poortelectrode en de isolerende film als maskers ? en het uitvoeren van ontlaten voor het in de vaste toestand doen groeien van de dunne amorfe halfgeleiderfilm en op hetzelfde 30 moment voor het electrisch activeren van de onzuiverheden voor het vormen van de bron- en afvoergebieden.
Met de bovenbeschreven werkwijze behoeft het ontlaten voor het doen groeien van de dunne amorfe halfgeleiderfilm in de vaste toestand niet te worden gescheiden van het 35 ontlaten voor het electrisch activeren van de onzuiverheden voor het vormen van de bron- en afvoergebieden. Het fabrica-tieproces kan zodoende worden gesimplificeerd. Bovendien kunnen de onzuiverheden in de bron- en afvoergebieden uniform > - $ -4- worden geactiveerd in vergelijking met conventionel transistors .
Verdere voordelen, kenmerken en details zullen duidelijk worden aan de hand van een tekening waarin tonen: 5 fig.lA tot 1G doorsnede-aanzichten voor het verkla ren van de stappen in het vervaardigen van een conventionele polysilicium TFT bij het conventionele lage temperatuur-pro-ces? en fig.2A tot 2C doorsnede-aanzichten voor het verkla-10 ren van de stappen in het vervaardigen in een n-kanaalpolysi-licium TFT waarbij een werkwijze voor het vervaardigen van een dunne filmtransistor volgens een uitvoeringsvorm van de onderhavige uitvinding wordt aangehouden.
Een werkwijze voor het vervaardigen van een polysi-15 licium TFT zal worden aangegeven als een uitvoeringsvorm, die een werkwijze voor het vervaardigen van een dunne filmtransistor volgens de onderhavige uitvinding aanneemt met referentie naar de bijgevoegde tekeningen. Dezelfde verwijzings-nummers in de fig.2A tot 20 geven dezelfde onderdelen als in 20 de fig.lA tot 1G aan en een gedetailleerde beschrijving daarvan zal worden weggelaten, indien gewenst.
Een polysiliciumfilm 2 met een dikte van bijvoorbeeld 800 A wordt neergeslagen door de LPCVD-methode op een glassubstraat 1 bij een temperatuur van ongeveer 580°C tot 25 600°C op dezelfde wijze als in fig.lA.
Si+ -ionen worden geïmplanteerd in de polysiliciumfilm 2 bij een versnellingsenergie van 40 keV en een dosis van 1 x 10l5 cm-2 tot 5 x 1015 CIU-2 voor het vormen van een amorfe siliciumfilm 3 op dezelfde wijze als in fig.lB. Zoals 30 getoond is in fig.2A wordt een vooraf bepaald deel van de amorfe siliciumfilm 3 geëtst voor het verkrijgen van een vooraf bepaald patroon. Een Si02~film 5 met dikte van bijvoorbeeld 1000 A wordt door de LPCVD-methode op het gehele blootgestelde oppervlak neergeslagen op dezelfde wijze als in 35 fig.lD. Een Mo-film 6 met een dikte van bijvoorbeeld 3000 A wordt op het oppervlak van de Si02-film 5 gesputterd.
Zoals getoond is in fig.2B, worden vooraf bepaalde delen van de Mo- en Si02-fiims 6 en 5 vervolgens geëtst voor -5- * « het vormen van een poortelectrode 7 en een poortisolerende film 8 op dezelfde wijze als in fig.lE. Daarna worden P+-ionen geïmplanteerd in de amorfe siliciumfilm 3 onder gebruikmaking van de poortelectrode 7 en de poortisolerende 5 film 8 als maskers (de fosforionen in de amorfe siliciumfilm 3 worden door rondjes in fig.2B weergegeven).
Ontlating wordt uitgevoerd bij een temperatuur van ongeveer 600°C voor het doen groeien van de amorfe siliciumfilm 3 in de vaste toestand voor het vormen van een polysili-10 ciumfilm 4, zoals getoond is in fig.2C. Op hetzelfde moment worden de gedoteerde fosforionen electrisch geactiveerd voor het vormen van n+-type bron- en afvoergebieden 9 en 10, Daarna worden een Si02“füm 11 als een passivatiefilm en electro-den 12 en 13 gevormd voor het prepareren van een n-kanaal-15 polysilicium TFT op dezelfde manier als in fig.lG.
Volgens de bovenbeschreven uitvoeringsvorm kunnen groei in de vaste toestand van de amorfe siliciumfilm 3 en activatie van de onzuiverheden voor het vormen van de bron-en afvoergebieden 9 en 10 door een enkele ontlating worden 20 uitgevoerd. Daardoor kan, in vergelijking met de conventionele in fig.lA tot 1G getoonde werkwijze, één ontlatingsstap worden weggelaten, waardoor het fabricatieproces gesimplificeerd wordt. In het bovengenoemde ontlatingsproces, wordt de groei van de amorfe siliciumfilm 3 in de vaste toestand tege-25 lijkertijd met activatie van de geïmplanteerde onzuiverheden uitgevoerd. Daardoor kunnen de onzuiverheden in de bron- en afvoergebieden 9 en 10 uniform worden geactiveerd in vergelijking met de conventionele transistor.
In het bovenbeschreven ontlatingsproces, hebben 30 kristalkernen de neiging bij de met fosforionen geïmplanteerde gebieden gevormd te worden in de amorfe siliciumfilm 3 na groei van de film 3 in de vaste fase. Deze kernen groeien tot in kleine kristallen en dan tot in grote kristalkorrels, waarbij deze de grootte van de kristalkorrels in de bron- en 35 afvoergebieden 9 en 10 in vergelijking met de conventionele transistor doen toenemen. Daardoor kunnen, daar het oppervlak van de korrelgrenzen wordt verminderd in vergelijking met dat bij de conventionele transistor, de onzuiverheden op effec- * -6- tieve wijze worden geactiveerd tot een hoogte die overeenstemt met een afneming in het oppervlak van de korrelzaaiïn-gen. Door gebruikmaking van de kleine kristallen als kristal-korrels, treedt kristalgroei op langs een richting parallel 5 aan het oppervlak van de amorfe siliciumfilm 3. De grootte van de kristalkorrels in de polysiliciumfilm 4, die wordt verkregen door de bovenbeschreven groei in de vaste fase, in een kanaalgebied 4a (fig.2C) is groter dan die bij de conventionele transistor. Een kanaal wordt gevormd in het kanaalge-10 bied bij werking van de TFT. Daardoor wordt de ladingdrager-mobiliteit van de TFT volgens deze uitvoeringsvorm verbeterd in vergelijking met die van de conventionele TFT.
In de bovengenoemde uitvoeringsvorm treedt, daar de onzuiverheden ion-geïmplanteerd zijn voor het vormen van de bron- en afvoergebieden 9 en 10, nadat de polysiliciumfilm 2 15 met Si+-ionen is geïmplanteerd voor het vormen van de amorfe siliciumfilm 3, geen substantieel kanaaleffect van de geïmplanteerde onzuiverheden op. Het geïmplanteerde onzuiver-heidsprofiel van de TFT volgens deze uitvoeringsvorm is meer uniform dan dat van de conventionele TFT. Daardoor kunnen de 20 onzuiverheden in de bron- en afvoergebieden 9 en 10 meer uniform worden geactiveerd dan die bij de conventionele TFT.
De onderhavige uitvinding is verduidelijkt door de bovenbeschreven bijzondere uitvoeringsvorm, maar daartoe niet beperkt. Verscheidene veranderingen en modificaties kunnen 25 gemaakt worden binnen de gedachte en strekking van de uitvinding. Bijvoorbeeld kunnen ionen van een electrisch inactief element zoals F+ in plaats van Si+ worden gebruikt als de ion-implantatiebron voor het omzetten van de polysiliciumfilm 2 in de amorfe film. De ion-implantatiebron voor het vormen 30 van de bron- en afvoergebieden 9 en 10 is eveneens niet beperkt tot P+, maar kan worden uitgebreid tot ionen van andere elementen, indien noodzakelijk. Bovendien kan het materiaal van de poortelectrode 7 omvatten: een ander vuurvast materiaal zoals W hetgeen Mo uitsluit; 35 of een vuurvaste metaalsilicide. De polysiliciumfilm 2 kan worden vervangen door een andere dunne polykristallijne film. De polysiliciumfilm 2 kan worden gevormd door een ande- v O 7 -- -,- - ·.- ~ :j * -7- re methode zoals gloeiontladings-decompositiemethode (plasma CVD methode) in plaats van de LPCVD-methode. Volgens de gloeiontladings-decompositiemethode, kan een polysiliciumfilm 2 worden gevormd bij een temperatuur van ongeveer 200°C of 5 minder.
Claims (5)
1. Werkwijze voor het vervaardigen van een dunne -filmtransistor, omvattende de volgende stappen: het vormen van een dunne-polykristallijne halfgeleiderfilm op een vooraf bepaald substraat; 5 het implanteren van vooraf bepaalde ionen in de dunne poly-kristallijne halfgeleiderfilm voor het vormen van een dunne amorfe halfgeleiderfilm; het vormen van een poortisolerende film en een poortelectrode op de dunne amorfe halfgeleiderfilm; 10 het doteren van onzuiverheden voor het vormen van bron- en afvoergebieden in de dunne amorfe halfgeleiderfilm onder gebruikmaking van de poortelectrode en de isolerende film als maskers; en het uitvoeren van ontlating voor het in de vaste toestand 15 doen groeien van de dunne amorfe halfgeleiderfilm en op hetzelfde moment voor het electrisch activeren van de onzuiverheden voor het vormen van de bron- en afvoergebieden.
2. Werkwijze volgens conclusie 1, met het kenmerk dat de dunne polykristallijne halfgeleiderfilm een polysili- 20 ciumfilm omvat.
3. Werkwijze volgens conclusie 2, met het kenmerk dat de Si+-ionen met een dosis van 1 x 10^5 cm”2 tot 5 x 1015 cm“2 omvatten.
4. Werkwijze volgens conclusie 2 of 3, met het ken-25 merk dat de polysiliciumfilm gevormd wordt door een chemische dampneerslag-werkwijze bij lage druk bij een substraattempe-ratuur van 580°C tot 600°C.
5. Werkwijze volgens één van de conclusies 1 tot 4, met het kenmerk dat het vooraf bepaalde substraat een glas- 30 substraat omvat. "* ’ ! .Λ · 7
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241239A JPH0824184B2 (ja) | 1984-11-15 | 1984-11-15 | 薄膜トランジスタの製造方法 |
| JP24123984 | 1984-11-15 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL8503123A true NL8503123A (nl) | 1986-06-02 |
| NL194524B NL194524B (nl) | 2002-02-01 |
| NL194524C NL194524C (nl) | 2002-06-04 |
Family
ID=17071271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8503123A NL194524C (nl) | 1984-11-15 | 1985-11-13 | Werkwijze voor het vervaardigen van een dunne-filmtransistor. |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH0824184B2 (nl) |
| KR (1) | KR930010978B1 (nl) |
| CN (1) | CN85109088A (nl) |
| DE (1) | DE3540452C2 (nl) |
| FR (1) | FR2573248B1 (nl) |
| GB (1) | GB2167899B (nl) |
| NL (1) | NL194524C (nl) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5242507A (en) * | 1989-04-05 | 1993-09-07 | Boston University | Impurity-induced seeding of polycrystalline semiconductors |
| US5242858A (en) * | 1990-09-07 | 1993-09-07 | Canon Kabushiki Kaisha | Process for preparing semiconductor device by use of a flattening agent and diffusion |
| JP3556679B2 (ja) * | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| US5403756A (en) * | 1991-11-20 | 1995-04-04 | Sharp Kabushiki Kaisha | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
| KR950003235B1 (ko) * | 1991-12-30 | 1995-04-06 | 주식회사 금성사 | 반도체 소자의 구조 |
| JP3587537B2 (ja) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US5985741A (en) | 1993-02-15 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR100612853B1 (ko) * | 2004-07-21 | 2006-08-14 | 삼성전자주식회사 | 와이어 형태의 실리사이드를 포함하는 Ｓｉ 계열 물질층및 그 제조방법 |
| CN104409635B (zh) | 2014-12-16 | 2017-02-22 | 京东方科技集团股份有限公司 | 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4177084A (en) * | 1978-06-09 | 1979-12-04 | Hewlett-Packard Company | Method for producing a low defect layer of silicon-on-sapphire wafer |
| JPS558026A (en) * | 1978-06-30 | 1980-01-21 | Matsushita Electric Ind Co Ltd | Semi-conductor device manufacturing method |
| JPS5856409A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59165451A (ja) * | 1983-03-11 | 1984-09-18 | Toshiba Corp | 半導体装置の製造方法 |
| JPS61191070A (ja) * | 1985-02-20 | 1986-08-25 | Toshiba Corp | 半導体装置の製造方法 |
-
1984
- 1984-11-15 JP JP59241239A patent/JPH0824184B2/ja not_active Expired - Lifetime
-
1985
- 1985-10-16 KR KR1019850007608A patent/KR930010978B1/ko not_active IP Right Cessation
- 1985-11-11 GB GB08527737A patent/GB2167899B/en not_active Expired
- 1985-11-13 NL NL8503123A patent/NL194524C/nl not_active IP Right Cessation
- 1985-11-14 DE DE3540452A patent/DE3540452C2/de not_active Expired - Fee Related
- 1985-11-15 FR FR858516906A patent/FR2573248B1/fr not_active Expired - Lifetime
- 1985-11-15 CN CN198585109088A patent/CN85109088A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61119079A (ja) | 1986-06-06 |
| CN85109088A (zh) | 1986-08-27 |
| DE3540452A1 (de) | 1986-06-05 |
| KR860004455A (ko) | 1986-06-23 |
| GB2167899B (en) | 1988-04-27 |
| FR2573248A1 (fr) | 1986-05-16 |
| FR2573248B1 (fr) | 1991-06-21 |
| NL194524C (nl) | 2002-06-04 |
| DE3540452C2 (de) | 1999-07-29 |
| GB2167899A (en) | 1986-06-04 |
| KR930010978B1 (ko) | 1993-11-18 |
| GB8527737D0 (en) | 1985-12-18 |
| JPH0824184B2 (ja) | 1996-03-06 |
| NL194524B (nl) | 2002-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6060725A (en) | Thin film transistor using a semiconductor film | |
| US5677573A (en) | Field effect transistor | |
| US5275872A (en) | Polycrystalline silicon thin film transistor | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| JP3329512B2 (ja) | 半導体回路およびその作製方法 | |
| NL8503123A (nl) | Werkwijze voor het vervaardigen van een dunne-filmtransistor. | |
| CN100356583C (zh) | 用于制造薄膜半导体器件的方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JPH0691109B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP3359691B2 (ja) | 薄膜トランジスタの作製方法 | |
| US5460986A (en) | Process for making a power MOSFET device and structure | |
| JP3405955B2 (ja) | 半導体回路 | |
| JP3744895B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61131413A (ja) | 半導体薄膜の形成方法 | |
| JPH0291932A (ja) | 半導体装置の製造方法 | |
| JP2785294B2 (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPH04370937A (ja) | 半導体装置の製造方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| TWI222741B (en) | Metal oxide semiconductor structure with lightly doped drain and method for producing same | |
| JPH0251280A (ja) | Ｐｎ接合型ダイオード及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BA | A request for search or an international-type search has been filed | ||
| BB | A search report has been drawn up | ||
| BC | A request for examination has been filed | ||
| V1 | Lapsed because of non-payment of the annual fee |
Effective date: 20030601 |