JPH0251280A - Pn接合型ダイオード及びその製造方法 - Google Patents
Pn接合型ダイオード及びその製造方法Info
- Publication number
- JPH0251280A JPH0251280A JP20150188A JP20150188A JPH0251280A JP H0251280 A JPH0251280 A JP H0251280A JP 20150188 A JP20150188 A JP 20150188A JP 20150188 A JP20150188 A JP 20150188A JP H0251280 A JPH0251280 A JP H0251280A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- type
- region
- polycrystalline silicon
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000005224 laser annealing Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 102000001324 CD59 Antigens Human genes 0.000 description 1
- 108010055167 CD59 Antigens Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、多結晶シリコンを用いたPN接合型ダイオー
ド及びその製造方法に関し、ダイオード特性の改善を図
るために、PN接合の境界領域及びその近傍のみを単結
晶化するようにしたものである。
ド及びその製造方法に関し、ダイオード特性の改善を図
るために、PN接合の境界領域及びその近傍のみを単結
晶化するようにしたものである。
本発明は、多結晶シリコンを用いたPN接合型ダイオー
ド及びその製造方法シこ関する。
ド及びその製造方法シこ関する。
〔従 来 の 技 1F7)
半導体集積回路内にPN接合型ダイオードを組み込む場
合は、そのPN接合部を半導体基板等の単結晶領域内に
形成するのが一般的である。ところが、極最近、半導体
基板上の多結晶シリコンからなる配線部にPN接合を形
成してなる多結晶シリコンダイオードが提案された(S
elf−Thermal Protectin
g PowerMO3FETs (SAE 8
80411)参照〕。
合は、そのPN接合部を半導体基板等の単結晶領域内に
形成するのが一般的である。ところが、極最近、半導体
基板上の多結晶シリコンからなる配線部にPN接合を形
成してなる多結晶シリコンダイオードが提案された(S
elf−Thermal Protectin
g PowerMO3FETs (SAE 8
80411)参照〕。
その断面構成を第3図に示す。
同図のダイオードを作製するには、まず半導体基板1上
に5i02等の絶縁膜2を形成し、その上に多結晶シリ
コン膜3を0.35μm程度の厚さに堆積させる。続い
て、上記多結晶シリコン膜3にP型不純物を一定濃度で
混入した後、その中にN型不純物を選択拡散し、更に一
定条件(例えば1170°Cで170分間)で熱処理を
施すことにより、P型頭域3a及びN型領域3bを形成
する。その後、P型、N型の各領域3a、3bに対して
、その上に形成された絶縁膜4の窓を介してAffi−
Si等からなる電極5をそれぞれ形成する。
に5i02等の絶縁膜2を形成し、その上に多結晶シリ
コン膜3を0.35μm程度の厚さに堆積させる。続い
て、上記多結晶シリコン膜3にP型不純物を一定濃度で
混入した後、その中にN型不純物を選択拡散し、更に一
定条件(例えば1170°Cで170分間)で熱処理を
施すことにより、P型頭域3a及びN型領域3bを形成
する。その後、P型、N型の各領域3a、3bに対して
、その上に形成された絶縁膜4の窓を介してAffi−
Si等からなる電極5をそれぞれ形成する。
以上の工程により、多結晶シリコン膜中にPN接合を有
するPN接合型ダイオードが得られる。
するPN接合型ダイオードが得られる。
上記従来のPN接合型ダイオードは、半導体基板1上の
配線部(ポリシリコン膜3等)を有効利用して形成され
ていることにより、単結晶領域中に形成されたものと比
べて装置全体を小型化できるという利点はあるが、その
反面、以下のような欠点を有している。
配線部(ポリシリコン膜3等)を有効利用して形成され
ていることにより、単結晶領域中に形成されたものと比
べて装置全体を小型化できるという利点はあるが、その
反面、以下のような欠点を有している。
第1に、多結晶シリコン膜は結晶粒がきれいに配列され
ていないので、このような膜中に形成されたPN接合部
では、単結晶中に形成されたものと比べて漏れ電流が大
きく、阻止電圧も不安定であった。
ていないので、このような膜中に形成されたPN接合部
では、単結晶中に形成されたものと比べて漏れ電流が大
きく、阻止電圧も不安定であった。
第2に、接合特性を一定とするためには、P型及びN型
不純物の添加後に行われる熱処理の条件を一定にしなけ
ればならず、よって多結晶シリコン膜の抵抗率も一定値
に固定されてしまっていた。
不純物の添加後に行われる熱処理の条件を一定にしなけ
ればならず、よって多結晶シリコン膜の抵抗率も一定値
に固定されてしまっていた。
本発明は、上記従来の問題点に鑑み、素子特性を改善し
、かつ抵抗率を自由に制御することのできるPN接合型
ダイオード及びその製造方法を提供することを目的とす
る。
、かつ抵抗率を自由に制御することのできるPN接合型
ダイオード及びその製造方法を提供することを目的とす
る。
■)本発明のPN接合型ダイオードは、PN接合の境界
領域及びその近傍のみが単結晶シリコンからなり、その
他の領域が多結晶シリコンからなることを特徴とするも
のである。
領域及びその近傍のみが単結晶シリコンからなり、その
他の領域が多結晶シリコンからなることを特徴とするも
のである。
2)本発明のPN接合型ダイオードの製造方法は、まず
多結晶シリコン膜中に選択的にP型、N型の不純物イオ
ンを注入することによりPN接合を形成し、その後、該
PN接合の境界領域及びその近傍のみをレーザアニール
により単結晶化することを特徴とするものである。
多結晶シリコン膜中に選択的にP型、N型の不純物イオ
ンを注入することによりPN接合を形成し、その後、該
PN接合の境界領域及びその近傍のみをレーザアニール
により単結晶化することを特徴とするものである。
PN接合部が単結晶となっているので、初めから単結晶
領域に形成されたダイオードと同等の小さな漏れ電流し
か生じず、そして同様に阻止電圧も安定する。
領域に形成されたダイオードと同等の小さな漏れ電流し
か生じず、そして同様に阻止電圧も安定する。
更に、本発明の製造方法では、PN接合部をレーザアニ
ールで単結晶化しているため、その後の熱処理の条件を
変えても、接合特性を一定に維持することができる。よ
って、熱処理条件を適宜選択することにより、接合特性
を一定に維持したまま、多結晶シリコン部分の抵抗率を
自由に制御することができる。
ールで単結晶化しているため、その後の熱処理の条件を
変えても、接合特性を一定に維持することができる。よ
って、熱処理条件を適宜選択することにより、接合特性
を一定に維持したまま、多結晶シリコン部分の抵抗率を
自由に制御することができる。
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第1図は、本発明の一実施例の製造工程図である。
本実施例では、まず、第1図(a)に示すように単結晶
シリコン等からなる半導体基板11上に5i02等の絶
縁膜12を形成した後、第1図Φ)に示すように気相C
VD法等により厚さ0.35μm程度の多結晶シリコン
膜13を堆積させる。
シリコン等からなる半導体基板11上に5i02等の絶
縁膜12を形成した後、第1図Φ)に示すように気相C
VD法等により厚さ0.35μm程度の多結晶シリコン
膜13を堆積させる。
次に、第1図(C)及び(d)に示すように、多結晶シ
リコン膜13中に選択的にP型、N型の不純物イオンを
注入することにより、P型頭域!3a及びN型領域13
bを形成する。この際、上記イオン注入は、特にPN接
合の形成される境界領域及びその近傍領域(例えば幅1
0μm程度の領域)に対して高エネルギー及び斉ドーズ
量で行うことにより、その領域の多結晶シリコンが非晶
質化されるようにする。
リコン膜13中に選択的にP型、N型の不純物イオンを
注入することにより、P型頭域!3a及びN型領域13
bを形成する。この際、上記イオン注入は、特にPN接
合の形成される境界領域及びその近傍領域(例えば幅1
0μm程度の領域)に対して高エネルギー及び斉ドーズ
量で行うことにより、その領域の多結晶シリコンが非晶
質化されるようにする。
続いて、第1図(e)に示すように、上記P型及びN型
領域13a、13bのうち、上記イオン注入で非晶質化
された上記PN接合の境界領域及びその近傍領域14の
みを、レーザアニールによって単結晶化する。その後、
第1図([)に示すように、P型及びN型領域13a、
13bの全体に熱処理を施す。この際、熱処理条件(例
えば温度や時間等)を適宜設定することにより、P型及
びN型領域13a、13bのうち、上記アニールで単結
晶化されたPN接合の境界領域及びその近傍領域14を
除いた両側の領域の抵抗率を所望の値に制御する。
領域13a、13bのうち、上記イオン注入で非晶質化
された上記PN接合の境界領域及びその近傍領域14の
みを、レーザアニールによって単結晶化する。その後、
第1図([)に示すように、P型及びN型領域13a、
13bの全体に熱処理を施す。この際、熱処理条件(例
えば温度や時間等)を適宜設定することにより、P型及
びN型領域13a、13bのうち、上記アニールで単結
晶化されたPN接合の境界領域及びその近傍領域14を
除いた両側の領域の抵抗率を所望の値に制御する。
最後に、第1図(g)に示すように、P型及びN型領域
13a、13b上の全面にSiO□等の絶縁膜15を形
成し、P型、N型の各領域13a、13bに対応した電
極形成用の窓15aを開けた後、第1図(h)に示すよ
うに上記窓15aを介しA2等の電極16を形成する。
13a、13b上の全面にSiO□等の絶縁膜15を形
成し、P型、N型の各領域13a、13bに対応した電
極形成用の窓15aを開けた後、第1図(h)に示すよ
うに上記窓15aを介しA2等の電極16を形成する。
以上の工程によって得られた本実施例のPN接合型ダイ
オードの断面構成を、第2図に拡大して示す。同図に明
らかなように、P型及びN型領域13a、13bのうち
、PN接合の境界領域及びその近傍領域14が単結晶シ
リコンからなり、その他の領域が多結晶シリコンからな
っている。
オードの断面構成を、第2図に拡大して示す。同図に明
らかなように、P型及びN型領域13a、13bのうち
、PN接合の境界領域及びその近傍領域14が単結晶シ
リコンからなり、その他の領域が多結晶シリコンからな
っている。
本実施例によれば、上述したようにPN接合の境界領域
及びその近傍領域14が単結晶化されているので、初め
から単結晶領域に形成されたダイオードと同等の小さな
漏れ電流しか生じず、そして、同様に阻止電圧も安定す
る。よって、第3図に示したような多結晶シリコンのみ
からなる従来のダイオードと比べ、素子特性が大幅に改
善される。
及びその近傍領域14が単結晶化されているので、初め
から単結晶領域に形成されたダイオードと同等の小さな
漏れ電流しか生じず、そして、同様に阻止電圧も安定す
る。よって、第3図に示したような多結晶シリコンのみ
からなる従来のダイオードと比べ、素子特性が大幅に改
善される。
更に、第1図(「)に示した熱処理の際、それ以前にP
N接合部をレーザアニールで単結晶化しているため、熱
処理条件を変えても、接合特性を一定に維持することが
できる。よって、熱処理条件を適宜選択することにより
、接合特性を一定に維持したまま、上記領域14の両側
の多結晶シリコン部分の抵抗率を自由に制御することが
できる。
N接合部をレーザアニールで単結晶化しているため、熱
処理条件を変えても、接合特性を一定に維持することが
できる。よって、熱処理条件を適宜選択することにより
、接合特性を一定に維持したまま、上記領域14の両側
の多結晶シリコン部分の抵抗率を自由に制御することが
できる。
(発明の効果〕
以上説明したように、本発明によれば、PN接合部での
漏れ電流を小さ(できると共に、安定した阻止電圧を得
ることができ、更に接合特性を一定に維持したままPN
接合部の両側の多結晶部分の抵抗率を自由に制御するこ
とができる。
漏れ電流を小さ(できると共に、安定した阻止電圧を得
ることができ、更に接合特性を一定に維持したままPN
接合部の両側の多結晶部分の抵抗率を自由に制御するこ
とができる。
第1図(a)〜(h)は本発明の一実施例の製造工程図
、第2図は本発明の一実施例に係るPN接合型ダイオー
ドの拡大断面図、 第3図は多結晶シリコンを用いた従来のPN接合型ダイ
オ− 11・・ 12・・ 13・・ 13a・ 13b・ 14・・ ドの断面図である。 ・半導体基板、 ・絶縁膜、 ・多結晶シリコン膜、 ・・P型頭域、 ・・N型領域、 ・PN接合の境界領域及び その近傍領域、 15・・・絶縁膜、 16・・・電極。
、第2図は本発明の一実施例に係るPN接合型ダイオー
ドの拡大断面図、 第3図は多結晶シリコンを用いた従来のPN接合型ダイ
オ− 11・・ 12・・ 13・・ 13a・ 13b・ 14・・ ドの断面図である。 ・半導体基板、 ・絶縁膜、 ・多結晶シリコン膜、 ・・P型頭域、 ・・N型領域、 ・PN接合の境界領域及び その近傍領域、 15・・・絶縁膜、 16・・・電極。
Claims (1)
- 【特許請求の範囲】 1)PN接合の境界領域及びその近傍(14)が単結晶
シリコンからなり、その他の領域が多結晶シリコンから
なることを特徴とするPN接合型ダイオード。 2)多結晶シリコン膜(13)中に選択的にP型、N型
の不純物イオンを注入することによりPN接合を形成し
た後、該PN接合の境界領域及びその近傍(14)をレ
ーザアニールにより単結晶化することを特徴とするPN
接合型ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20150188A JPH0251280A (ja) | 1988-08-12 | 1988-08-12 | Pn接合型ダイオード及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20150188A JPH0251280A (ja) | 1988-08-12 | 1988-08-12 | Pn接合型ダイオード及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0251280A true JPH0251280A (ja) | 1990-02-21 |
Family
ID=16442101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20150188A Pending JPH0251280A (ja) | 1988-08-12 | 1988-08-12 | Pn接合型ダイオード及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0251280A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8436333B2 (en) * | 2006-04-25 | 2013-05-07 | Hitachi, Ltd. | Silicon light emitting diode, silicon optical transistor, silicon laser and its manufacturing method |
US9508872B2 (en) | 2013-07-11 | 2016-11-29 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device and pin diode |
-
1988
- 1988-08-12 JP JP20150188A patent/JPH0251280A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8436333B2 (en) * | 2006-04-25 | 2013-05-07 | Hitachi, Ltd. | Silicon light emitting diode, silicon optical transistor, silicon laser and its manufacturing method |
US9508872B2 (en) | 2013-07-11 | 2016-11-29 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device and pin diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2929291B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
JPH0473619B2 (ja) | ||
JPH0251280A (ja) | Pn接合型ダイオード及びその製造方法 | |
JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
JPS6197975A (ja) | 半導体装置の製造方法 | |
JPS6317227B2 (ja) | ||
KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
JPH0193132A (ja) | 半導体装置の製造方法 | |
JPS63226070A (ja) | Misトランジスタ | |
JPS63124520A (ja) | 半導体装置の製造方法 | |
JPH02187035A (ja) | 半導体装置の製造方法 | |
JP2653513B2 (ja) | 半導体装置の製造方法 | |
JPH04307741A (ja) | 半導体装置の製造方法 | |
JPH0845837A (ja) | 多結晶半導体膜の製造方法 | |
JPH05144730A (ja) | 半導体装置の製造方法 | |
JPH04137619A (ja) | 半導体装置の製造方法 | |
JPS63260176A (ja) | 半導体装置の製造方法 | |
JPH06302615A (ja) | 半導体装置の製造方法 | |
JPH0750416A (ja) | 半導体装置の製造方法 | |
JPH02224224A (ja) | 半導体装置の製造方法 | |
JPS61248461A (ja) | スタツクドcmos fetの製造方法 | |
JPH0147022B2 (ja) |