JPH0291932A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0291932A JPH0291932A JP63245569A JP24556988A JPH0291932A JP H0291932 A JPH0291932 A JP H0291932A JP 63245569 A JP63245569 A JP 63245569A JP 24556988 A JP24556988 A JP 24556988A JP H0291932 A JPH0291932 A JP H0291932A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- polycrystalline silicon
- impurity
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- -1 silicon ions Chemical class 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 28
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 229910015900 BF3 Inorganic materials 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 3
- 230000005465 channeling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- TWRSDLOICOIGRH-UHFFFAOYSA-N [Si].[Si].[Hf] Chemical compound [Si].[Si].[Hf] TWRSDLOICOIGRH-UHFFFAOYSA-N 0.000 description 1
- VKTGMGGBYBQLGR-UHFFFAOYSA-N [Si].[V].[V].[V] Chemical compound [Si].[V].[V].[V] VKTGMGGBYBQLGR-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
- 229910021355 zirconium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
配線・基板コンタクト部および浅い拡散層の形成方法に
関し、 コンタクト抵抗および拡散層抵抗を低くして、しかも、
均一な浅い拡散層を高濃度に形成することを目的とし、 シリコン基板面にシリコンイオンを注入してアモルファ
スシリコン層を生成する工程と、該アモルファスシリコ
ン層上に不純物をドープした多結晶シリコン層または金
属シリサイド層を形成し、該多結晶シリコン層または金
属シリサイド層から熱処理によって前記アモルファスシ
リコン層に不純物を拡散させると同時に、該アモルファ
スシリコン層を単結晶シリコン層化する工程が含まれて
なることを特徴とする。
関し、 コンタクト抵抗および拡散層抵抗を低くして、しかも、
均一な浅い拡散層を高濃度に形成することを目的とし、 シリコン基板面にシリコンイオンを注入してアモルファ
スシリコン層を生成する工程と、該アモルファスシリコ
ン層上に不純物をドープした多結晶シリコン層または金
属シリサイド層を形成し、該多結晶シリコン層または金
属シリサイド層から熱処理によって前記アモルファスシ
リコン層に不純物を拡散させると同時に、該アモルファ
スシリコン層を単結晶シリコン層化する工程が含まれて
なることを特徴とする。
本発明は半導体装置の製造方法のうち、特に配線・基板
コンタクト部および浅い拡散層の形成方法に関する。
コンタクト部および浅い拡散層の形成方法に関する。
近年、ＬＳＩなど半導体装置の微細化に伴ない、配線・
基板コンタクト部の低抵抗化と浅い高濃度拡散層の形成
が非常に重要な課題になっており、本発明はそれに対応
した製造方法に関している。
基板コンタクト部の低抵抗化と浅い高濃度拡散層の形成
が非常に重要な課題になっており、本発明はそれに対応
した製造方法に関している。
例えば、ＭＯ３Ｉ−ランジスタを微細化するために、浅
いソース層・ドレイン層（拡散層）とそれらのソース層
・ドレイン層に接続する低抵抗なコンタクト層を形成す
る方法として、第３図に示す形成法が知られている。こ
の第３図１ａｌ〜（Ｃ）の従来の形成方法の工程順断面
図によって、その概要を説明すると、 第３図（ａｌ参照；まず、ｐ型シリコン基板１上にＬＯ
ＣＯ３法によってフィールド絶縁膜２を形成し、次いで
、ゲート絶縁膜３を介してゲート電極４を形成し、その
ゲート電極４の周囲に絶縁膜５を被覆する。なお、この
絶縁膜５およびフィールド絶縁膜２は酸化シリコン（Ｓ
ｉ０２）膜からなる絶縁膜である。
いソース層・ドレイン層（拡散層）とそれらのソース層
・ドレイン層に接続する低抵抗なコンタクト層を形成す
る方法として、第３図に示す形成法が知られている。こ
の第３図１ａｌ〜（Ｃ）の従来の形成方法の工程順断面
図によって、その概要を説明すると、 第３図（ａｌ参照；まず、ｐ型シリコン基板１上にＬＯ
ＣＯ３法によってフィールド絶縁膜２を形成し、次いで
、ゲート絶縁膜３を介してゲート電極４を形成し、その
ゲート電極４の周囲に絶縁膜５を被覆する。なお、この
絶縁膜５およびフィールド絶縁膜２は酸化シリコン（Ｓ
ｉ０２）膜からなる絶縁膜である。
第３図（ｂ）参照：次いで、ＣＶＤ法によって多結晶シ
リコン層６を全面に被着し、その上から燐（Ｐ）イオン
を注入して多結晶シリコン層をｎ型にドープする。
リコン層６を全面に被着し、その上から燐（Ｐ）イオン
を注入して多結晶シリコン層をｎ型にドープする。
第３図（Ｃ１参照：次いで、多結晶シリコン層６をフォ
トプロセスによってパターンニングしてソース・ドレイ
ン形成領域上にのみドープド（不純物をドープした）多
結晶シリコン層６を残存させ、しかる後、熱処理して燐
イオンを活性化させると同時に、ドープド多結晶シリコ
ン層６からｐ型シリコン基板１に燐を拡散させてｎ型の
ソース層およびドレインＮ７を形成する。
トプロセスによってパターンニングしてソース・ドレイ
ン形成領域上にのみドープド（不純物をドープした）多
結晶シリコン層６を残存させ、しかる後、熱処理して燐
イオンを活性化させると同時に、ドープド多結晶シリコ
ン層６からｐ型シリコン基板１に燐を拡散させてｎ型の
ソース層およびドレインＮ７を形成する。
上記は従来の形成方法の一例で、その他の形成方法も提
案されているが、それらの形成法によれば厚さ１０００
〜２０００人程度の浅い拡散層（ソース層およびドレイ
ン層）の形成が可能として知られているものである。な
お、上記は燐をドープド不純物とした例であるが、他の
ｎ型不純物の砒素（Ａｓ）あるいはｎ型不純物の硼素（
Ｂ）や弗化硼素（ＢＦ２）を用いても同様であり、また
、ドープド多結晶シリコン層の代わりに金属シリサイド
層を用いても同様に浅い拡散層が形成できる。
案されているが、それらの形成法によれば厚さ１０００
〜２０００人程度の浅い拡散層（ソース層およびドレイ
ン層）の形成が可能として知られているものである。な
お、上記は燐をドープド不純物とした例であるが、他の
ｎ型不純物の砒素（Ａｓ）あるいはｎ型不純物の硼素（
Ｂ）や弗化硼素（ＢＦ２）を用いても同様であり、また
、ドープド多結晶シリコン層の代わりに金属シリサイド
層を用いても同様に浅い拡散層が形成できる。
ところで、上記のような形成方法において、拡散層を浅
くしようとする場合には、チャンネリングが起こらない
ように配慮して不純物濃度を低くする方法が採られてお
り、そのように低不純物濃度にすると、コンタクト抵抗
および拡散層抵抗が増加する。また、逆に高濃度に不純
物を含有させれば、コンタクト抵抗および拡散層抵抗は
低下するけれども、チャンネリングなどのために拡散層
が深くなる欠点がある。
くしようとする場合には、チャンネリングが起こらない
ように配慮して不純物濃度を低くする方法が採られてお
り、そのように低不純物濃度にすると、コンタクト抵抗
および拡散層抵抗が増加する。また、逆に高濃度に不純
物を含有させれば、コンタクト抵抗および拡散層抵抗は
低下するけれども、チャンネリングなどのために拡散層
が深くなる欠点がある。
このチャンネリングとは、半導体基板に不純物を拡散さ
せる場合、単結晶シリコンは格子点に原子が規則正しく
並んでいて、結晶方向によっては不純物原子がシリコン
原子に当たらずに深くまで入り込むと云うマイクロチャ
ンネリングが起こって、拡散層が不必要に深くなると云
う問題である。
せる場合、単結晶シリコンは格子点に原子が規則正しく
並んでいて、結晶方向によっては不純物原子がシリコン
原子に当たらずに深くまで入り込むと云うマイクロチャ
ンネリングが起こって、拡散層が不必要に深くなると云
う問題である。
本発明はこのような問題点を軽減させて、コンタクト抵
抗および拡散層抵抗を低くして、しかも、均一な浅い拡
散層を高濃度に形成できる製造方法を提案するものであ
る。
抗および拡散層抵抗を低くして、しかも、均一な浅い拡
散層を高濃度に形成できる製造方法を提案するものであ
る。
その目的は、シリコン基板面にシリコンイオンを注入し
てアモルファスシリコン層を生成する工程と、 該アモルファスシリコン層上に多結晶シリコン層または
金属シリサイド層を被着し、不純物をドープした該多結
晶シリコン層または金属シリサイド層から熱処理によっ
て前記アモルファスシリコン層に不純物を拡散させると
同時に、該アモルファスシリコン層を単結晶シリコン層
に成長する工程が含まれる半導体装置の製造方法によっ
て達成される。
てアモルファスシリコン層を生成する工程と、 該アモルファスシリコン層上に多結晶シリコン層または
金属シリサイド層を被着し、不純物をドープした該多結
晶シリコン層または金属シリサイド層から熱処理によっ
て前記アモルファスシリコン層に不純物を拡散させると
同時に、該アモルファスシリコン層を単結晶シリコン層
に成長する工程が含まれる半導体装置の製造方法によっ
て達成される。
即ち、本発明は、拡散層形成部分をアモルファス化して
アモルファスシリコン層にした後、高濃度にドープした
多結晶シリコン層または金属シリサイド層から熱処理に
よってアモルファスシリコン層に不純物を拡散し、且つ
、アモルファスシリコン層を単結晶化して、不純物濃度
の高い拡散層を形成する。
アモルファスシリコン層にした後、高濃度にドープした
多結晶シリコン層または金属シリサイド層から熱処理に
よってアモルファスシリコン層に不純物を拡散し、且つ
、アモルファスシリコン層を単結晶化して、不純物濃度
の高い拡散層を形成する。
そうすると、コンタクト抵抗および拡散層抵抗が低くな
って、且つ、浅い高濃度な拡散層を形成できる。
って、且つ、浅い高濃度な拡散層を形成できる。
そのメカニズムを説明すると、アモルファスシリコン層
は不規則にシリコン原子が存在している状態であるから
、マイクロチャンネリングが起こり難く、浸入した不純
物原子はアモルファスシリコン層内に留まって、シリコ
ン基板にまで浸入し難い。そのため、高濃度に不純物を
含有させても拡散層は深くならず、均一な浅い高不純物
濃度の拡散層が形成でき、また、多結晶シリコンＮ（ま
たは金属シリサイド層）と単結晶シリコン層との界面付
近の不純物濃度も高くなって、コンタクト抵抗も低下す
る。且つ、アモルファスシリコン層は再結晶化の際に活
性化率が高く、その点からも高不純物濃度拡散層の形成
が容易である。
は不規則にシリコン原子が存在している状態であるから
、マイクロチャンネリングが起こり難く、浸入した不純
物原子はアモルファスシリコン層内に留まって、シリコ
ン基板にまで浸入し難い。そのため、高濃度に不純物を
含有させても拡散層は深くならず、均一な浅い高不純物
濃度の拡散層が形成でき、また、多結晶シリコンＮ（ま
たは金属シリサイド層）と単結晶シリコン層との界面付
近の不純物濃度も高くなって、コンタクト抵抗も低下す
る。且つ、アモルファスシリコン層は再結晶化の際に活
性化率が高く、その点からも高不純物濃度拡散層の形成
が容易である。
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（ｄ）は本発明にかかる実施例（１）の
形成工程順断面図を示しており、順を追って説明すると
、 第１図（ａｌ参照；まず、公知の製法によってｐ型シリ
コン基板１面にフィールド絶縁膜２を形成し、次いで、
ゲート絶縁膜３を介してゲート電極４を形成し、その周
囲に絶縁膜５を被覆する。
形成工程順断面図を示しており、順を追って説明すると
、 第１図（ａｌ参照；まず、公知の製法によってｐ型シリ
コン基板１面にフィールド絶縁膜２を形成し、次いで、
ゲート絶縁膜３を介してゲート電極４を形成し、その周
囲に絶縁膜５を被覆する。
第１図（ｂ）参照；次いで、上面よりシリコン（Ｓｉ）
イオンを注入してアモルファスシリコン層１０（膜厚３
００〜１０００人程度）を生成する。イオン注入条件は
例えば、加速エネルギー４０ＫｅＶ、 ドーズ量４
Ｘ １０ ”／ ｃｆｆｌ程度にする。
イオンを注入してアモルファスシリコン層１０（膜厚３
００〜１０００人程度）を生成する。イオン注入条件は
例えば、加速エネルギー４０ＫｅＶ、 ドーズ量４
Ｘ １０ ”／ ｃｆｆｌ程度にする。
第１図（Ｃ）参照；次いで、ＣＶＤ法によって多結晶シ
リコン層６ （膜厚２０００人程度）を全面に被着し、
その上から燐（Ｐ）イオンを注入して多結晶シリコン層
をｎ型にドープする。
リコン層６ （膜厚２０００人程度）を全面に被着し、
その上から燐（Ｐ）イオンを注入して多結晶シリコン層
をｎ型にドープする。
第１図＋ｄ）参照；次いで、フォトプロセスを用いて多
結晶シリコン層６をパターンニングしてソース・ドレイ
ン形成領域上にのみドープド多結晶シリコン層６を残存
させ、次に１、温度１０００℃で素早く熱処理して燐イ
オンを活性化させると共に、ドープド多結晶シリコン層
６からアモルファスシリコン層ＩＯにＦＦ ヲ拡散させ
、同時にアモルファスシリコン層を単結晶化してｎ型の
ソース層およびドレイン層１７を画定する。このように
して形成したソース層・ドレイン層１７は浅い高濃度な
拡散層に形成される。
結晶シリコン層６をパターンニングしてソース・ドレイ
ン形成領域上にのみドープド多結晶シリコン層６を残存
させ、次に１、温度１０００℃で素早く熱処理して燐イ
オンを活性化させると共に、ドープド多結晶シリコン層
６からアモルファスシリコン層ＩＯにＦＦ ヲ拡散させ
、同時にアモルファスシリコン層を単結晶化してｎ型の
ソース層およびドレイン層１７を画定する。このように
して形成したソース層・ドレイン層１７は浅い高濃度な
拡散層に形成される。
上記実施例は多結晶シリコン層６にイオン注入してドー
プド多結晶シリコン層を形成した工程例（第１図（Ｃ）
参照）であるが、ＣＶＤ法によってドープド多結晶シリ
コン層を被着させる方法を用いても良い。
プド多結晶シリコン層を形成した工程例（第１図（Ｃ）
参照）であるが、ＣＶＤ法によってドープド多結晶シリ
コン層を被着させる方法を用いても良い。
次に、第２図（ａ）〜（ｅｌは本発明にかかる実施例（
■）の形成工程順断面図を示している。
■）の形成工程順断面図を示している。
第２図（ａ）参照；上記の実施例と同様に、公知の製法
によってｐ型シリコン基板１面にフィールド絶縁膜２を
形成し、次いで、ゲート絶縁膜３を介してゲート電極４
を形成し、ゲート電極周囲に絶縁膜５を被覆する。
によってｐ型シリコン基板１面にフィールド絶縁膜２を
形成し、次いで、ゲート絶縁膜３を介してゲート電極４
を形成し、ゲート電極周囲に絶縁膜５を被覆する。
第２図（ｂ）参照；次いで、同じくシリコン（Ｓｉ）イ
オンを注入してアモルファスシリコン層１０ （膜厚３
００〜１０００人程度）を生成する。イオン注入条件は
例えば、加速エネルギー４０ＫｅＶ、 ドーズ量４Ｘ
ＩＯ”’／Ｃシ程度にする。
オンを注入してアモルファスシリコン層１０ （膜厚３
００〜１０００人程度）を生成する。イオン注入条件は
例えば、加速エネルギー４０ＫｅＶ、 ドーズ量４Ｘ
ＩＯ”’／Ｃシ程度にする。
第２図（Ｃ）参照；次いで、ＣＶＤ法によって多結晶シ
リコン層６ （膜厚２０００人程度）を被着し、その上
からＷ （Ｐ）イオンを注入して多結晶シリコン層をｎ
型にドープする。
リコン層６ （膜厚２０００人程度）を被着し、その上
からＷ （Ｐ）イオンを注入して多結晶シリコン層をｎ
型にドープする。
第２図ｆｄ＋参照：次いで、フォトプロセスを用いて多
結晶シリコン層６をパターンニングしてソース・ドレイ
ン形成領域上にのみドープド多結晶シリコン層６を残存
させ、次に、その上からチタン（Ｔｉ）膜１）をスパッ
タ法で被着する。
結晶シリコン層６をパターンニングしてソース・ドレイ
ン形成領域上にのみドープド多結晶シリコン層６を残存
させ、次に、その上からチタン（Ｔｉ）膜１）をスパッ
タ法で被着する。
第２図（ｅ）参照；次いで、ハロゲンランプなどを用い
た急速熱処理（ＰＴＡ）法によって熱処理すると、多結
晶シリコン層６とチタン膜１）とが反応してチタンシリ
サイド層１２が形成され、ドープド多結晶シリコン層６
からアモルファスシリコン層１０に燐が拡散し、同時に
アモルファスシリコン層は単結晶化して同時に燐イオン
が活性化され、ｎ型の浅い高濃度なソース層およびドレ
イン層１７を成長する。なお、多結晶シリコン層と接触
していないチタン膜はシリサイド化せず、そのため、そ
の後に選択的にエツチング除去でき、第２図（ａ）はそ
の残存チタン膜を除去した図を示している。
た急速熱処理（ＰＴＡ）法によって熱処理すると、多結
晶シリコン層６とチタン膜１）とが反応してチタンシリ
サイド層１２が形成され、ドープド多結晶シリコン層６
からアモルファスシリコン層１０に燐が拡散し、同時に
アモルファスシリコン層は単結晶化して同時に燐イオン
が活性化され、ｎ型の浅い高濃度なソース層およびドレ
イン層１７を成長する。なお、多結晶シリコン層と接触
していないチタン膜はシリサイド化せず、そのため、そ
の後に選択的にエツチング除去でき、第２図（ａ）はそ
の残存チタン膜を除去した図を示している。
上記実施例はチタンシリサイド層１２を拡散層（ソース
層およびドレイン層１７）の形成と同時に生成する例で
説明したが、最初に燐をドープしたドープドチタンシリ
サイド層を形成し、そこからアモルファスシリコン層１
０に燐を拡散する方法を採っても良い。また、金属シリ
サイド層としてはチタンシリサイド層の他、白金シリサ
イド層、コバ“ルトシリサイド層、タングステンシリサ
イド層。
層およびドレイン層１７）の形成と同時に生成する例で
説明したが、最初に燐をドープしたドープドチタンシリ
サイド層を形成し、そこからアモルファスシリコン層１
０に燐を拡散する方法を採っても良い。また、金属シリ
サイド層としてはチタンシリサイド層の他、白金シリサ
イド層、コバ“ルトシリサイド層、タングステンシリサ
イド層。
モリブデンシリサイド層、ハフニウムシリサイド層、バ
ナジウムシリサイド層、ジルコニウムシリサイド層など
も用いられる。また、ドープド不純物として燐の他に砒
素、あるいはｐ型不純物の硼素や弗化硼素などでも同様
に形成できる。また、アモルファス化にはゲルマニウム
（Ｇｅ）の注入を用いても良い。
ナジウムシリサイド層、ジルコニウムシリサイド層など
も用いられる。また、ドープド不純物として燐の他に砒
素、あるいはｐ型不純物の硼素や弗化硼素などでも同様
に形成できる。また、アモルファス化にはゲルマニウム
（Ｇｅ）の注入を用いても良い。
以上のような本発明にかかる形成方法によればＭＯＳ）
ランジスタ素子が微細化され、且つ、ショートチャネル
効果が低減されるなど、その高性能化に大きく役立つも
のである。
ランジスタ素子が微細化され、且つ、ショートチャネル
効果が低減されるなど、その高性能化に大きく役立つも
のである。
また、本発明は上記のＭＯ３Ｉ−ランジスタの他、バイ
ポーラトランジスタにおいてもエミッタコンタクトなど
を微細化して、同様に高性能化できる。
ポーラトランジスタにおいてもエミッタコンタクトなど
を微細化して、同様に高性能化できる。
（発明の効果〕
以上の説明から明らかなように、本発明にかかる製造方
法によればコンタクト抵抗および拡散層抵抗を低下させ
て、浅い拡散層が形成でき、従って、トランジスタ素子
の微細化、高性能化に顕著に寄与するものである。
法によればコンタクト抵抗および拡散層抵抗を低下させ
て、浅い拡散層が形成でき、従って、トランジスタ素子
の微細化、高性能化に顕著に寄与するものである。
１０はアモルファスシリコン層、
１）はチタン膜、
１２はチタンシリサイド層
を示している。
第１図は本発明にかかる実施例Ｎ）の形成工程順断面図
、 第２図は本発明にかかる実施例（ＩＩ）の形成工程順断
面図、 第３図は従来の形成方法の工程順断面図である。 図において、 １はｐ型シリコン基板、２はフィールド絶縁膜、３はゲ
ート絶縁膜、 ４はゲート電極、５は絶縁膜、
６は多結晶シリコン層、７．１７はソース層、ド
レイン層、 ／￥ミ螺；カ、かシミ腐例（Ｉ掬乃へ′１ｎ神酢血口第
１）！！ 一１′ 第 図
、 第２図は本発明にかかる実施例（ＩＩ）の形成工程順断
面図、 第３図は従来の形成方法の工程順断面図である。 図において、 １はｐ型シリコン基板、２はフィールド絶縁膜、３はゲ
ート絶縁膜、 ４はゲート電極、５は絶縁膜、
６は多結晶シリコン層、７．１７はソース層、ド
レイン層、 ／￥ミ螺；カ、かシミ腐例（Ｉ掬乃へ′１ｎ神酢血口第
１）！！ 一１′ 第 図
Claims (3)
- （１）シリコン基板面にシリコンイオンを注入してアモ
ルファスシリコン層を生成する工程と、該アモルファス
シリコン層上に不純物をドープした多結晶シリコン層ま
たは金属シリサイド層を形成し、該多結晶シリコン層ま
たは金属シリサイド層から熱処理によつて前記アモルフ
ァスシリコン層に不純物を拡散させると同時に、該アモ
ルファスシリコン層を単結晶シリコン層化する工程が含
まれてなることを特徴とする半導体装置の製造方法。 - （２）上記アモルファスシリコン層上に不純物を含まな
い多結晶シリコン層を被着し、該多結晶シリコン層に不
純物イオンを注入して、不純物をドープした多結晶シリ
コン層を形成することを特徴とする請求項（１）記載の
半導体装置の製造方法。 - （３）不純物イオンをドープした多結晶シリコン層の上
に金属膜を被着し、上記熱処理によってアモルファスシ
リコン層に不純物を拡散させると同時に、該アモルファ
スシリコン層を単結晶シリコン層化する工程と同時に前
記金属シリサイド層を形成することを特徴とする請求項
（１）記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245569A JPH0291932A (ja) | 1988-09-28 | 1988-09-28 | 半導体装置の製造方法 |
| EP89115513A EP0361078A3 (en) | 1988-09-28 | 1989-08-23 | Method of producing a semiconductor device having shallow highly doped regions |
| KR1019890013897A KR920006850B1 (ko) | 1988-09-28 | 1989-09-27 | 반도체기판에 불순물농도가 높고 두께가 저감된 불순물 영역을 갖는 반도체장치의 제조방법. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245569A JPH0291932A (ja) | 1988-09-28 | 1988-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0291932A true JPH0291932A (ja) | 1990-03-30 |
Family
ID=17135668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63245569A Pending JPH0291932A (ja) | 1988-09-28 | 1988-09-28 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0361078A3 (ja) |
| JP (1) | JPH0291932A (ja) |
| KR (1) | KR920006850B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231091A (ja) * | 1994-02-17 | 1995-08-29 | Nec Corp | 半導体装置の製造方法 |
| JPH0870053A (ja) * | 1994-06-21 | 1996-03-12 | Nec Corp | 半導体装置の製造方法 |
| JP2014107391A (ja) * | 2012-11-27 | 2014-06-09 | Toyota Motor Corp | 半導体装置とその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3431647B2 (ja) | 1992-10-30 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法 |
| TW200742087A (en) * | 2006-03-14 | 2007-11-01 | Koninkl Philips Electronics Nv | Source and drain formation |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346593A (en) * | 1976-10-12 | 1978-04-26 | Genshinou Iinkai Kakunou Kenki | Thermal reactor |
| JPS58161344A (ja) * | 1982-03-19 | 1983-09-24 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62130519A (ja) * | 1985-12-03 | 1987-06-12 | Sony Corp | 半導体薄膜への不純物ド−ピング方法 |
| JPS62266829A (ja) * | 1986-05-14 | 1987-11-19 | Sharp Corp | 浅い接合層の形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS618916A (ja) * | 1984-06-21 | 1986-01-16 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | ド−プ領域の形成方法 |
| IT1209682B (it) * | 1985-12-23 | 1989-08-30 | Sgs Microelettronica Spa | Processo per la fabbricazione mediante ricristallizzazione epitassiale di transistori ad effetto di campo a gate isolato con giunzioni a profondita' minima. |
-
1988
- 1988-09-28 JP JP63245569A patent/JPH0291932A/ja active Pending
-
1989
- 1989-08-23 EP EP89115513A patent/EP0361078A3/en not_active Withdrawn
- 1989-09-27 KR KR1019890013897A patent/KR920006850B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346593A (en) * | 1976-10-12 | 1978-04-26 | Genshinou Iinkai Kakunou Kenki | Thermal reactor |
| JPS58161344A (ja) * | 1982-03-19 | 1983-09-24 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS62130519A (ja) * | 1985-12-03 | 1987-06-12 | Sony Corp | 半導体薄膜への不純物ド−ピング方法 |
| JPS62266829A (ja) * | 1986-05-14 | 1987-11-19 | Sharp Corp | 浅い接合層の形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231091A (ja) * | 1994-02-17 | 1995-08-29 | Nec Corp | 半導体装置の製造方法 |
| JPH0870053A (ja) * | 1994-06-21 | 1996-03-12 | Nec Corp | 半導体装置の製造方法 |
| JP2014107391A (ja) * | 2012-11-27 | 2014-06-09 | Toyota Motor Corp | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920006850B1 (ko) | 1992-08-20 |
| EP0361078A2 (en) | 1990-04-04 |
| KR900005575A (ko) | 1990-04-14 |
| EP0361078A3 (en) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978736B2 (ja) | 半導体装置の製造方法 | |
| US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
| JPH0523055B2 (ja) | ||
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| JP3014030B2 (ja) | 半導体装置の製造方法 | |
| JPH0291932A (ja) | 半導体装置の製造方法 | |
| US5460986A (en) | Process for making a power MOSFET device and structure | |
| JPS6226573B2 (ja) | ||
| JPS63122177A (ja) | 半導体装置とその製造方法 | |
| JP2850813B2 (ja) | 半導体装置の製造方法 | |
| JPS61230373A (ja) | 半導体装置の製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JP3589136B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01216572A (ja) | 半導体装置の製造方法 | |
| JPH0212924A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPS61174745A (ja) | 半導体装置の製造方法 | |
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JPH04370937A (ja) | 半導体装置の製造方法 | |
| JPS59169179A (ja) | 半導体集積回路装置 | |
| JPH02211623A (ja) | 半導体装置の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| JP3244066B2 (ja) | 半導体装置の製造方法 | |
| JPH0458524A (ja) | 半導体装置の製造方法 | |
| JP2929206B2 (ja) | 半導体装置の製造方法 |