JP2929206B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2929206B2 JP2929206B2 JP28812989A JP28812989A JP2929206B2 JP 2929206 B2 JP2929206 B2 JP 2929206B2 JP 28812989 A JP28812989 A JP 28812989A JP 28812989 A JP28812989 A JP 28812989A JP 2929206 B2 JP2929206 B2 JP 2929206B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- concentration
- layer
- metal silicide
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関するものであ
る。
る。
配線又はゲート電極として使用する金属シリサイドと
トランジスタ等の電極用として使用するために半導体内
に形成した高濃度の不純物領域を直接接続する構造が近
年多く試みられている。
トランジスタ等の電極用として使用するために半導体内
に形成した高濃度の不純物領域を直接接続する構造が近
年多く試みられている。
半導体内の高濃度不純物層の活性化のためや、金属シ
リサイド層の形成後、金属シリサイドの上部に形成する
絶縁膜の平坦化のための熱工程の際、半導体内部に形成
された高濃度不純物は金属シリサイド中へ大量に拡散す
る。このため、電極として働くために必要な濃度の不純
物を半導体がその内部に十分保持することができずオー
ミック電極をとれなくなる。
リサイド層の形成後、金属シリサイドの上部に形成する
絶縁膜の平坦化のための熱工程の際、半導体内部に形成
された高濃度不純物は金属シリサイド中へ大量に拡散す
る。このため、電極として働くために必要な濃度の不純
物を半導体がその内部に十分保持することができずオー
ミック電極をとれなくなる。
本発明は、金属シリサイド層と半導体内の高濃度不純
物層の間に、半導体内部の高濃度の不純物と同じタイプ
の不純物を含む多結晶シリコン又はアモルファスシリコ
ン等の半導体層を形成する。半導体内の高濃度不純物の
活性化又は金属シリサイドの上部に形成した絶縁膜の平
坦化のための熱工程の間、半導体内の高濃度の不純物の
活性化のための熱工程の間、半導体内の高濃度の不純物
の一部は上部にある多結晶シリコンあるいはアモルファ
スシリコン等の半導体層中や更にその上部にある絶縁膜
中に拡散するが、同時に多結晶シリコン又はアモルファ
スシリコン中の不純物も反対に半導体中へ拡散する。こ
のため、電極として働く半導体内に設けられた高濃度の
不純物領域の不純物濃度は熱工程の後にも減少すること
なく、良好なオーミックな電極特性が得られる。
物層の間に、半導体内部の高濃度の不純物と同じタイプ
の不純物を含む多結晶シリコン又はアモルファスシリコ
ン等の半導体層を形成する。半導体内の高濃度不純物の
活性化又は金属シリサイドの上部に形成した絶縁膜の平
坦化のための熱工程の間、半導体内の高濃度の不純物の
活性化のための熱工程の間、半導体内の高濃度の不純物
の一部は上部にある多結晶シリコンあるいはアモルファ
スシリコン等の半導体層中や更にその上部にある絶縁膜
中に拡散するが、同時に多結晶シリコン又はアモルファ
スシリコン中の不純物も反対に半導体中へ拡散する。こ
のため、電極として働く半導体内に設けられた高濃度の
不純物領域の不純物濃度は熱工程の後にも減少すること
なく、良好なオーミックな電極特性が得られる。
第２図及び第３図により従来技術を説明する。第２図
は従来技術の構造断面図を示す。21はＮ型シリコン半導
体基板、22は半導体内に形成されたＰ型の高濃度不純物
領域、23はシリコン酸化膜、24は金属シリサイド、25は
絶縁膜として働くシリコン酸化膜を示す。
は従来技術の構造断面図を示す。21はＮ型シリコン半導
体基板、22は半導体内に形成されたＰ型の高濃度不純物
領域、23はシリコン酸化膜、24は金属シリサイド、25は
絶縁膜として働くシリコン酸化膜を示す。
シリコン酸化膜23は、金属シリサイド24と半導体内部
のＰ型の高濃度不純物層22を接続するため、即ちコンタ
クトを形成するため、コンタクトの箇所26で一部取り除
かれている。
のＰ型の高濃度不純物層22を接続するため、即ちコンタ
クトを形成するため、コンタクトの箇所26で一部取り除
かれている。
第３図は、第２図の構造断面図の内コンタクト部を通
る直線Ｂ−Ｂ′上におけるＰ型不純物の分布を示してい
る。31は金属シリサイド24及び絶縁膜として働くシリコ
ン酸化膜25を形成した後のＰ型不純物の分布を示してい
る。シリコン表面付近では１×1020cm-3程度の高濃度に
形成されている。32は半導体シリコン内の高濃度不純物
層22の活性化と絶縁膜として働くシリコン酸化膜25の平
坦化のための熱工程後のＰ型不純物を示している。
る直線Ｂ−Ｂ′上におけるＰ型不純物の分布を示してい
る。31は金属シリサイド24及び絶縁膜として働くシリコ
ン酸化膜25を形成した後のＰ型不純物の分布を示してい
る。シリコン表面付近では１×1020cm-3程度の高濃度に
形成されている。32は半導体シリコン内の高濃度不純物
層22の活性化と絶縁膜として働くシリコン酸化膜25の平
坦化のための熱工程後のＰ型不純物を示している。
金属シリサイドは半導体シリコンを含むため、第３図
の32が示すように熱工程により半導体シリコン中の不純
物は大量に金属シリサイド中へ拡散する。熱工程後のシ
リコン表面でのＰ型不純物濃度は１×1019cm-3程度にも
低くなることがあり、金属シリサイド24と高濃度の不純
物層22のコンタクト部26はショットキー接合を形成し、
良好なオーミックコンタクトを得ることができなくな
る。
の32が示すように熱工程により半導体シリコン中の不純
物は大量に金属シリサイド中へ拡散する。熱工程後のシ
リコン表面でのＰ型不純物濃度は１×1019cm-3程度にも
低くなることがあり、金属シリサイド24と高濃度の不純
物層22のコンタクト部26はショットキー接合を形成し、
良好なオーミックコンタクトを得ることができなくな
る。
本発明は従来技術の欠点を改善し、熱工程後にも金属
シリサイドと半導体内の高濃度不純物層の良好なオーミ
ックコンタクトを得ることを目的とするものである。
シリサイドと半導体内の高濃度不純物層の良好なオーミ
ックコンタクトを得ることを目的とするものである。
金属シリサイド層を形成する前に、半導体内の高濃度
の不純物と同タイプの不純物を含む多結晶シリコンある
いはアモルファスシリコン等の半導体層を形成する。そ
の後に金属シリサイド層を形成する。即ち、金属シリサ
イド金属と半導体内に形成された高濃度の不純物層の間
に、半導体内に形成された高濃度不純物と同タイプの不
純物を含んだ多結晶シリコン層又はアモルファスシリコ
ン層等の半導体層を形成する。
の不純物と同タイプの不純物を含む多結晶シリコンある
いはアモルファスシリコン等の半導体層を形成する。そ
の後に金属シリサイド層を形成する。即ち、金属シリサ
イド金属と半導体内に形成された高濃度の不純物層の間
に、半導体内に形成された高濃度不純物と同タイプの不
純物を含んだ多結晶シリコン層又はアモルファスシリコ
ン層等の半導体層を形成する。
熱工程の際、多結晶シリコン層又はアモルファスシリ
コン層内の不純物が半導体シリコン基板内に拡散し、半
導体内の高濃度不純物層中の一部の不純物が金属シリサ
イド層へ向かって拡散するのを補い、半導体内の高濃度
不純物層の不純物濃度の減少を防ぐ。
コン層内の不純物が半導体シリコン基板内に拡散し、半
導体内の高濃度不純物層中の一部の不純物が金属シリサ
イド層へ向かって拡散するのを補い、半導体内の高濃度
不純物層の不純物濃度の減少を防ぐ。
第１図（ａ）〜（ｃ）の工程順断面図により、本発明
の半導体装置の製造方法を説明する。
の半導体装置の製造方法を説明する。
第１図（ａ）において、11はＮ型の半導体基板、12は
イオン注入あるいは堆積により半導体基板内に形成され
た高濃度のＰ型不純物層、13は半導体基板上に化学的気
相成長法等で堆積されたシリコン酸化膜を示している。
イオン注入あるいは堆積により半導体基板内に形成され
た高濃度のＰ型不純物層、13は半導体基板上に化学的気
相成長法等で堆積されたシリコン酸化膜を示している。
次に第１図（ｂ）に示すように、コンタクト部14を形
成するために、シリコン酸化膜13の一部が除去され、そ
の後に多結晶シリコン又はアモルファスシリコン等の半
導体層15が堆積される。半導体層15には、堆積後イオン
注入によって半導体基板内の高濃度不純物層12の不純物
と同じタイプのＰ型不純物が注入される。あるいは、半
導体15の堆積中に一緒にＰ型不純物を含む形で堆積して
も良い。
成するために、シリコン酸化膜13の一部が除去され、そ
の後に多結晶シリコン又はアモルファスシリコン等の半
導体層15が堆積される。半導体層15には、堆積後イオン
注入によって半導体基板内の高濃度不純物層12の不純物
と同じタイプのＰ型不純物が注入される。あるいは、半
導体15の堆積中に一緒にＰ型不純物を含む形で堆積して
も良い。
次に第１図（ｃ）に示すように、半導体層15の上に金
属シリサイド層16が化学的気相成長法あるいはスパッタ
法等により形成される。その上に更に絶縁膜となるシリ
コン酸化膜17が化学的気相成長法等で形成され、その
後、絶縁膜であるシリコン酸化膜17の平坦化と半導体内
の高濃度のＰ型不純物層12の活性化のための熱工程が行
われる。
属シリサイド層16が化学的気相成長法あるいはスパッタ
法等により形成される。その上に更に絶縁膜となるシリ
コン酸化膜17が化学的気相成長法等で形成され、その
後、絶縁膜であるシリコン酸化膜17の平坦化と半導体内
の高濃度のＰ型不純物層12の活性化のための熱工程が行
われる。
第４図は、第１図（ｃ）の直線Ａ−Ａ′上のＰ型不純
物層の濃度分布を示すグラフである。41は金属シリサイ
ド形成前のシリコン基板中のＰ型不純物の濃度分布を示
す。シリコン基板表面での濃度はおよそ１×1020cm-3程
度である。42は絶縁膜17を形成した後の熱工程後のＰ型
不純物の分布を示す。シリコン基板内の高濃度のＰ型不
純物層12の内のＰ型不純物の一部は、半導体層15や金属
シリサイド層16へ向かって拡散するが、半導体層15の中
のＰ型不純物の一部は反対に半導体基板内に向かって拡
散する。そのため半導体基板内の高濃度のＰ型不純物層
12内のＰ型不純物の濃度は、熱工程後にも殆ど減少せ
ず、オーミックコンタクトに必要なおよそ６×1019cm-3
以上の濃度を保つ。
物層の濃度分布を示すグラフである。41は金属シリサイ
ド形成前のシリコン基板中のＰ型不純物の濃度分布を示
す。シリコン基板表面での濃度はおよそ１×1020cm-3程
度である。42は絶縁膜17を形成した後の熱工程後のＰ型
不純物の分布を示す。シリコン基板内の高濃度のＰ型不
純物層12の内のＰ型不純物の一部は、半導体層15や金属
シリサイド層16へ向かって拡散するが、半導体層15の中
のＰ型不純物の一部は反対に半導体基板内に向かって拡
散する。そのため半導体基板内の高濃度のＰ型不純物層
12内のＰ型不純物の濃度は、熱工程後にも殆ど減少せ
ず、オーミックコンタクトに必要なおよそ６×1019cm-3
以上の濃度を保つ。
以上の議論は高濃度不純物がＰ型の場合について行っ
たが、高濃度不純物がＮ型の場合にも全く同様な議論が
可能である。即ち、半導体基板内のＮ型高濃度不純物層
の上に堆積される多結晶シリコン又はアモルファスシリ
コン等の半導体の中にＮ型不純物を入れておく。この場
合にも、半導体基板内の高濃度Ｎ型不純物は熱工程の後
に、その不純物濃度を減少させることはない。
たが、高濃度不純物がＮ型の場合にも全く同様な議論が
可能である。即ち、半導体基板内のＮ型高濃度不純物層
の上に堆積される多結晶シリコン又はアモルファスシリ
コン等の半導体の中にＮ型不純物を入れておく。この場
合にも、半導体基板内の高濃度Ｎ型不純物は熱工程の後
に、その不純物濃度を減少させることはない。
以上詳細に説明したように、本発明の半導体装置の製
造方法は、半導体内に形成した電極用の高濃度不純物層
と配線又はゲート電極等に使用される金属シリサイド層
のコンタクト形成にあたって良好なオーミックコンタク
ト特性を得ることのできる優れた利点を持つ。
造方法は、半導体内に形成した電極用の高濃度不純物層
と配線又はゲート電極等に使用される金属シリサイド層
のコンタクト形成にあたって良好なオーミックコンタク
ト特性を得ることのできる優れた利点を持つ。
第１図（ａ）〜（ｃ）は本発明の半導体装置の製造工程
を示す工程順断面図、第２図は従来の半導体装置の工程
順断面図、第３図は第２図の直線Ｂ−Ｂ′上の不純物濃
度分布図、第４図は第１図の直線Ａ−Ａ′上の不純物濃
度分布図を示すものである。 11……Ｎ型半導体シリコン基板 12……高濃度Ｐ型不純物領域 14……コンタクト 15……Ｐ型不純物を含む多結晶シリコン 16……金属シリサイド
を示す工程順断面図、第２図は従来の半導体装置の工程
順断面図、第３図は第２図の直線Ｂ−Ｂ′上の不純物濃
度分布図、第４図は第１図の直線Ａ−Ａ′上の不純物濃
度分布図を示すものである。 11……Ｎ型半導体シリコン基板 12……高濃度Ｐ型不純物領域 14……コンタクト 15……Ｐ型不純物を含む多結晶シリコン 16……金属シリサイド
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 29/41 - 29/45 H01L 29/78 H01L 21/336
Claims (4)
- 【請求項１】半導体基板内の表面部分に形成された高濃
度不純物領域の表面に、前記高濃度不純物領域と同じタ
イプの不純物を含む多結晶シリコン又はアモルファスシ
リコンよりなる半導体層を形成し、 その後、前記不純物を含む半導体層の表面に、配線とし
て使用するための金属シリサイド層を形成し、 その後、前記金属シリサイド層を覆うための絶縁膜を形
成し、 前記高濃度不純物領域の活性化のための熱処理を行い、 前記高濃度不純物領域と前記金属シリサイドとの良好な
オーミックコンタクトを得ることを特徴とする半導体装
置の製造方法。 - 【請求項２】前記半導体層を形成する工程は、前記半導
体層を堆積して形成する際に、一緒に不純物を含む形で
堆積させる請求項１記載の半導体装置の製造方法。 - 【請求項３】前記半導体層を形成する工程は、前記半導
体層を堆積した後、前記不純物をイオン注入する請求項
１記載の半導体装置の製造方法。 - 【請求項４】前記高濃度不純物領域と前記半導体層に含
まれる不純物は、共にＰ型不純物である請求項１記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28812989A JP2929206B2 (ja) | 1989-11-06 | 1989-11-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28812989A JP2929206B2 (ja) | 1989-11-06 | 1989-11-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03148822A JPH03148822A (ja) | 1991-06-25 |
| JP2929206B2 true JP2929206B2 (ja) | 1999-08-03 |
Family
ID=17726185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28812989A Expired - Lifetime JP2929206B2 (ja) | 1989-11-06 | 1989-11-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929206B2 (ja) |
-
1989
- 1989-11-06 JP JP28812989A patent/JP2929206B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03148822A (ja) | 1991-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079371B2 (ja) | 半導体素子の製造方法 | |
| JPH051623B2 (ja) | ||
| US5846869A (en) | Method of manufacturing semiconductor integrated circuit device | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| JP2954263B2 (ja) | 半導体装置の製造方法 | |
| JP2929206B2 (ja) | 半導体装置の製造方法 | |
| JPH0467671A (ja) | 半導体装置の製造方法 | |
| JP3104067B2 (ja) | 半導体装置の製法 | |
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| US5227317A (en) | Method of manufacturing semiconductor integrated circuit bipolar transistor device | |
| JP2901616B2 (ja) | 半導体装置の製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPS6220711B2 (ja) | ||
| JPH0291932A (ja) | 半導体装置の製造方法 | |
| JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
| JP3031343B2 (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP3124283B2 (ja) | 半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JP2792094B2 (ja) | 半導体装置の製造方法 | |
| JPH0155585B2 (ja) | ||
| JP2828126B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080521 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100521 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100521 |