JP2792094B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2792094B2 JP2792094B2 JP1102453A JP10245389A JP2792094B2 JP 2792094 B2 JP2792094 B2 JP 2792094B2 JP 1102453 A JP1102453 A JP 1102453A JP 10245389 A JP10245389 A JP 10245389A JP 2792094 B2 JP2792094 B2 JP 2792094B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- contact hole
- insulating film
- contact
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に埋込みコ
ンタクトの製造方法に関する。
ンタクトの製造方法に関する。
第３図を参照して従来の技術を説明する。
従来、P+領域とN+領域を有する半導体装置における埋
込みコンタクトを形成する技術としては、例えば、CMOS
型半導体装置のソース・ドレイン領域上のコンタクトホ
ールを多結晶シリコンで埋める技術がある。
込みコンタクトを形成する技術としては、例えば、CMOS
型半導体装置のソース・ドレイン領域上のコンタクトホ
ールを多結晶シリコンで埋める技術がある。
まず、第３図（ａ）に示すように、Ｐ型シリコン基板
301にＮウエル302,素子分離酸化膜（LOCOS）303,N+拡散
層304,P+拡散層305,ゲート絶縁膜としてのシリコン酸化
膜（ゲートSiO2）306,ゲート電極としてのN+多結晶シリ
コン307,層間絶縁膜308から成る構造において、N+拡散
層304と配線層を結ぶ第１のコンタクトホール309を開孔
する。
301にＮウエル302,素子分離酸化膜（LOCOS）303,N+拡散
層304,P+拡散層305,ゲート絶縁膜としてのシリコン酸化
膜（ゲートSiO2）306,ゲート電極としてのN+多結晶シリ
コン307,層間絶縁膜308から成る構造において、N+拡散
層304と配線層を結ぶ第１のコンタクトホール309を開孔
する。
次に、第１のコンタクトホール309を埋めるのに十分
な厚さのＮ型の第１の多結晶シリコン310を化学気相成
長により形成し、層間絶縁膜308が露出までプラズマエ
ッチングなどによる第１の多結晶シリコン310の全面エ
ッチングを行ない、第１のコンタクトホール309内に第
１の多結晶シリコン310を残し、これの露出部を熱酸化
によりシリコン酸化膜311に変換して第３図（ｂ）に示
す構造を得る。
な厚さのＮ型の第１の多結晶シリコン310を化学気相成
長により形成し、層間絶縁膜308が露出までプラズマエ
ッチングなどによる第１の多結晶シリコン310の全面エ
ッチングを行ない、第１のコンタクトホール309内に第
１の多結晶シリコン310を残し、これの露出部を熱酸化
によりシリコン酸化膜311に変換して第３図（ｂ）に示
す構造を得る。
次に、第３図（ｃ）に示すように、P+拡散層305上に
第２のコンタクトホールを開口してＰ型の第２の多結晶
シリコン313をその中に埋め込み、それの露出部をシリ
コン酸化膜311に変換する。
第２のコンタクトホールを開口してＰ型の第２の多結晶
シリコン313をその中に埋め込み、それの露出部をシリ
コン酸化膜311に変換する。
さらに、シリコン酸化膜311をエッチング除去し、多
結晶シリコンによる埋込みコンタクトを形成し、配線ア
ルミ314を形成して第３図（ｄ）に示した構造を得る。
結晶シリコンによる埋込みコンタクトを形成し、配線ア
ルミ314を形成して第３図（ｄ）に示した構造を得る。
P+領域およびN+領域を有する半導体装置における多結
晶シリコンによる埋込みコンタクトの形成は、上述した
ように、コンタクトホールの形成および多結晶シリコン
埋込み工程をP+拡散層上とN+拡散層上で別々に行なうこ
とにより達せられた。
晶シリコンによる埋込みコンタクトの形成は、上述した
ように、コンタクトホールの形成および多結晶シリコン
埋込み工程をP+拡散層上とN+拡散層上で別々に行なうこ
とにより達せられた。
本発明の半導体装置の製造方法は、機能領域を有する
半導体基板上に形成された絶縁膜にコンタクトホールを
形成する工程と、この絶縁膜を有する半導体基板の全面
に第１の多結晶シリコンを化学気相成長する工程と、第
１のホトレジストによりこの半導体基板の所望の領域を
被覆して第１の不純物を斜め回転イオン注入により所望
の領域の第１の多結晶シリコン中にドープする工程と、
第２のホトレジストによりこの半導体基板の所望の領域
を被覆し第２の不純物を斜めイオン注入により所望の領
域の第１の多結晶シリコン中ににドープする工程と、第
１の多結晶シリコン上に第２の多結晶シリコンを化学気
相成長する工程と、これら第１及び第２の多結晶シリコ
ンを全面エッチングしコンタクトホール内に第１及び第
２の多結晶シリコンを残し絶縁膜を露出させ埋込みコン
タクトを形成する工程と、絶縁膜上及び埋込みコンタク
ト上に所定の配線パターンを形成する工程を有してい
る。
半導体基板上に形成された絶縁膜にコンタクトホールを
形成する工程と、この絶縁膜を有する半導体基板の全面
に第１の多結晶シリコンを化学気相成長する工程と、第
１のホトレジストによりこの半導体基板の所望の領域を
被覆して第１の不純物を斜め回転イオン注入により所望
の領域の第１の多結晶シリコン中にドープする工程と、
第２のホトレジストによりこの半導体基板の所望の領域
を被覆し第２の不純物を斜めイオン注入により所望の領
域の第１の多結晶シリコン中ににドープする工程と、第
１の多結晶シリコン上に第２の多結晶シリコンを化学気
相成長する工程と、これら第１及び第２の多結晶シリコ
ンを全面エッチングしコンタクトホール内に第１及び第
２の多結晶シリコンを残し絶縁膜を露出させ埋込みコン
タクトを形成する工程と、絶縁膜上及び埋込みコンタク
ト上に所定の配線パターンを形成する工程を有してい
る。
本発明の第１の実施例を第１図を用いて説明する。
本発明をCMOS型半導体装置に適用した場合、まず第１
図（ａ）のように、Ｐ型半導体基板101上にＮウエル102
と、素子分離膜（LOCOS）103と、Ｎチャンネルトランジ
スタのソース・ドレイン領域であるN+拡散層104と、Ｐ
チャンネルトランジスタのソース・ドレイン領域である
P+拡散層105と、ゲート絶縁膜（ゲートSiO2）106と、ゲ
ート電極であるN+多結晶シリコン107と、シリコン酸化
膜108と、第１の配線層であるモリブデンシリサイド膜1
09が形成された上にりん硅酸ガラス（PSG）膜110を約1.
5μｍ化学気相成長により形成し、十分平坦化を行った
後に、N+拡散層104と、P+拡散層105と、N+多結晶シリコ
ン107と、モリブデンシリサイド膜109と、第２の配線層
を接続するコンタクトホール111を形成する。このコン
タクトホール111の開孔後の直径は１μｍ程度である。
図（ａ）のように、Ｐ型半導体基板101上にＮウエル102
と、素子分離膜（LOCOS）103と、Ｎチャンネルトランジ
スタのソース・ドレイン領域であるN+拡散層104と、Ｐ
チャンネルトランジスタのソース・ドレイン領域である
P+拡散層105と、ゲート絶縁膜（ゲートSiO2）106と、ゲ
ート電極であるN+多結晶シリコン107と、シリコン酸化
膜108と、第１の配線層であるモリブデンシリサイド膜1
09が形成された上にりん硅酸ガラス（PSG）膜110を約1.
5μｍ化学気相成長により形成し、十分平坦化を行った
後に、N+拡散層104と、P+拡散層105と、N+多結晶シリコ
ン107と、モリブデンシリサイド膜109と、第２の配線層
を接続するコンタクトホール111を形成する。このコン
タクトホール111の開孔後の直径は１μｍ程度である。
次に、第１図（ｂ）に示すように、第１の多結晶シリ
コン112を化学気相成長により約0.2μｍの厚さに成長す
る。この第１の多結晶シリコン112の膜厚は、コンタク
トホール111の深さの1/3未満であることが好ましい。
コン112を化学気相成長により約0.2μｍの厚さに成長す
る。この第１の多結晶シリコン112の膜厚は、コンタク
トホール111の深さの1/3未満であることが好ましい。
次に、第１図（ｃ）に示すように、P+拡散層105上の
コンタクトホール111が露出するパターンに第１のホト
レジスト113を形成し、Ｐ形不純物例えばボロンを斜め
回転イオン注入することにより、第１の多結晶シリコン
112の露出した部分にボロンをドープする。このときボ
ロンは第１図（ｃ）の図中の矢印に示されるようにコン
タクトホールに斜めに入射するためコンタクトホール側
壁の第１の多結晶シリコン112にも十分ボロンがドープ
すれる。
コンタクトホール111が露出するパターンに第１のホト
レジスト113を形成し、Ｐ形不純物例えばボロンを斜め
回転イオン注入することにより、第１の多結晶シリコン
112の露出した部分にボロンをドープする。このときボ
ロンは第１図（ｃ）の図中の矢印に示されるようにコン
タクトホールに斜めに入射するためコンタクトホール側
壁の第１の多結晶シリコン112にも十分ボロンがドープ
すれる。
同様に、第１図（ｄ）に示すように、第１のホトレジ
スト113を除去し、P+拡散層105上が被覆されるように第
２のホトレジスト114をパターン形成し、Ｎ型不純物例
えばひ素を斜め回転イオン注入し、第２のホトレジスト
114の開口部分の第１の多結晶シリコン112にひ素をドー
プする。このとき、ボロンの場合と同様に、コンタクト
ホール側壁の第１の多結晶シリコン112にも十分にひ素
がドープされる。
スト113を除去し、P+拡散層105上が被覆されるように第
２のホトレジスト114をパターン形成し、Ｎ型不純物例
えばひ素を斜め回転イオン注入し、第２のホトレジスト
114の開口部分の第１の多結晶シリコン112にひ素をドー
プする。このとき、ボロンの場合と同様に、コンタクト
ホール側壁の第１の多結晶シリコン112にも十分にひ素
がドープされる。
次に、第１図（ｅ）に示すように、化学気相成長によ
り第２の多結晶シリコン115を厚さ約0.5μｍ形成し、コ
ンタクトホール111を埋め込み、窒素雰囲気中で900℃,2
0分の熱処理を行ない、第１の多結晶シリコン112に注入
された不純物を活性化させるとともに第２の多結晶シリ
コン115に十分拡散させる。
り第２の多結晶シリコン115を厚さ約0.5μｍ形成し、コ
ンタクトホール111を埋め込み、窒素雰囲気中で900℃,2
0分の熱処理を行ない、第１の多結晶シリコン112に注入
された不純物を活性化させるとともに第２の多結晶シリ
コン115に十分拡散させる。
次に、プラズマエッチングによりPSG膜110が露出する
まで第２の多結晶シリコン115,第１の多結晶シリコン11
2を順次全面エッチングし、第１図（ｆ）に示すよう
に、コンタクトホール111内に多結晶シリコンを残留形
成し、埋込みコンタクトを得る。
まで第２の多結晶シリコン115,第１の多結晶シリコン11
2を順次全面エッチングし、第１図（ｆ）に示すよう
に、コンタクトホール111内に多結晶シリコンを残留形
成し、埋込みコンタクトを得る。
次に、第１図（ｇ）に示すように、アルミをスパッタ
法により成膜しパターンニングして第２の配線層となる
配線アルミ116を形成する。
法により成膜しパターンニングして第２の配線層となる
配線アルミ116を形成する。
コンタクトホール111はアルミのスパッタ時に多結晶
シリコンで埋め込まれているためアルミのカバレッジ不
良による断線は発生しない。また、N+拡散層104,P+拡散
層105上のコンタクトホール111を埋める多結晶シリコン
にはそれぞれ同型の不純物がドープされているので、こ
の埋込みコンタクトにより、第２の配線層である配線ア
ルミ116とN+拡散層104,P+拡散層105,第１の配線層であ
るモリブデンシリサイド膜109とはオーミックに接続で
きる。
シリコンで埋め込まれているためアルミのカバレッジ不
良による断線は発生しない。また、N+拡散層104,P+拡散
層105上のコンタクトホール111を埋める多結晶シリコン
にはそれぞれ同型の不純物がドープされているので、こ
の埋込みコンタクトにより、第２の配線層である配線ア
ルミ116とN+拡散層104,P+拡散層105,第１の配線層であ
るモリブデンシリサイド膜109とはオーミックに接続で
きる。
次に、第２図を用いて、バイポーラ半導体装置に本発
明を適用した第２の実施例の説明を行なう。
明を適用した第２の実施例の説明を行なう。
まず、第２図（ａ）に示すように、Ｐ型シリコン基板
201にN+埋込み層202と、Ｎ型コレクタ203と、Ｐ型ベー
ス204と、N+型コレクタ電極引き出し領域205と、N+型エ
ミッタ206と、N+多結晶シリコン207と、硅酸系ガラス20
8（但し、硅酸系ガラスは素子分離用シリコン酸化膜，
層間絶縁用シリコン酸化膜，層間絶縁用PSG膜から構成
され、N+型エミッタ206,P型ベース204上で約1.5μｍの
厚さを有する。）を形成した構造において、N+型エミッ
タ206と、Ｐ型ベース204と、N+多結晶シリコン207と
を、配線層と接続するためのコンタクトホール209をホ
トレジスト工程及びドライエッチングにより形成する。
このコンタクトホール209は開孔寸法で約１μｍであ
る。
201にN+埋込み層202と、Ｎ型コレクタ203と、Ｐ型ベー
ス204と、N+型コレクタ電極引き出し領域205と、N+型エ
ミッタ206と、N+多結晶シリコン207と、硅酸系ガラス20
8（但し、硅酸系ガラスは素子分離用シリコン酸化膜，
層間絶縁用シリコン酸化膜，層間絶縁用PSG膜から構成
され、N+型エミッタ206,P型ベース204上で約1.5μｍの
厚さを有する。）を形成した構造において、N+型エミッ
タ206と、Ｐ型ベース204と、N+多結晶シリコン207と
を、配線層と接続するためのコンタクトホール209をホ
トレジスト工程及びドライエッチングにより形成する。
このコンタクトホール209は開孔寸法で約１μｍであ
る。
次に、第２図（ｂ）に示すように、第１の多結晶シリ
コン210を化学気相成長により約0.2μｍ成長する。この
第１の多結晶シリコン210の膜厚はコンタクトホール209
の深さの1/3未満であることが好ましい。
コン210を化学気相成長により約0.2μｍ成長する。この
第１の多結晶シリコン210の膜厚はコンタクトホール209
の深さの1/3未満であることが好ましい。
次に、第２図（ｃ）にしめすように、Ｐ型ベース204
上のコンタクトホール209を被覆するパターンにホトレ
ジスト211を形成し、Ｎ型不純物、例えば、ひ素を斜め
回転イオン注入する。このとき、ひ素は第２図（ｃ）の
図中の矢印に示されるようにコンタクトホール209に斜
めに入射するためコンタクトホール側壁の第１の多結晶
シリコン210にも十分ひ素がドープされN+化する。
上のコンタクトホール209を被覆するパターンにホトレ
ジスト211を形成し、Ｎ型不純物、例えば、ひ素を斜め
回転イオン注入する。このとき、ひ素は第２図（ｃ）の
図中の矢印に示されるようにコンタクトホール209に斜
めに入射するためコンタクトホール側壁の第１の多結晶
シリコン210にも十分ひ素がドープされN+化する。
次に、第２図（ｄ）にしめすように、N+型コレクタ電
極引き出し領域205及びN+多結晶シリコン207上のコンタ
クトホール209を被覆するパターンにホトレジスト212を
形成し、Ｐ型不純物例えばボロンを斜め回転イオン注入
する。このとき、ボロンは第２図（ｄ）の図中の矢印に
示されるようにコンタクトホール209に斜めに入射する
ためコンタクトホール側壁の第１の多結晶シリコン210
にも十分ボロンがドープされP+化する。
極引き出し領域205及びN+多結晶シリコン207上のコンタ
クトホール209を被覆するパターンにホトレジスト212を
形成し、Ｐ型不純物例えばボロンを斜め回転イオン注入
する。このとき、ボロンは第２図（ｄ）の図中の矢印に
示されるようにコンタクトホール209に斜めに入射する
ためコンタクトホール側壁の第１の多結晶シリコン210
にも十分ボロンがドープされP+化する。
次に、第２図（ｅ）にしめすように、第２の多結晶シ
リコン213を化学気相成長により約0.5μｍ成長しコンタ
クトホール209を埋め込み、窒素雰囲気中で900℃,20分
の熱処理を行ない第１の多結晶シリコン210に注入され
た不純物をコンタクトホール209内の第２の多結晶シリ
コン213に十分拡散し活性化させる。
リコン213を化学気相成長により約0.5μｍ成長しコンタ
クトホール209を埋め込み、窒素雰囲気中で900℃,20分
の熱処理を行ない第１の多結晶シリコン210に注入され
た不純物をコンタクトホール209内の第２の多結晶シリ
コン213に十分拡散し活性化させる。
次に、プラズマエッチングにより硅酸系ガラス208が
露出するまで第２の多結晶シリコン213及び第１の多結
晶シリコン210を全面エッチングし、第２図（ｆ）に示
すように、それぞれ下地と同型の不純物を含む多結晶シ
リコンをコンタクトホール209内に残留形成し、埋込み
コンタクトを得る。
露出するまで第２の多結晶シリコン213及び第１の多結
晶シリコン210を全面エッチングし、第２図（ｆ）に示
すように、それぞれ下地と同型の不純物を含む多結晶シ
リコンをコンタクトホール209内に残留形成し、埋込み
コンタクトを得る。
次に、アルミをスパッタ法により形成し、第２図
（ｇ）に示すように、配線形状に形成し配線アルミ214
を得る。
（ｇ）に示すように、配線形状に形成し配線アルミ214
を得る。
このとき表面が十分に平坦化されているので、アルミ
スパッタ時のカバレッジ不良による下地パターンと配線
アルミの接続不良は発生ない。また、コンタクトホール
内の多結晶シリコンが下地と同型の不純物にドープされ
ているため、埋込みコンタクトを介し配線アルミはN+型
コレクタ電極引き出し領域205,N+多結晶シリコン207,P
型エース204とオーミックに接続される。
スパッタ時のカバレッジ不良による下地パターンと配線
アルミの接続不良は発生ない。また、コンタクトホール
内の多結晶シリコンが下地と同型の不純物にドープされ
ているため、埋込みコンタクトを介し配線アルミはN+型
コレクタ電極引き出し領域205,N+多結晶シリコン207,P
型エース204とオーミックに接続される。
本発明は、コンタクトホール内の多結晶シリコンに対
する不純物の選択的ドーピングに際し斜め回転イオン注
入法を採用することにより、N+型,P+型領域を有する半
導体装置の埋込みコンタクトの形成工程において、コン
タクトホール形成工程及び多結晶シリコンのコンタクト
ホールへの埋込み工程を、それぞれ１回に減らせる効果
がある。
する不純物の選択的ドーピングに際し斜め回転イオン注
入法を採用することにより、N+型,P+型領域を有する半
導体装置の埋込みコンタクトの形成工程において、コン
タクトホール形成工程及び多結晶シリコンのコンタクト
ホールへの埋込み工程を、それぞれ１回に減らせる効果
がある。
第１図（ａ）〜（ｇ）は第１の実施例の工程順縦断面
図、第２図（ａ）〜（ｇ）は第２の実施例の工程順縦断
面図、第３図（ａ）〜（ｄ）は従来技術の工程順縦断面
図である。 101,201,301……Ｐ型シリコン基板、102,302……Ｎウエ
ル、103,303……LOCOS、104,304……N+拡散層、105,305
……P+拡散層、106,306……ゲートSiO2、107,207,307…
…N+多結晶シリコン、108,311……シリコン酸化膜、109
……モリブデンシリサイド膜、110……PSG膜、111,209
……コンタクトホール、112,210……第１の多結晶シリ
コン、113,211……第１のホトレジスト、114,212……第
２のホトレジスト、115,213……第２の多結晶シリコ
ン、116,214,314……配線アルミ、202……N+埋込み層、
203……Ｎ型コレクタ、204……Ｐ型ベース、205……N+
型コレクタ電極引き出し領域、206……N+型エミッタ、2
08……硅酸系ガラス、308……層間絶縁膜、309……第１
のコンタクトホール、310……Ｎ型の第１の多結晶シリ
コン、313……Ｐ型の第１の多結晶シリコン。
図、第２図（ａ）〜（ｇ）は第２の実施例の工程順縦断
面図、第３図（ａ）〜（ｄ）は従来技術の工程順縦断面
図である。 101,201,301……Ｐ型シリコン基板、102,302……Ｎウエ
ル、103,303……LOCOS、104,304……N+拡散層、105,305
……P+拡散層、106,306……ゲートSiO2、107,207,307…
…N+多結晶シリコン、108,311……シリコン酸化膜、109
……モリブデンシリサイド膜、110……PSG膜、111,209
……コンタクトホール、112,210……第１の多結晶シリ
コン、113,211……第１のホトレジスト、114,212……第
２のホトレジスト、115,213……第２の多結晶シリコ
ン、116,214,314……配線アルミ、202……N+埋込み層、
203……Ｎ型コレクタ、204……Ｐ型ベース、205……N+
型コレクタ電極引き出し領域、206……N+型エミッタ、2
08……硅酸系ガラス、308……層間絶縁膜、309……第１
のコンタクトホール、310……Ｎ型の第１の多結晶シリ
コン、313……Ｐ型の第１の多結晶シリコン。
Claims (3)
- 【請求項１】機能領域を有する半導体基板上に形成され
た絶縁膜にコンタクトホールを形成する工程と、前記絶
縁膜を有する半導体基板の全面に第１の多結晶シリコン
層を化学気相成長する工程と、不純物を斜め回転イオン
注入により第１の多結晶シリコン中にドープする工程
と、前記第１の多結晶シリコン上に第２の多結晶シリコ
ンを化学気相成長する工程と、前記第２の多結晶シリコ
ンと前記第１の多結晶シリコンを全面エッチングし前記
コンタクトホール内に前記第２の多結晶シリコンと前記
第１の多結晶シリコンを残し前記絶縁膜を露出させ埋込
みコンタクトを形成する工程と、前記絶縁膜上及び前記
埋込みコンタクト上に所定の配線パターンを形成する工
程を有することを特徴とする半導体装置の製造方法。 - 【請求項２】コンタクトホールに成長した第１の多結晶
シリコンにドープする不純物を、ホトレジストを用い
て、所望の領域に選択的にドープすることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項３】コンタクトホールに成長した第１の多結晶
シリコンに複数の種類の不純物を、ホトレジストを用い
て、それぞれ所望の領域に選択的にドープすることを特
徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102453A JP2792094B2 (ja) | 1989-04-21 | 1989-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102453A JP2792094B2 (ja) | 1989-04-21 | 1989-04-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02281620A JPH02281620A (ja) | 1990-11-19 |
| JP2792094B2 true JP2792094B2 (ja) | 1998-08-27 |
Family
ID=14327892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1102453A Expired - Lifetime JP2792094B2 (ja) | 1989-04-21 | 1989-04-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792094B2 (ja) |
-
1989
- 1989-04-21 JP JP1102453A patent/JP2792094B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02281620A (ja) | 1990-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2744808B2 (ja) | 自己整合トランジスタの製造方法 | |
| JP2581652B2 (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JP2595490B2 (ja) | 半導体装置およびその製造方法 | |
| JP2954263B2 (ja) | 半導体装置の製造方法 | |
| JP2792094B2 (ja) | 半導体装置の製造方法 | |
| JP2907323B2 (ja) | 半導体装置およびその製造方法 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JPH0239091B2 (ja) | ||
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JPH0234179B2 (ja) | ||
| JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
| JP3124283B2 (ja) | 半導体装置の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JP2982282B2 (ja) | 半導体装置およびその製造方法 | |
| JP3270151B2 (ja) | 半導体装置の製造方法 | |
| JP3528458B2 (ja) | 半導体装置の製造方法 | |
| JPH0338742B2 (ja) | ||
| JPS6129539B2 (ja) | ||
| JP2718101B2 (ja) | 半導体装置の製造方法 | |
| JPH0126186B2 (ja) | ||
| JP3063832B2 (ja) | 半導体装置の製造方法 | |
| JPH0831468B2 (ja) | 半導体装置の製造方法 | |
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JP2817213B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |