JP2982282B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2982282B2 JP2982282B2 JP2288915A JP28891590A JP2982282B2 JP 2982282 B2 JP2982282 B2 JP 2982282B2 JP 2288915 A JP2288915 A JP 2288915A JP 28891590 A JP28891590 A JP 28891590A JP 2982282 B2 JP2982282 B2 JP 2982282B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- polycrystalline silicon
- film
- silicon film
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に関し、特
に、コンタクトホールの構造および埋込み方法に関す
る。
に、コンタクトホールの構造および埋込み方法に関す
る。
半導体装置を微細化する手段の一つとして、コンタク
トホール内を多結晶シリコン膜あるいは高融点金属膜を
用いて埋込み,平坦化するという方法がある。以下多結
晶シリコン膜を用いた従来例を第3図(a),(b)を
参照して説明する。
トホール内を多結晶シリコン膜あるいは高融点金属膜を
用いて埋込み,平坦化するという方法がある。以下多結
晶シリコン膜を用いた従来例を第3図(a),(b)を
参照して説明する。
まず第3図(a)に示すように、P型半導体基板1に
N型不純物を導入しN+型拡散層2を少なくとも選択的に
形成する。次に気相成長法により、シリコン酸化膜3を
被着後、パターニングしてコンタクトホールを設ける。
次に多結晶シリコン膜を全面に被着し、熱拡散によりリ
ンを添加して、導電性のリンドープ多結晶シリコン膜4
を形成する。次に、ノンドープ多結晶シリコン膜6をコ
ンタクトホールが埋込まれる膜厚で被着する。このと
き、コンタクトホールのアスペクト比が大きくなると、
多結晶シリコン膜のカバレッジが悪くなり、コンタクト
ホール内に空洞8が形成されてしまう。
N型不純物を導入しN+型拡散層2を少なくとも選択的に
形成する。次に気相成長法により、シリコン酸化膜3を
被着後、パターニングしてコンタクトホールを設ける。
次に多結晶シリコン膜を全面に被着し、熱拡散によりリ
ンを添加して、導電性のリンドープ多結晶シリコン膜4
を形成する。次に、ノンドープ多結晶シリコン膜6をコ
ンタクトホールが埋込まれる膜厚で被着する。このと
き、コンタクトホールのアスペクト比が大きくなると、
多結晶シリコン膜のカバレッジが悪くなり、コンタクト
ホール内に空洞8が形成されてしまう。
次に第3図(b)に示すように、異方性ドライエッチ
ング法によりコンタクトホール内の多結晶シリコン膜4,
6を残し、その他の領域の多結晶シリコン膜4,6を除去す
る。次で全面にAl膜を形成したのちパターニングし、Al
配線7を形成する。
ング法によりコンタクトホール内の多結晶シリコン膜4,
6を残し、その他の領域の多結晶シリコン膜4,6を除去す
る。次で全面にAl膜を形成したのちパターニングし、Al
配線7を形成する。
上述した従来の半導体装置の製造工程におけるコンタ
クトホールの埋込み方法は、コンタクトホール内に多結
晶シリコン膜を埋込み、次で異方性ドライエッチング法
により多結晶シリコン膜をエッチングするが、コンタク
トホールのアスペクト比が大きくなると、多結晶シリコ
ン膜のカバレッジが悪くなり、コンタクトホール内に空
洞10を生じる。
クトホールの埋込み方法は、コンタクトホール内に多結
晶シリコン膜を埋込み、次で異方性ドライエッチング法
により多結晶シリコン膜をエッチングするが、コンタク
トホールのアスペクト比が大きくなると、多結晶シリコ
ン膜のカバレッジが悪くなり、コンタクトホール内に空
洞10を生じる。
このような状態で異方性ドライエッチングを行うと、
第3図(b)に示したように、空洞10があるために異方
性ドライエッチングがN+型拡散層2にまで及び、さらに
は拡散層を越えて半導体基板深くまでエッチングされ
る。この状態でAl配線7を形成すると、Al配線7と半導
体基板が直接接続され、ジャンクションショートが発生
し、歩留りおよび信頼性が低下するという問題点があっ
た。
第3図(b)に示したように、空洞10があるために異方
性ドライエッチングがN+型拡散層2にまで及び、さらに
は拡散層を越えて半導体基板深くまでエッチングされ
る。この状態でAl配線7を形成すると、Al配線7と半導
体基板が直接接続され、ジャンクションショートが発生
し、歩留りおよび信頼性が低下するという問題点があっ
た。
本発明の目的は、コンタクトホールを多結晶で確実に
埋込み、ジャンクションリークが発生することがなく、
歩留りおよび信頼性の向上に半導体装置およびその製造
方法を提供することにある。
埋込み、ジャンクションリークが発生することがなく、
歩留りおよび信頼性の向上に半導体装置およびその製造
方法を提供することにある。
本発明の半導体装置は、半導体基板上に形成された絶
縁膜と、この絶縁膜に形成されたコンタクトホールと、
このコンタクトホール内の前記半導体基板及び絶縁膜表
面に形成された導電性の第1の多結晶シリコン膜と、コ
ンタクトホール側壁のこの多結晶シリコン膜上に形成さ
れたサイドウォールと、このサイドウォール表面を含む
前記コンタクトホール内に埋込まれた第2の多結晶シリ
コン膜とを含んで構成される。
縁膜と、この絶縁膜に形成されたコンタクトホールと、
このコンタクトホール内の前記半導体基板及び絶縁膜表
面に形成された導電性の第1の多結晶シリコン膜と、コ
ンタクトホール側壁のこの多結晶シリコン膜上に形成さ
れたサイドウォールと、このサイドウォール表面を含む
前記コンタクトホール内に埋込まれた第2の多結晶シリ
コン膜とを含んで構成される。
本発明の半導体装置の製造方法は、半導体基板上に絶
縁膜を形成したのちパターニングしコンタクトホールを
形成する工程と、全面にコンタクトホールの深さより薄
い多結晶シリコン膜を形成したのち不純物を導入し導電
性の第1の多結晶シリコン膜を形成する工程と、全面に
絶縁膜または導電膜を被着したのち異方性エッチング法
によりエッチングし前記コンタクトホール側壁の前記第
1の多結晶シリコン膜上にサイドウォールを形成する工
程と、このサイドウォール表面を含む全面に第2の多結
晶シリコン膜を形成して前記コンタクトホールを埋込む
工程とを含んで構成される。
縁膜を形成したのちパターニングしコンタクトホールを
形成する工程と、全面にコンタクトホールの深さより薄
い多結晶シリコン膜を形成したのち不純物を導入し導電
性の第1の多結晶シリコン膜を形成する工程と、全面に
絶縁膜または導電膜を被着したのち異方性エッチング法
によりエッチングし前記コンタクトホール側壁の前記第
1の多結晶シリコン膜上にサイドウォールを形成する工
程と、このサイドウォール表面を含む全面に第2の多結
晶シリコン膜を形成して前記コンタクトホールを埋込む
工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第1図(a)〜(d)は本発明の第1の実施例を説明
するための主な工程順に示した半導体チップの断面図で
ある。
するための主な工程順に示した半導体チップの断面図で
ある。
まず、第1図(a)に示すように、P型半導体基板1
にN型不純物を拡散し、素子を構成するN+型拡散層2を
少なくとも選択的に形成する。次で全面に気相成長法に
よりシリコン酸化膜3を1.0μmの厚さに被着したのち
パターニングし、1.0μm×1.0μmの開口径のコンタク
トホール10を設ける。次に多結晶シリコン膜を厚さ200n
m被着し、熱拡散によりリンを添加し、リンドープ多結
晶シリコン膜4を形成する。これはN+型拡散層2と後工
程で形成する配線層とを低抵抗で接続するためである。
このようにして形成されたリンドープ多結晶シリコン膜
4は、コンタクトホール10と下地のN+型拡散層2の表面
を覆うのみで、コンタクトホール10は埋込んでいない。
にN型不純物を拡散し、素子を構成するN+型拡散層2を
少なくとも選択的に形成する。次で全面に気相成長法に
よりシリコン酸化膜3を1.0μmの厚さに被着したのち
パターニングし、1.0μm×1.0μmの開口径のコンタク
トホール10を設ける。次に多結晶シリコン膜を厚さ200n
m被着し、熱拡散によりリンを添加し、リンドープ多結
晶シリコン膜4を形成する。これはN+型拡散層2と後工
程で形成する配線層とを低抵抗で接続するためである。
このようにして形成されたリンドープ多結晶シリコン膜
4は、コンタクトホール10と下地のN+型拡散層2の表面
を覆うのみで、コンタクトホール10は埋込んでいない。
次に第1図(b)に示すように、気相成長法によりシ
リコン酸化膜を200nmの厚さに被着し、異方性ドライエ
ッチング法によりエッチングし、シリコン酸化膜をコン
タクトホール10内のみに残しサイドウォール5を形成す
る。このときのエッチングは、シリコン酸化膜の上端が
シリコン酸化膜3の上端と一致するまで行う。
リコン酸化膜を200nmの厚さに被着し、異方性ドライエ
ッチング法によりエッチングし、シリコン酸化膜をコン
タクトホール10内のみに残しサイドウォール5を形成す
る。このときのエッチングは、シリコン酸化膜の上端が
シリコン酸化膜3の上端と一致するまで行う。
次に第1図(c)に示すように、ノンドープ多結晶シ
リコン膜6を厚さ800nmに被着してコンタクトホール10
を埋込む。このときコンタクトホール10内にはシリコン
酸化膜からなるサイドウォール5が形成されているた
め、約75゜のテーパーが形成されている。このためノン
ドープ多結晶シリコン膜6がコンタクトホール10内に空
洞を生じさせることなく埋込まれる。
リコン膜6を厚さ800nmに被着してコンタクトホール10
を埋込む。このときコンタクトホール10内にはシリコン
酸化膜からなるサイドウォール5が形成されているた
め、約75゜のテーパーが形成されている。このためノン
ドープ多結晶シリコン膜6がコンタクトホール10内に空
洞を生じさせることなく埋込まれる。
次に第1図(d)に示すように、異方性ドライエッチ
ング法によりコンタクトホール10内の多結晶シリコン膜
4,6を残し、それ以外の領域の多結晶シリコン膜を除去
して表面を平坦化する。次でAl膜を形成したのちパター
ニングし、Al配線7を形成する。
ング法によりコンタクトホール10内の多結晶シリコン膜
4,6を残し、それ以外の領域の多結晶シリコン膜を除去
して表面を平坦化する。次でAl膜を形成したのちパター
ニングし、Al配線7を形成する。
第2図は本発明の第2の実施例の断面図であり、サイ
ドウォール5Aをタングステンシリサイド膜で形成した場
合である。以下製造方法と共に説明する。
ドウォール5Aをタングステンシリサイド膜で形成した場
合である。以下製造方法と共に説明する。
まず、第1の実施例と同様に、P型半導体基板1にN+
型拡散層2を少なくとも選択的に形成する。次で気相成
長法によりシリコン酸化膜3を1.0μmの厚さに被着し
た後、1.0μm×1.0μmの開口径のコンタクトホールを
設ける。次に多結晶シリコン膜を200nmの厚さに被着
し、熱拡散によりリンを添加しリンドープ多結晶シリコ
ン膜4を形成する。
型拡散層2を少なくとも選択的に形成する。次で気相成
長法によりシリコン酸化膜3を1.0μmの厚さに被着し
た後、1.0μm×1.0μmの開口径のコンタクトホールを
設ける。次に多結晶シリコン膜を200nmの厚さに被着
し、熱拡散によりリンを添加しリンドープ多結晶シリコ
ン膜4を形成する。
次にタングステンシリサイド膜をスパッタリング法に
より200nmの厚さに被着したのち、異方性ドライエッチ
ングン法によりこのタングステンシリサイド膜をコンタ
クトホール内にサイドウォール5Aとなるようエッチング
する。
より200nmの厚さに被着したのち、異方性ドライエッチ
ングン法によりこのタングステンシリサイド膜をコンタ
クトホール内にサイドウォール5Aとなるようエッチング
する。
次に全面にノンドープ多結晶シリコン膜6Aを800nmの
厚さに被着してコンタクトホールを埋込む。このとき、
コンタクトホールにはタングステンシリサイドのサイド
ウォール5Aが形成されているため約75゜のテーパーが形
成されている。このために多結晶シリコン膜6Aがコンタ
クトホール内に空洞を生じさせることなく埋込まれる。
次に異方性ドライエッチングン法によりコンタクトホー
ル内の多結晶シリコン4,6Aとサイドウォール5Aを残し、
それ以外の領域の多結晶シリコン膜4,6Aを除去する。
厚さに被着してコンタクトホールを埋込む。このとき、
コンタクトホールにはタングステンシリサイドのサイド
ウォール5Aが形成されているため約75゜のテーパーが形
成されている。このために多結晶シリコン膜6Aがコンタ
クトホール内に空洞を生じさせることなく埋込まれる。
次に異方性ドライエッチングン法によりコンタクトホー
ル内の多結晶シリコン4,6Aとサイドウォール5Aを残し、
それ以外の領域の多結晶シリコン膜4,6Aを除去する。
第1の実施例ではコンタクトホール10内のサイドウォ
ール5をシリコン酸化膜で形成したが、本第2の実施例
ではサイドウォール5Aをタングステンシリサイド膜で形
成してあるため、Al配線7を形成する前の熱処理を行え
ば、リンドープ多結晶シリコン4からリンがサイドウォ
ール5Aを通してノンドープ多結晶シリコン膜6Aへ拡散
し、ノンドープ多結晶シリコン膜6Aがリンドープ多結晶
シリコン膜へと変化する。これによりN+型拡散層2とAl
配線7とがより低抵抗で接続されるという利点がある。
ール5をシリコン酸化膜で形成したが、本第2の実施例
ではサイドウォール5Aをタングステンシリサイド膜で形
成してあるため、Al配線7を形成する前の熱処理を行え
ば、リンドープ多結晶シリコン4からリンがサイドウォ
ール5Aを通してノンドープ多結晶シリコン膜6Aへ拡散
し、ノンドープ多結晶シリコン膜6Aがリンドープ多結晶
シリコン膜へと変化する。これによりN+型拡散層2とAl
配線7とがより低抵抗で接続されるという利点がある。
尚、上記実施例においてはP型半導体基板を用いて多
結晶シリコン膜にリンを導入した場合について説明した
が、これに限定されるものではなく、リンの代りにヒ素
を用いてもよい。またN型半導体基板の場合は、ホウ素
等の不純物を用いてよいことは勿論である。
結晶シリコン膜にリンを導入した場合について説明した
が、これに限定されるものではなく、リンの代りにヒ素
を用いてもよい。またN型半導体基板の場合は、ホウ素
等の不純物を用いてよいことは勿論である。
以上説明したように本発明は、コンタクトホール内に
導電性の第1の多結晶シリコン膜を形成した後に、この
多結晶シリコン膜の側壁にサイドウォールを形成し、コ
ンタクトホールの側壁にテーパーをつけてから第2の多
結晶シリコン膜をコンタクトホール内に空洞を生じさせ
ることなく埋込み、異方性ドライエッチングン法にコン
タクトホール内部以外の多結晶シリコン膜を除去するこ
とにより、コンタクトホール内に多結晶シリコン膜を確
実に埋込むことができる。従って歩留りおよび信頼性の
向上した半導体装置を安定に製造できるという効果があ
る。
導電性の第1の多結晶シリコン膜を形成した後に、この
多結晶シリコン膜の側壁にサイドウォールを形成し、コ
ンタクトホールの側壁にテーパーをつけてから第2の多
結晶シリコン膜をコンタクトホール内に空洞を生じさせ
ることなく埋込み、異方性ドライエッチングン法にコン
タクトホール内部以外の多結晶シリコン膜を除去するこ
とにより、コンタクトホール内に多結晶シリコン膜を確
実に埋込むことができる。従って歩留りおよび信頼性の
向上した半導体装置を安定に製造できるという効果があ
る。
第1図(a)〜(d)は本発明の第1の実施例を説明す
るための工程順に配置した半導体チップの断面図、第2
図は本発明の第2の実施例の断面図、第3図(a),
(b)は従来の半導体装置の製造方法を説明するための
半導体チップの断面図である。 1……P型半導体基板、2……N+型拡散層、3……シリ
コン酸化膜、4……リンドープ多結晶シリコン膜、5,5A
……サイドウォール、6,6A……ノンドープ多結晶シリコ
ン膜、7……Al配線、8……空洞、10……コンタクトホ
ール。
るための工程順に配置した半導体チップの断面図、第2
図は本発明の第2の実施例の断面図、第3図(a),
(b)は従来の半導体装置の製造方法を説明するための
半導体チップの断面図である。 1……P型半導体基板、2……N+型拡散層、3……シリ
コン酸化膜、4……リンドープ多結晶シリコン膜、5,5A
……サイドウォール、6,6A……ノンドープ多結晶シリコ
ン膜、7……Al配線、8……空洞、10……コンタクトホ
ール。
Claims (3)
- 【請求項1】半導体基板上に形成された絶縁膜と、この
絶縁膜に形成されたコンタクトホールと、このコンタク
トホール内の前記半導体基板及び絶縁膜表面に形成され
た導電性の第1の多結晶シリコン膜と、コンタクトホー
ル側壁のこの多結晶シリコン膜上に形成されたサイドウ
ォールと、このサイドウォール表面を含む前記コンタク
トホール内に埋込まれた第2の多結晶シリコン膜とを含
むことを特徴とする半導体装置。 - 【請求項2】サイドウォールは絶縁膜または導電膜から
形成されている請求項1記載の半導体装置。 - 【請求項3】半導体基板上に絶縁膜を形成したのちパタ
ーニングしコンタクトホールを形成する工程と、全面に
コンタクトホールの深さより薄い多結晶シリコン膜を形
成したのち不純物を導入し導電性の第1の多結晶シリコ
ン膜を形成する工程と、全面に絶縁膜または導電膜を被
着したのち異方性エッチング法によりエッチングし前記
コンタクトホール側壁の前記第1の多結晶シリコン膜上
にサイドウォールを形成する工程と、このサイドウォー
ル表面を含む全面に第2の多結晶シリコン膜を形成して
前記コンタクトホールを埋込む工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2288915A JP2982282B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2288915A JP2982282B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04162619A JPH04162619A (ja) | 1992-06-08 |
JP2982282B2 true JP2982282B2 (ja) | 1999-11-22 |
Family
ID=17736444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2288915A Expired - Fee Related JP2982282B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2982282B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6247551B2 (ja) * | 2014-01-29 | 2017-12-13 | 新日本無線株式会社 | 半導体装置 |
-
1990
- 1990-10-26 JP JP2288915A patent/JP2982282B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04162619A (ja) | 1992-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0249780B1 (en) | Semiconductor device with a wiring layer having a good step coverage at contact holes | |
JP2623812B2 (ja) | 半導体装置の製造方法 | |
US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
JP3102405B2 (ja) | 半導体装置の製造方法 | |
JPH04277623A (ja) | 半導体装置の製造方法 | |
US6635545B2 (en) | Method for fabricating a bipolar transistor and method for fabricating an integrated circuit configuration having such a bipolar transistor | |
JP2595490B2 (ja) | 半導体装置およびその製造方法 | |
JP3308556B2 (ja) | 半導体装置の製造方法 | |
JP3108447B2 (ja) | 半導体装置及びその製造方法 | |
JP2513287B2 (ja) | 積層型メモリセルの製造方法 | |
JP2982282B2 (ja) | 半導体装置およびその製造方法 | |
JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
JP2817230B2 (ja) | 半導体装置の製造方法 | |
JP2874234B2 (ja) | 半導体装置の製造方法 | |
JP2669377B2 (ja) | 半導体装置の製造方法 | |
US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
JP3036034B2 (ja) | 半導体装置の製造方法 | |
JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
JPH10154755A (ja) | 半導体装置の製造方法 | |
JP2792094B2 (ja) | 半導体装置の製造方法 | |
JP3130330B2 (ja) | 半導体集積回路の製造方法 | |
JP2876670B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2556155B2 (ja) | 半導体装置の製造方法 | |
JPS62150846A (ja) | 半導体装置の製造方法 | |
JP2812282B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |