DE3541587C2 - Verfahren zur Herstellung eines dünnen Halbleiterfilms - Google Patents

Verfahren zur Herstellung eines dünnen Halbleiterfilms

Info

Publication number
DE3541587C2
DE3541587C2 DE3541587A DE3541587A DE3541587C2 DE 3541587 C2 DE3541587 C2 DE 3541587C2 DE 3541587 A DE3541587 A DE 3541587A DE 3541587 A DE3541587 A DE 3541587A DE 3541587 C2 DE3541587 C2 DE 3541587C2
Authority
DE
Germany
Prior art keywords
film
thin
polysilicon
polysilicon film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3541587A
Other languages
English (en)
Other versions
DE3541587A1 (de
Inventor
Takashi Noguchi
Hisao Hayashi
Takefumi Ohshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59249406A external-priority patent/JPH0824103B2/ja
Priority claimed from JP59252882A external-priority patent/JPH0817157B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3541587A1 publication Critical patent/DE3541587A1/de
Application granted granted Critical
Publication of DE3541587C2 publication Critical patent/DE3541587C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/061—Gettering-armorphous layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

Gegenstand der Erfindung ist ein Verfahren zur Herstellung bzw. Ausbildung eines dünnen Halbleiterfilms und insbeson­ dere eines Polysiliciumfilms (polykristallinen Silicium­ films) für Dünnfilmtransistoren (TFT) auf einem isolieren­ den Substrat.
Üblicherweise wird ein Polysiliciumfilm für Polysilicium­ dünnfilmtransistoren mit Hilfe der folgenden, in RCA Review, Vol. 44, Juni 1983, Seiten 250-269 beschriebenen Methode her­ gestellt. Man bildet zunächst mit Hilfe eines chemischen Aufdampfverfahrens bei niedrigem Druck oder mit Hilfe ei­ nes chemischen Aufdampfverfahrens bei Atmosphärendruck einen Polysiliciumfilm (polykristallinen Siliciumfilm) auf einem Substrat, wie einem Quarzsubstrat. Dann werden Ionen, wie Si⁺-Ionen, in den Polysiliciumfilm implantiert, um den Polysiliciumfilm in einen amorphen Film umzuwandeln, wonach eine Glühbehandlung oder eine thermische Oxidation durchge­ führt wird, um den amorphen Film zu kristallisieren. Mit Hilfe dieser Methode erhält man einen Polysiliciumfilm mit großen Kristallkörnchen. Dünnfilmtransistoren mit einem solchen Polysiliciumfilm besitzen eine maximale Elektro­ nenbeweglichkeit µ von etwa 100 cm2/V.s, welche für eine Anwendung von Silicium auf einem Isolator (dreidimensiona­ le IC's) unzureichend ist. Wenn die Dicke des mit Hilfe des chemischen Aufdampfverfahrens gebildeten Polysilicium­ films weniger als 100 nm (1000 Å) beträgt, erhält man kleine Kristallkörnchen und eine hohe Einfangdichte. Dem­ zufolge hat ein solcher Polysiliciumfilm eine niedrige Elektronenbeweglichkeit µ und eine geringe Lebensdauer τ. Weiterhin besitzt der Polysiliciumfilm bei Raumtemperatur die elektrische Leitfähigkeit σ ≠ σ0exp(-Ea/kT) (in der Ea für die Aktivierungsenergie und T für die absolute Tem­ peratur stehen) und zeigt keine Leitung des Aktivierungs- Typs. Die elektrische Leitfähigkeit folgt der Regel des variablen Bereichsübergangs entsprechend der folgenden Gleichung:
σ = σ0exp(-AT-1/4)
Als Ergebnis davon zeigt der oben erwähnte Polysilicium­ film schlechte elektrische Eigenschaften.
Man kann zur Ausbildung eines Polysiliciumfilms auch eine Laser-Glühbehandlung durchführen. Bei dieser Methode wird ein amorpher Siliciumfilm auf einem Substrat abgeschieden und dann zum Zwecke des Wachstums der Kristallkörner mit einem Laserstrahl bestrahlt. Der mit Hilfe dieser Methode gebildete Polysiliciumfilm zeigt jedoch schlechte elektri­ sche Eigenschaften. Wenn beispielsweise ein Film dieses Typs zur Herstellung eines Dünnfilmtransistors eingesetzt wird, ergibt sich ein hoher Leckstrom. Weiterhin ist es schwierig, mit Hilfe dieser Methode große gleichmäßige Polysiliciumfilme herzustellen.
Zur Erzeugung eines für dreidimensionale IC's geeigneten Polysiliciumfilms mit hoher Elektronenmobilität µ müssen die Kristallkörner oder Kristallite des Polysiliciumfilms vergrößert und ihre Orientierung verbessert werden. Wei­ terhin sollte zur Vereinfachung der Bauteilkonstruktion die Größe und die Orientierung der Kristallkörnchen leicht steuerbar sein und gleichzeitig eine gleichmäßige Planari­ tät des Films erreicht werden. Trotz vielfältiger Versuche unter Verwendung von Laser-Methoden und anderen Methoden ist es bislang nicht möglich gewesen, Polysiliciumfilme mit ausreichend großer Kristallkorngröße und guter Kri­ stallkornorientierung, die gleichmäßig ausgebildet sind, herzustellen.
Ein Beispiel für einen herkömmlichen Dünnfilmtransistor findet sich in 45th Lecture Articles of the Japan Society of Applied Physics (1984), Nos. 14p-A-4 bis 14p-A-6, Sei­ ten 407 bis 408. Diese Druckschrift beschreibt eine Ver­ besserung eines Polysilicium-Dünnfilmtransistors, dessen Transistoreigenschaften durch einen ultradünnen Polysili­ ciumfilm verbessert sind, Verbesserungen hinsichtlich des Kristallkornwachstums in der festen Phase und der Lei­ tungseigenschaften des ultradünnen Polysiliciumfilms durch thermische Oxidation und mit Verbesserungen der Transistoreigenschaften durch Glühen der Struktur in einer Wasserstoffatmosphäre bei einer Temperatur von 400°C, nachdem zur Bildung der Struktur ein Si3N4-Film durch ein Plasmaabscheidungsverfahren auf dem ultradün­ nen Polysilicium-Dünnfilmtransistor ausgebildet worden ist.
Die Aufgabe der vorliegenden Erfindung besteht nun darin, ein Verfahren zur Ausbildung eines dünnen Halbleiterfilms anzugeben, der frei ist von den Nachteilen der oben ange­ sprochenen herkömmlichen Halbleiterdünnfilme.
Gegenstand der Erfindung ist daher das Verfahren gemäß Hauptanspruch. Die Unteransprüche betreffen besonders be­ vorzugte Ausführungsformen dieses Erfindungsgegenstandes.
Nach C.V. Thompson & Henry I. Smith, Appl. Phys. Lett. 44 (1984), Seite 603-605 ergibt sich der Radius rs (= ds/2) eines durch Glühen vergrößerten sekundären Kristallkorns durch die folgende Gleichung:
(rs - rn) α t/h
in der rn für den Radius des primären Kristallkorns, wie es in der Fig. 1 dargestellt ist, h für seine Dicke und t für die Glühzeit stehen. Wie aus der obigen Bezie­ hung hervorgeht, ist das Wachstum des sekundären Kri­ stallkorns proportional zu der Glühzeit t, jedoch umge­ kehrt proportional zu seiner Dicke h. Die Erfindung besteht nun darin, das sekundäre Kri­ stallkornwachstum durch Minimieren der anisotropen Oberflächenenergie zu bewirken. Beispielsweise werden Ionen, wie Si⁺-Ionen in einem Polysiliciumfilm implantiert, um temporär einen amorphen Siliciumfilm zu bilden. Die Dicke dieses amorphen Siliciumfilms wird dann vermindert, wo­ nach zur Erzielung des Festphasenwachstums eine längere Glühbehandlung durchgeführt wird, bei der primäre Kri­ stallkörner erzeugt werden. Anschließend werden die se­ kundären Kristallkörner durch Wachsen gemäß der obigen Beziehung gebildet.
Mit Hilfe dieses erfindungsgemäßen Verfahrens kann bei tiefen Temperaturen ein gleichmäßiger, großer, dünner polykristalliner Halbleiterfilm mit einer Kristallkorn­ größe, die größer ist als diejenige herkömmlicher poly­ kristalliner Halbleiterfilme und mit guter Kristallkorn­ orientierung hergestellt werden. Daher ist es möglich, den in dieser Weise gebildeten dünnen Halbleiterfilm zur Herstellung von Dünnfilmhalbleiterbauteilen mit ausge­ zeichneten elektrischen Eigenschaften einzusetzen.
Die Erfindung sei im folgenden näher unter Bezugnahme auf die beigefügten Zeichnungen erläutert. In den Zeich­ nungen zeigen:
Fig. 1 eine perspektivische Ansicht eines primären Kristallkorns, die das Wachstum von dem primä­ ren Kristallkorn zu dem sekundären Kristallkorn verdeutlicht;
Fig. 2A bis 2H Schnittansichten, die die Maßnahmen der Herstellung eines Dünnfilmtransistors mit ul­ tradünnem Polysiliciumfilm durch Ausbilden des dünnen Halbleiterfilms gemäß einer ersten Aus­ führungsform der Erfindung verdeutlichen;
Fig. 3A bis 3F Schnittansichten, die die Maßnahmen der Herstellung eines Dünnfilmtransistors mit ultra­ dünnem Polysiliciumfilm durch Ausbilden des dün­ nen Halbleiterfilms gemäß einer zweiten Ausfüh­ rungsform der Erfindung verdeutlichen;
Fig. 4 eine Kurvendarstellung, die die Reflexionsspek­ tren eines hydrierten amorphen Siliciumfilms nach verschiedenen Behandlungen gemäß der zwei­ ten Ausführungsform wiedergeben;
Fig. 5 eine Kurvendarstellung ähnlich der in der Fig. 4 gezeigten, die Reflexionsspektren eines amorphen Siliciumfilms nach einem Abscheidungsverfahren und verschiedenen Behandlungen verdeutlichen; und
Fig. 6 eine Kurvendarstellung, die die elektrische Leit­ fähigkeit eines gemäß der zweiten Ausführungsform gebildeten Polysiliciumfilms in Abhängigkeit von der Temperatur verdeutlicht.
Im folgenden seien anhand der beigefügten Zeichnungen be­ vorzugte Ausführungsformen des erfindungsgemäßen Verfah­ rens zur Ausbildung eines dünnen Halbleiterfilms für die Herstellung von Dünnfilmtransistoren mit ultradünnen Po­ lysiliciumfilmen erläutert.
Gemäß einer ersten Ausführungsform der Erfindung wird, wie es in der Fig. 2A dargestellt ist, ein SiO2-Film 2 auf ei­ nem Quarzsubstrat 1 ausgebildet, worauf ein Polysilicium­ film (polykristalliner Siliciumfilm) 3 (dessen Kristall­ körnchen mit 3a bezeichnet sind) mit einer Dicke von bei­ spielsweise 80 nm (800 Å) mit Hilfe eines chemischen Auf­ dampfverfahrens bei niedrigem Druck auf dem SiO2-Film 2 abgeschieden wird.
Dann wird eine elektrisch inaktive Verunreinigung, d. h. Si⁺-Ionen, unter Anwendung einer Beschleunigerenergie von 40 keV in einer Menge von 1,5 × 1015 cm-2 in dem Polysi­ liciumfilm 3 implantiert, um den Polysiliciumfilm 3 in den amorphen Siliciumfilm 4 umzuwandeln, wie es in der Fig. 2B dargestellt ist.
Nachdem die erhaltene Struktur mit einer Reinigungsflüs­ sigkeit (RCA: H2O : H2O2 : NH3 = 7 : 2 : 1) gewaschen worden ist, wird der amorphe Siliciumfilm 4 mit Hilfe einer geeigneten Ätzlösung (H2O : SOl = 15 : 1) abgeätzt unter Bildung eines dünnen amorphen Siliciumfilms mit einer Dicke von beispielsweise 20 nm (200 Å), wie es in der Fig. 2C dargestellt ist. Anschließend wird mit Hil­ fe eines chemischen Aufdampfverfahrens bei niedrigem Druck auf dem amorphen Siliciumfilm 4 ein SiO2-Film 5 abgeschieden.
Die erhaltene Struktur wird dann während 100 Stunden bei einer Temperatur von beispielsweise 1000°C in einer N2- Atmosphäre geglüht. Dieses Glühen bewirkt ein Wachsen der Körner der festen Phase in dem amorphen Siliciumfilm 4. Als Ergebnis davon bildet sich ein Polysiliciumfilm (po­ lykristalliner Siliciumfilm) 6, wie es in der Fig. 2D gezeigt ist. Der Polysiliciumfilm 6 besitzt sehr große Kristallkörner 6a und eine (100)-Orientierung mit mini­ maler Oberflächenenergie. Anschließend wird der SiO2-Film 5 abgeätzt und entfernt.
Wie in der Fig. 2E dargestellt ist, wird ein vorbestimm­ ter Bereich des Polysiliciumfilms 6 unter Ausbildung ei­ nes vorbestimmten Musters abgeätzt. Dann werden ein SiO2- Film 7 und ein mit Verunreinigung dotierter Polysilicium­ film (DOPOS-Film) 8 nacheinander durch chemisches Aufdamp­ fen bei niedrigem Druck auf der gesamten Oberfläche aus­ gebildet.
Vorbestimmte Bereiche des DOPOS-Films 8 und des SiO2-Films 7 werden nacheinander abgeätzt unter Bildung einer Gate- Elektrode 9 mit einem vorbestimmten DOPOS-Muster und eines Gate-Isolationsfilms 10 aus einem vorbestimmten SiO2-Mu­ ster, wie es in der Fig. 2F gezeigt ist.
Wie in der Fig. 2G dargestellt ist, wird zur Abdeckung der gesamten Oberfläche ein Phosphorsilicatglasfilm 11 abgeschieden. Der Phosphorsilicatglasfilm 11 wird bei ei­ ner Temperatur von etwa 1000°C geglüht, um Phosphoratome aus dem Phosphorsilicatglasfilm 11 in den Polysilicium­ film 6 zu diffundieren unter Bildung eines Source-Be­ reichs 12 des n⁺-Typs und eines Drain-Bereichs 13 des n⁺-Typs.
Anschließend werden, wie es in der Fig. 2H dargestellt ist, vorbestimmte Bereiche des Phosphorsilicatglasfilms 11 unter Ausbildung von Kontaktlöchern 11a und 11b abgeätzt. Aluminiumelektrodenmuster 14 und 15 werden über die Kon­ taktlöcher 11a bzw. 11b erzeugt. Als Ergebnis davon er­ hält man einen Dünnfilmtransistor mit ultradünnem Poly­ siliciumfilm.
Gemäß der ersten Ausführungsform des erfindungsgemäßen Verfahrens erhält man einen Polysiliciumfilm 6 mit einer Kristallkorngröße größer als die herkömmlicher Polysili­ ciumfilme. Die Elektronenbeweglichkeit µ des unter Ver­ wendung dieses Polysiliciumfilms 6 hergestellten Dünn­ filmtransistors kann größer sein als diejenige von her­ kömmlichen Dünnfilmtransistoren. Daher besitzt der ge­ mäß der ersten Ausführungsform der Erfindung hergestell­ te Dünnfilmtransistor bessere elektrische Eigenschaften als ein herkömmlicher Dünnfilmtransistor, so daß die An­ wendung für dreidimensionale IC's (Silicium auf einem Isolator) möglich ist. Weiterhin ist neben der großen Kristallkorngröße die Orientierung der Kristallkörner in dem gemäß dieser Ausführungsform erhaltenen Polysili­ ciumfilm gleichmäßiger als in Polysiliciumfilmen, die in herkömmlicher Weise hergestellt worden sind, so daß der erhaltene Polysiliciumfilm 6 ähnlich einem einkristalli­ nen Siliciumfilm ist. Die Größe und die Orientierung der Kristallkörner des gemäß der oben angesprochenen Ausfüh­ rungsform gebildeten Polysiliciumfilms 6 mit großen Kri­ stallkörnern sind im wesentlichen über die gesamte Ober­ fläche des Films gleichmäßig und können ohne weiteres ge­ steuert werden, so daß die Konstruktion von Bauteilen vereinfacht wird.
Im folgenden sei eine zweite Ausführungsform der Erfin­ dung erläutert.
Wie in der Fig. 3A dargestellt ist, wird zunächst auf ei­ nem Glassubstrat 21 mit niedrigem Schmelzpunkt ein SiO2-Film 2 gebildet. Auf dem SiO2-Film 2 wird durch Glimmentladungs­ zersetzung von gasförmigem SiH4, welches mit gasförmigem Argon verdünnt ist (zu einer SiH4-Konzentration von 10%) bei einer Hochfrequenzspannung von 13,56 MHz und einer Substrattemperatur von 180°C ein hydrierter amorpher Si­ liciumfilm 22 mit einer Dicke von beispielsweise 80 nm (800 Å) erzeugt.
Dann werden elektrisch inaktive Ionen, wie Si⁺-Ionen oder F⁺-Ionen in den hydrierten (wasserstoffhaltigen) amorphen Siliciumfilm 22 implantiert unter Anwendung einer Be­ schleunigungsenergie von 40 keV (projizierter Bereich Rp ≅ 55 nm (550 Å)) und einer Dosis von 1,5 × 1015 cm-2, um in dieser Weise den hydrierten amorphen Siliciumfilm 22 in im wesentlichen amorphe Form umzuwandeln.
Nachdem die Dicke des amorphen Siliciumfilms 22 in glei­ cher Weise wie bei der ersten Ausführungsform auf eine Dicke von beispielsweise etwa 20 nm (200 Å) vermindert worden ist, wird die gebildete Struktur in einer N2-At­ mosphäre in einem Glühofen bei einer Temperatur von bei­ spielsweise 600°C während etwa 15 Stunden geglüht. Dieses Glühen verursacht ein Wachstum der Körnchen der festen Phase des hydrierten amorphen Siliciumfilms 22. Als Er­ gebnis davon erhält man einen Polysiliciumfilm 6, wie es in der Fig. 3B dargestellt ist.
Wie in der Fig. 3C angegeben, wird ein vorbestimmter Be­ reich des Polysiliciumfilms 6 unter Ausbildung eines vor­ bestimmten Musters abgeätzt. Dann wird mit Hilfe eines chemischen Abscheidungsverfahrens bei erniedrigem Druck ein SiO2-Film 7 auf der gesamten Oberfläche abgeschieden. Anschließend wird ein Mo-Film 23 durch Aufsputtern auf der Oberfläche des SiO2-Films 7 ausgebildet.
Vorbestimmte Bereiche des Mo-Films 23 und des SiO2-Films 7 werden nacheinander abgeätzt unter Bildung einer Gate- Elektrode 9 mit einem vorbestimmten Mo-Muster und eines Gate-Isolationsfilms 10 aus einem vorbestimmten SiO2-Mu­ ster, wie es in der Fig. 3D dargestellt ist. Anschließend werden unter Verwendung der Gate-Elektrode 9 und des Gate- Isolationsfilms 10 als Masken P⁺-Ionen in den Polysili­ ciumfilm 6 implantiert (wobei die P-Atome in dem Polysi­ liciumfilm 6 durch nicht ausgefüllte Kreise dargestellt sind).
Wie in der Fig. 3E gezeigt ist, erfolgt das Glühen bei einer Temperatur von beispielsweise 600°C zur elektri­ schen Aktivierung der P-Atome unter Bildung eines Source- Bereichs 12 des n⁺-Typs und eines Drain-Bereichs 13 des n⁺-Typs.
Anschließend wird, wie es in der Fig. 3F gezeigt ist, ein SiO2-Film 24 als Passivierungsfilm erzeugt und es werden vorbestimmte Bereiche des SiO2-Films 24 abgeätzt unter Bildung von Kontaktlöchern 24a und 24b. Dann werden über die Kontaktlöcher 24a und 24b Aluminiumelektrodenmuster 14 und 15 gebildet, um in dieser Weise einen Dünnfilm­ transistor mit ultradünnem Polysiliciumfilm zu erhalten.
Die Fig. 4 zeigt die Reflexionsspektren des hydrierten amorphen Siliciumfilms 22 unmittelbar nach der Abschei­ dung (Kurve A), des hydrierten amorphen Siliciumfilms 22 unmittelbar nach dem Implantieren der Si⁺-Ionen (Kurve B), des hydrierten amorphen Siliciumfilms 22 nach der Implan­ tierung der Si⁺-Ionen und dem Glühen bei einer Tempera­ tur von 600°C während 15 Stunden (d. h. des Polysilicium­ films 6) (Kurve D) gemäß der zweiten Ausführungsform. Das Reflexionsspektrum des hydrierten amorphen Siliciumfilms 22 nach der 15-stündigen Glühbehandlung bei 600°C ohne Implantierung von Si⁺-Ionen ist ebenfalls in der Fig. 4 dargestellt (Kurve C).
Wie aus der Fig. 4 ersichtlich ist, ist ein Absorptions­ peak (der auf die Kristallisation hinweist) von Silicium bei einer Wellenlänge λ = 280 nm als Folge eines Übergangs vom X1- zum X4-Band nur in der Kurve D, nicht jedoch in der Kurve C vorhanden. Es ist damit ersichtlich, daß der Polysiliciumfilm nur dann erhalten wird, wenn Si⁺-Ionen oder dergleichen implantiert werden und wenn die Glühbe­ handlung anschließend nach der Bildung des hydrierten amorphen Siliciumfilms 22 durchgeführt wird, wie es für die zweite Ausführungsform beschrieben worden ist.
Die Reflexionsspektren des keinen Wasserstoff enthalten­ den amorphen Siliciumfilms, der durch eine Abscheidungs­ methode unter Anwendung einer Elektronenkanone bei einer Substrattemperatur von 150°C erzeugt worden ist, sind in der Fig. 5 in gleicher Weise wie in der Fig. 4 darge­ stellt. Wie aus der Fig. 5 zu erkennen ist, existiert in den Kurven E bis H kein Absorptionspeak bei einer Wel­ lenlänge von λ = 280 nm als Folge des X1-X4-Bandübergangs. Daher wird in dem amorphen Siliciumfilm, der keinen Was­ serstoff enthält und mit Hilfe des oben angesprochenen Abscheidungsverfahrens hergestellt worden ist, kein Kri­ stallkornwachstumseffekt erzielt.
Die elektrische Leitfähigkeit σ des in der oben beschrie­ benen Weise erzeugten Polysiliciumfilms 6 in Abhängigkeit von der Temperatur ist in der Fig. 6 dargestellt. Wie aus der Fig. 6 abzulesen ist, erscheint in der graphischen Darstellung eine polygonale Linie, die die elektrische Leitfähigkeit σ in Abhängigkeit von der Temperatur wie­ dergibt. Die elektrische Leitfähigkeit σ des Polysilicium­ films 6 bei Raumtemperatur oder darüber wird durch die folgende Gleichung definiert:
σ = 1,505e4exp((-q/kT).0,592)
Die elektrische Leitfähigkeit σ des Polysiliciumfilms 6 unterhalb Raumtemperatur entspricht der folgenden Glei­ chung:
σ = 2,818e3exp((-q/kT).0,548)
Wenngleich der Polysiliciumfilm 6 unterschiedliche Leit­ fähigkeiten in Abhängigkeit von der Temperatur aufweist (da die Aktivierungsenergieniveaus unterschiedlich sind) kön­ nen elektrische Leitfähigkeiten des Aktivierungstyps er­ halten werden. Demzufolge sind die elektrischen Eigen­ schaften des Polysiliciumfilms 6 wesentlich besser als jene herkömmlicher Polysiliciumfilme.
Gemäß der zweiten Ausführungsform der Erfindung kann ein Polysiliciumfilm 6 mit guten elektrischen Eigenschaften auf einem Glassubstrat 21 mit niedrigem Schmelzpunkt er­ zeugt werden. Dazu wird der hydrierte oder wasserstoff­ haltige amorphe Siliciumfilm 21 erzeugte worauf Si⁺-Ionen implantiert und anschließend der Glühvorgang durchgeführt werden, um in dieser Weise das Kornwachstum der festen Phase zu bewirken und einen gleichmäßigen und großer Kri­ stallite aufweisenden Polysiliciumfilm 24 zu erhalten. Demzufolge zeigt der unter Verwendung des Polysilicium­ films 6 gebildete Dünnfilmtransistor gemäß dieser zwei­ ten Ausführungsform der Erfindung eine hohe Elektronen­ beweglichkeit µ und einen niedrigen Leckstrom. Wenn eine Dünnfilmtransistoranordnung auf einem einzigen Substrat ausgebildet wird, können die Dünnfilmtransistoren iden­ tische elektrische Eigenschaften aufweisen.
Das Verfahren zur Erzeugung des Polysiliciumfilms gemäß der zweiten Ausführungsform kann auch zur Ausbildung ei­ nes Polysiliciumfilms als Verdrahtungsmaterial oder als Gate-Material eines MOS-Transistors und die Ausbildung von dreidimensionalen IC's (Silicium auf einem Isolator) unter Ausbildung einer kristallinen Siliciumschicht auf einem isolierenden Substrat angewandt werden.
Der Mechanismus, gemäß dem der Polysiliciumfilm 6 mit guten elektrischen Eigenschaften gebildet wird, ist nicht ausreichend geklärt, kann jedoch wie folgt beschrieben werden. Si⁺-Ionen werden in den durch Glimmentladungszer­ setzung gebildeten hydrierten amorphen Siliciumfilm 22 implantiert, um die Netzstruktur der Siliciumatome in dem hydrierten amorphen Siliciumfilm 22 zu ändern unter Bildung eines amorphen Zustands, der sich von jenem un­ terscheidet, der unmittelbar nach der Ausbildung des Films vorliegt. Als Ergebnis davon wird die Aktivierungs­ energie für die Kristallisation vermindert, so daß vor­ teilhafte Keimwachstumsbedingungen während des Kornwachs­ tums der festen Phase durch das Glühen vorliegen.
Die oben beschriebenen beiden Ausführungsformen der Er­ findung dienen der Erläuterung der Erfindung, die jedoch hierauf nicht beschränkt sein soll. Es sind verschiedene Änderungen und Modifizierungen innerhalb des Rahmens der Erfindung möglich.
Bei der ersten Ausführungsform wird ein Naßätzverfahren unter Anwendung einer Lösungsmischung aus H2O und SOl an­ gewandt, um die Dicke des amorphen Siliciumfilms 4 zu ver­ mindern. Man kann jedoch auch eine Naßätzung unter Anwen­ dung einer KOH-Lösung oder einer heißen Phosphorsäurelö­ sung durchführen. Zu diesem Zweck kann auch ein trockenes Ätzen, wie ein Ätzen mit reaktiven Ionen, angewandt wer­ den. Schließlich kann der amorphe Siliciumfilm 4 ther­ misch oxidiert werden, um seine Dicke zu verringern. Bei­ spielsweise kann man zur Bildung eines amorphen Silicium­ films 4 mit einer Dicke von 20 nm (200 Å) gemäß der er­ sten Ausführungsform eine thermische Oxidation bei einer Temperatur von 1000°C während 150 Minuten durchführen. Die Dicke des amorphen Siliciumfilms 4 beträgt vorzugswei­ se 30 nm (300 Å) oder weniger, um die Abhängigkeit von der Oberflächenenergie während des Glühvorgangs zu stei­ gern und in dieser Weise die Kristallkorngröße zu erhö­ hen und die Orientierung der Kristallkörner zu verbes­ sern.
Bei der ersten Ausführungsform besitzt der Polysilicium­ film 6 die (100)-Orientierung. Zur Ausbildung eines Po­ lysiliciumfilms 6 mit der (111)-Orientierung wird das Glühen durchgeführt ohne die Ausbildung des SiO2-Films 5 auf dem amorphen Siliciumfilm 4. Wenn der SiO2-Film 5 nicht gebildet wird, wird die Oberflächenenergie bezüg­ lich der (111)-Orientierung minimiert. Wenn die Dicke des amorphen Siliciumfilms 4 durch die oben beschriebe­ ne thermische Oxidationsmethode vermindert wird, wird das Glühen unter Erzeugen des SiO2-Films auf der Ober­ fläche des amorphen Siliciumfilms 4 durchgeführt, so daß man einen Polysiliciumfilm 6 mit der (100)-Orientie­ rung erhält. Wenn jedoch das Glühen nach dem Abätzen des SiO2-Films 6 durchgeführt wird, kann man einen Polysili­ ciumfilm 6 mit der (111)-Orientierung erhalten.
Bei der ersten Ausführungsform des erfindungsgemäßen Ver­ fahrens ist die Glühtemperatur für das Wachstum der Kör­ ner der festen Phase nicht auf 1000°C beschränkt, son­ dern kann in Abhängigkeit von der Art des Substrats ge­ ändert werden. Die Ionen zur Umwandlung des Polysilicium­ films 3 in einen amorphen Film sind nicht auf Si⁺-Ionen und F⁺-Ionen beschränkt, sondern es können erforderlichenfalls auch andere Ionenarten angewandt werden. Die Dosis der Ionen variiert in Abhängigkeit von der Glüh­ temperatur, liegt jedoch vorzugsweise im Bereich von 5 × 1014 bis 1 × 1016 cm-2. Eine Dosis von 5 × 1014 cm-2 ist am bevorzugtesten bezüglich einer Glühtemperatur von 600°C und einer Glühdauer von 15 Stunden. Die Substrate sind nicht auf Quarzsubstrate beschränkt, sondern man kann auch andere Substrate anwenden, beispielsweise ein Substrat aus Silicium.
Bei der zweiten Ausführungsform der Erfindung wird durch die Glühentladungszersetzungsmethode ein Wasserstoff ent­ haltender amorpher Siliciumfilm erzeugt. Man kann jedoch auch ein chemisches Abscheidungsverfahren unter Lichtein­ wirkung oder ein Aufsputterverfahren unter Anwendung von gasförmigem SiH4 anwenden. Bei der oben angesprochenen Glühentladungszersetzungsmethode oder der chemischen Auf­ dampfmethode unter Anwendung von Licht kann man dem gas­ förmigen SiH4 gasförmiges PH3 oder B2H6 zusetzen, um ei­ nen mit Verunreinigungen dotierten amorphen Siliciumfilm zu erzeugen. In ähnlicher Weise kann man bei dem Sputter­ vorgang ein die gewünschten Verunreinigungen enthalten­ des Target einsetzen, um den entsprechend dotierten amor­ phen Siliciumfilm zu erzeugen. Es ist festzuhalten, daß das Kornwachstum der festen Phase ohne weiteres durchge­ führt werden kann, wenn Verunreinigungen, wie B oder P in dem amorphen Siliciumfilm enthalten sind.
Weiterhin wird der hydrierte amorphe Siliciumfilm 22 ei­ nem Kornwachstum der festen Phase durch Glühen unterzo­ gen unter Ausbildung des Polysiliciumfilms 6. Anschlie­ ßend wird durch ein chemisches Plasmaaufdampfverfahren bei einer Substrattemperatur von etwa 260°C auf dem Poly­ siliciumfilm 6 ein Si3N4-Film mit einer Dicke von bei­ spielsweise 500 nm (5000Å) erzeugt. Die erhaltene Struk­ tur wird während etwa 1 Stunde bei einer Temperatur von 400°C geglüht, um Wasserstoff von dem Si3N4-Film in den Polysiliciumfilm 6 einzubringen, der dort die Poren füllt und die Porendichte an den Korngrenzen vermindert, wo­ durch ein Polysiliciumfilm mit besseren elektrischen Ei­ genschaften erhalten wird.
Bei der oben angesprochenen zweiten Ausführungsform der Erfindung wird der Glühvorgang zum Zwecke des Kornwachs­ tums der festen Phase in einem Glühofen durchgeführt. Das Erhitzen kann jedoch auch mit Hilfe einer Lampe bewirkt werden. Weiterhin kann, wenn ein Wasserstoffplasmaglüh­ vorgang bei einer Temperatur von etwa 450°C während ei­ niger Stunden durchgeführt wird, ein Polysiliciumfilm 6, der eine ausreichende Menge Wasserstoff enthält und aus­ gezeichnete elektrische Eigenschaften aufweist, herge­ stellt werden. Die Glühtemperatur variiert in Abhängig­ keit von der Art des Substrats. Zur Verhinderung der Emission des Wasserstoffs aus dem Film während des Glü­ hens und aus energetischen Gründen wird die Glühtempera­ tur vorzugsweise bei 600°C oder darunter gehalten.
Das Implantieren von Si⁺-Ionen und ähnlichen Ionen zur Umwandlung des Polysiliciumfilms in einen amorphen Film kann auch unter Bedingungen durchgeführt werden, die sich von jenen der obigen Ausführungsformen unterschei­ den. Das Substrat ist nicht auf ein Glassubstrat be­ schränkt, so daß man auch andere Substrate, wie Quarzsub­ strate, anwenden kann.

Claims (4)

1. Verfahren zur Ausbildung eines dünnen Halbleiterfilms, bei welchem
  • - ein dünner Halbleiterfilm auf einem vorbestimmten Substrat abgeschieden wird;
  • - vorbestimmte Ionen in den dünnen Halbleiterfilm implantiert werden, um den dünnen Halbleiterfilm in einen dünnen amorphen Halbleiterfilm umzuwandeln;
  • - und der dünne amorphe Halbleiterfilm geglüht wird, um ein Wachstum der festen Phase zu bewirken,
    dadurch gekennzeichnet, daß vor dem Glühen die Dicke des dünnen amorphen Halbleiterfilms auf eine vorbestimmte Dicke vermindert wird.
2. Verfahren nach Anspruch 1, dadurch ge­ kennzeichnet, daß der dünne Halbleiterfilm Wasserstoff enthält.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der dünne Halbleiter­ film ein Polysiliciumfilm ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß der dünne amorphe Halbleiterfilm nach der Dickenverminderung eine Dicke von nicht mehr als 30 nm aufweist.
DE3541587A 1984-11-26 1985-11-25 Verfahren zur Herstellung eines dünnen Halbleiterfilms Expired - Lifetime DE3541587C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59249406A JPH0824103B2 (ja) 1984-11-26 1984-11-26 薄膜トランジスタの製造方法
JP59252882A JPH0817157B2 (ja) 1984-11-30 1984-11-30 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3541587A1 DE3541587A1 (de) 1986-05-28
DE3541587C2 true DE3541587C2 (de) 1998-04-23

Family

ID=26539269

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3541587A Expired - Lifetime DE3541587C2 (de) 1984-11-26 1985-11-25 Verfahren zur Herstellung eines dünnen Halbleiterfilms

Country Status (7)

Country Link
US (1) US4693759A (de)
AT (1) AT399421B (de)
CA (1) CA1239706A (de)
DE (1) DE3541587C2 (de)
FR (1) FR2573916B1 (de)
GB (1) GB2169442B (de)
NL (1) NL194832C (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505736B2 (ja) * 1985-06-18 1996-06-12 キヤノン株式会社 半導体装置の製造方法
US4952446A (en) * 1986-02-10 1990-08-28 Cornell Research Foundation, Inc. Ultra-thin semiconductor membranes
US4946735A (en) * 1986-02-10 1990-08-07 Cornell Research Foundation, Inc. Ultra-thin semiconductor membranes
US5081062A (en) * 1987-08-27 1992-01-14 Prahalad Vasudev Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
US4904611A (en) * 1987-09-18 1990-02-27 Xerox Corporation Formation of large grain polycrystalline films
JPH01244664A (ja) * 1988-03-25 1989-09-29 Sanyo Electric Co Ltd 薄膜トランジスタ
DE69030775T2 (de) 1989-02-14 1997-11-13 Seiko Epson Corp Herstelllungsverfahren einer Halbleitervorrichtung
US5242507A (en) * 1989-04-05 1993-09-07 Boston University Impurity-induced seeding of polycrystalline semiconductors
DE59010851D1 (de) * 1989-04-27 1998-11-12 Max Planck Gesellschaft Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5207863A (en) * 1990-04-06 1993-05-04 Canon Kabushiki Kaisha Crystal growth method and crystalline article obtained by said method
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
EP0459763B1 (de) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Dünnfilmtransistoren
JPH0456325A (ja) * 1990-06-26 1992-02-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5169806A (en) * 1990-09-26 1992-12-08 Xerox Corporation Method of making amorphous deposited polycrystalline silicon thermal ink jet transducers
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
JP3056813B2 (ja) 1991-03-25 2000-06-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその製造方法
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
US5576222A (en) * 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
JP2935446B2 (ja) * 1992-02-28 1999-08-16 カシオ計算機株式会社 半導体装置
US5904550A (en) * 1992-02-28 1999-05-18 Casio Computer Co., Ltd. Method of producing a semiconductor device
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
KR100255689B1 (ko) * 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
TW295703B (de) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3599290B2 (ja) 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JPH08148430A (ja) * 1994-11-24 1996-06-07 Sony Corp 多結晶半導体薄膜の作成方法
KR100208439B1 (ko) * 1995-05-04 1999-07-15 김영환 반도체 소자의 폴리실리콘층 형성방법
DE19681430B4 (de) * 1995-06-06 2006-10-26 Asahi Kasei Microsystems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
US5893948A (en) * 1996-04-05 1999-04-13 Xerox Corporation Method for forming single silicon crystals using nucleation sites
US5733641A (en) * 1996-05-31 1998-03-31 Xerox Corporation Buffered substrate for semiconductor devices
US6180539B1 (en) * 1998-12-08 2001-01-30 United Microelectronics Corp. Method of forming an inter-poly oxide layer
TW457553B (en) 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
US6726549B2 (en) * 2000-09-08 2004-04-27 Cold Jet, Inc. Particle blast apparatus
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
TW200411726A (en) * 2002-12-31 2004-07-01 Au Optronics Corp Method for cleaning silicon surface and method for producing thin film transistor using the cleaning method
JP4655495B2 (ja) * 2004-03-31 2011-03-23 東京エレクトロン株式会社 成膜方法
US8334194B2 (en) * 2008-02-06 2012-12-18 Motech Americas, Llc Methods and apparatus for manufacturing semiconductor wafers
US20090280336A1 (en) * 2008-05-08 2009-11-12 Ralf Jonczyk Semiconductor sheets and methods of fabricating the same
FR2968316B1 (fr) * 2010-12-01 2013-06-28 Commissariat Energie Atomique Procede de preparation d'une couche de silicium cristallise a gros grains
KR20120127009A (ko) * 2011-05-13 2012-11-21 에스케이하이닉스 주식회사 반도체장치 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
JPS5618430A (en) * 1979-07-25 1981-02-21 Fujitsu Ltd Manufacture of semiconductor element
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
US4421576A (en) * 1981-09-14 1983-12-20 Rca Corporation Method for forming an epitaxial compound semiconductor layer on a semi-insulating substrate
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
US4509990A (en) * 1982-11-15 1985-04-09 Hughes Aircraft Company Solid phase epitaxy and regrowth process with controlled defect density profiling for heteroepitaxial semiconductor on insulator composite substrates
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
JPS60134470A (ja) * 1983-12-22 1985-07-17 Seiko Epson Corp 半導体装置
US4588447A (en) * 1984-06-25 1986-05-13 Rockwell International Corporation Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films
US4584028A (en) * 1984-09-24 1986-04-22 Rca Corporation Neutralization of acceptor levels in silicon by atomic hydrogen

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
45th Lecture Articles of the Japan Society of Applied Physics (1984) Nos. 14p-A-4 bis 14p-A-6, S. 407-408 *
JASTRZEBSKI, L.: Comparison of Different SOI Technologies, Assets and Liabilities, in: RCA Review, Vol. 44, Juni 1983, S. 250-269 *
THOMPSON, C.V., SMITH, H.I.: Surface-Energy- Driven Secondary Grain Growth on Ultrathin (<100 nm) Films of Silicons, in: Appl.Phys.Lett. 44 (6), 1984, S. 603-605 *

Also Published As

Publication number Publication date
FR2573916B1 (fr) 1991-06-28
GB2169442B (en) 1988-01-06
GB2169442A (en) 1986-07-09
AT399421B (de) 1995-05-26
NL8503269A (nl) 1986-06-16
US4693759A (en) 1987-09-15
CA1239706A (en) 1988-07-26
FR2573916A1 (fr) 1986-05-30
ATA343185A (de) 1994-09-15
NL194832B (nl) 2002-12-02
DE3541587A1 (de) 1986-05-28
GB8529007D0 (en) 1986-01-02
NL194832C (nl) 2003-04-03

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE3219441C2 (de)
DE69838532T2 (de) Plasmanitridierung eines Siliziumoxidfilms
DE3311635C2 (de)
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE2908146C2 (de)
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE3422750A1 (de) Verfahren zum herstellen einer schicht aus einem mehrbestandteilmaterial
DE19649670A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE1764757B2 (de) Verfahren zur herstellung eines feldeffekttransistors mit isolierter gateelektrode
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 27/12

8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN

D2 Grant after examination
8364 No opposition during term of opposition