JPH01244664A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPH01244664A
JPH01244664A JP63072382A JP7238288A JPH01244664A JP H01244664 A JPH01244664 A JP H01244664A JP 63072382 A JP63072382 A JP 63072382A JP 7238288 A JP7238288 A JP 7238288A JP H01244664 A JPH01244664 A JP H01244664A
Authority
JP
Japan
Prior art keywords
gas
film
reaction
characteristic energy
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63072382A
Other languages
English (en)
Inventor
Koji Minami
浩二 南
Kaneo Watanabe
渡邉　金雄
Masayuki Iwamoto
岩本　正幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63072382A priority Critical patent/JPH01244664A/ja
Priority to US07/328,825 priority patent/US5093703A/en
Publication of JPH01244664A publication Critical patent/JPH01244664A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ）　産業上の利用分野 本発明は非晶質シリコン（以下ａ−８ｉと称す）柳を用
いた薄膜トヲンノスタ（以下ＴＰＴと称丁）に関する。
口）健来の技術 ＴＦＴｈ−例えば日経マイクロデバイス１９８６年１１
月号の記事ｒＣＲＴに迫Ｚ２庇亮アクティブ・マトリク
ス・デイスプレＩＪ＜５１７ｊ〜５３頁）にあるよりに
、液晶デイスプレィ装置における表示画素のスイウチン
グ素子として用いられる０ＴＰＴの構造には、能動ｉｔ
（半導体物）、ゲート電極、ソース電極、ドレイン電極
の位置関係にエクコアレーナ型やスタガー型が存在する
が、基本的な構造としてはガラス基板上に半導体層が形
成されその半導体層にソース電極、ドレイン電極、お：
び絶縁模全介してゲート電極が設けられている。
ＴＰＴの半導体−にはａ−８ｉ喚が用いられ。
こ（７）ａ＝ｓｉ膜はグロー放電によるプフズマＣｖＤ
法や、低圧水銀ラン１全用いた直接励起光ＣＶＤ法に；
って形成されるｎこれら１’ＦズマＣＶＤ法や光ＣＶＤ
法で得られるａ−８工嘆は、バンドギ＋　−／　７”　
Ｅ　Ｏｐ　ｔ７りＥ　１．７　ｆ３　Ｖ程Ｆカラｉ、　
９　ｅ　Ｖ程度で、水素含有１が２０９６程度であった
。、ｆ７ｔ、パン）’　？　（ｋ（７）特性！　＊　Ａ
／　キー（ＣｈａｒａＣｔｆｌｒｉｉ９ｔｌＣｅｎもｒ
ｇ３／）はｓｏｍｅｖ以上であった。
７″−）発明が解決しようとする課題 しかし、パントチイルの特性エネルギーが太きいと２局
在率位が多く存在することになり、ＴＦＴにおける電子
の電界効果移動度μの値として小さいものしか得られて
いないり移動ｌｆｐけＴＦＴのスイッチング速度に大き
く影響を及ぼし、従来（７）　Ｔ　Ｐ　Ｔ　１７）　ｔ
　子＋７）　移ＩＩ　Ｉｆ　ａ　Ｆｌ　Ｏ，５ａｓｒ２
７’ｌ　・８ｅ５０　穆１ｊと小さく、ＴＰＴのスイッ
チング迷電はあまり速いものではなかつ７ｔｎスイツチ
ング速変の遅い、即ち応答性の良くないＴＦＴｔ−液晶
デイスプレイ装置のスイッチング素子として用いても、
特性の良いデイスプレィ装置の提供はされない。
二）課題を解決する九めの手段 本発明は、低圧水銀ランプを用いた直接励起光ＣｖＤ法
で反応ガスの分解領域を制御して形成されたバンドテイ
ルの特性エネルギーが４６ｍｅＶ以下のａ−８ｉ＠を半
導体層として用いたＴＰＴであるＯ ホン作　用 ＴＰＴにおける半導体層として、パントチイルの特性ｚ
＊ｙギ−が４０　ｍｅＶ以下（Ｄ　ａ　−Ｓ　ｉ　ｌＩ
！ｌＩを用いることに二つ、ＴＦＴの電子の移動度μが
大きくなる□ ヘン　実施例 第１図は不発明−実施例のＴＰＴの概略構成囚を示すり
本実施例ではコプレーナ型構造のＴＰＴであるが、これ
に限ることなく、逆コル−ナ型、スタオー型、逆スタガ
ー型であっても良い０１１＋ｔｉガラス基板で、１２１
は該基板１１＋上に後述するＣＶＤ装置に二〇形成され
た能動層としてのａ−８１腰、１３＋、＋４１は夫々ソ
ース電極、ドレイン電極で、Δ−ｓ　ｉ嗅１２＋上に例
えばＡ１が所定パターンに蒸着されて形成されている。
このソース電極１３１、ドレイン電極（４２の間に位置
する様、Ｏｒ、Ａｕ等からなるゲート電極＋５＋が形成
されている。ゲー　ト電極Ｔ５１トａ　−Ｓ　ｉ＠１２
＋＋７）間にｉ、例えば、５ｉＯ１ＳｉＮ、５ｉＯＮと
いつ几絶Ｒ模（６１が介在されている。
さて、ａ−３ｉ模（２屯第２因に示すＣｖＤ装置Ｖｃよ
って形成されるｎ　Ｑｌ＋は反応室、ａ７Ｊは反応室α
１１内に導入され九反応ガスを分解する定めの低圧水銀
ランプであるり反応室ａυ内にはガス吹出し口（１３ａ
）の位置が変更可能に設けられ几ガス導入管ａ３、及び
ａ　−８ｉ　１１ＩＩｔ−形ＫＴ　ル基［＋１＋ｆ＞１
保持サレ、基板１１＋の水銀ラン１ｒ１３に対する距Ｎ
を変えることのできる保持台ｆｉ４が備えられている−
１ま几この保持台ＩＶｃは基板ｉｌｌを加熱するヒータ
が内蔵されている。−１ａシはガス導入管（１３屍ｓ入
されたガス及び反応後のガスを排気する排気口で、基板
中の横あるいけ上方に設けられているり 斯様な装置において、反応ガスとしてＳｉ２Ｈ６を５乃
至２０ＳＣＣＭ、及びｎチャネルの襖とする几めのＰＨ
ｓガス（Ｈ２ガスに対して５％）を０．１乃至ＩＳＯＣ
Ｍの流量で供給し、反応圧力を０．０１乃至０．１ｔＯ
ｒｒ、基板１ｆｔ２００乃至３ＱＯｔとし、更に、基板
Ｉｌ＋と水銀ランプ（１２１との１″− 距離を５乃至３０信して、基板＋１１からガス吹出し八 口（１３ａ）までの距離と基板ｉｌ＋が水銀ランプα２
までの距離の比が号以下に設定してａ　−Ｓ　ｉ　１ｌ
ｌＩ２＋の形成を行り。このとき、反応ガスは基板＋１
１方向に吹き出される工つにするｎまた、基板位置にお
ける？　ン７”（１３の光の強１１’＃！１８ｓｎｍ光
テ２ｍＷ／信２以上、２４５ｎｍ光で８ｍＷ／ｃｓ＋　
　以上である＾基板＋１＋とガス吹出し口（１３ａ）と
水銀ランプα３との位置関係を上述の如く制御すること
で、ガス吹出し口（１：ｌ）から導入された反応ガスの
分解領域が制御される。この様にガスの分解領域全快く
制限することにより、反応ガスの分解に工って発生する
活性種中のＩｍ寿命種を減少させ、重合反応にＬる高次
−／ｊン（Ｓｉ３Ｈａや５ｉ４Ｈ１ａ）の発生全抑制で
きる□ その結果、バンドギャップｇｏｐｔが１．７乃至１、ｇ
ｅｖ、水素含有量が１０乃至１５９５、そしてパントチ
イルの特性エネルギーが３０ｍθｖ（反応圧力０．１ｔ
Ｏｒｒ時］乃至４０ｍθＶ（反応圧力０．０１ｔＯｒｒ
時］の良質２ａ−８ｉＩＩｌｌカ形成される。而して、
パントチイルの特性エネルギーの小さいａ−８１暎ｆ用
いることで、ＴＰＴの電子の移動ｆＪＩが向上される□ ＴＰＴのドレイン電流ＩＤは、 　　　Ｗｄ Ｉｎ−−ｓＱｒＪＶｐ＋７τＶｎ　　ｔｑ＜Ｏ）但しＱ
は電荷の面密度、Ｗけチャネル巾、Ｌはチャネル長、ρ
は半導体１の抵抗率、ｄは半導体層の厚み、ＶＤはドレ
イン電圧である◎と近似され、０Ｎ−ＯＦＦ特性は １−Ｉｏｎ／Ｉｏｆｆ＊　５ＣｏｘＶｏρ／ｄ但し、Ｃ
ｏｘ　　はゲート容量、ＶＧはゲート電圧である。で表
わされ、これらかられかるよりにＴＰＴではμやρが大
きいことが望まれる。
半導体台としてａ−８ｉ倭を用いる場合ドレイン電流Ｉ
Ｄは、 Ｉ　Ｄ−Ｋ（（：Ｖｏ　−ｖＴｓ）　　　−（ＶＧ−Ｖ
ＴＤ−ＶＤ）　　　）ＫシＣｏ　Ｘ　Ｌ 但シ、Ｖ　Ｔ　！３　ＶＴＤ　ｆｌ定ｅ１．　Ｔ　Ｇ　
Ｉｒｌ特性ＩＭｆＪ１．　Ｔは温度 で表わされる□ここでＩＤ４−Ｏとすればとなる。
第３因に、実線で本発明一実施例のＴＦＴのＶｏ−４Ｄ
特性を、破線でグロー放電による１ラズ−ｖｃＶＤ法で
作ＷＬ７ｔａ−８ｉ喚ｉ用ｚ７′！：ＴＰＴのＶ　Ｄ　
−Ｉ　Ｄ特性を示す□この図ではＶＧ−１０Ｖである。
−１第３□□□から分かる１つに飽和領域において、゛
本実施例のＴＦＴ（実線）のドレイン電流は、従来例の
ＴＦＴｔ破線）のドレイン電流Ｋｆｆべて１．５倍程度
の値となっており、即ち、上式からも分かる工うに本実
施例のＴＰＴの電子のｔ界効果移動ｆｓは向上（増大）
している 電子の移動度μは ａ＝ｎｏ　ｎｏ／（ｎｏ＋ｎｔ） 但し、ＳＯは云導帯における電子の移動度、ｎｏは伝導
体中の過剰電子密度＋　ｎ　ｔｌ”を局在準位にある過
剰電子密度。
でも表わされるが、パントチイルの特性エネルギーを小
さくすることに＝９、局在準位が減るので、移動度μが
増大することがわかる。
まｔ、移動度μが大きくなると、移動度μに比例する遮
断周波数も大きくなり、移動ｆａに反比するスイッチン
グ時間は小さくなるので、ＴＰＴの特性が大幅に改善さ
れる。
ト）発明の効果 本発明は以上の説明から明らかな様に、半導体層にパン
トチイルの特性エネルギーが４０ｍｅＶ以下のａ−８ｉ
ｇを用いることにより、電子の電界効果移動度が高いＴ
ＰＴが提供されるｎそして、ＴＦＴのスイッチング特性
や遮断周波数が向上されるので、本発明のＴＰＴ？液晶
デイスプレィ装置のスイッチング素子に用いることで、
高い周波数の信号にも対応できる。Ｉ擾れ交液晶デイス
プレィ装置が実現される。
【図面の簡単な説明】
第１（２）は本発明一実施例のＴＰＴの概略構成図、第
２図は本発明一実施例に係るＣＶＤ装置の概略構成□□
□％第３因はＶＤ−ＩＤ特性を示す図である０中・・・
ガラス基板、（２１・・・ａ−８１＠、１３１・・・ソ
ース電極、（４）・・・ドレイン電極、１５１・・・ゲ
ート電極、（６）・・・絶縁模、συ・・・反応室、（
１３・・・低圧水＠ランプ、α３・・・ガス導入管、σ
４・・・保持台、ｆｉ５・・・排気口０第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. １）非晶質シリコン膜に、ソース電極、ドレイン電極が
    接して形成され、更にゲート電極が絶縁膜を介在させて
    形成された薄膜トランジスタにおいて、前記非晶質シリ
    コン膜は、低圧水銀ランプを用いた直接励起光ＣＶＤ法
    で反応ガスの分解領域を制御して形成されたバンドテイ
    ルの特性エネルギーが４０ｍｅＶ以下の膜である事を特
    徴とする薄膜トランジスタ。
JP63072382A 1988-03-25 1988-03-25 薄膜トランジスタ Pending JPH01244664A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63072382A JPH01244664A (ja) 1988-03-25 1988-03-25 薄膜トランジスタ
US07/328,825 US5093703A (en) 1988-03-25 1989-03-27 Thin film transistor with 10-15% hydrogen content

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63072382A JPH01244664A (ja) 1988-03-25 1988-03-25 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPH01244664A true JPH01244664A (ja) 1989-09-29

Family

ID=13487683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63072382A Pending JPH01244664A (ja) 1988-03-25 1988-03-25 薄膜トランジスタ

Country Status (2)

Country Link
US (1) US5093703A (ja)
JP (1) JPH01244664A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
JPH04299578A (ja) * 1991-03-27 1992-10-22 Canon Inc 光電変換素子及び薄膜半導体装置
US5567956A (en) * 1991-03-27 1996-10-22 Canon Kabushiki Kaisha Information processing apparatus including a photoelectric conversion element having a semiconductor layer with a varying energy band gap width
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
FR2691578A1 (fr) * 1992-05-19 1993-11-26 Duhamel Nicole Procédé de fabrication d'un transistor en couches minces à silicium polycristallin et à grille décalée par rapport au drain.
US5618758A (en) * 1995-02-17 1997-04-08 Sharp Kabushiki Kaisha Method for forming a thin semiconductor film and a plasma CVD apparatus to be used in the method
JP5422945B2 (ja) * 2008-09-01 2014-02-19 セイコーエプソン株式会社 薄膜トランジスタの製造方法および電気光学装置の製造方法
KR101507967B1 (ko) * 2008-09-23 2015-04-03 삼성디스플레이 주식회사 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법
JP6281463B2 (ja) 2014-10-03 2018-02-21 株式会社デンソー 制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0066787B1 (en) * 1981-05-29 1989-11-15 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Process for preparing amorphous silicon semiconductor
JPS59117265A (ja) * 1982-12-24 1984-07-06 Toshiba Corp 薄膜電界効果トランジスタ
JPS59232462A (ja) * 1983-06-16 1984-12-27 Nec Corp 半導体装置
JPH061786B2 (ja) * 1984-02-07 1994-01-05 セイコーエプソン株式会社 薄膜トランジスタの製造方法
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JPS62172692A (ja) * 1986-01-25 1987-07-29 アルプス電気株式会社 薄膜ｅｌ表示素子
JPS63110667A (ja) * 1986-10-28 1988-05-16 Ricoh Co Ltd 薄膜トランジスタアレイ

Also Published As

Publication number Publication date
US5093703A (en) 1992-03-03

Similar Documents

Publication Publication Date Title
US6335542B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US8110453B2 (en) Low temperature thin film transistor process, device property, and device stability improvement
JPH04346419A (ja) 堆積膜の形成方法
CN102386072B (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
CN100392867C (zh) 薄膜晶体管的制造方法、使用该方法的液晶显示装置和电子设备
TW316999B (ja)
JP3272532B2 (ja) 半導体装置の製造方法
TW460742B (en) Method for manufacturing semiconductor device
JPH01244664A (ja) 薄膜トランジスタ
JPH0465120A (ja) 堆積膜の形成方法
TW502449B (en) Thin film transistor, liquid crystal display and manufacturing method thereof
JP2002299238A (ja) 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2000150500A (ja) シリコン系薄膜の形成方法
Yang et al. Self-aligned gate and source drain contacts in inverted-staggered a-Si: H thin-film transistors fabricated using selective area silicon PECVD
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
JP2973037B2 (ja) 薄膜トランジスタの製造方法
CN115354392B (zh) 一种大尺寸单晶二硫化钼的制备方法
JPS62240768A (ja) 堆積膜形成法
KR102635418B1 (ko) 고결정성 이차원소재 제조방법 및 이에 의하여 제조된 고결정성 이차원소재
Yin et al. A Comprehensive Study of Plasma Enhanced Crystallization of a-Si: H Films on Glass
JPH03263323A (ja) プラズマｃｖｄ窒化珪素膜の形成方法
Lee Nanocrystalline Silicon
JP2004241784A (ja) 薄膜トランジスタの製造方法
CN107546235A (zh) 阵列基板及其制作方法
JPH04243166A (ja) 薄膜トランジスタおよびその製造方法