CN102386072B - 微晶半导体膜的制造方法及半导体装置的制造方法 - Google Patents

微晶半导体膜的制造方法及半导体装置的制造方法 Download PDF

Info

Publication number
CN102386072B
CN102386072B CN201110228409.5A CN201110228409A CN102386072B CN 102386072 B CN102386072 B CN 102386072B CN 201110228409 A CN201110228409 A CN 201110228409A CN 102386072 B CN102386072 B CN 102386072B
Authority
CN
China
Prior art keywords
film
semiconductor film
semiconductor
microcrystalline semiconductor
microcrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110228409.5A
Other languages
English (en)
Other versions
CN102386072A (zh
Inventor
小松立
神保安弘
宫入秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102386072A publication Critical patent/CN102386072A/zh
Application granted granted Critical
Publication of CN102386072B publication Critical patent/CN102386072B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种以高生产率制造电特性优良的半导体装置的方法。本发明的一个方式如下：在第一条件下在绝缘膜上形成以低微粒密度具有高结晶性的混合相微粒的晶种，然后在第二条件下使混合相微粒生长而以填埋混合相微粒的空隙的方式在晶种上形成第一微晶半导体膜，并且，在不扩大第一微晶半导体膜所包含的混合相微粒之间的空隙且形成高结晶性的微晶半导体膜的第三条件下在第一微晶半导体膜上层叠形成第二微晶半导体膜。

Description

微晶半导体膜的制造方法及半导体装置的制造方法
技术领域
本发明涉及一种微晶半导体膜的制造方法以及使用该微晶半导体膜的半导体装置的制造方法及显示装置。
在此，本说明书中的半导体装置指的是通过利用半导体特性能够工作的所有装置，因此显示装置、电光装置、光电转换装置、半导体电路以及电子设备都是半导体装置。
背景技术
作为场效应晶体管的一种，已知使用形成在具有绝缘表面的衬底上的半导体膜来形成沟道区的薄膜晶体管。已公开了作为用于薄膜晶体管的沟道区的半导体膜，使用非晶硅、微晶硅及多晶硅的技术（参照专利文献1至5）。薄膜晶体管的典型应用例是液晶电视装置，其中将薄膜晶体管应用于构成显示画面的各像素的开关晶体管。
此外，正在进行如下光电转换装置的开发，在该光电转换装置中，将作为通过等离子体CVD法可以制造的结晶硅的微晶硅用于进行光电转换的半导体膜（例如，参照专利文献6）。
[专利文献1]日本专利申请公开2001-053283号公报
[专利文献2]日本专利申请公开平5-129608号公报
[专利文献3]日本专利申请公开2005-049832号公报
[专利文献4]日本专利申请公开平7-131030号公报
[专利文献5]日本专利申请公开2005-191546号公报
[专利文献6]日本专利申请公开2000-277439号公报
使用非晶硅膜形成沟道区的薄膜晶体管有场效应迁移率及导通电流低的问题。另一方面，使用微晶硅膜形成沟道区的薄膜晶体管有如下问题，即虽然其场效应迁移率比使用非晶硅膜形成沟道区的薄膜晶体管的场效应迁移率高，但是截止电流增高，因此不能得到充分的开关特性。
用多晶硅膜形成沟道区的薄膜晶体管具有诸如其场效应迁移率比上述两种薄膜晶体管高得多而可以得到高导通电流等的特性。该薄膜晶体管由于该特性而不但能够用作设置在像素中的开关用晶体管，而且还能够构成被要求高速工作的驱动器电路。
然而，使用多晶硅膜形成沟道区的薄膜晶体管的制造工序具有与制造使用非晶硅膜形成沟道区的薄膜晶体管的情况相比，需要半导体膜的晶化工序而制造成本增大的问题。例如，多晶硅膜的制造所需的激光退火技术有由于激光束的照射面积小而不能高效地生产大屏幕液晶面板等的问题。
用于制造显示面板的玻璃衬底的大面积化如第3代（550mm×650mm）、第3.5代（600mm×720mm或620mm×750mm）、第4代（680mm×880mm或730mm×920mm）、第5代（1100mm×1300mm）、第6代（1500mm×1850mm）、第7代（1870mm×2200mm）、第8代（2200mm×2400mm）、第9代（2400mm×2800mm）、第10代（2950mm×3400mm）那样进展。
另一方面，仍未确立可以以高生产率将能够进行高速工作的薄膜晶体管制造在如第10代（2950mm×3400mm）那样的大面积母玻璃衬底上的技术，这在业界为一个问题。
发明内容
于是，本发明的一个方式的目的之一是提供一种以高生产率制造电特性优良的半导体装置的方法。
本发明的一个方式的要旨是：在绝缘膜上形成具有其间有空隙的混合相微粒的晶种，以填埋所述空隙的方式使所述混合相微粒生长而在所述晶种上形成第一微晶半导体膜，并且，以不扩大所述第一微晶半导体膜所包含的所述混合相微粒之间的所述空隙的方式在所述第一微晶半导体膜上形成第二微晶半导体膜。
在以低微粒密度供应具有高结晶性的混合相微粒的第一条件中，将氢流量设定为含有硅或锗的沉积气体流量的50倍以上且1000倍以下来稀释沉积气体，并且将处理室内的压力设定为67Pa以上且13332Pa以下。在使混合相微粒生长来填埋混合相微粒的空隙的第二条件中，将氢流量设定为含有硅或锗的沉积气体流量的100倍以上且2000倍以下来稀释沉积气体，并且将处理室内的压力设定为1333Pa以上且13332Pa以下。在不扩大第一微晶半导体膜所包含的混合相微粒之间的空隙且形成高结晶性的微晶半导体膜的第三条件中，使含有硅或锗的沉积气体与氢的流量比交替增减，并将其供应到所述处理室内，并且将所述处理室内的压力设定为1333Pa以上且13332Pa以下。
本发明的一个方式是一种微晶半导体膜的制造方法，包括如下步骤：在第一条件下，通过等离子体CVD法形成具有混合相微粒的晶种，该混合相微粒包括非晶硅区和作为可以视为单晶的微小晶体的雏晶；在第二条件下，通过等离子体CVD法在晶种上形成第一微晶半导体膜；以及在第三条件下，在第一微晶半导体膜上形成第二微晶半导体膜，其中，在第一条件中，将含有硅或锗的沉积气体及含有氢的气体用作供应到处理室内的原料气体，将氢流量设定为沉积气体流量的50倍以上且1000倍以下来稀释沉积气体，并且将处理室内的压力设定为67Pa以上且13332Pa以下。另外，在第二条件中，将氢流量设定为含有硅或锗的沉积气体流量的100倍以上且2000倍以下来稀释沉积气体，并且将处理室内的压力设定为1333Pa以上且13332Pa以下。另外，在第三条件中，使含有硅或锗的沉积气体与氢的流量比交替增减，并将其供应到所述处理室内，并且将所述处理室内的压力设定为1333Pa以上且13332Pa以下。
另外，在晶种中，多个混合相微粒有时处在分散的状态、连续的状态（即，膜状）。另外，优选根据氢流量相对于含有硅或锗的沉积气体流量的比而适当地选择产生等离子体的功率。
此外，在本发明的一个方式中，也可以对用于上述第一条件、上述第二条件和上述第三条件中的至少一个的原料气体添加稀有气体。
另外，本发明的一个方式是一种半导体装置的制造方法，该半导体装置包括使用上述层叠的晶种、第一微晶半导体膜及第二微晶半导体膜形成沟道区的薄膜晶体管。
此外，本发明的一个方式是一种光电转换装置的制造方法，其中将上述层叠的晶种、第一微晶半导体膜及第二微晶半导体膜用于呈现p型的半导体膜、呈现n型的半导体膜和进行光电转换的半导体膜中的一个以上。
通过应用本发明的一个方式，可以制造结晶性高的微晶半导体膜。此外，可以以高生产率制造电特性优良的半导体装置。
附图说明
图1A至图1C是说明根据本发明的一个实施方式的微晶半导体膜的制造方法的截面图；
图2是说明根据本发明的一个实施方式的微晶半导体膜的制造方法的流程图；
图3A至图3E是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图4A和图4B是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图5A至图5C是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图6A至图6D是说明根据本发明的一个实施方式的半导体装置的制造方法的俯视图；
图7A至图7C是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图8是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图9A至图9E是说明光电转换装置的制造方法的一个方式的截面图；
图10是示出电子阅读器的一个例子的平面图；
图11A和图11B是示出电视装置及数码相框的一个例子的立体图；
图12是示出便携式计算机的一个例子的立体图；
图13A和图13B是微晶硅膜的SEM照片；
图14A和图14B是说明薄膜晶体管的电流电压特性的图；
图15是微晶硅膜的SEM照片。
具体实施方式
下面将参照附图说明本发明的实施方式。但是，本发明并不局限于以下说明。这是因为所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式的缘故。因此，本发明不应当被解释为局限于下面所示的实施方式及实施例的记载内容。注意，当参照附图说明本发明结构时，在不同的附图中也共同使用相同的附图标记来表示相同的部分。
实施方式1
在本实施方式中，参照图1A至图1C以及图2对通过降低混合相微粒的空隙来提高结晶性的微晶半导体膜的制造方法进行说明。
如图1A所示，在衬底51上形成绝缘膜55，并且在绝缘膜55上形成晶种57。
作为衬底51，除了玻璃衬底、陶瓷衬底以外，可以使用具有可以承受本制造工序中的处理温度的耐热性的塑料衬底等。此外，在衬底不需要具有透光性的情况下，也可以使用在不锈钢等的金属衬底表面上设置绝缘膜的衬底。作为玻璃衬底，例如优选使用如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等的无碱玻璃衬底。注意，对衬底51的尺寸没有限制，例如可以使用常用在上述平板显示器领域的第3代至第10代玻璃衬底。
绝缘膜55可以通过CVD法或溅射法等使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层形成。
注意，在此，氧氮化硅指的是在其组成上氧含量多于氮含量的物质，并优选在通过卢瑟福背散射光谱学法（RBS：RutherfordBackscatteringSpectrometry）及氢前方散射法（HFS：HydrogenForwardScatteringSpectrometry）进行测量时，作为组成范围含有50at.％至70at.％的氧；0.5at.％至15at.％的氮；25at.％至35at.％的硅；以及0.1at.％至10at.％的氢。此外，氮氧化硅指的是在其组成上氮含量多于氧含量的物质，并优选在通过RBS和HFS进行测量时，作为组成范围含有5at.％至30at.％的氧；20at.％至55at.％的氮；25at.％至35at.％的硅；以及10at.％至30at.％的氢。注意，在将构成氧氮化硅或氮氧化硅的原子的总计设定为100at.％时，氮、氧、硅和氢的含有比率包括在上述范围内。
使用微晶半导体膜，典型的是微晶硅膜、微晶硅锗膜、微晶锗膜等形成晶种57。晶种57包括多个混合相微粒分散的状态、混合相微粒连续的膜的状态或混合相微粒及非晶半导体连续的膜的状态。因此，晶种57还包括混合相微粒57a互相不邻近且在混合相微粒57a之间具有空隙57b的状态。再者，其特征为以低微粒密度（面内的混合相微粒的存在比率）具有高结晶性的混合相微粒。另外，混合相微粒具有非晶硅区和作为可以视为单晶的微小晶体的雏晶。此外，混合相微粒有时具有双晶。
在等离子体CVD装置的处理室中，使用以低微粒密度形成结晶性高的混合相微粒的第一条件，将含有硅或锗的沉积气体和氢混合，并利用辉光放电等离子体来形成晶种57。或者，将含有硅或锗的沉积气体、氢、稀有气体诸如氦、氖、氩、氪、氙等混合，并利用辉光放电等离子体来形成晶种57。在此，在将氢流量设定为含有硅或锗的沉积气体流量的50倍以上且1000倍以下来稀释沉积气体，并将处理室内的压力设定为67Pa以上且13332Pa以下（0.5Torr以上且100Torr以下）的第一条件下，作为晶种57形成微晶硅膜、微晶硅锗膜、微晶锗膜等。优选将此时的沉积温度设定为室温至350℃，更优选设定为150℃至280℃。另外，将上部电极与下部电极之间的间隔设定为可以产生等离子体的间隔，即可。通过使用第一条件形成晶种57，促进结晶生长，且提高包括在晶种57中的混合相微粒57a的结晶性。换言之，包括在晶种57中的混合相微粒57a所包含的雏晶的尺寸增大。此外，在彼此邻近的混合相微粒57a之间产生空隙57b，而混合相微粒57a的微粒密度降低。
作为含有硅或锗的沉积气体的典型例子，有SiH4、Si2H6、GeH4、Ge2H6等。
通过对晶种57的原料气体添加氦、氖、氩、氪、氙等的稀有气体，晶种57的成膜速度增高。其结果，因为混入到晶种57中的杂质量减少，所以可以提高晶种57的结晶性。此外，通过作为晶种57的原料气体使用氦、氖、氩、氪、氙等的稀有气体，即使不供应高功率也可以产生稳定的等离子体，所以可以降低晶种57的等离子体损伤，而可以提高混合相微粒57a的结晶性。
当形成晶种57时，通过施加3MHz至30MHz，典型的为HF频带中的13.56MHz、27.12MHz的高频电力或者施加VHF频带中的大于30MHz至300MHz左右的高频电力，典型的为60MHz的高频电力，来生成辉光放电等离子体。此外，通过施加1GHz以上的微波的高频电力来生成辉光放电等离子体。另外，可以进行以脉冲状施加高频电力的脉冲振荡或连续地施加高频电力的连续振荡。此外，通过使HF频带的高频电力与VHF频带的高频电力重叠，可以在大面积衬底上也减少等离子体的不均匀性而提高膜厚度及膜质量的均匀性，并且可以提高沉积速度。
如上所述，通过增加相对于含有硅或锗的沉积气体流量的氢流量，在晶种57的沉积的同时发生包括在晶种57中的非晶半导体的蚀刻，从而形成结晶性高的混合相微粒57a且在彼此邻近的混合相微粒57a之间产生空隙57b。虽然根据装置结构及膜表面的化学状态而最适合的条件不同，但是当混合相微粒57a几乎不沉积时，降低上述相对于含有硅或锗的沉积气体流量的氢流量比率，或者减少RF电力，即可。另一方面，当混合相微粒57a的微粒密度高时或当非晶半导体区比结晶半导体区多时，增大上述相对于含有硅或锗的沉积气体流量的氢流量的比率，或者增大RF电力，即可。可以利用SEM（ScanningElectronMicroscopy：扫描电子显微镜）及拉曼光谱法对晶种57的沉积情况进行评价。根据上述流量比及处理室内的压力，可以形成具有优良的结晶性且确保混合相微粒57a之间的适当的空隙的晶种57。其结果是，因为在对包括在晶种57中的非晶半导体区进行蚀刻的同时形成混合相微粒57a，所以促进结晶生长，而提高混合相微粒57a的结晶性，即，包括在混合相微粒57a中的雏晶的尺寸增大。此外，由于非晶半导体区被蚀刻，因此混合相微粒57a彼此具有空隙57b，由此以低微粒密度形成混合相微粒57a。另外，当在本实施方式中的第一条件下形成晶种57时，有时会发生混合相微粒57a的粒径的不均匀。
另外，通过在形成晶种57之前，排出CVD装置的处理室内的气体并将含有硅或锗的沉积气体导入到处理室内来去除处理室内的杂质元素，可以减少晶种57中的杂质量。另外，通过在形成晶种57之前，在氟、氟化氮、氟化硅烷等的含有氟的气氛中产生等离子体，使绝缘膜55暴露于氟等离子体，而可以形成致密的晶种57。
接着，如图1B所示那样，在晶种57上形成第一微晶半导体膜59。第一微晶半导体膜59在使晶种57的混合相微粒进行结晶生长而填埋混合相微粒之间的空隙的条件下形成。
在等离子体CVD装置的处理室中，在第二条件下混合含有硅或锗的沉积气体和氢并利用辉光放电等离子体来形成第一微晶半导体膜59。或者，在第二条件下混合含有硅或锗的沉积气体、氢和稀有气体诸如氦、氖、氩、氪、氙等并利用辉光放电等离子体来形成第一微晶半导体膜59。这里，第二条件如下：将氢流量设定为含有硅或锗的沉积气体流量的100倍以上且2000倍以下来稀释沉积气体，并且将处理室内的压力设定为1333Pa以上且13332Pa以下（10Torr以上且100Torr以下）。
通过上述第二条件作为第一微晶半导体膜59形成微晶硅膜、微晶硅锗膜、微晶锗膜等。其结果，在第一微晶半导体膜59中，在相对于非晶半导体的结晶区的比例增高的同时，结晶区之间紧密性也增高，而结晶性得到提高。优选将此时的沉积温度设定为室温至350℃，更优选设定为150℃至280℃。另外，将上部电极与下部电极之间的间隔设定为可以产生等离子体的间隔，即可。
作为第一微晶半导体膜59的原料气体，也可以使用氦、氖、氩、氪、氙等的稀有气体。
当形成第一微晶半导体膜59时，可以适当地使用晶种57的条件生成辉光放电等离子体。另外，通过作为形成晶种57及第一微晶半导体膜59时的辉光放电等离子的生成使用相同的条件而可以提高处理量，但是也可以使用不同的条件。
第一微晶半导体膜59通过利用填埋晶种57的混合相微粒57a的空隙57b且促进结晶生长的第二条件来形成。典型地，将氢流量设定为含有硅或锗的沉积气体流量的100倍以上且2000倍以下来稀释沉积气体，并且将处理室内的压力设定为1333Pa以上且13332Pa以下（10Torr以上且100Torr以下）。当采用上述条件时，因为处理室内的压力高，所以平均自由程变短，而等离子体离子能变低，从而在第一微晶半导体膜59的覆盖性提高的同时，对于第一微晶半导体膜59的离子损伤降低，有助于缺陷减少。另外，由于含有硅或锗的沉积气体的稀释比高，氢自由基的生成量增加，所以在对非晶半导体区进行蚀刻的同时，以包含在混合相微粒57a中的雏晶为核而进行结晶生长。结果，在第一微晶半导体膜59中，结晶区相对于非晶半导体区的比率增大且结晶度提高。另外，有助于沉积中的第一微晶半导体膜59的缺陷减少。
注意，由于在晶种57的混合相微粒57a的空隙57b新生成第一微晶半导体膜59的混合相微粒，第一微晶半导体膜59的混合相微粒的尺寸变小，所以优选与晶种57的混合相微粒57a的生成频率相比，第一微晶半导体膜59的混合相微粒的生成频率少。结果，以晶种57的混合相微粒57a所包含的晶种为核而可以使从该晶种57的结晶生长优先。
此时，第一微晶半导体膜59以包含在晶种57的混合相微粒57a中的雏晶为核而进行结晶生长。另外，第一微晶半导体膜59的混合相微粒的尺寸依赖于晶种57的混合相微粒57a的间隔。因此，当晶种57的混合相微粒57a的微粒密度低时，混合相微粒57a的间隔变大，第一微晶半导体膜59的混合相微粒的结晶生长距离延长，从而可以实现第一微晶半导体膜59的混合相微粒的大粒径化。
接着，如图1C所示，在第一微晶半导体膜59上形成第二微晶半导体膜61。第二微晶半导体膜61的特征为通过利用不扩大第一微晶半导体膜所包含的混合相微粒的空隙且形成高结晶性的微晶半导体膜的条件形成。
在等离子体CVD装置的处理室中，在第三条件下混合含有硅或锗的沉积气体和氢并利用辉光放电等离子体来形成第二微晶半导体膜61。或者，在第三条件下混合含有硅或锗的沉积气体、氢和稀有气体诸如氦、氖、氩、氪、氙等并利用辉光放电等离子体来形成第二微晶半导体膜61。此处，第三条件如下：在使含有硅或锗的沉积气体与氢的流量比交替增减，并将其供应到上述处理室内，并且将该处理室内的压力设定为1333Pa以上且13332Pa以下。
使含有硅或锗的沉积气体与氢的流量比交替增减是指使含有硅或锗的沉积气体或氢的流量增减。当相对于含有硅或锗的沉积气体的氢的流量比低时，典型地，通过将相对于沉积气体流量的氢流量设定为100倍以上且2000倍以下，优先发生微晶半导体的结晶生长。另一方面，当相对于含有硅或锗的沉积气体的氢的流量比高时，优先发生非晶半导体的蚀刻。另外，也可以使含有硅或锗的沉积气体与氢的流量比周期性地增减。
通过上述第三条件作为第二微晶半导体膜61形成微晶硅膜、微晶硅锗膜、微晶锗膜等。其结果，在第二微晶半导体膜61中，不扩大第一微晶半导体膜59的混合相微粒的空隙，并且结晶性得到提高。优选将此时的沉积温度设定为室温至350℃，更优选设定为150℃至280℃。另外，将上部电极及下部电极之间的间隔设定为可以产生等离子体的间隔，即可。
作为第二微晶半导体膜61的原料气体，也可以使用氦、氖、氩、氪、氙等的稀有气体。
当形成第二微晶半导体膜61时，可以适当地使用晶种57的条件生成辉光放电等离子体。另外，通过作为形成晶种57、第一微晶半导体膜59及第二微晶半导体膜61时的辉光放电等离子体的生成使用相同的条件而可以提高处理量，但是也可以使用不同的条件。
在此，使用图2对使含有硅或锗的沉积气体与氢的流量比交替增减的方法进行说明。图2是时序图，该时序图示出本实施方式所示的第二微晶半导体膜61的形成方法中的原料气体的随时间的变化。另外，在图2中，实线71示出等离子体CVD装置的电源的导通截止状态，实线73示出氢的流量，实线75示出含有硅或锗的沉积气体（在图2中是硅烷）的流量，并且实线79示出稀有气体（在图2中是氩）的流量。
将作为原料气体的含有硅或锗的沉积气体和氢导入于等离子体CVD装置的处理室中，并且将处理室设定为所定的压力。另外，将衬底51的温度设定为所定的温度。此时，氢以一定流量（在图2中是流量a）供应到处理室中。
接着，将高频电源的电源设定为ON，进行等离子体放电。以使含有硅或锗的沉积气体的流量交替增减的方式将其导入于处理室中。在此，将使含有硅或锗的沉积气体与氢的流量比交替增减的工作称为循环流动（cycleflow）。在本实施方式中，反复第一周期和第二周期。在第一周期中，在将电力设定为ON之后，使流量c的含有硅或锗的沉积气体流过t1秒。在第二周期中，使流量b（0＜b＜c）的含有硅或锗的沉积气体流过t2秒。第二周期的含有硅或锗的沉积气体的流量比第一周期少，因此第二周期的相对于含有硅或锗的沉积气体的氢的流量比大于第一周期的相对于含有硅或锗的沉积气体的氢的流量比。在第一周期中，当将相对于沉积气体的氢的流量设定为100倍以上且2000倍以下时，由于后面的等离子体放电而优先发生微晶半导体的结晶生长，而在第二周期中，优先发生非晶半导体的蚀刻。
在等离子体中，与氢自由基一起也形成由含有硅或锗的沉积气体生成的自由基。当将处理室内的压力设定为1333Pa以上且13332Pa以下（10Torr以上且100Torr以下）时，因为处理室内的压力高，平均自由程短，氢自由基及氢离子每次碰撞都失掉能量，因此到达第一微晶半导体膜59时，离子的能量变低。由此，在第一微晶半导体膜59的表面上，结晶生长优先于蚀刻作用，微晶半导体沉积，因此可以不扩大第一微晶半导体膜所包含的混合相微粒的空隙且形成高结晶性的第二微晶半导体膜61。另外，当将处理室内设定为上述压力时，离子的能量降低，因此对沉积中的第二微晶半导体膜61的离子损伤降低，而这有助于缺陷降低。
在含有硅或锗的沉积气体的流量多的第一周期（在图2中的流量c的期间）中，因为与流量b的第二周期相比，有更多个由含有硅或锗的沉积气体生成的自由基，所以发生结晶生长。微晶半导体膜由多个混合相微粒形成。通过本实施方式所示的第二微晶半导体膜61的形成方法，可以增大混合相微粒的雏晶的尺寸，所以可以提高第二微晶半导体膜61的结晶性。另外，有助于第二微晶半导体膜61的缺陷降低。
另外，在含有硅或锗的沉积气体的流量少的第二周期（在图2中的流量b的期间）中，当将处理室内的压力设定为1333Pa以上且13332Pa以下（10Torr以上且100Torr以下）时，因为处理室内的压力高，所以在等离子体中离解的氢自由基对包含在以第二条件形成的第一微晶半导体膜59中的非晶半导体选择性地进行蚀刻。另外，因为由含有硅或锗的沉积气体生成的微量的自由基（典型为甲硅烷基自由基）与沉积表面的微晶半导体的悬空键结合，所以发生结晶性高的结晶生长。即，因为与蚀刻一起发生结晶生长，所以第二微晶半导体膜61的结晶性变高。
另外，虽然采用在首先进行将含有硅或锗的沉积气体的流量设定为流量c的第一周期之后进行将流量设定为流量b的第二周期，但是也可以在首先进行使流量b的含有硅或锗的沉积气体流过的第二周期之后进行将流量设定为流量c的第一周期。另外，t1的长度既可以与t2的长度不同，又可以与t2的长度相同。另外，t1及t2优选为几秒至几十秒。如果t1及t2为几分钟，就例如在t1中形成结晶性低的厚度几nm的微晶半导体膜，并且之后在t2中只有微晶半导体膜的表面起反应，难以提高微晶半导体膜内部的结晶性。
另外，虽然在此作为第一周期，即，使流量c的含有硅或锗的沉积气体流过的时间，都采用t1秒，但是也可以采用不同的时间。另外，虽然作为第二周期，即，使流量b（b＜c）的含有硅或锗的沉积气体流过的时间，都采用t2秒，但是也可以采用不同的时间。
此外，虽然如图2的实线79所示，除了原料气体之外，不将氦、氖、氩、氪、氙等的稀有气体导入到处理室中，但是也可以如虚线77所示，将稀有气体导入到处理室中。或者，也可以使稀有气体交替增减并将其导入到处理室中。
另外，虽然在此将氢的流量设定为一定，但是只要是第二微晶半导体膜61的形成所需的氢量，也可以改变流量。此外，也可以将含有硅或锗的沉积气体设定为一定流量，并使氢流量交替增减。
此外，通过在开启高频电源的状态下改变原料气体的流量，可以提高第二微晶半导体膜61的沉积速度。
另外，也可以在将通向处理室的含有硅或锗的沉积气体的流量设定为c之后，即在第一周期之后，切断高频电源。或者，也可以将通向处理室的含有硅或锗的沉积气体的流量设定为b之后，即在第二周期之后，切断高频电源。
另外，这里将含有硅或锗的沉积气体的流量b设定为0＜b＜c，但也可以将流量b设定为b=0。亦即，可以交替设置供应含有硅或锗的沉积气体的周期和不导入该沉积气体的周期。另外，高频电源也可以如虚线72所示反复导通和截止。
通过上述工序，可以形成结晶性高的第二微晶半导体膜61。
另外，第二条件的压力也可以比第一条件的压力高。或者，第一条件的压力也可以比第二条件的压力高。或者，第一条件及第二条件的压力也可以相同。
另外，晶种57的厚度优选为1nm以上且10nm以下。当晶种57的厚度为厚于10nm时，即使第一微晶半导体膜59沉积，也难以填埋混合相微粒57a之间的空隙，并难以对晶种57内部的非晶半导体进行蚀刻，而晶种57及第一微晶半导体膜59的结晶性降低。另一方面，因为晶种57需要形成有混合相微粒，所以晶种57的厚度优选为1nm以上。
另外，第一微晶半导体膜59及第二微晶半导体膜61的总厚度优选为30nm以上且100nm以下。通过将第一微晶半导体膜59及第二微晶半导体膜61的总厚度设定为30nm以上，可以降低薄膜晶体管的电特性的不均匀性。另外，通过将第一微晶半导体膜59及第二微晶半导体膜61的总厚度设定为100nm以下，可以提高处理量且抑制因应力而发生的膜剥离。
晶种57、第一微晶半导体膜59及第二微晶半导体膜61使用微晶半导体来形成。微晶半导体是具有非晶和晶体结构（包括单晶、多晶）之间的中间结构的半导体。微晶半导体是具有在自由能方面稳定的第三状态的半导体，并且是具有短程有序和晶格畸变的晶体半导体，其中其混合相微粒径为2nm以上且200nm以下，优选为10nm以上且80nm以下，更优选为20nm以上且50nm以下的柱状或针状混合相微粒在相对于衬底表面沿法线方向生长。因此，柱状或针状混合相微粒的界面有时形成有晶界。注意，在此所述的晶粒径是指与衬底表面平行的面中的晶粒的最大直径。
作为微晶半导体的典型例子的微晶硅的拉曼光谱移到比表示单晶硅的520cm-1低的波数侧。就是说，微晶硅的拉曼光谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。另外，为了终结悬空键，至少包括1at.％以上的氢或卤素。再者，通过使其含有氦、氖、氩、氪或氙等稀有气体元素来进一步促进晶格畸变，可以得到稳定性增高的良好的微晶半导体。例如美国专利No.4409134公开了关于这种微晶半导体的记述。
根据本实施方式可以形成通过降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜。
实施方式2
在本实施方式中，参照图3A至图6D说明形成在本发明的一个方式的半导体装置中的薄膜晶体管的制造方法。注意，n型薄膜晶体管的载流子迁移率比p型薄膜晶体管的载流子迁移率高。此外，通过使形成在同一衬底之上的所有薄膜晶体管的极性相同，可以抑制工序数，所以是优选的。因此，在本实施方式中说明n型薄膜晶体管的制造方法。
这里，导通电流是指当薄膜晶体管处于导通状态时流过源电极和漏电极之间的电流。例如，在n型薄膜晶体管中，导通电流是指当栅极电压高于晶体管的阈值电压时流过源电极和漏电极之间的电流。
此外，截止电流是指当薄膜晶体管处于截止状态时流过源电极和漏电极之间的电流。例如，在n型薄膜晶体管中，截止电流是指当栅极电压低于薄膜晶体管的阈值电压时流过源电极和漏电极之间的电流。
如图3A所示那样，在衬底101上形成栅电极103。接着，形成覆盖栅电极103（也称为第一栅电极）的栅极绝缘膜105，并且在栅极绝缘膜105上形成晶种107。
作为衬底101，可以适当地使用实施方式1所示的衬底51。
栅电极103可以使用钼、钛、铬、钽、钨、铝、铜、钕、钪、镍等金属或者以这些材料为主要成分的合金的单层或叠层来形成。此外，也可以使用以掺杂有磷等的杂质元素的多晶硅为代表的半导体、AgPdCu合金、Al-Nd合金、Al-Ni合金等。
例如，作为栅电极103的两层的叠层结构，优选采用如下结构：在铝膜上层叠钼膜的两层的叠层结构；在铜膜上层叠钼膜的两层结构；在铜膜上层叠氮化钛膜或氮化钽膜的两层结构；层叠氮化钛膜和钼膜的两层结构；层叠含有氧的铜-镁-合金膜和铜膜的两层结构；层叠含有氧的铜-锰-合金膜和铜膜的两层结构；层叠铜-锰-合金膜和铜膜的两层结构等。作为三层的叠层结构，优选采用层叠钨膜或氮化钨膜、铝与硅的合金膜或铝与钛的合金膜和氮化钛膜或钛膜的三层结构。通过在低电阻膜上层叠用作阻挡层的金属膜，可以降低电阻，且可以防止金属元素从金属膜扩散到半导体膜中。
栅电极103可以通过如下步骤形成：在衬底101上通过溅射法或真空蒸镀法使用上述材料形成导电膜，通过光刻法或喷墨法等在该导电膜上形成掩模，并且使用该掩模蚀刻导电膜。此外，栅电极103还可以通过如下步骤形成：通过喷墨法将银、金或铜等的导电纳米膏喷出到衬底上，并进行焙烧。此外，也可以将上述金属材料的氮化物膜设置在衬底101和栅电极103之间，以提高栅电极103与衬底101之间的粘附性。在此，在衬底101上形成导电膜，并且使用通过光刻工序形成的由抗蚀剂形成的掩模来蚀刻该导电膜。
另外，优选将栅电极103的侧面形成为锥形状。这是因为如下缘故：避免在后面的工序中形成在栅电极103上的绝缘膜、半导体膜及布线在栅电极103的台阶部分被切断。为了将栅电极103的侧面形成为锥形状，边使由抗蚀剂形成的掩模缩退边进行蚀刻，即可。
此外，通过形成栅电极103的工序，也可以同时形成栅极布线（扫描线）及电容布线。注意，扫描线是指选择像素的布线，而电容布线是指与像素的保持电容中的一方的电极连接的布线。但是，不局限于此，而也可以分别设置栅极布线和电容布线中的一方或双方和栅电极103。
栅极绝缘膜105（也称为第一栅极绝缘膜）可以适当地使用实施方式1所示的绝缘膜55来形成。此外，通过使用氧化硅或氧氮化硅等的氧化绝缘膜形成栅极绝缘膜105，可以降低薄膜晶体管的阈值电压的变动。
栅极绝缘膜105可以利用CVD法或溅射法等来形成。在通过CVD法形成栅极绝缘膜105的工序中，可以适当地使用实施方式1所示的晶种57的条件生成辉光放电等离子体。此外，通过使用高频为1GHz以上的微波等离子体CVD装置形成栅极绝缘膜105，可以提高栅电极与漏电极及源电极之间的耐压，由此可以得到可靠性高的薄膜晶体管。
此外，通过作为栅极绝缘膜105，采用使用有机硅烷气体的CVD法来形成氧化硅膜，而可以提高后面形成的半导体膜的结晶性，由此可以提高薄膜晶体管的导通电流及场效应迁移率。作为有机硅烷气体，可以使用四乙氧基硅烷（TEOS：化学式为Si（OC2H5）4）、四甲基硅烷（TMS：化学式为Si（CH3）4）、四甲基环四硅氧烷（TMCTS）、八甲基环四硅氧烷（OMCTS）、六甲基二硅氮烷（HMDS）、三乙氧基硅烷（SiH（OC2H5）3）、三二甲氨基硅烷（SiH（N（CH3）2）3）等含硅化合物。
与实施方式1所示的晶种57同样，可以使用混合相微粒的微粒密度变低且混合相微粒的结晶性变高的第一条件形成晶种107。
通过对晶种107的原料气体添加氦、氖、氩、氪、氙等的稀有气体，可以提高晶种107的结晶性。由此，薄膜晶体管的导通电流及场效应迁移率得到提高，并且可以提高处理量。
接着，如图3B所示那样，在晶种107上形成第一微晶半导体膜109。与实施方式1所示的第一微晶半导体膜59同样地，可以使用使晶种107的混合相微粒进行结晶生长来填埋空隙的第二条件形成第一微晶半导体膜109。
通过对第一微晶半导体膜109的原料气体添加氦、氖、氩、氪、氙等的稀有气体，与晶种107同样，可以提高第一微晶半导体膜109的结晶性。由此，薄膜晶体管的导通电流及场效应迁移率得到提高，并且可以提高处理量。
接着，如图3C所示，在第一微晶半导体膜109上形成第二微晶半导体膜110。与实施方式1所示的第二微晶半导体膜61同样，第二微晶半导体膜110可以通过利用不扩大第一微晶半导体膜109所包含的混合相微粒的空隙且形成高结晶性的微晶半导体膜的第三条件形成。
接着，如图3D所示，在第二微晶半导体膜110上形成半导体膜111。半导体膜111由微晶半导体区111a及非晶半导体区111b构成。接着，在半导体膜111上形成杂质半导体膜113。接着，在杂质半导体膜113上形成由抗蚀剂形成的掩模115。
可以在以第二微晶半导体膜110为核来进行部分结晶生长的条件（抑制结晶生长的条件）下形成具有微晶半导体区111a及非晶半导体区111b的半导体膜111。
在等离子体CVD装置的处理室中，混合含有硅或锗的沉积气体、氢和含有氮的气体，并利用辉光放电等离子体来形成半导体膜111。作为含有氮的气体，有氨、氮、氟化氮、氯化氮、氯胺、氟胺等。可以与晶种107同样地生成辉光放电等离子体。
此时，通过作为含有硅或锗的沉积气体与氢的流量比，与晶种107、第一微晶半导体膜109或第二微晶半导体膜110同样地，采用形成微晶半导体膜的流量比，并通过将含有氮的气体用于原料气体，与晶种107、第一微晶半导体膜109及第二微晶半导体膜110的沉积条件相比，可以抑制结晶生长。具体来说，由于在半导体膜111的沉积初期中原料气体含有含氮的气体，所以结晶生长被部分抑制，锥形状的微晶半导体区生长，并且形成非晶半导体区。再者，在沉积的中期或后期中锥形状的微晶半导体区的结晶生长停止，而只有非晶半导体区沉积。其结果是，在半导体膜111中，可以形成微晶半导体区111a和非晶半导体区111b，该非晶半导体区111b由缺陷少且价电子带端的能级尾（tail）的斜率陡峭的秩序性高的半导体膜形成。
在此，形成半导体膜111的条件的典型例子为：相对于含有硅或锗的沉积气体流量的氢流量为10倍至2000倍，优选为10倍至200倍。另外，形成通常的非晶半导体膜的条件的典型例子为：相对于含有硅或锗的沉积气体流量的氢流量为0倍至5倍。
此外，通过将氦、氖、氩、氪或氙等的稀有气体导入到半导体膜111的原料气体中，可以提高成膜速度。
优选将半导体膜111的厚度设定为50nm至350nm，更优选设定为120nm至250nm。
在此，图4A和图4B示出图3D所示的栅极绝缘膜105和杂质半导体膜113之间的放大图。
如图4A所示那样，半导体膜111中的微晶半导体区111a为凹凸形状，凸部为其头端从栅极绝缘膜105向非晶半导体区111b变窄（凸部的头端为锐角）的凸状（锥形状）。另外，微晶半导体区111a的形状也可以为其宽度从栅极绝缘膜105向非晶半导体区111b变宽的凸状（倒锥形状）。
通过将晶种107、第一微晶半导体膜109、第二微晶半导体膜110及微晶半导体区111a的厚度，即从与栅极绝缘膜105之间的界面到微晶半导体区111a的突起（凸部）的头端的距离设定为5nm以上且310nm以下，可以减少薄膜晶体管的截止电流。
此外，通过将利用二次离子质谱分析法测量的包含在半导体膜111中的氧浓度设定为低于1×1018atoms/cm3，可以提高微晶半导体区111a的结晶性，所以是优选的。另外，利用二次离子质谱分析法测量的半导体膜111的氮浓度分布的峰值浓度为1×1020atoms/cm3以上且1×1021atoms/cm3以下，优选为2×1020atoms/cm3以上且1×1021atoms/cm3以下。
非晶半导体区111b利用具有氮的非晶半导体形成。包含在含有氮的非晶半导体中的氮例如也可以为NH基或NH2基。非晶半导体通过使用非晶硅形成。
含有氮的非晶半导体是一种半导体，其中与现有的非晶半导体相比，通过CPM（Constantphotocurrentmethod：恒定光电流法）或光致发光光谱测量来测量的乌尔巴赫端（Urbachedge）的能量低，且缺陷吸收光谱量少。换言之，含有氮的非晶半导体为与现有的非晶半导体相比，缺陷少且价电子带端的能级尾的斜率陡峭的秩序性高的半导体。因为含有氮的非晶半导体的价电子带端的能级尾的斜率陡峭，所以带隙宽，隧道电流不容易流过。由此，通过将含有氮的非晶半导体设置在微晶半导体区111a和杂质半导体膜113之间，可以降低薄膜晶体管的截止电流。另外，通过设置含有氮的非晶半导体，可以提高导通电流和场效应迁移率。
再者，在含有氮的非晶半导体中，通过低温光致发光光谱得到的光谱峰值区为1.31eV以上且1.39eV以下。另外，通过低温光致发光光谱测量微晶半导体，典型的是微晶硅而得到的光谱的峰值区为0.98eV以上且1.02eV以下，含有氮的非晶半导体与微晶半导体不同。
此外，与非晶半导体区111b同样，微晶半导体区111a也可以具有NH基或NH2基。
另外，如图4B所示那样，通过使非晶半导体区111b包括粒径为1nm以上且10nm以下，优选为1nm以上且5nm以下的半导体混合相微粒111c，可以进一步提高导通电流和场效应迁移率。
其头端从栅极绝缘膜105向非晶半导体区111b变窄的凸状（锥形状）的微晶半导体通过使微晶半导体沉积的条件来形成微晶半导体膜，然后在部分抑制结晶生长的条件下进行结晶生长，且使非晶半导体沉积，而实现这种结构。
因为半导体膜111中的微晶半导体区111a为锥形状或倒锥形状，所以可以降低在导通状态下对源电极和漏电极之间施加电压时的纵方向（膜厚度方向）上的电阻，即半导体膜111的电阻。此外，因为在微晶半导体区111a和杂质半导体膜113之间具有缺陷少，价电子带端的能级尾的斜率陡峭，且秩序性高的含氮的非晶半导体，所以隧道电流不容易流过。由此，本实施方式所示的薄膜晶体管可以提高导通电流及场效应迁移率，且减少截止电流。
虽然在此使半导体膜111的原料气体包括含有氮的气体来形成具有微晶半导体区111a及非晶半导体区111b的半导体膜111，但是作为半导体膜111的其他形成方法有如下方法：在使微晶半导体膜109的表面暴露于含有氮的气体来使微晶半导体膜109的表面吸附氮之后，将含有硅或锗的沉积气体及氢用作原料气体，而可以形成具有微晶半导体区111a及非晶半导体区111b的半导体膜111。
使用添加有磷的非晶硅、添加有磷的微晶硅等形成杂质半导体膜113。此外，作为杂质半导体膜113，也可以采用添加有磷的非晶硅和添加有磷的微晶硅的叠层结构。另外，当作为薄膜晶体管形成p型薄膜晶体管时，使用添加有硼的微晶硅、添加有硼的非晶硅等形成杂质半导体膜113。此外，当半导体膜111和后面形成的布线129a、129b形成欧姆接触时，也可以不形成杂质半导体膜113。
在等离子体CVD装置的处理室中，将含有硅的沉积气体、氢和磷化氢（使用氢或硅烷进行稀释）混合，并利用辉光放电等离子体来形成杂质半导体膜113。由此，形成添加有磷的非晶硅或添加有磷的微晶硅。另外，在制造p型薄膜晶体管时，使用乙硼烷代替磷化氢并利用辉光放电等离子体来形成杂质半导体膜113，即可。
此外，当使用添加有磷的微晶硅或添加有硼的微晶硅形成杂质半导体膜113时，通过在半导体膜111和杂质半导体膜113之间形成微晶半导体膜，典型地形成微晶硅膜，可以提高界面的特性。其结果是，可以降低产生在杂质半导体膜113和半导体膜111之间的界面上的电阻。其结果是，使流过薄膜晶体管的源区、半导体膜及漏区的电流量增加，从而可以增加导通电流及场效应迁移率。
由抗蚀剂形成的掩模115可以通过光刻工序形成。
接着，使用由抗蚀剂形成的掩模115对晶种107、第一微晶半导体膜109、第二微晶半导体膜110、半导体膜111及杂质半导体膜113进行选择性的蚀刻。通过该工序，根据每个元件分离晶种107、第一微晶半导体膜109、第二微晶半导体膜110、半导体膜111及杂质半导体膜113，来形成岛状的半导体叠层体117及岛状的杂质半导体膜121。这里，半导体叠层体117包括晶种107、第一微晶半导体膜109、第二微晶半导体膜110及半导体膜111，并具有微晶半导体区117a和非晶半导体区117b，该微晶半导体区117a包括晶种107、第一微晶半导体膜109、第二微晶半导体膜110及半导体膜111的微晶半导体区111a，该非晶半导体区117b包括半导体膜111的非晶半导体区111b。然后，去除由抗蚀剂形成的掩模115（参照图3E）。
接着，在杂质半导体膜121上形成导电膜127（参照图5A）。可以使用铝、铜、钛、钕、钪、钼、铬、钽或钨等的单层或叠层形成导电膜127。或者，也可以使用添加有用于防止小丘的元素的铝合金（可用于栅电极103的Al-Nd合金等）形成导电膜127。也可以使用添加有成为供体的杂质元素的结晶硅。也可以采用如下叠层结构，即使用钛、钽、钼、钨或这些元素的氮化物形成与添加有成为供体的杂质元素的结晶硅接触一侧的膜，并在其上形成铝或铝合金。而且，还可以采用如下叠层结构，即铝或铝合金的上面及下面被夹在钛、钽、钼、钨或这些元素的氮化物之间。通过CVD法、溅射法或真空蒸镀法形成导电膜127。此外，也可以使用银、金或铜等的导电纳米膏通过丝网印刷法或喷墨法等进行喷出并进行焙烧，来形成导电膜127。
接着，通过光刻工序形成由抗蚀剂形成的掩模，并且使用该由抗蚀剂形成的掩模对导电膜127进行蚀刻，来形成用作源电极和漏电极的布线129a和129b（参照图5B）。作为导电膜127的蚀刻，可以采用干蚀刻或湿蚀刻。另外，布线129a、129b中的一方不但用作源电极或漏电极，而且还用作信号线。但是，不局限于此而也可以分别设置信号线和源电极及漏电极。
接着，对杂质半导体膜121和半导体叠层体117的一部分进行蚀刻来形成用作源区和漏区的一对杂质半导体膜131a、131b。此外，还形成包括微晶半导体区133a和一对非晶半导体区133b的半导体叠层体133。此时，通过以使微晶半导体区133a露出的方式对半导体叠层体117进行蚀刻，形成半导体叠层体133，其中在被布线129a、129b覆盖的区域中层叠有微晶半导体区133a及非晶半导体区133b，而在未被布线129a、129b覆盖且与栅电极重叠的区域中微晶半导体区133a露出。
在此，布线129a、129b的端部与杂质半导体膜131a、131b的端部一致。但是布线129a、129b的端部与杂质半导体膜131a、131b的端部也可以不一致，且在截面中布线129a、129b的端部位于杂质半导体膜131a、131b的端部的内侧。
接着，也可以进行干蚀刻。作为干蚀刻的条件，使用如下条件，即露出的微晶半导体区133a及非晶半导体区133b不受损伤，且对微晶半导体区133a及非晶半导体区133b的蚀刻速度低的条件。作为蚀刻气体，典型地使用Cl2、CF4或N2等。此外，对蚀刻法没有特别的限制，可以采用感应耦合等离子体（ICP：InductivelyCoupledPlasma）方式、电容耦合等离子体（CCP：CapacitivelyCoupledPlasma）方式、电子回旋共振等离子体（ECR：ElectronCyclotronResonance）方式、反应离子蚀刻（RIE：ReactiveIonEtching）方式等。
接着，对微晶半导体区133a及非晶半导体区133b的表面进行等离子体处理，典型地进行水等离子体处理、氧等离子体处理、氨等离子体处理、氮等离子体处理、使用氧及氢的混合气体的等离子体处理等。
通过将以水蒸气（H2O蒸气）为代表的水为主要成分的气体导入到反应空间，生成等离子体，而可以进行水等离子体处理。然后，去除由抗蚀剂形成的掩模。另外，也可以在杂质半导体膜121及半导体叠层体117的干蚀刻之前去除该由抗蚀剂形成的掩模。
如上所述，通过在形成微晶半导体区133a及非晶半导体区133b之后，在不使微晶半导体区133a及非晶半导体区133b受损伤的条件下进一步进行干蚀刻，可以去除存在于露出的微晶半导体区133a及非晶半导体区133b上的残渣等的杂质。此外，通过在干蚀刻之后连续地进行水等离子体处理，可以去除由抗蚀剂形成的掩模的残渣，并可以减少微晶半导体区133a的缺陷。另外，通过进行等离子体处理，可以使源区和漏区之间处于确实的绝缘状态，从而可以降低完成的薄膜晶体管的截止电流，并降低电特性的不均匀。
另外，在导电膜127上形成通过光刻工序使用抗蚀剂形成的掩模，并且使用该由抗蚀剂形成的掩模对导电膜127进行蚀刻，来形成用作源电极和漏电极的布线129a和129b。接着，通过对杂质半导体膜121进行蚀刻，来形成用作源区和漏区的一对杂质半导体膜131a、131b。在该情况下，半导体叠层体117的一部分有时被蚀刻。接着，也可以在去除由抗蚀剂形成的掩模之后，对半导体叠层体117的一部分进行蚀刻，形成具有微晶半导体区133a及一对非晶半导体区133b的半导体叠层体133。
其结果，在去除由抗蚀剂形成的掩模的工序中，因为微晶半导体区117a被非晶半导体区117b覆盖，所以微晶半导体区117a不接触于剥离液及抗蚀剂残留物。另外，在去除由抗蚀剂形成的掩模之后，使用布线129a、129b对非晶半导体区117b进行蚀刻，以使微晶半导体区133a暴露。因此，接触于剥离液及抗蚀剂残留物的非晶半导体区不残留在背沟道中。其结果，因为不产生残留在背沟道中的剥离液及抗蚀剂残留物所引起的泄漏电流，所以可以进一步降低薄膜晶体管的截止电流。
通过上述工序可以制造单栅型薄膜晶体管。此外，可以以高生产率制造截止电流低且导通电流及场效应迁移率高的单栅型薄膜晶体管。
接着，在半导体叠层体133、杂质半导体膜131a、131b及布线129a、129b上形成绝缘膜137（也称为第二栅极绝缘膜）。绝缘膜137可以与栅极绝缘膜105同样地形成。
接着，使用通过光刻工序形成的由抗蚀剂形成的掩模在绝缘膜137中形成开口部（未图示）。接着，在绝缘膜137上形成背栅电极139（也称为第二栅电极）（参照图5C）。通过上述工序，可以制造双栅型薄膜晶体管。另外，虽然未图示，但是在形成背栅电极139的同时可以形成与布线129a、129b中的一方连接的像素电极。
背栅电极139可以与布线129a、129b同样地形成。此外，背栅电极139可以使用含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡等的具有透光性的导电材料形成。
此外，背栅电极139可以使用含有具有透光性的导电高分子（也称为导电聚合物）的导电组成物形成。优选的是，在背栅电极139中，薄层电阻为10000Ω/sq以下，并且波长为550nm时的透光率为70％以上。另外，导电组成物所含有的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物及苯胺、吡咯和噻吩中两种以上的共聚物或其衍生物等。
在通过溅射法使用上述材料中的任何材料形成薄膜之后，使用通过光刻工序形成的由抗蚀剂形成的掩模对上述薄膜进行蚀刻，而可以形成背栅电极139。此外，可以在涂敷或印刷含有具有透光性的导电高分子的导电组成物之后，进行焙烧来形成背栅电极139。
接着，参照薄膜晶体管的俯视图的图6A至6D说明背栅电极的形状。
如图6A所示那样，可以与栅电极103平行地形成背栅电极139。在此情况下，可以分别任意地控制施加到背栅电极139的电位及施加到栅电极103的电位。因此，可以控制薄膜晶体管的阈值电压。此外，因为载流子流过的区域，即沟道区形成在微晶半导体区的栅极绝缘膜105一侧及绝缘膜137一侧，所以可以提高薄膜晶体管的导通电流。
此外，如图6B所示那样，可以使背栅电极139连接到栅电极103。也就是说，可以采用在形成在栅极绝缘膜105及绝缘膜137的开口部150中，栅电极103与背栅电极139连接的结构。在此情况下，施加到背栅电极139的电位和施加到栅电极103的电位相等。其结果是，因为在半导体膜中，载流子流过的区域，即沟道区形成在微晶半导体区的栅极绝缘膜105一侧及绝缘膜137一侧，所以可以提高薄膜晶体管的导通电流。
此外，如图6C所示那样，背栅电极139也可以不与栅电极103连接而处于浮动状态。即使不对背栅电极139施加电位，也由于沟道区被形成在微晶半导体区的栅极绝缘膜105一侧及绝缘膜137一侧，因此可以提高薄膜晶体管的导通电流。
再者，如图6D所示那样，背栅电极139也可以隔着绝缘膜137与布线129a、129b重叠。虽然在此使用具有图6A所示的结构的背栅电极139进行表示，但是图6B及6C所示的背栅电极139也可以与此同样地与布线129a、129b重叠。
在本实施方式所示的单栅型薄膜晶体管及双栅型薄膜晶体管中，可以使用降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜形成沟道区。由此，单栅型薄膜晶体管及双栅型薄膜晶体管的载流子迁移量增加，从而可以提高导通电流及场效应迁移率。另外，由于将不仅在第一栅极绝缘膜一侧的结晶性而且在第二栅极绝缘膜一侧的结晶性也提高了的微晶半导体膜用作沟道区，所以双栅型薄膜晶体管的载流子的迁移量增加，从而可以提高导通电流及场效应迁移率。此外，在微晶半导体区133a和杂质半导体膜131a、131b之间具有非晶半导体区133b。因此，可以降低薄膜晶体管的截止电流。由此，可以缩小单栅型薄膜晶体管的面积及双栅型薄膜晶体管的面积，从而可以实现半导体装置的高集成化。另外，由于通过将本实施方式所示的薄膜晶体管用于显示装置的驱动电路，可以减少驱动电路的面积，因此可以实现显示装置的窄边框化。
实施方式3
在本实施方式中，参照图3A至图3E及图7A至图7C说明与实施方式2相比可以进一步降低截止电流的薄膜晶体管的制造方法。
与实施方式2同样地，经过图3A至图3D的工序形成图7A所示那样的半导体叠层体117。
接着，在使由抗蚀剂形成的掩模115残留的状态下，进行使半导体叠层体117的侧面暴露于等离子体123的等离子体处理。在此，在氧化气体或氮化气体气氛下产生等离子体，使半导体叠层体117暴露于等离子体123。作为氧化气体，有氧、臭氧、一氧化二氮、水蒸气、氧和氢的混合气体等。此外，作为氮化气体，有氮、氨、氟化氮、氯化氮、氯胺、氟胺等。通过在氧化气体或氮化气体气氛下产生等离子体，产生氧自由基或氮自由基。该自由基与半导体叠层体117起反应，而可以在半导体叠层体117的侧面形成作为势垒区的绝缘区。另外，也可以照射紫外光代替等离子体来产生氧自由基或氮自由基。
此外，当作为氧化气体使用氧、臭氧、水蒸气、氧和氢的混合气体时，如图7B所示那样，因等离子体照射而抗蚀剂缩退，因此形成上面的面积缩小的掩模115a。由此，通过该等离子体处理，露出的杂质半导体膜121与半导体叠层体117的侧面一起氧化，且还在半导体叠层体117的侧面以及杂质半导体膜121的侧面及上面的一部分形成作为势垒区的绝缘区125。
接着，如实施方式2所示那样，经过与图5A及图5B同样的工序，如图5C所示那样形成用作源电极及漏电极的布线129a、129b、用作源区及漏区的一对杂质半导体膜131a、131b、包括微晶半导体区133a及一对非晶半导体区133b的半导体叠层体133、绝缘膜137，而可以制造单栅型薄膜晶体管。
此外，通过在绝缘膜137上形成背栅电极，可以制造双栅型薄膜晶体管。
在本实施方式所示的单栅型薄膜晶体管及双栅型薄膜晶体管中，可以使用降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜形成沟道区。此外，通过在半导体叠层体133和布线129a、129b之间设置作为势垒区的绝缘区，可以抑制从布线129a、129b被注入到半导体叠层体133的空穴，从而形成截止电流低且场效应迁移率及导通电流高的薄膜晶体管。由此，可以缩小薄膜晶体管的面积，从而可以实现半导体装置的高集成化。此外，通过将本实施方式所示的薄膜晶体管用于显示装置的驱动电路，可以减少驱动电路的面积，因此可以实现显示装置的窄边框化。
注意，虽然在本实施方式中使用实施方式2说明，但是也可以适当地使用其他实施方式。
实施方式4
在本实施方式中，参照图3A至图3E、图5A至图5C及图8对形成在本发明的一个方式的半导体装置中的薄膜晶体管的制造方法进行说明。图8是对应于图5B所示的工序的工序。
与实施方式2同样，经过图3A至图3E及图5A的工序形成导电膜127。
接着，如图8所示，与实施方式2同样地形成布线129a、129b，并对杂质半导体膜121及半导体叠层体117的一部分进行蚀刻，来形成用作源区及漏区的一对杂质半导体膜131a、131b。此外，形成包括微晶半导体区143a及非晶半导体区143b的半导体叠层体143。此时，通过以使非晶半导体区143b露出的方式对半导体叠层体117进行蚀刻，形成半导体叠层体143，其中在被布线129a、129b覆盖的区域中，层叠微晶半导体区143a和非晶半导体区143b，而在不被布线129a、129b覆盖且与栅电极重叠的区域中，微晶半导体区143a不露出且非晶半导体区143b露出。注意，在此的半导体叠层体117的蚀刻量比图5B少。
后面的工序与实施方式2一样。
通过上述工序，可以制造单栅型薄膜晶体管。由于在该薄膜晶体管中，背沟道一侧是非晶，因此与图5B所示的薄膜晶体管相比，可以减少截止电流。
此外，在本实施方式中，也可以在图8所示的工序之后与图5C所示的工序同样地隔着绝缘膜137形成背栅电极139。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式5
制造薄膜晶体管，并将该薄膜晶体管用于像素部、驱动电路从而可以制造具有显示功能的半导体装置（也称为显示装置）。此外，将使用薄膜晶体管的驱动电路的一部分或整体与像素部一体地形成在相同的衬底上，从而可以形成系统化面板（system-on-panel）。
显示装置包括显示元件。作为显示元件，可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）。发光元件在其范畴内包括由电流或电压控制亮度的元件，具体地说，发光元件包括无机EL（ElectroLuminescence：电致发光）元件、有机EL元件等。此外，也可以应用电子墨水等的其对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，在相当于制造该显示装置的过程中的显示元件完成之前的一个方式的元件衬底的多个各像素中分别具备用于将电流供应到显示元件的单元。具体来说，元件衬底可处于仅设置有显示元件的像素电极的状态、在形成成为像素电极的导电膜之后且在进行蚀刻以形成像素电极之前的状态或者任何其他状态。
注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源（包括照明装置）。此外，该显示装置在其范畴中还可包括以下模块：安装有连接器诸如FPC（FlexiblePrintedCircuit：柔性印刷电路）、TAB（TapeAutomatedBonding：带式自动接合）带或TCP（TapeCarrierPackage：带式载体封装）的模块；在TAB带或TCP的端部上设置有印刷线路板的模块；以及通过COG（ChipOnGlass：玻璃上的芯片）方式在显示元件上直接安装IC（集成电路）的模块。
实施方式6
在本实施方式中，说明作为半导体装置的一个方式的光电转换装置。在本实施方式所示的光电转换装置中，作为半导体膜采用如实施方式1所示的降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜。作为采用降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜的半导体膜，有进行光电转换的半导体膜、呈现导电型的半导体膜等，特别优选用于进行光电转换的半导体膜。或者，也可以将降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜用于进行光电转换的半导体膜或呈现导电型的半导体膜与其他膜之间的界面。
通过采用上述结构，可以降低进行光电转换的半导体膜、呈现导电型的半导体膜所引起的电阻（串联电阻），来提高特性。此外，可以抑制进行光电转换的半导体膜或呈现导电型的半导体膜与其他膜之间的界面中的光学损失或电气损失，来提高光电转换效率。下面，参照图9A至9E说明光电转换装置的制造方法的一个方式。
如图9A所示那样，在衬底200上形成第一电极202。
作为衬底200，可以适当地使用实施方式1所示的衬底51。此外，也可以使用塑料衬底。作为塑料衬底，优选使用包括环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂或氰酸酯树脂等热固性树脂的衬底或者包括聚苯醚树脂、聚醚酰亚胺树脂、氟树脂等热塑性树脂的衬底。
另外，衬底200的表面也可以具有纹理结构。由此，可以提高光电转换效率。
此外，由于在本实施方式中采用光从衬底200的背面一侧（附图中的下方）入射的结构，因此采用具有透光性的衬底。但是，当采用光从后面形成的第二电极210一侧（附图中的上方）入射的结构时，不局限于此。在此情况下，也可以使用含有硅等的材料的半导体衬底、含有金属材料等的导电衬底。
可以使用用于实施方式2所示的背栅电极139的具有透光性的导电材料形成第一电极202。通过溅射法、CVD法、真空蒸镀法、涂敷法、印刷法等形成第一电极202。
以10nm至500nm的厚度，优选以50nm至100nm的厚度形成第一电极202。此外，将第一电极202的薄层电阻设定为20Ω/sq.至200Ω/sq.左右。
注意，因为在本实施方式中采用光从衬底200的背面一侧（附图中的下方）入射的结构，所以使用具有透光性的导电材料形成第一电极202，但是，当采用光从后面形成的第二电极210一侧（附图中的上方）入射的结构时，不局限于此。在此情况下，可以使用铝、铂、金、银、铜、钛、钽、钨等的没有透光性的导电材料形成第一电极202。特别是，当使用铝、银、钛、钽等的容易反射光的材料时，可以充分地提高光电转换效率。
与衬底200同样，第一电极202也可以具有纹理结构。此外，也可以以与第一电极202接触的方式另外形成由低电阻的导电材料构成的辅助电极。
接着，如图9B所示那样，在第一电极202上形成呈现第一导电型的半导体膜204。典型的是，使用含有添加有赋予导电型的杂质元素的半导体材料的半导体膜形成呈现第一导电型的半导体膜204。从生产率、价格等的角度来看，作为半导体材料优选使用硅。当作为半导体材料使用硅时，作为赋予导电型的杂质元素采用赋予n型的磷、砷或赋予p型的硼、铝等。
注意，因为在本实施方式中采用光从衬底200的背面一侧（附图中的下方）入射的结构，所以呈现第一导电型的半导体膜204的导电型（第一导电型）优选为p型。这是因为如下缘故：由于空穴的寿命比电子的寿命短，即空穴的寿命为电子的寿命的一半左右，因此空穴的扩散长度短；以及多在进行光电转换的半导体膜206的入射光一侧形成电子和空穴等。像这样，通过利用p型导电型作为第一导电型，可以在空穴消灭之前取出电流，所以可以抑制光电转换效率的降低。注意，在上述情况不成为问题的情况下，例如在进行光电转换的半导体膜206充分薄的情况等下，也可以利用n型导电型作为第一导电型。
作为可以用于呈现第一导电型的半导体膜204的半导体材料，还有碳化硅、锗、镓砷、磷化铟、硒化锌、氮化镓、硅锗等。此外，也可以使用含有有机材料的半导体材料、含有金属氧化物的半导体材料等。可以根据进行光电转换的半导体膜206适当地选择该材料。
虽然对呈现第一导电型的半导体膜204的结晶性没有特别的要求，但是，当作为呈现第一导电型的半导体膜204采用实施方式1所示的降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜时，与采用现有的微晶半导体膜的情况相比，可以降低串联电阻，并可以抑制与其他膜之间的界面中的光学损失或电气损失，所以是优选的。当然，也可以采用非晶、多晶、单晶等的具有其他结晶性的半导体。
另外，与衬底200的表面同样，呈现第一导电型的半导体膜204也可以具有纹理结构。
可以通过使用含有硅的沉积气体及乙硼烷的等离子体CVD法形成呈现第一导电型的半导体膜204。此外，以1nm至100nm的厚度，优选以5nm至50nm的厚度形成呈现第一导电型的半导体膜204。
此外，也可以在通过等离子体CVD法等形成未添加赋予导电型的杂质元素的硅膜之后，通过离子注入等的方法添加硼，而形成呈现第一导电型的半导体膜204。
接着，如图9C所示那样，在呈现第一导电型的半导体膜204上形成进行光电转换的半导体膜206。作为进行光电转换的半导体膜206，应用使用与半导体膜204相同的半导体材料的半导体膜。也就是说，作为半导体材料，使用硅、碳化硅、锗、镓砷、磷化铟、硒化锌、氮化镓、硅锗等。尤其是，优选使用硅。此外，也可以使用含有有机材料的半导体材料、金属氧化物半导体材料等。
作为进行光电转换的半导体膜206，更优选使用如实施方式1所示的降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜。通过作为半导体膜采用如实施方式1所示的降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜，与采用现有的微晶半导体膜的情况相比，可以减少串联电阻，并可以抑制与其他膜之间的界面中的光学损失或电气损失。
注意，因为进行光电转换的半导体膜206需要进行充分的光吸收，所以其厚度优选为100nm至10μm左右。
接着，如图9D所示那样，在进行光电转换的半导体膜206上形成呈现第二导电型的半导体膜208。在本实施方式中，第二导电型为n型。可以使用添加有用作赋予导电型的杂质元素的磷的硅等的材料来形成呈现第二导电型的半导体膜208。可以用于呈现第二导电型的半导体膜208的半导体材料与呈现第一导电型的半导体膜204相同。
呈现第二导电型的半导体膜208可以与呈现第一导电型的半导体膜204同样地形成。例如，可以通过使用含有硅的沉积气体及磷化氢的等离子体CVD法形成呈现第二导电型的半导体膜208。作为呈现第二导电型的半导体膜208，也优选采用实施方式1所示的降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜。
另外，虽然由于在本实施方式中，采用光从衬底200的背面一侧（附图中的下方）入射的结构，因此半导体膜208的导电型（第二导电型）为n型，但是所公开的发明的一个方式不局限于此。当第一导电型为n型时，第二导电型为p型。
接着，如图9E所示那样，在呈现第二导电型的半导体膜208上形成第二电极210。使用金属等的导电材料形成第二电极210。例如，可以使用铝、银、钛、钽等的容易反射光的材料形成第二电极210。在此情况下，可以使半导体膜206不能完全吸收的光再次入射到半导体膜206中，来提高光电转换效率，所以是优选的。
作为第二电极210的形成方法，有溅射法、真空蒸镀法、CVD法、涂敷法、印刷法等。此外，第二电极210以10nm至500nm的厚度，优选以50nm至100nm的厚度形成。
注意，由于在本实施方式中采用光从衬底200的背面一侧（附图中的下方）入射的结构，因此使用没有透光性的材料形成第二电极210，但是第二电极210的结构不局限于此。例如，在采用光从第二电极210一侧（附图中的上方）入射的结构时，可以使用第一电极202所示的具有透光性的导电材料形成第二电极210。
另外，也可以以与第二电极210接触的方式形成由低电阻的导电材料构成的辅助电极。
通过上述方法，可以制造一种光电转换装置，其中将降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜用于进行光电转换的半导体膜、呈现第一导电型的半导体膜和呈现第二导电型的半导体膜中的任一个。而且，由此可以提高光电转换装置的转换效率。另外，只要将降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜用于进行光电转换的半导体膜、呈现第一导电型的半导体膜和呈现第二导电型的半导体膜中的任一个即可，也可以适当地改变将其用于哪一个。此外，在将降低混合相微粒之间的空隙来提高结晶性的微晶半导体膜用于上述半导体膜中的多个时，更有效。
注意，虽然在本实施方式中示出了具有一个单元元件的光电转换装置，但是也可以形成适当地层叠两个以上的单元元件的光电转换装置。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式7
本说明书所公开的半导体装置可以用于电子纸。电子纸可以用于用来显示信息的所有领域的电子设备。例如，电子纸能够应用到电子阅读器、招贴、数字标牌、PID（PublicInformationDisplay：公共信息显示）、诸如电车等交通工具中的车厢广告、诸如信用卡等各种卡的显示等。图10示出电子设备的一个例子。
图10示出电子阅读器的一个例子。例如，电子阅读器2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703通过轴部2711形成为一体，且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705及光电转换装置2706，而框体2703组装有显示部2707及光电转换装置2708。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右侧的显示部（图10中的显示部2705）中显示文章，而在左侧的显示部（图10中的显示部2707）中显示图像。
此外，在图10中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，可以采用在与框体的显示部同一表面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子（耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等）、记录介质插入部等的结构。再者，电子阅读器2700也可以具有电子词典的功能。
此外，电子阅读器2700也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
实施方式8
本说明书所公开的半导体装置可以应用于各种各样的电子设备（也包括游戏机）。作为电子设备，例如可举出电视装置（也称为电视或电视接收机）、用于计算机等的显示器、数码相机、数码摄影机、数码相框、移动电话机（也称为移动电话、移动电话装置）、便携式游戏机、便携式信息终端、音频再现装置、弹珠机等的大型游戏机等。
图11A示出电视装置的一个例子。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出利用支架9605支撑框体9601的结构。
通过利用框体9601所具备的操作开关、另外提供的遥控操作机9610可以进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的映像进行操作。此外，也可以在遥控操作机9610中设置用来显示从该遥控操作机9610输出的信息的显示部9607。
另外，电视装置9600采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到利用有线或无线方式的通信网络，从而也可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间等）的信息通信。
图11B示出数码相框的一个例子。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接用端子（USB端子、可以与USB电缆等的各种电缆连接的端子等）、记录介质插入部等的结构。它们也可以组装到与显示部同一个面，但是通过将它们设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后将所提取的图像数据显示于显示部9703。
此外，数码相框9700也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图12是示出便携式计算机的一个例子的立体图。
在图12所示的便携式计算机中，可以将连接上部框体9301与下部框体9302的铰链装置设置为关闭状态来使具有显示部9303的上部框体9301与具有键盘9304的下部框体9302处于重叠状态，而便于携带，并且，当使用者利用键盘进行输入时，将铰链装置设为打开状态，而可以看着显示部9303进行输入操作。
另外，下部框体9302除了键盘9304之外还包括进行输入操作的定位装置9306。另外，当显示部9303为触屏输入面板时，也可以通过触摸显示部的一部分进行输入操作。另外，下部框体9302还包括CPU、硬盘等的运算功能部。此外，下部框体9302还具有外部连接端口9305，对该外部连接端口9305中可插入其他设备，例如符合USB的通信标准的通信电缆。
在上部框体9301中还具有通过使它滑动到上部框体9301内部而可以收纳的显示部9307，因此可以实现宽显示屏幕。另外，使用者可以调节可以收纳的显示部9307的屏幕的方向。另外，当可以收纳的显示部9307为触屏输入面板时，还可以通过触摸可以收纳的显示部的一部分来进行输入操作。
显示部9303或可以收纳的显示部9307使用如液晶显示面板、有机发光元件或无机发光元件等的发光显示面板等的映像显示装置。
另外，图12的便携式计算机安装有接收机等，而可以接收电视广播并将映像显示于显示部。另外，使用者还可以在连接上部框体9301与下部框体9302的铰链装置处于关闭状态的状态下滑动显示部9307而使其屏幕的整个面露出并调整屏幕角度来观看电视广播。此时，铰链装置处于未打开状态从而不使显示部9303进行显示，并仅启动只显示电视广播的电路，所以可以将功耗控制为最少，这对电池容量有限的便携式计算机而言是充分有效的。
实施例1
在本实施例中，对在填埋包含在晶种中的混合相微粒的空隙的同时形成结晶性高的微晶半导体膜的实例进行说明。该实例中，如实施方式1所说明那样，通过在使用第一条件形成晶种之后，使用第二条件形成第一微晶半导体膜，并使用第三条件形成第二微晶半导体膜的三个阶段来形成微晶半导体膜。
首先，对使用实施方式1所示的方法的微晶半导体膜的制造方法进行说明。
在玻璃衬底（康宁公司制造的EAGLEXG）上形成厚度为300nm的氮化硅膜作为绝缘膜，对该氮化硅膜进行N2O等离子体处理。接着，使用等离子体CVD法在其上形成厚度为5nm的晶种，然后，使用等离子体CVD法在氮化硅膜及晶种上形成厚度为25nm的第一微晶半导体膜，并且，通过等离子体CVD法在第一微晶半导体膜上形成厚度为40nm的第二微晶半导体膜。
在如下条件下进行氮化硅膜的沉积：将硅烷的流量设定为15sccm，将氢的流量设定为200sccm，将氮的流量设定为180sccm，将氨的流量设定为500sccm，导入原料气体，将处理室内的压力设定为100Pa；将RF电源频率设定为13.56MHz；将RF电源的功率设定为200W；在该条件下进行等离子体放电。另外，使用平行平板型的等离子体CVD装置进行氮化硅膜的沉积，并且将上部电极温度设定为250℃，将下部电极温度设定为290℃，将上部电极与下部电极之间的间隔（gap）设定为30mm。
在如下条件下进行对氮化硅膜的等离子体处理：将一氧化二氮的流量设定为400sccm而将其引入到处理室内，将处理室内的压力设定为60Pa；将功率设定为300W；在该条件下进行三分钟的等离子体放电。另外，使用平行平板型的等离子体处理装置进行上述等离子体处理，并且将上部电极温度设定为250℃，将下部电极温度设定为290℃，将上部电极与下部电极之间的间隔设定为30mm。
在如下条件下进行晶种的沉积：将硅烷的流量设定为2.5sccm，将氢的流量设定为750sccm，将氩的流量设定为750sccm，导入原料气体，将处理室内的压力设定为532Pa；将RF电源频率设定为13.56MHz；将RF电源的功率设定为50W；在该条件下进行等离子体放电。另外，使用平行平板型的等离子体CVD装置进行晶种的沉积，并且将上部电极温度设定为250℃，将下部电极温度设定为290℃，将上部电极与下部电极之间的间隔设定为7mm。
在如下条件下进行第一微晶半导体膜的沉积：将硅烷的流量设定为2sccm，将氢的流量设定为1500sccm，将氩的流量设定为1500sccm，导入原料气体，将处理室内的压力设定为10000Pa；将RF电源频率设定为13.56MHz；将RF电源的功率设定为350W；在该条件下进行等离子体放电。另外，使用平行平板型的等离子体CVD装置进行第一微晶半导体膜的沉积，并且将上部电极温度设定为250℃，将下部电极温度设定为290℃，将上部电极与下部电极之间的间隔设定为7mm。
除了硅烷的流量条件以外，第二微晶半导体膜的沉积条件与第一微晶半导体膜的沉积条件相同。在样品1中，反复进行使流量1sccm的硅烷流过10秒钟的周期以及使流量0.1sccm的硅烷流过5秒钟的周期。在样品2中，反复进行使流量2sccm的硅烷流过10秒钟的周期以及使流量0.1sccm的硅烷流过5秒钟的周期。
图13A和图13B示出使用扫描电子显微镜观察的作为样品1、样品2制造的微晶半导体膜的SEM照片（放大倍率为20万倍）。如图13A和13B所示那样，可以确认到在如样品1及样品2那样通过利用三个阶段而形成的微晶半导体膜中，混合相微粒之间有紧密连接。
在此，作为比较例子，对利用一个阶段形成微晶半导体膜的制造方法进行说明。
在玻璃衬底（康宁公司制造的EAGLEXG）上形成厚度为300nm的氮化硅膜作为绝缘膜，对该氮化硅膜进行N2O等离子体处理。接着，使用等离子体CVD法在其上形成厚度为70nm的微晶半导体膜。
在氮化硅膜的沉积、对氮化硅膜的等离子体处理中，利用与样品1及样品2相同的条件。在微晶半导体膜的沉积中，利用与样品1及样品2的晶种相同的沉积条件。
图15示出使用扫描电子显微镜观察的作为比较例子制造的微晶半导体膜的SEM照片（放大倍率为20万倍）。
另外，通过拉曼光谱分析测定样品1、样品2及比较例子的结晶性。这里，利用HORIBAJOBINYVON公司制造的LabRAMHR-PL进行拉曼光谱分析。表1示出样品1及样品2的(1)衬底中央附近；(2)衬底边缘附近；(3)这些的中间附近，这三个地点的晶体/非晶峰值强度比（Ic/Ia）。
（表1）
(1) (2) (3) 平均值
样品1 15.91 15.55 14.69 15.38
样品2 12.37 11.92 11.97 12.09
比较例子 8.35 8.14 7.78 8.09
当与比较例子比较时，作为样品1及样品2制造的微晶半导体膜各自的Ic/Ia超过10，因此可知样品1及样品2具有高结晶性。
根据上述结果，可知：通过利用实施方式1所示的制造方法，可以制造结晶性高且混合相微粒的密度高的微晶半导体膜。
实施例2
在本实施例中，对使用实施方式2制造的薄膜晶体管的电特性进行说明。
首先，参照图3A至图3E及图5A至图5C对本实施例的薄膜晶体管的制造方法进行说明。在本实施例中，形成单栅型薄膜晶体管及双栅型薄膜晶体管。
首先，在衬底101上形成基底绝缘膜（在此未图示），并且在基底绝缘膜上形成栅电极103。
在此，作为衬底101,使用玻璃衬底（康宁公司制造的EAGLEXG）。
作为栅电极103，采用利用钛层夹持铝层的结构。具体而言，首先利用氩离子对钛靶材进行溅射，在基底绝缘膜上形成厚度为50nm的第一钛膜。此时，将导入的氩流量设定为20sccm，将处理室内的压力设定为0.1Pa，将施加电压设定为12kW，并且将温度设定为室温。并且，在其上利用氩离子对铝靶材进行溅射来形成厚度为100nm的铝膜。此时，将导入的氩流量设定为50sccm，将处理室内的压力设定为0.4Pa，将施加电压设定为4kW，将温度设定为室温。并且，在其上利用氩离子对钛靶材进行溅射来形成厚度为50nm的第二钛膜。第二钛膜使用与第一钛膜同样的方法来形成。就是说，将导入的氩流量设定为20sccm，将处理室内的压力设定为0.1Pa，将施加电压设定为12kW，将温度设定为室温。
接着，在第二钛膜上涂敷抗蚀剂，使用第一光掩模进行曝光，然后进行显影，而形成由抗蚀剂形成的掩模。
接着，使用该由该抗蚀剂形成的掩模进行蚀刻处理，形成栅电极103。在此，使用ICP（InductivelyCoupledPlasma：感应耦合等离子体）装置进行两个阶段的蚀刻。换言之，在进行第一蚀刻之后进行第二蚀刻。在第一蚀刻中：ICP功率为600W；偏压功率为250W；作为蚀刻气体导入流量为60sccm的三氯化硼和流量为20sccm的氯；将处理室内的压力设定为1.2Pa。在第二蚀刻中：ICP功率为500W；偏压功率为50W；压力为2.0Pa；作为蚀刻气体导入流量为80sccm的四氟化碳；将处理室内的压力设定为2.0Pa。然后，去除该由抗蚀剂形成的掩模。
接着，在栅电极103及基底绝缘膜上形成栅极绝缘膜105，然后，对栅极绝缘膜105进行等离子体处理。
在本实施例中，作为栅极绝缘膜105使用等离子体CVD法来沉积厚度为300nm的氮化硅膜，然后进行等离子体处理。在如下条件下进行氮化硅膜的沉积：将硅烷的流量设定为15sccm，将氢的流量设定为200sccm，将氮的流量设定为180sccm，将氨的流量设定为500sccm，导入原料气体，将处理室内的压力设定为100Pa；将RF电源频率设定为13.56MHz；将RF电源的功率设定为200W；在该条件下进行等离子体放电。另外，使用平行平板型的等离子体处理装置进行栅极绝缘膜105的沉积，并且将上部电极温度设定为250℃，将下部电极温度设定为290℃，将上部电极与下部电极之间的间隔（gap）设定为30mm。
在如下条件下进行对于形成的氮化硅膜的等离子体处理：将一氧化二氮的流量设定为400sccm而将其引入到处理室内，将处理室内的压力设定为60Pa；将功率设定为300W；并且进行三分钟的等离子体放电。另外，使用平行平板型的等离子体处理装置进行上述等离子体处理，并且将上部电极温度设定为250℃，将下部电极温度设定为290℃，将上部电极与下部电极之间的间隔设定为30mm。
接着，利用等离子体CVD法，在栅极绝缘膜105上形成厚度为5nm的晶种107。作为晶种的沉积条件，利用与实施例1所示的晶种的沉积条件相同的条件。
图3A示出通过到此为止的工序得到的结构。
接着，利用等离子体CVD法，在栅极绝缘膜105及晶种107上形成厚度为25nm的第一微晶半导体膜109。作为第一微晶半导体膜109的沉积条件，利用与实施例1所示的第一微晶半导体膜的沉积条件相同的条件。
图3B示出通过本工序得到的结构。
接着，利用等离子体CVD法，在第一微晶半导体膜109上形成厚度为40nm的第二微晶半导体膜110。除了硅烷的流量条件以外，第二微晶半导体膜110的沉积条件与第一微晶半导体膜109的沉积条件相同，并且，其中反复进行使流量1sccm的硅烷流过10秒钟的周期以及使流量0.1sccm的硅烷流过5秒钟的周期。
图3C示出通过本工序得到的结构。
接着，在第二微晶半导体膜110上形成厚度为80nm的半导体膜111，并在半导体膜111上形成厚度为50nm的杂质半导体膜113。半导体膜111及杂质半导体膜113利用等离子体CVD法沉积来形成。
在如下条件下进行半导体膜111的沉积：将硅烷的流量设定为20sccm，将1000ppm的氨（氢稀释）的流量设定为50sccm，将氢的流量设定为700sccm，将氩的流量设定为750sccm，导入材料气体，将处理室内的压力设定为350Pa；将RF电源频率设定为13.56MHz；将RF电源的功率设定为60W；在该条件下进行等离子体放电。另外，使用平行平板型的等离子体处理装置进行半导体膜111的沉积，并且将上部电极温度设定为250℃，将下部电极温度设定为290℃，将上部电极与下部电极之间的间隔设定为25mm。
作为杂质半导体膜113，形成添加有磷的非晶硅膜。在如下条件下进行杂质半导体膜113的沉积：将硅烷的流量设定为80sccm，将5％的膦（氢稀释）的流量设定为150sccm，将氢的流量设定为750sccm，导入材料气体，将处理室内的压力设定为350Pa；将RF电源频率设定为13.56MHz；将RF电源的功率设定为30W；在该条件下进行等离子体放电。另外，使用平行平板型的等离子体处理装置进行杂质半导体膜的沉积，并且将上部电极温度设定为250℃，将下部电极温度设定为290℃，将上部电极与下部电极之间的间隔设定为15mm。
接着，在杂质半导体膜113上涂上抗蚀剂，然后使用第二光掩模进行曝光，进行显影，而形成由抗蚀剂形成的掩模115。图3D示出通过到此为止的工序得到的结构。
接着，使用由抗蚀剂形成的掩模115对第一微晶半导体膜109、第二微晶半导体膜110、半导体膜111、杂质半导体膜113进行蚀刻，而形成具有微晶半导体区117a及非晶半导体区117b的半导体叠层体117及杂质半导体膜121。
对于进行蚀刻，在本实施例中，在如下条件下进行蚀刻：使用ICP装置；ICP功率为450W；偏压功率为100W；作为蚀刻气体导入流量为36sccm的三氯化硼、流量为36sccm的四氟化碳、流量为8sccm的氧；并且将处理室内的压力设定为2Pa。
之后，进行氧等离子体处理在具有微晶半导体区117a及非晶半导体区117b的半导体叠层体117及杂质半导体膜121的侧面形成氧化膜，然后去除由抗蚀剂形成的掩模115（未图示）。
在氧等离子体处理中：导入流量为100sccm的氧来将处理室内的压力设定为0.67Pa；将衬底温度设定为-10℃；将源功率设定为2000W；将偏压功率设定为350W；在该条件下进行等离子体放电。
图3E示出通过到此为止的工序得到的结构。
接着，以覆盖栅极绝缘膜105、半导体叠层体117及杂质半导体膜121的方式形成导电膜127。图5A示出通过本工序得到的结构。
在本实施例中，导电膜127采用利用钛层夹持铝层的结构，并与栅电极103同样地形成。注意，将第一钛膜的厚度设定为50nm，将铝膜的厚度设定为200nm，并且将第二钛膜的厚度设定为50nm。
接着，在导电膜127上涂上抗蚀剂，然后使用第三光掩模进行曝光，进行显影，而形成由抗蚀剂形成的掩模。使用该由抗蚀剂形成的掩模对导电膜127进行干蚀刻，而形成布线129a及布线129b。另外，对杂质半导体膜121进行干法蚀刻，从而形成用作源区和漏区的一对杂质半导体膜131a和131b。此外，对半导体叠层体117的一部分进行蚀刻。然后，去除抗蚀剂掩模。
在本工序中，在如下条件下进行蚀刻：使用ICP装置；ICP功率为450W；偏压功率为100W；作为蚀刻气体导入流量为60sccm的三氯化硼和流量为20sccm的氯；并且处理室内的压力为1.9Pa。通过该蚀刻工序，蚀刻从表面到60nm-80nm深处的半导体叠层体117。
接着，对其一部分已被蚀刻的半导体叠层体117进一步进行蚀刻，来形成具有微晶半导体区133a及一对非晶半导体区133b的半导体叠层体133。
在本工序中，在如下条件下进行蚀刻：电功率为1000W；偏压功率为50W；作为蚀刻气体引入流量为100sccm的四氟化碳；处理室内的压力为0.67Pa。
这里，蚀刻从表面到20nm深处的半导体叠层体117。另外，在本实施例中，用作源电极及漏电极的布线129a、129b的平面形状为直线型。
接着，对半导体叠层体133的表面进行水等离子体处理，去除残留在半导体叠层体133表面上的杂质。在本工序中，将功率设定为1800W，以300sccm的流量导入水蒸气，将处理室内的压力设定为66.5Pa，而进行水等离子体处理。
图5B示出通过到此为止的工序得到的结构。
接着，作为绝缘膜137形成厚度为300nm的氮化硅膜。在如下条件下进行绝缘膜137的沉积：将硅烷的流量设定为20sccm，将氨的流量设定为220sccm，将氮的流量设定为450sccm，将氢的流量设定为450sccm，而导入材料气体；将处理室内的压力设定为160Pa；将RF电源频率设定为27MHz；将RF电源的功率设定为200W；并且进行等离子体放电。另外，使用平行平板型等离子体处理装置来进行绝缘膜137的沉积，将上部电极温度设定为250℃，将下部电极温度设定为290℃，并将上部电极与下部电极之间的间隔设定为21mm。
接着，在绝缘膜137上涂上抗蚀剂，然后使用第四光掩模进行曝光，进行显影，而形成由抗蚀剂形成的掩模。使用该由抗蚀剂形成的掩模对绝缘膜的一部分进行干蚀刻来使用作源电极及漏电极的布线129a、129b露出。另外，对绝缘膜137及栅极绝缘膜105的一部分进行干蚀刻来使栅电极103露出。然后，去除由抗蚀剂形成的掩模。
接着，在绝缘膜137上形成导电膜，然后在该导电膜上涂上抗蚀剂，使用第五光掩模进行曝光，进行显影，而形成由抗蚀剂形成的掩模。在采用单栅型薄膜晶体管的情况下，利用该由抗蚀剂形成的掩模对导电膜的一部分进行湿蚀刻，来形成与布线129a连接的导电膜、与布线129b连接的导电膜及与栅电极103连接的导电膜。另一方面，在采用双栅型薄膜晶体管的情况下，利用该由抗蚀剂形成的掩模对导电膜的一部分进行湿蚀刻，来形成与布线129a连接的导电膜、与布线129b连接的导电膜及与栅电极103连接的背栅电极139。这里，上述导电膜当测定薄膜晶体管的电特性时被用作焊盘。
在此，通过溅射法形成厚度为50nm的氧化铟锡作为导电膜，然后通过湿蚀刻处理形成背栅电极139。另外，虽然在此未图示，但是背栅电极139与栅电极103连接。然后，去除由抗蚀剂形成的掩模。
通过上述工序制造双栅型薄膜晶体管（参照图5C）。
图14示出在本实施例中制造的薄膜晶体管的电特性的测定结果。图14A示出单栅型薄膜晶体管（记为s-gateTFT）的电特性的测定结果，图14B示出双栅型薄膜晶体管（记为d-gateTFT）的电特性的测定结果。在单栅型薄膜晶体管中，对栅电极103施加栅电压。在双栅型薄膜晶体管中，对栅电极103及背栅电极139施加电压。另外，在本实施例的薄膜晶体管中，将布线129a、129b的对置间隔设定为3.3μm，将布线129a、129b的对置宽度设定为20.2μm，将半导体叠层体133的沿沟道宽度方向的宽度设定为22.2μm。另外，将薄膜晶体管的沟道宽度设定为布线129a、129b的对置宽度的20.2μm，将沟道长度设定为布线129a、129b的对置间隔的3.3μm，将栅极绝缘膜105的厚度设定为300nm，将平均介电常数设定为6.61，以计算场效应迁移率。
另外，表2示出漏电压为10V且栅电压为15V时的导通电流（记载为Ion）、最小截止电流（记载为Ioff（min.））、最小截止电流的栅电压为-10V时的截止电流（记载为Ioff）、阈值电压（记载为Vth）、S值（记载为S-value）、导通电流相对于最小截止电流的比（记载为Ion/Ioff(min.)）、漏电压为10V时的场效应迁移率（记载为μFE_sat.）、双栅型薄膜晶体管的场效应迁移率相对于单栅型薄膜晶体管的场效应迁移率的大小（μFE(Dual)/μFE(Single)）。
（表2）
s-gate TFT d-gate TFT
Ion [μA] 11.12 18.60
Ioff(min.) [pA] 0.46 0.51
Ioff [pA] 4.64 7.49
Vth [V] 1.35 1.42
S-value [V/dec.] 0.36 0.20
Ion/Ioff(min.) [位数] 7.38 7.56
μFE_sat. [cm2/Vs] 1.17 2.01
μFE(Dual)/μFE(Single) - 1.73倍
根据图14A和14B可知：通过采用如下方法形成的微晶半导体膜可以制造具有优良的电特性的薄膜晶体管。该方法包括一旦形成晶种之后依次形成第一微晶半导体膜及第二微晶半导体膜的三个阶段，并至少将形成第一微晶半导体膜及第二微晶半导体膜时的压力设定为高压。

Claims (11)

1.一种微晶半导体膜的制造方法，包括如下步骤：
在绝缘膜上形成包括其间设有空隙的混合相微粒的晶种；
在所述晶种上形成第一微晶半导体膜，以使所述混合相微粒生长而填埋设在所述混合相微粒之间的所述空隙；以及
在所述第一微晶半导体膜上形成第二微晶半导体膜，而不扩大设在所述第一微晶半导体膜所包含的所述混合相微粒之间的所述空隙。
2.一种微晶半导体膜的制造方法，包括如下步骤：
在将氢流量设定为含有硅的沉积气体流量的50倍以上且1000倍以下来稀释所述沉积气体，且将处理室内的压力设定为67Pa以上且13332Pa以下的第一条件下，通过等离子体CVD法在绝缘膜上形成晶种；
在将氢流量设定为含有硅的沉积气体流量的100倍以上且2000倍以下来稀释所述沉积气体，且将所述处理室内的所述压力设定为1333Pa以上且13332Pa以下的第二条件下，通过等离子体CVD法在所述晶种上形成第一微晶半导体膜；以及
在使含有硅的沉积气体与氢的流量比交替增减，将氢和含有硅的沉积气体供应到所述处理室内，并且将所述处理室内的所述压力设定为1333Pa以上且13332Pa以下的第三条件下，通过等离子体CVD法在所述第一微晶半导体膜上形成第二微晶半导体膜。
3.根据权利要求2所述的微晶半导体膜的制造方法，其中所述晶种包括具有非晶区和雏晶的微粒。
4.一种半导体装置的制造方法，该方法利用根据权利要求2所述的微晶半导体膜的制造方法。
5.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述衬底及所述栅电极上形成栅极绝缘膜；
在第一条件下，在所述栅极绝缘膜上形成晶种；
在第二条件下，在所述晶种上形成第一微晶半导体膜；
在第三条件下，在所述第一微晶半导体膜上形成第二微晶半导体膜；
在所述第二微晶半导体膜上形成具有微晶半导体区及非晶半导体区的半导体膜；
在所述第二微晶半导体膜上的所述半导体膜上形成第一杂质半导体膜；
对所述第一杂质半导体膜的一部分进行蚀刻来形成岛状第二杂质半导体膜；
对所述晶种的一部分、所述第一微晶半导体膜的一部分、所述第二微晶半导体膜的一部分及在所述第二微晶半导体膜上的所述半导体膜的一部分进行蚀刻来形成岛状第一半导体叠层体；
在所述岛状第二杂质半导体膜上形成用作源电极及漏电极的布线；以及
对所述岛状第二杂质半导体膜进行蚀刻来形成用作源区及漏区的一对杂质半导体膜，
其中，所述第一条件是将氢的流量设定为含有硅的沉积气体流量的50倍以上且1000倍以下来稀释所述沉积气体，且将处理室内的压力设定为67Pa以上且13332Pa以下的条件，
并且，所述第二条件是将氢的流量设定为含有硅的沉积气体流量的100倍以上且2000倍以下来稀释所述沉积气体，且将所述处理室内的所述压力设定为1333Pa以上且13332Pa以下的条件，
并且，所述第三条件是使含有硅的沉积气体与氢的流量比交替增减，将氢和含有硅的沉积气体供应到所述处理室内，并且将所述处理室内的所述压力设定为1333Pa以上且13332Pa以下的条件。
6.根据权利要求5所述的半导体装置的制造方法，其中在形成所述岛状第一半导体叠层体之后，且在形成所述布线之前，将所述岛状第一半导体叠层体的侧面暴露于等离子体，从而在所述岛状第一半导体叠层体的侧面形成势垒区。
7.根据权利要求5所述的半导体装置的制造方法，还包括如下步骤：
对所述岛状第一半导体叠层体的一部分进行蚀刻来形成层叠有微晶半导体区及一对非晶半导体区的第二半导体叠层体；
在所述布线、所述一对杂质半导体膜、所述第二半导体叠层体及所述栅极绝缘膜上形成绝缘膜；以及
在所述绝缘膜上形成背栅电极及像素电极。
8.根据权利要求7所述的半导体装置的制造方法，其中所述栅电极与所述背栅电极基本上彼此平行。
9.根据权利要求7所述的半导体装置的制造方法，其中所述栅电极与所述背栅电极彼此连接在一起。
10.根据权利要求7所述的半导体装置的制造方法，其中所述背栅电极处于浮动状态。
11.根据权利要求7所述的半导体装置的制造方法，其中所述背栅电极及所述像素电极同时形成。
CN201110228409.5A 2010-08-25 2011-08-10 微晶半导体膜的制造方法及半导体装置的制造方法 Expired - Fee Related CN102386072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-188688 2010-08-25
JP2010188688 2010-08-25

Publications (2)

Publication Number Publication Date
CN102386072A CN102386072A (zh) 2012-03-21
CN102386072B true CN102386072B (zh) 2016-05-04

Family

ID=45697805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110228409.5A Expired - Fee Related CN102386072B (zh) 2010-08-25 2011-08-10 微晶半导体膜的制造方法及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8859404B2 (zh)
JP (1) JP5774410B2 (zh)
KR (1) KR101880422B1 (zh)
CN (1) CN102386072B (zh)
TW (1) TWI523076B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8410486B2 (en) 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8884297B2 (en) * 2010-05-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014036148A (ja) * 2012-08-09 2014-02-24 Tokyo Electron Ltd 多層膜をエッチングする方法、及びプラズマ処理装置
KR102136882B1 (ko) 2013-12-20 2020-07-22 주식회사 케이티 Sns를 이용하여 홈 보안 서비스를 제공하는 보안 장치 및 보안 방법
KR102319478B1 (ko) * 2014-03-18 2021-10-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN104103583B (zh) * 2014-06-24 2017-02-15 京东方科技集团股份有限公司 阵列基板及其制作方法和显示面板
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111987111B (zh) * 2020-08-12 2023-09-05 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
US11664474B2 (en) 2020-08-12 2023-05-30 Tcl China Star Optoelectronics Technology Co., Ltd Array substrate, fabrication method for array substrate, and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841512A (zh) * 2005-03-30 2006-10-04 富士通株式会社 垂直磁记录介质及其制造方法和磁存储装置
CN101419980A (zh) * 2007-10-23 2009-04-29 株式会社半导体能源研究所 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH03201492A (ja) 1989-12-28 1991-09-03 Toshiba Corp レーザ発振器の光量制御装置
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JPH04266019A (ja) * 1991-02-20 1992-09-22 Canon Inc 成膜方法
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JP3201492B2 (ja) 1992-03-27 2001-08-20 キヤノン株式会社 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
US5582880A (en) 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
JPH0745833A (ja) 1993-07-26 1995-02-14 Nec Corp 電界効果薄膜型トランジスタ素子の製造方法
US5648293A (en) 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3352191B2 (ja) 1993-12-08 2002-12-03 キヤノン株式会社 薄膜トランジスタの製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
JPH09232235A (ja) 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JP2762968B2 (ja) 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JP2005167264A (ja) 1997-03-10 2005-06-23 Canon Inc 堆積膜形成方法、半導体素子の製造方法、及び光電変換素子の製造方法
US6271055B1 (en) 1997-03-10 2001-08-07 Canon Kabushiki Kaisha Process for manufacturing semiconductor element using non-monocrystalline semiconductor layers of first and second conductivity types and amorphous and microcrystalline I-type semiconductor layers
JP3672754B2 (ja) 1998-12-09 2005-07-20 株式会社カネカ シリコン系薄膜光電変換装置の製造方法
EP0994515B1 (en) 1998-10-12 2007-08-22 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
US6344420B1 (en) 1999-03-15 2002-02-05 Kabushiki Kaisha Toshiba Plasma processing method and plasma processing apparatus
JP3682178B2 (ja) 1999-03-15 2005-08-10 株式会社東芝 プラズマ処理方法及びプラズマ処理装置
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002206168A (ja) 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
JP2002280309A (ja) 2001-03-19 2002-09-27 Toshiba Corp 薄膜形成方法
JP2003037278A (ja) 2001-07-19 2003-02-07 Sanyo Electric Co Ltd 光起電力素子の製造方法及び光起電力素子
JP5028723B2 (ja) * 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP4292002B2 (ja) 2002-12-18 2009-07-08 株式会社日立国際電気 プラズマ処理装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
KR101188356B1 (ko) 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4408821B2 (ja) 2005-02-28 2010-02-03 三洋電機株式会社 プラズマ処理装置
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010538160A (ja) 2007-08-31 2010-12-09 ゼタコア インコーポレイテッド 興味ある分子の結合を促進するための表面処理方法、該方法により形成されたコーティングおよび装置
US8030147B2 (en) 2007-09-14 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and display device including the thin film transistor
JP5314870B2 (ja) 2007-09-21 2013-10-16 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
CN103354204A (zh) * 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
JP5595004B2 (ja) * 2008-10-21 2014-09-24 株式会社半導体エネルギー研究所 表示装置
US7989325B2 (en) 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
US8557687B2 (en) 2009-07-23 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing thin film transistor
US8258025B2 (en) 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
US8410486B2 (en) * 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8778745B2 (en) * 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916425B2 (en) * 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5948025B2 (ja) * 2010-08-06 2016-07-06 株式会社半導体エネルギー研究所 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841512A (zh) * 2005-03-30 2006-10-04 富士通株式会社 垂直磁记录介质及其制造方法和磁存储装置
CN101419980A (zh) * 2007-10-23 2009-04-29 株式会社半导体能源研究所 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备

Also Published As

Publication number Publication date
JP2012069930A (ja) 2012-04-05
CN102386072A (zh) 2012-03-21
KR20120022659A (ko) 2012-03-12
US8859404B2 (en) 2014-10-14
KR101880422B1 (ko) 2018-08-17
TW201234416A (en) 2012-08-16
JP5774410B2 (ja) 2015-09-09
TWI523076B (zh) 2016-02-21
US20120052637A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
CN102386072B (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
CN102312220B (zh) 半导体装置的制造方法
KR102153011B1 (ko) 반도체 장치의 제조 방법
CN102136498B (zh) 薄膜晶体管
CN102345115B (zh) 微晶半导体膜的制作方法及半导体装置的制作方法
CN102243992B (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
KR20110076788A (ko) 박막 트랜지스터
KR101827329B1 (ko) 박막 트랜지스의 제작 방법
KR20120028247A (ko) 박막 트랜지스터
KR20120003374A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6153296B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160504

Termination date: 20200810

CF01 Termination of patent right due to non-payment of annual fee