CN102243992B - 微晶半导体膜的制造方法及半导体装置的制造方法 - Google Patents

微晶半导体膜的制造方法及半导体装置的制造方法 Download PDF

Info

Publication number
CN102243992B
CN102243992B CN201110126400.3A CN201110126400A CN102243992B CN 102243992 B CN102243992 B CN 102243992B CN 201110126400 A CN201110126400 A CN 201110126400A CN 102243992 B CN102243992 B CN 102243992B
Authority
CN
China
Prior art keywords
film
microcrystalline
semiconductor film
condition
mixed phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110126400.3A
Other languages
English (en)
Other versions
CN102243992A (zh
Inventor
手塚祐朗
神保安弘
佐佐木俊成
宫入秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102243992A publication Critical patent/CN102243992A/zh
Application granted granted Critical
Publication of CN102243992B publication Critical patent/CN102243992B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种高生产率地制造电特性优良的半导体装置的方法。在低微粒密度地提供高晶性的混合相微粒的第一条件下，在氧化绝缘膜上形成第一微晶半导体膜。然后，在使所述第一微晶半导体膜的混合相微粒进行结晶生长来填充混合相微粒之间的空隙的第二条件下，在所述第一微晶半导体膜上层叠第二微晶半导体膜。

Description

微晶半导体膜的制造方法及半导体装置的制造方法
技术领域
本发明涉及一种微晶半导体膜的制造方法、使用该微晶半导体膜的半导体装置的制造方法及显示装置。
另外，本说明书中的半导体装置指的是能够通过利用半导体特性工作的所有装置，因此显示装置、电光装置、光电转换装置、半导体电路以及电子设备都是半导体装置。
背景技术
作为场效应晶体管的一种，已知有使用形成在具有绝缘表面的衬底上的半导体膜来形成沟道区的薄膜晶体管。已公开有作为用于薄膜晶体管的沟道区的半导体膜，使用非晶硅、微晶硅及多晶硅的技术（参照专利文献1至5）。薄膜晶体管的典型应用例是液晶电视装置，薄膜晶体管作为构成显示屏幕的各像素的开关晶体管而实现实用化。
此外，对于将作为通过等离子体CVD法可以制造的结晶硅的微晶硅用于进行光电转换的半导体膜的光电转换装置的开发正在进行。（例如，参照专利文献6）。
[专利文献1]日本专利申请公开2001-053283号公报
[专利文献2]日本专利申请公开平5-129608号公报
[专利文献3]日本专利申请公开2005-049832号公报
[专利文献4]日本专利申请公开平7-131030号公报
[专利文献5]日本专利申请公开2005-191546号公报
[专利文献6]日本专利申请公开2000-277439号公报
使用非晶硅膜形成沟道区的薄膜晶体管有场效应迁移率及导通电流低的问题。另一方面，使用微晶硅膜形成沟道区的薄膜晶体管有如下问题：虽然其场效应迁移率比使用非晶硅膜形成沟道区的薄膜晶体管的场效应迁移率更高，但是截止电流增高，因此不能得到充分的开关特性。
多晶硅膜成为沟道区的薄膜晶体管具有诸如可以得到比上述两种薄膜晶体管更高的场效应迁移率和导通电流等的特性。由于该特性，这种薄膜晶体管不但能够用作设置在像素中的开关用晶体管，而且能够构成对其要求高速工作的驱动器电路。
然而，使用多晶硅膜形成沟道区的薄膜晶体管的制造工序与使用非晶硅膜形成沟道区的薄膜晶体管的制造相比，需要半导体膜的晶化工序，并且有制造成本增大的问题：。例如，在为制造多晶硅膜而需要的激光退火技术有如下问题：由于激光束的照射面积小而不能高效地生产大屏幕液晶面板。
用于制造显示面板的玻璃衬底趋于大面积化：第3代（550mm×650mm）、第3.5代（600mm×720mm或620mm×750mm）、第4代（680mm×880mm或730mm×920mm）、第5代（1100mm×1300mm）、第6代（1500mm×1850mm）、第7代（1870mm×2200mm）、第8代（2200mm×2400mm）、第9代（2400mm×2800mm）至第10代（2950mm×3400mm）。玻璃衬底的大型化基于最低成本设计的概念。
另一方面，可以在像第10代（2950mm×3400mm）的衬底等大面积母玻璃衬底上高生产率地制造能够进行高速工作的薄膜晶体管的技术仍未建立，这是在行业界的一个问题。
发明内容
于是，本发明的一个方式的课题是提供高生产率地制造电特性优良的半导体装置的方法。
本发明的一个方式的要旨是：在第一条件下，在氧化绝缘膜上以低微粒密度地提供高晶性的混合相微粒（mixed phase grains）的方式形成第一微晶半导体膜，然后在第二条件下，在第一微晶半导体膜上以使混合相微粒进行结晶生长来填充混合相微粒之间的空隙的方式层叠形成第二微晶半导体膜。
在低微粒密度地提供高晶性的混合相微粒的第一条件中，使用将其流量设定为包含硅或锗的沉积气体流量的50倍以上且1000倍以下的氢稀释沉积气体，且将处理室内的压力设定为67Pa以上且1333Pa以下，并且，在使混合相微粒进行结晶生长来填充混合相微粒之间的空隙的第二条件中，使用将其流量设定为包含硅或锗的沉积气体流量的100倍以上且2000倍以下的氢稀释沉积气体，且将处理室内的压力设定为1333Pa以上且13332Pa以下。
本发明的一个方式是一种制造方法，包括如下步骤：在第一条件下，在氧化绝缘膜上通过等离子体CVD法形成具有包括半导体雏晶及非晶半导体的混合相微粒的第一微晶半导体膜；以及在第二条件下，在第一微晶半导体膜上通过等离子体CVD法形成第二微晶半导体膜，其中，在第一条件中，将包含硅或锗的沉积气体及包含氢的气体用作供应到处理室内的原料气体，使用将其流量设定为沉积气体流量的50倍以上且1000倍以下的氢稀释沉积气体，且将处理室内的压力设定为67Pa以上且1333Pa以下，并且，在第二条件中，将包含硅或锗的沉积气体及包含氢的气体用作供应到处理室内的原料气体，使用将其流量设定为沉积气体流量的100倍以上且2000倍以下的氢稀释沉积气体，且将处理室内的压力设定为1333Pa以上且13332Pa以下。
另外，优选的是，根据氢流量与包含硅或锗的沉积气体流量的比适当地选择等离子体的功率。
此外，在本发明的一个方式中，在上述第二条件下形成第二微晶半导体膜，然后在第三条件下，在第二微晶半导体膜上通过等离子体CVD法形成第三微晶半导体膜，并且在第三条件中，可以将包含硅或锗的沉积气体及包含氢的气体用作供应到处理室内的原料气体，使氢流量与沉积气体流量的比高于上述第二条件而稀释沉积气体，且将处理室内的压力设定为1333Pa以上且13332Pa以下。
另外，在本发明的一个方式中，在第一条件中，优选形成成为核的混合相微粒且降低混合相微粒的微粒密度，而在第二条件中，优选第二微晶半导体膜的密度增高。
此外，在本发明的一个方式中，也可以对用于上述第一条件、上述第二条件及上述第三条件中的至少一个的原料气体添加稀有气体。
本发明的一个方式包括如下步骤：在第一条件下，在氧化绝缘膜上通过等离子体CVD法形成低微粒密度地提供成为核的多个混合相微粒的第一微晶硅膜；以及在第二条件下，通过使混合相微粒进行结晶生长来填充混合相微粒之间的空隙，而利用等离子体CVD法形成其密度比第一微晶硅膜高的第二微晶半导体膜，其中混合相微粒包括半导体雏晶及非晶半导体。
另外，本发明的一个方式是一种半导体装置的制造方法，该半导体装置包括使用上述层叠的第一微晶半导体膜及第二微晶半导体膜形成沟道区的薄膜晶体管。
此外，本发明的一个方式是一种光电转换装置的制造方法，其中将上述层叠的第一微晶半导体膜及第二微晶半导体膜用于呈现p型的半导体膜、呈现n型的半导体膜及进行光电转换的半导体膜中的一个以上。
通过应用本发明的一个方式，可以制造高晶性的微晶硅膜。此外，可以高生产率地制造电特性优良的半导体装置。
附图说明
图1A和1B是说明根据本发明的一个实施方式的微晶半导体膜的制造方法的截面图；
图2A和2B是说明根据本发明的一个实施方式的微晶半导体膜的制造方法的截面图；
图3是说明根据本发明的一个实施方式的微晶半导体膜的制造方法的截面图；
图4A至4D是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图5A和5B是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图6A至6C是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图7A至7D是说明根据本发明的一个实施方式的半导体装置的制造方法的俯视图；
图8A至8C是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图9是说明根据本发明的一个实施方式的半导体装置的制造方法的截面图；
图10A至10E是说明光电转换装置的制造方法的一个方式的截面图；
图11是示出电子书阅读器的一例的立体图；
图12A和12B是示出电视装置及数码相框的一例的立体图；
图13是示出便携式计算机的一例的立体图；
图14A和14B是微晶硅膜的SEM照片；
图15A和15B是微晶硅膜的STEM照片；
图16A和16B是微晶硅膜的SEM照片；
图17A和17B是微晶硅膜的STEM照片。
本发明的选择图是图2A和2B。
具体实施方式
下面将参照附图说明本发明的实施方式。但是，本发明并不局限于以下说明。这是因为所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式的缘故。因此，本发明不应当被解释为局限于下面所示的实施方式及实施例的记载内容。注意，当参照附图说明本发明结构时，在不同的附图中也共同使用相同的附图标记来表示相同的部分。
实施方式1
在本实施方式中，参照图1A和1B以及图2A和2B说明高晶性的微晶半导体膜的制造方法。
如图1A所示，在衬底51上形成氧化绝缘膜55，并且在氧化绝缘膜55上形成第一微晶半导体膜57。
作为衬底51，除了可以使用玻璃衬底、陶瓷衬底以外，还可以使用具有可承受本制造工序中的处理温度的耐热性的塑料衬底等。此外，在衬底不需要透光性的情况下，也可以使用在不锈钢等的金属衬底的表面上设置绝缘膜的衬底。作为玻璃衬底，例如可以使用如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等的无碱玻璃衬底。注意，对于衬底51的尺寸没有限制，例如可以使用常用于上述平板显示器领域的第3代至第10代玻璃衬底。
作为氧化绝缘膜55，可以通过CVD法或溅射法等形成氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜的单层或叠层。
注意，在此，氧氮化硅指的是在其组成上含氧量多于含氮量的物质，并优选在通过卢瑟福背散射光谱学法（RBS：RutherfordBackscattering Spectrometry）及氢前方散射法（HFS：HydrogenForward Spectrometry）进行测量时，作为组成范围包含50at.％至70at.％的氧；0.5at.％至15at.％的氮；25at.％至35at.％的硅；以及0.1at.％至10at.％的氢。此外，虽然在此没有记载，但是氮氧化硅指的是在其组成上含氮量多于含氧量的物质，并优选在通过RBS和HFS进行测量时，作为组成范围包含5at.％至30at.％的氧；20at.％至55at.％的氮；25at.％至35at.％的硅；以及10at.％至30at.％的氢。注意，在将构成氧氮化硅或氮氧化硅的原子的总计设定为100at.％时，氮、氧、硅和氢的含有比率包括在上述范围内。
使用微晶半导体膜，典型的是微晶硅膜、微晶硅锗膜、微晶锗膜等形成第一微晶半导体膜57。第一微晶半导体膜57的特征在于低微粒密度（表面中的混合相微粒的存在比例）地提供高晶性的混合相微粒。因此，在第一微晶半导体膜57中，有时混合相微粒不相邻且在混合相微粒之间具有空隙。第一微晶半导体膜57的厚度优选为1nm以上且10nm以下。另外，混合相微粒包括非晶半导体区和可看作单晶的微小结晶的多个雏晶。
在等离子体CVD装置的处理室中，采用在衬底上低微粒密度地形成成为核的高晶性的混合相微粒的第一条件，混合包含硅或锗的沉积气体和氢，并利用辉光放电等离子体来形成第一微晶半导体膜57。或者，混合包含硅或锗的沉积气体、氢、稀有气体诸如氦、氖、氪等，并利用辉光放电等离子体来形成第一微晶半导体膜57。在此，在使用将其流量设定为包含硅或锗的沉积气体流量的50倍以上且1000倍以下的氢稀释沉积气体，且将处理室中的压力设定为67Pa以上且1333Pa以下（0.5Torr以上且10Torr以下）的第一条件下形成微晶硅、微晶硅锗、微晶锗等。优选将此时的沉积温度设定为室温至300℃，更优选设定为150℃至280℃。另外，将上部电极及下部电极之间的间隔设定为可以产生等离子体的间隔，即可。通过采用第一条件形成第一微晶半导体膜57，使结晶生长促进，且混合相微粒的晶性增高。换言之，包括在混合相微粒中的雏晶的尺寸增大。此外，在相邻的混合相微粒之间产生空隙，而混合相微粒的微粒密度降低。
作为包含硅或锗的沉积气体的典型例，有SiH4、Si2H6、GeH4、Ge2H6等。
通过对第一微晶半导体膜57的原料气体添加氦、氖、氩、氪、氙等的稀有气体，第一微晶半导体膜57的成膜速度增高。此外，因为成膜速度的增高导致混入到第一微晶半导体膜57中的杂质量的减少，所以可以提高第一微晶半导体膜57的晶性。
当形成第一微晶半导体膜57时，通过施加3MHz至30MHz的高频电力，典型地施加HF频带中的13.56MHz或27.12MHz的高频电力或者施加VHF频带中的大于30MHz至300MHz左右的高频电力，典型地施加60MHz的高频电力，来生成辉光放电等离子体。此外，通过施加1GHz以上的微波的高频电力生成辉光放电等离子体。另外，可以进行脉冲状地施加高频电力的脉冲振荡或连续地施加高频电力的连续振荡。此外，通过使HF频带的高频电力和VHF频带的高频电力重叠，也可以在大面积衬底上减少等离子体的不均匀性，而提高均匀性，并且可以提高沉积速度。
另外，在形成第一微晶半导体膜57之前，边排出CVD装置的处理室中的气体边对处理室中引入包含硅或锗的沉积气体，来去除处理室中的杂质元素，从而可以减少第一微晶半导体膜57中的杂质量。此外，通过在形成第一微晶半导体膜57之前，在氟、氟化氮、氟化硅烷等的包含氟的气氛下产生等离子体，并将氟等离子体暴露于氧化绝缘膜55，可以形成致密的第一微晶半导体膜57。
接着，如图1B所示，在第一微晶半导体膜57上形成第二微晶半导体膜59。第二微晶半导体膜59的特征在于在使第一微晶半导体膜57的混合相微粒进行结晶生长来填充混合相微粒之间的空隙的条件下形成。另外，第二微晶半导体膜59的厚度优选为30nm以上且100nm以下。
在等离子体CVD装置的处理室中，在第二条件下混合包含硅或锗的沉积气体和氢并利用辉光放电等离子体来形成第二微晶半导体膜59。或者，对第二条件的原料气体混合氦、氖、氩、氪、氙等的稀有气体并利用辉光放电等离子体来形成第二半导体膜59。在此，在使用将其流量设定为包含硅或锗的沉积气体的流量的100倍以上且2000倍以下的氢稀释沉积气体，且将处理室中的压力设定为1333Pa以上且13332Pa以下（10Torr以上且100Torr以下）的第二条件下形成微晶硅、微晶硅锗、微晶锗等。其结果是，第二微晶半导体膜59的对非晶半导体的结晶区的比例增高，而其晶性提高。优选将此时的沉积温度设定为室温至300℃，更优选设定为150℃至280℃。另外，将上部电极和下部电极之间的间隔设定为可以产生等离子体的间隔，即可。
通过作为稀释沉积气体的气体，使用氦、氖、氩、氪、氙等的稀有气体，与第一微晶半导体膜57同样，可以提高第二微晶半导体膜59的晶性。
在形成第二微晶半导体膜59时，对于辉光放电等离子体的生成，可以适当地应用第一微晶半导体膜57的条件。另外，通过在相同的条件下进行第一微晶半导体膜57及第二微晶半导体膜59的辉光放电等离子体的生成，可以提高处理量，但是也可以采用互不相同的条件。
在此，参照图2A和2B说明第一微晶半导体膜57及第二微晶半导体膜59的成膜的情况。
图2A是第一微晶半导体膜57的放大图。第一微晶半导体膜57在混合相微粒的微粒密度低且混合相微粒的晶性高的第一条件下形成在氧化绝缘膜55上。典型地是，使用将其流量设定为包含硅或锗的沉积气体的流量的50倍以上且1000倍以下的氢稀释沉积气体，且将处理室中的压力设定为67Pa以上且1333Pa以下（0.5Torr以上且10Torr以下）。如上所述，因为使氢流量高于包含硅或锗的沉积气体的流量，所以在进行第一微晶半导体膜的沉积的同时发生包括在第一微晶半导体膜中的非晶半导体的蚀刻，从而形成高晶性的混合相微粒且在相邻的混合相微粒之间产生空隙。虽然根据等离子体CVD装置结构及膜表面的化学状态，最适合的条件不同，但是当混合相微粒几乎没有沉积时，减少氢流量与上述包含硅或锗的沉积气体流量之间的流量比或减少RF电力，即可。另一方面，当混合相微粒的微粒密度高或非晶半导体区比结晶半导体区多时，增大氢流量与上述包含硅或锗的沉积气体流量之间的流量比或增大RF电力，即可。可以利用SEM（ScanningElectron Microscopy：扫描电子显微镜）及拉曼光谱法对第一微晶半导体膜的沉积情况进行评价。根据上述流量比及处理室中的压力，可以形成具有优良的晶性且确保混合相微粒之间的适当的空隙的第一微晶半导体。其结果是，因为在对包括在第一微晶半导体膜57中的非晶半导体区进行蚀刻的同时形成混合相微粒57a，所以使结晶生长促进，而混合相微粒57a的晶性提高，即，包括在混合相微粒57a中的雏晶的尺寸增大。此外，由于非晶半导体区被蚀刻，因此混合相微粒57a彼此具有空隙57b，由此低微粒密度地形成混合相微粒57a。
图2B是第一微晶半导体膜57及第二微晶半导体膜59的放大图。在使混合相微粒进行结晶生长来填充混合相微粒之间的空隙的第二条件下形成第二微晶半导体膜59。典型地是，使用将其流量设定为包含硅或锗的沉积气体流量的100倍以上且2000倍以下的氢稀释沉积气体，且将处理室中的压力设定为1333Pa以上且13332Pa以下（10Torr以上且100Torr以下）。当采用上述条件时，因为处理室中的压力高，所以沉积气体的平均自由程短且等离子体离子的能量降低，由此第二微结晶半导体膜59的覆盖性提高且对第二微结晶半导体膜59的离子损伤减少，而有助于缺陷的减少。此外，由于包含硅或锗的沉积气体的稀释比高，且氢自由基的生成量增加，因此在对非晶半导体区进行蚀刻的同时，以包括在混合相微粒57a中的雏晶为晶种进行结晶生长。其结果是，第二微晶半导体膜59中的对非晶半导体区的结晶区的比例增高，而其晶性提高。此外，有助于第二微晶半导体膜59的缺陷的减少。另外，因在第一微晶半导体膜的混合相微粒之间的空隙中新产生的第二微晶半导体膜的混合相微粒，从而混合相微粒的尺寸减小，因此，优选的是，与在第一微晶半导体膜中产生混合相微粒的频度相比，在第二微晶半导体膜中产生混合相微粒的频度较少。其结果是，将第一微晶半导体膜的混合相微粒用作晶种，并且可以使来自该晶种的结晶生长优先。
此时，以包括在第一微晶半导体膜57的混合相微粒57a中的雏晶为晶种使第二微晶半导体膜59进行结晶生长。此外，第二微晶半导体膜59的混合相微粒的尺寸依赖于第一微晶半导体膜57的混合相微粒57a之间的间隔。为此，由于当第一微晶半导体膜57的混合相微粒57a的微粒密度低时，混合相微粒57a之间的间隔变大，因此第二微晶半导体膜59的混合相微粒的结晶生长距离增大，从而可以实现混合相微粒的大粒径化。
另外，第一微晶半导体膜57的厚度优选为1nm以上10nm以下。如果第一微晶半导体膜57的厚度厚于10nm，则即使第二微晶半导体膜59沉积，也难以填充混合相微粒之间的空隙，而且难以进行包括在第一微晶半导体膜57内部的非晶半导体的蚀刻，因此第一微晶半导体膜57及第二微晶半导体膜59的晶性降低。另一方面，由于在第一微晶半导体膜57中需要形成混合相微粒，因此第一微晶半导体膜57的厚度优选为1nm以上。
此外，第二微晶半导体膜59的厚度优选为30nm以上且100nm以下。通过将第二微晶半导体膜59的厚度设定为30nm以上，可以减少薄膜晶体管的电特性的不均匀性。另外，通过将第二微晶半导体膜59的厚度设定为100nm以下，可以在提高处理量的同时抑制应力所引起的膜剥离。
由于微晶半导体膜的密度依赖于第一微晶半导体膜57的混合相微粒的微粒密度，因此第一微晶半导体膜57的混合相微粒的微粒密度优选为100个/μm2以上且10000个/μm2以下，更优选为500个/μm2以上且2500个μm2以下。由于当第一微晶半导体膜57的混合相微粒具有上述范围内的微粒密度时，混合相微粒分散，因此可以实现微晶半导体膜的混合相微粒的大粒径化。
在本实施方式中，通过层叠第一微晶半导体膜57和第二微晶半导体膜59，可以形成在混合相微粒之间没有空隙且晶性高的微晶半导体膜。另外，微晶半导体膜的密度大于1.90g/cm3且2.30g/cm3以下。单晶硅的密度为2.35g/cm3。微晶半导体膜中的混合相微粒致密。另外，可以利用X射线反射率法（XRR：X-ray Reflectometer）对微晶半导体膜的密度进行测量。微晶半导体膜的电阻率为1.0×105Ω·cm以上且1.0×108Ω·cm以下，优选为5.0×106Ω·cm以上且5.0×107Ω·cm以下。此外，没有施加电压的状态下的微晶半导体膜的电导率的活化能为0.5eV至0.6eV，并且微晶半导体膜是i型。
第一微晶半导体膜57及第二微晶半导体膜59由微晶半导体形成。微晶半导体是指具有非晶结构和结晶结构（包括单晶、多晶）的中间结构的半导体。微晶半导体是具有在热力学方面很稳定的第三状态的半导体，并且是具有短程有序及晶格应变的结晶半导体，微粒径为2nm以上200nm以下，优选为10nm以上80nm以下，更优选为20nm以上50nm以下的柱状或针状混合相微粒相对于衬底表面沿法线方向生长。因此，在柱状或针状混合相微粒的界面有时形成有微粒界面。注意，在此的混合相微粒径是指平行于衬底表面的面上的混合相微粒的最大直径。
微晶半导体的典型例的微晶硅的拉曼光谱迁移到比表示单晶硅的520cm-1低的波数一侧。即，微晶硅的拉曼光谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。此外，微晶半导体至少包括1at.％或1at.％以上的氢或卤素以饱和悬空键。再者，通过使微晶半导体包含氦、氖、氩、氪或氙等稀有气体元素来进一步促进晶格应变，可以得到稳定性增高的优良的微晶半导体。例如在美国专利4,409,134号中公开了关于这种微晶半导体的记载。
根据本实施方式，可以制造减少混合相微粒之间的空隙来提高晶性的微晶半导体膜。
实施方式2
在本实施方式中，参照图1A和1B以及图3说明其晶性比实施方式1的微晶半导体膜的晶性高的微晶半导体膜的制造方法。
与实施方式1同样，经过图1A和1B的工序形成第一微晶半导体膜57及第二微晶半导体膜59。
接着，如图3所示，在第二微晶半导体膜59上形成具有包括半导体雏晶及非晶半导体的混合相微粒的第三微晶半导体膜61。
在等离子体CVD装置的处理室中，在第三条件下混合包含硅或锗的沉积气体和氢并利用辉光放电等离子体来形成第三微晶半导体膜61。或者，在第三条件下混合包含硅或锗的沉积气体、氢以及稀有气体诸如氦、氖、氩、氪、氙等并利用辉光放电等离子体来形成第三半导体膜61。在使氢流量与包含硅或锗的沉积气体流量的比高于第二条件而稀释沉积气体，且将处理室中的压力设定为与第二条件同样的1333Pa以上且13332Pa以下（10Torr以上且100Torr以下）的第三条件下形成用作第三微晶半导体膜61的微晶硅、微晶硅锗、微晶锗等。优选将此时的沉积温度设定为室温至300℃，更优选设定为150℃至280℃。
通过使氢流量与包含硅或锗的沉积气体流量的比高于第二条件，可以进一步提高第三微晶半导体膜61的晶性，并且与实施方式1相比，可以在表面上形成高晶性的微晶半导体膜。
实施方式3
在本实施方式中，参照图4A至图7D说明形成在本发明的一个方式的半导体装置中的薄膜晶体管的制造方法。注意，n型薄膜晶体管的载流子迁移率比p型薄膜晶体管的载流子迁移率高。此外，通过使在同一衬底之上形成的所有薄膜晶体管具有相同极性，可以抑制工序数，所以是优选的。因此，在本实施方式中说明n型薄膜晶体管的制造方法。
注意，导通电流是指当薄膜晶体管处于导通状态时，在源电极和漏电极之间流过的电流。例如，在n型薄膜晶体管中，导通电流是指当栅极电压高于薄膜晶体管的阈值电压时，在源电极和漏电极之间流过的电流。
此外，截止电流是指当薄膜晶体管处于截止状态时，在源电极和漏电极之间流过的电流。例如，在n型薄膜晶体管中，截止电流是指当栅极电压低于薄膜晶体管的阈值电压时，在源电极和漏电极之间流过的电流。
如图4A所示，在衬底101上形成栅电极103。接着，形成覆盖栅电极103（也称为第一栅电极）的栅极绝缘膜105，并且在栅极绝缘膜105上形成第一微晶半导体膜107。
作为衬底101，可以应用实施方式1所示的衬底51。
栅电极103可使用钼、钛、铬、钽、钨、铝、铜、钕、钪、镍等金属或者以这些材料为主要成分的合金的单层或叠层来形成。此外，也可使用以掺杂有磷等的杂质元素的多晶硅为代表的半导体、AgPdCu合金、Al-Nd合金、Al-Ni合金等。
例如，作为栅电极103的两层的叠层结构，优选采用如下结构：在铝膜上层叠钼膜的两层结构；在铜膜上层叠钼膜的两层结构；在铜膜上层叠氮化钛膜或氮化钽膜的两层结构；层叠氮化钛膜和钼膜的两层结构；层叠包含氧的铜-镁-合金膜和铜膜的两层结构；层叠包含氧的铜-锰-合金膜和铜膜的两层结构；层叠铜-锰-合金膜和铜膜的两层结构等。作为三层的叠层结构，优选采用层叠钨膜或氮化钨膜、铝与硅的合金膜或铝与钛的合金膜和氮化钛膜或钛膜的三层结构。通过在低电阻膜上层叠用作阻挡层的金属膜，可以降低电阻，且可以防止金属元素从金属膜扩散到半导体膜中。
栅电极103可以通过如下步骤形成：在衬底101上通过溅射法或真空蒸镀法使用上述材料形成导电膜，通过光刻法或喷墨法等在该导电膜上形成掩模，然后使用该掩模蚀刻导电膜。此外，栅电极103还可以通过如下步骤形成：通过喷墨法将银、金或铜等的导电纳米膏喷出到衬底上，然后进行焙烧。此外，也可以将上述金属材料的氮化物膜设置在衬底101和栅电极103之间，以提高栅电极103与衬底101之间的粘附性。在此，在衬底101上形成导电膜，然后使用通过光刻工序形成的抗蚀剂形成的掩模来蚀刻该导电膜。
另外，优选将栅电极103的侧面形成为锥形状。这是为了：避免在后面的工序中形成在栅电极103上的绝缘膜、半导体膜及布线在栅电极103的台阶部分截断。为了将栅电极103的侧面形成为锥形状，边使由抗蚀剂形成的掩模缩退边进行蚀刻，即可。
此外，通过形成栅电极103的工序，可以在同时形成栅极布线（扫描线）及电容布线。注意，扫描线是指选择像素的布线，电容布线是指连接到像素的保持电容中的一方电极的布线。但是，不局限于此而也可以分别设置栅极布线及电容布线中的一方或双方和栅电极103。
栅极绝缘膜105可以适当地应用实施方式1所示的氧化绝缘膜55形成。此外，通过使用氧化硅或氧氮化硅等的氧化绝缘膜来形成栅极绝缘膜105，可以减少薄膜晶体管的阈值电压的变动。
可以通过利用CVD法或溅射法等形成栅极绝缘膜105。在通过CVD法形成栅极绝缘膜105的工序中，可以适当地采用实施方式1所示的第一微晶半导体膜57的条件生成辉光放电等离子体。此外，通过使用高频为1GHz以上的微波等离子体CVD装置形成栅极绝缘膜105，可以提高栅电极与漏电极及源电极之间的耐压性，由此可以得到高可靠性的薄膜晶体管。
此外，通过作为栅极绝缘膜105，采用使用有机硅烷气体的CVD法来形成氧化硅膜，而可以提高在后面形成的半导体膜的晶性，由此可以提高薄膜晶体管的导通电流及场效应迁移率。作为有机硅烷气体，可以使用四乙氧基硅烷（TEOS：化学式为Si（OC2H5）4）、四甲基硅烷（TMS：化学式为Si（CH3）4）、四甲基环四硅氧烷（TMCTS）、八甲基环四硅氧烷（OMCTS）、六甲基二硅氮烷（HMDS）、三乙氧基硅烷（SiH（OC2H5）3）、三二甲氨基硅烷（SiH（N（CH3）2）3）等含硅化合物。
与实施方式1所示的第一微晶半导体膜57同样，可以在混合相微粒的微粒密度低，且混合相微粒的晶性增高的第一条件下形成第一微晶半导体膜107。
通过对第一微晶半导体膜107的原料气体添加氦、氩、氖、氪、氙等的稀有气体，可以提高第一微晶半导体膜107的晶性。由此，薄膜晶体管的导通电流及场效应迁移率得到提高，并且可以提高处理量。
接着，如图4B所示，在第一微晶半导体膜107上形成第二微晶半导体膜109。与实施方式1所示的第二微晶半导体膜59同样地，可以在使第一微晶半导体膜107的混合相微粒进行结晶生长来填充空隙的第二条件下形成第二微晶半导体膜109。
通过作为稀释沉积气体的气体使用氦、氩、氖、氪、氙等的稀有气体，与第一微晶半导体膜107同样，可以提高第二微晶半导体膜109的晶性。由此，薄膜晶体管的导通电流及场效应迁移率得到提高，并且可以提高处理量。
接着，如图4C所示，在第二微晶半导体膜109上形成半导体膜111。半导体膜111由微晶半导体区111a及非晶半导体区111b构成。接着，在半导体膜111上形成杂质半导体膜113。接着，在杂质半导体膜113上形成由抗蚀剂形成的掩模115。
在以第二微晶半导体109为晶种来部分地进行结晶生长的条件（抑制结晶生长的条件）下，可以形成具有微晶半导体区111a及非晶半导体区111b的半导体膜111。
在等离子体CVD装置的处理室中，混合包含硅或锗的沉积气体、氢和包含氮的气体，并利用辉光放电等离子体来形成半导体膜111。作为包含氮的气体，有氨、氮、氟化氮、氯化氮、氯胺、氟胺等。可以与第一微晶半导体膜107同样地生成辉光放电等离子体。
此时，作为包含硅或锗的沉积气体与氢的流量比，可以采用形成与第一微晶半导体膜107或第二微晶半导体膜109同样的微晶半导体膜的流量比，并对原料气体添加氮，由此与第一微晶半导体膜107及第二微晶半导体膜109的沉积条件相比，可以抑制结晶生长。具体来说，由于在原料气体中含有含氮的气体，所以在沉积半导体膜111的初期阶段中结晶生长部分地被抑制。由此，锥形状的微晶半导体区生长，并且形成非晶半导体区。再者，在沉积的中期阶段或后期阶段中，锥形状的微晶半导体区中的结晶生长停止，并且仅沉积非晶半导体区。其结果是，在半导体膜111中，可形成微晶半导体区111a和非晶半导体区111b，该非晶半导体区111b由缺陷少且在价电子带端的能级尾（tail）的斜率陡峭的高秩序性的半导体膜形成。
在此，作为形成半导体膜111的条件的典型例，举出：将氢流量设定为包含硅或锗的沉积气体的流量的10倍至2000倍，优选设定为10倍至200倍。另外，形成通常的非晶半导体膜的条件的典型例是将氢流量设定为包含硅或锗的沉积气体的流量的0倍至5倍。
此外，通过在半导体膜111的原料气体中引入氦、氩、氖、氙或氪等的稀有气体，可以提高成膜速度。
优选将半导体膜111的厚度设定为50nm至350nm，更优选设定为120nm至250nm。
在此，图5A和5B示出图4C所示的栅极绝缘膜105和杂质半导体膜113之间的放大图。
如图5A所示，半导体膜111中的微晶半导体区111a具有凹凸形状；微晶半导体区111a具有其宽度从栅极绝缘膜105向非晶半导体区111b减小（凸起部分的端部具有锐角）的凸起形状（锥形状）。另外，微晶半导体区111a也可以具有其宽度从栅极绝缘膜105向非晶半导体区111b增大的凸起形状（倒锥形状）。
通过将第一微晶半导体膜107、第二微晶半导体膜109及微晶半导体区111a的厚度，即栅极绝缘膜105和第一微晶半导体膜107之间的界面离微晶半导体区111a的突起（凸起部分）的端部的距离设定为5nm以上且310nm以下，可以减少薄膜晶体管的截止电流。
此外，通过使利用二次离子质谱分析法测量的包含在半导体膜111中的氧浓度低于1×1018atoms/cm3，可以提高微晶半导体区111a的晶性，所以是优选的。另外，利用二次离子质谱分析法测量的半导体膜111中的氮浓度分布峰值浓度为1×1020atoms/cm3以上且1×1021atoms/cm3以下，优选为2×1020atoms/cm3以上且1×1021atoms/cm3以下。
非晶半导体区111b由具有氮的非晶半导体形成。包含在非晶半导体中的氮例如也可以作为NH基或NH2基存在。非晶半导体使用非晶硅形成。
包含氮的非晶半导体是一种半导体，其中与现有的非晶半导体相比，通过CPM（Constant photocurrent method：恒定光电流法）或光致发光光谱测量来测量的乌尔巴赫端（Urbach edge）的能量较低，且缺陷吸收光谱量较少。换言之，包含氮的非晶半导体与现有的非晶半导体相比，是缺陷少且价电子带端的能级尾的斜率陡峭的高秩序性的半导体。因为包含氮的非晶半导体的价电子带端的能级尾的斜率陡峭，所以带隙变宽，不容易流过隧道电流。由此，通过将包含氮的非晶半导体设置在微晶半导体区111a和杂质半导体膜113之间，可以降低薄膜晶体管的截止电流。另外，通过设置包含氮的非晶半导体，可以提高导通电流和场效应迁移率。
再者，包含氮的非晶半导体的通过低温光致发光光谱得到的光谱峰值区为1.31eV以上且1.39eV以下。另外，通过低温光致发光光谱测量的微晶半导体，典型的是微晶硅的光谱峰值区为0.98eV以上且1.02eV以下，从而包含氮的非晶半导体与微晶半导体不同。
此外，除了非晶半导体区111b之外，微晶半导体区111a也可以具有NH基或NH2基。
另外，如图5B所示，通过使非晶半导体区111b包括粒径为1nm以上且10nm以下，优选为1nm以上且5nm以下的半导体混合相微粒111c，可以进一步提高导通电流和场效应迁移率。
具有其宽度从栅极绝缘膜105向非晶半导体区111b减小的凸起形状（锥形状）的微晶半导体在形成第二微晶半导体膜之后在部分地进行结晶生长的条件下进行结晶生长，且沉积非晶半导体，来实现这种结构。
因为半导体膜111中的微晶半导体区111a具有锥形状或倒锥形状，所以可以降低在导通状态下对源电极及漏电极之间施加电压时的纵方向（厚度方向）上的电阻，即半导体膜111的电阻。此外，因为微晶半导体区111a和杂质半导体膜113之间具有一种缺陷少，价电子带端的能级尾的斜率陡峭，且高秩序性的含氮的非晶半导体，所以不容易流过隧道电流。由此，本实施方式所示的薄膜晶体管可以提高导通电流及场效应迁移率，且减少截止电流。
在此，通过使半导体膜111的原料气体含有包含氮的气体，形成具有微晶半导体区111a及非晶半导体区111b的半导体膜111。作为形成半导体膜111的其他方法，举出如下方法：在使第二微晶半导体膜109的表面暴露于包含氮的气体来将氮吸附到第二微晶半导体膜109的表面之后，将包含硅或锗的沉积气体及氢用作原料气体，而可以形成具有微晶半导体区111a及非晶半导体区111b的半导体膜111。
使用添加有磷的非晶硅、添加有磷的微晶硅等形成杂质半导体膜113。此外，也可以形成添加有磷的非晶硅和添加有磷的微晶硅的叠层结构。另外，当作为薄膜晶体管形成p型薄膜晶体管时，使用添加有硼的微晶硅、添加有硼的非晶硅等形成杂质半导体膜113。此外，当半导体膜111和在后面形成的布线129a、129b形成欧姆接触时，也可以不形成杂质半导体膜113。
在等离子体CVD装置的处理室中，通过混合包含硅的沉积气体、氢和磷化氢（使用氢或硅烷进行稀释），并利用辉光放电等离子体来形成杂质半导体膜113。由此，形成添加有磷的非晶硅或添加有磷的微晶硅。另外，在制造p型薄膜晶体管时，使用乙硼烷代替磷化氢并利用辉光放电等离子体来形成杂质半导体膜113，即可。
此外，当使用添加有磷的微晶硅或添加有硼的微晶硅形成杂质半导体膜113时，通过在半导体膜111和杂质半导体膜113之间形成微晶半导体膜，典型地形成微晶硅膜，可以提高界面的特性。其结果是，可以减少杂质半导体膜113和半导体膜111之间的界面产生的电阻。其结果是，使在薄膜晶体管的源区、半导体膜及漏区中流过的电流量增加，从而可以增加导通电流及场效应迁移率。
由抗蚀剂形成的掩模115可以通过光刻工序形成。
接着，使用由抗蚀剂形成的掩模115蚀刻第一微晶半导体膜107、第二微晶半导体膜109、半导体膜111及杂质半导体膜113。通过该工序，根据每个元件分离第一微晶半导体膜107、第二微晶半导体膜109、半导体膜111及杂质半导体膜113，来形成岛状的半导体叠层体117及岛状的杂质半导体膜121。另外，半导体叠层体117包括第一微晶半导体膜107、第二微晶半导体膜109及半导体膜111，且具有：包括第一微晶半导体膜107、第二微晶半导体膜109及半导体膜111的微晶半导体区的微晶半导体区117a；以及包括半导体膜111的非晶半导体区的非晶半导体区117b。然后，去除由抗蚀剂形成的掩模115（参照图4D）。
接着，在杂质半导体膜121上形成导电膜127（参照图6A）。可以通过使用铝、铜、钛、钕、钪、钼、铬、钽或钨等以单层或叠层形成导电膜127。或者，也可使用添加有用于防止小丘的元素的铝合金（可用于栅电极103的Al-Nd合金等）形成导电膜127。也可以使用添加有成为供体的杂质元素的结晶硅。也可以采用如下叠层结构，即使用钛、钽、钼、钨或这些元素的氮化物形成与添加有成为供体的杂质元素的结晶硅接触一侧的膜，并在其上形成铝或铝合金。而且，还可以采用如下叠层结构，即铝或铝合金的上面及下面被夹在钛、钽、钼、钨或这些元素的氮化物之间。通过CVD法、溅射法或真空蒸镀法形成导电膜127。此外，也可以通过丝网印刷法或喷墨法等喷出使用银、金或铜等的导电纳米膏而进行焙烧，来形成导电膜127。
接着，通过光刻工序使用抗蚀剂形成掩模，并且使用由该抗蚀剂形成的掩模蚀刻导电膜127，来形成用作源电极和漏电极的布线129a和129b（参照图6B）。作为对导电膜127的蚀刻方法，可以采用干蚀刻或湿蚀刻。另外，布线129a、129b中的一方不但用作源电极或漏电极，而且还用作信号线。但是，不局限于此而也可以分别设置信号线和源电极及漏电极。
接着，蚀刻杂质半导体膜121和半导体叠层体117的一部分来形成用作源区和漏区的一对杂质半导体膜131a、131b。此外，还形成包括微晶半导体区133a和一对非晶半导体区133b的半导体叠层体133。此时，通过以使微晶半导体区133a露出的方式蚀刻半导体叠层体117形成半导体叠层体133，其中在被布线129a、129b覆盖的区域中层叠微晶半导体区133a及非晶半导体区133b，且在未被布线129a、129b覆盖且与栅电极重叠的区域中微晶半导体区133a露出。
在此，布线129a、129b的端部和杂质半导体膜131a、131b的端部一致。布线129a、129b的端部和杂质半导体膜131a、131b的端部也可以不一致，且在截面上布线129a、129b的端部位于杂质半导体膜131a、131b的端部的内侧。
接着，也可以进行干蚀刻。该干蚀刻的条件是如下：露出的微晶半导体区133a及非晶半导体区133b不受到损伤，且对于微晶半导体区133a及非晶半导体区133b的蚀刻速度低。作为蚀刻气体，典型地使用Cl2、CF4或N2等。此外，对于蚀刻法没有特别的限制，可以采用感应耦合等离子体（ICP：Inductively Coupled Plasma）方式、电容耦合等离子体（CCP：Capacitively Coupled Plasma）方式、电子回旋共振等离子体（ECR：Electron Cyclotron Resonance）方式、反应离子蚀刻（RIE：Reactive Ion Etching）方式等。
接着，微晶半导体区133a及非晶半导体区133b的表面进行等离子体处理，典型地进行水等离子体处理、氧等离子体处理、氨等离子体处理、氮等离子体处理等。
通过对反应空间引入以水蒸气（H2O蒸气）为代表的将水用作主要成分的气体，生成等离子体，而可以进行水等离子体处理。然后，去除由抗蚀剂形成的掩模。另外，也可以在杂质半导体膜121及半导体叠层体117的干蚀刻之前去除由该抗蚀剂形成的掩模。
如上所述，通过在形成微晶半导体区133a及非晶半导体区133b之后，在不给微晶半导体区133a及非晶半导体区133b带来损伤的条件下进一步进行干蚀刻，可以去除存在于露出的微晶半导体区133a及非晶半导体区133b上的残渣等的杂质。此外，通过在干蚀刻之后连续地进行水等离子体处理，可以去除由抗蚀剂形成的掩模的残渣，并且可以减少微晶半导体区133a的缺陷。另外，通过进行等离子体处理，可以使源区和漏区之间的绝缘可靠，减少完成的薄膜晶体管的截止电流，并减少电特性的不均匀性。
通过上述工序可以制造单栅型薄膜晶体管。此外，可以高生产率地制造截止电流低且导通电流及场效应迁移率高的单栅型薄膜晶体管。
接着，在半导体叠层体133及布线129a、129b上形成绝缘膜137（也称为第二栅极绝缘膜）。绝缘膜137可以与栅极绝缘膜105同样地形成。
接着，使用通过光刻工序由抗蚀剂形成的掩模来在绝缘膜137中形成开口部（未图示）。接着，在绝缘膜137上形成背栅电极139（也称为第二栅电极）（参照图6C）。通过上述工序，可以制造双栅型薄膜晶体管。
背栅电极139可以与布线129a、129b同样地形成。此外，背栅电极139可以使用包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌或添加有氧化硅的氧化铟锡等的具有透光性的导电材料形成。
此外，背栅电极139可以使用包含具有透光性的导电高分子（也称为导电聚合物）的导电组成物形成。优选的是，在背栅电极139中，薄层电阻为10000Ω/sq.以下，并且波长为550nm时的透光率为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物及苯胺、吡咯和噻吩中两种以上的共聚物或其衍生物等。
在通过溅射法使用上述材料中的任何材料形成薄膜之后，使用通过光刻工序由抗蚀剂形成的掩模来蚀刻上述薄膜，而可以形成背栅电极139。此外，在涂敷或印刷包含具有透光性的导电高分子的导电组成物之后，进行焙烧来形成背栅电极139。
接着，参照薄膜晶体管的俯视图的图7A至7D说明背栅电极的形状。
如图7A所示，可以与栅电极103平行地形成背栅电极139。在此情况下，可以分别任意地控制施加到背栅电极139的电位及施加到栅电极103的电位。因此，可以控制薄膜晶体管的阈值电压。此外，因为流过载流子的区域，即沟道区形成在微晶半导体区的栅极绝缘膜105一侧及绝缘膜137一侧，所以可以提高薄膜晶体管的导通电流。
此外，如图7B所示，可以使背栅电极139连接到栅电极103。也就是说，可以采用在形成在栅极绝缘膜105及绝缘膜137的开口部150中，栅电极103和背栅电极139连接的结构。在此情况下，施加到背栅电极139的电位和施加到栅电极103的电位相等。其结果是，因为在半导体膜中，流过载流子的区域，即沟道区形成在微晶半导体区的栅极绝缘膜105一侧及绝缘膜137一侧，所以可以提高薄膜晶体管的导通电流。
此外，如图7C所示，背栅电极139也可以不与栅电极103连接而处于浮动状态。即使不对背栅电极139施加电位，也由于沟道区形成在微晶半导体区的栅极绝缘膜105一侧及绝缘膜137一侧，因此可以提高薄膜晶体管的导通电流。
再者，如图7D所示，背栅电极139也可以隔着过绝缘膜137与布线129a、129b重叠。虽然在此使用具有图7A所示的结构的背栅电极139进行表示，但与图7B及7C所示的背栅电极139也可以同样地与布线129a、129b重叠。
在本实施方式所示的单栅型薄膜晶体管及双栅型薄膜晶体管中，可以通过使用减少混合相微粒之间的空隙来提高晶性的微晶半导体膜，而形成沟道区。由此，单栅型薄膜晶体管及双栅型薄膜晶体管的载流子的迁移量增加，从而可以提高导通电流及场效应迁移率。此外，在微晶半导体区133a和杂质半导体膜131a、131b之间具有非晶半导体区133b。因此，可以减少薄膜晶体管的截止电流。由此，可以缩小单栅型薄膜晶体管的面积及双栅型薄膜晶体管的面积，从而可以实现半导体装置的高集成化。另外，由于通过将本实施方式所示的薄膜晶体管用于显示装置的驱动电路，可以减少驱动电路的面积，因此可以实现显示装置的窄边框化。此外，如实施方式1所示，通过将活化能为0.5eV至0.6eV的i型微晶半导体膜形成在沟道区，可以制造具有上述效果并处于常截止状态的薄膜晶体管。
在本实施方式中，使用实施方式1形成微晶半导体膜。还可以使用实施方式2形成微晶半导体膜。另外，由于当使用实施方式2所示的微晶半导体膜形成双栅型薄膜晶体管时，背栅电极一侧的微晶半导体膜的晶性高，因此进一步改善双栅型薄膜晶体管的电特性。
实施方式4
在本实施方式中，参照图4A至4D以及图8A至8C说明与实施方式3相比可以进一步减少截止电流的薄膜晶体管的制造方法。
与实施方式3同样地，经过图4A至4C的工序形成图8A所示的半导体叠层体117。
接着，在使由抗蚀剂形成的掩模115残留的状态下，进行使半导体叠层体117的侧面暴露于等离子体123的等离子体处理。在此，在氧化气体或氮化气体气氛下产生等离子体，使半导体叠层体117暴露于等离子体123。作为氧化气体，有氧、臭氧、一氧化二氮、水蒸气、氧和氢的混合气体等。此外，作为氮化气体，有氮、氨、氟化氮、氯化氮、氯胺、氟胺等。通过在氧化气体或氮化气体气氛下产生等离子体，产生氧自由基或氮自由基。该自由基与半导体叠层体117起反应，而可以在半导体叠层体117的侧面形成势垒区的绝缘区。另外，也可以照射紫外光代替等离子体来产生氧自由基或氮自由基。
此外，当作为氧化气体使用氧、臭氧、水蒸气、氧和氢的混合气体时，如图8B所示，因等离子体照射而抗蚀剂缩退，因此形成上面的面积缩小的掩模115a。由此，通过该等离子体处理，露出的杂质半导体膜121与半导体叠层体117的侧壁一起氧化，且还在半导体叠层体117的侧壁及杂质半导体膜121的侧壁及上面的一部分形成势垒区的绝缘区125。
接着，如实施方式3所示，经过与图6A及6B同样的工序，如图6C所示那样地形成用作源电极及漏电极的布线129a、129b、用作源区及漏区的一对杂质半导体膜131a、131b、包括微晶半导体区133a及一对非晶半导体区133b的半导体叠层体133、绝缘膜137，可以制造单栅型薄膜晶体管。
此外，通过在绝缘膜137上形成背栅电极，可以制造双栅型薄膜晶体管。
本实施方式所示的单栅型薄膜晶体管及双栅型薄膜晶体管可以通过使用减少混合相微粒之间的空隙来提高晶性的微晶半导体膜，而形成沟道区。此外，通过在半导体叠层体133和布线129a、129b之间设置势垒区的绝缘区，可以控制从布线129a、129b向半导体叠层体133的空穴注入，从而形成截止电流低且场效应迁移率及导通电流高的薄膜晶体管。由此，可以实现薄膜晶体管的面积的缩小及半导体装置的高集成化。此外，通过将本实施方式所示的薄膜晶体管用于显示装置的驱动电路，可以减少驱动电路的面积，因此可以实现显示装置的窄边框化。
注意，虽然在本实施方式中使用实施方式3说明，但是也可以适当地使用其他实施方式。
实施方式5
在本实施方式中，参照图5A和5B、图6A至6C以及图9说明形成在本发明的一个方式的半导体装置中的薄膜晶体管的制造方法。图9所示的工序对应于图6B所示的工序。
与实施方式3同样，经过图4A至4D及图6A的工序形成导电膜127。
接着，如图9所示，与实施方式3同样地形成布线129a、129b，并蚀刻杂质半导体膜121及半导体叠层体117的一部分，来形成用作源区及漏区的一对杂质半导体膜131a、131b。此外，形成包括微晶半导体区143a及非晶半导体区143b的半导体叠层体143。此时，通过以使非晶半导体区143b露出的方式蚀刻半导体叠层体117（参照图4D），形成半导体叠层体143，其中在被布线129a、129b覆盖的区域中，层叠微晶半导体区143a和非晶半导体区143b，而在未被布线129a、129b覆盖且与栅电极重叠的区域中，微晶半导体区143a不露出且非晶半导体区143b露出。注意，在此的半导体叠层体117的蚀刻量比图6B所示的情况少。
之后的工序与实施方式3相同。
通过上述工序，可以制造单栅型薄膜晶体管。由于在该薄膜晶体管中，背沟道一侧是非晶，因此与图6B所示的薄膜晶体管相比，可以减少截止电流。
此外，在本实施方式中，也可以在图9所示的工序之后与图6C所示的工序同样地隔着绝缘膜137形成背栅电极139。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式6
制造薄膜晶体管，并将该薄膜晶体管用于像素部、驱动电路，从而可以制造具有显示功能的半导体装置（也称为显示装置）。此外，将使用薄膜晶体管的驱动电路的一部分或整体一体形成在与像素部相同的衬底上，从而可以形成系统化面板（system-on-panel）。
显示装置包括显示元件。作为显示元件，可以使用液晶元件（也称为液晶显示元件）、发光元件（也称为发光显示元件）。发光元件在其范畴内包括由电流或电压控制亮度的元件，具体地说，发光元件包括无机EL（Electro Luminescence：电致发光）、有机EL等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，在相当于制造该显示装置的过程中的显示元件完成之前的一个方式的元件衬底的多个各像素中分别具备用于将电流供应到显示元件的单元。具体来说，元件衬底可处于仅设置有显示元件的像素电极的状态、在形成成为像素电极的导电膜之后且在进行蚀刻以形成像素电极之前的状态或者任何其他状态。
注意，本说明书中的显示装置是指图像显示器件、显示器件、或光源（包括照明装置）。此外，该显示装置在其范畴中还可包括以下模块：安装有连接器诸如FPC（Flexible Printed Circuit：柔性印刷电路）、TAB（Tape Automated Bonding：带式自动接合）带或TCP（TapeCarrier Package：带式载体封装）的模块；在TAB带或TCP的端部上设置有印刷线路板的模块；以及通过COG（Chip On Glass：玻璃上的芯片）方式在显示元件上直接安装IC（集成电路）的模块。
实施方式7
在本实施方式中，说明半导体装置的一个方式的光电转换装置。在本实施方式所示的光电转换装置中，作为半导体膜采用如实施方式1及实施方式2所示的减少混合相微粒之间的空隙来提高晶性的微晶半导体膜。作为采用减少混合相微粒之间的空隙来提高晶性的微晶半导体膜的半导体膜，有进行光电转换的半导体膜、呈现导电型的半导体膜等，特别优选采用进行光电转换的半导体膜。或者，进行光电转换的半导体膜或呈现导电型的半导体膜与其他膜之间的界面也可以采用减少混合相微粒之间的空隙来提高晶性的微晶半导体膜。
通过采用上述结构，可以减少进行光电转换的半导体膜、呈现导电型的半导体膜所引起的电阻（串联电阻），来提高特性。此外，可以抑制在进行光电转换的半导体膜或呈现导电型的半导体膜与其他膜之间的界面上产生的光学损失或电气损失，来提高光电转换效率。下面，参照图10A至10E说明光电转换装置的制造方法的一个方式。
如图10A所示，在衬底200上形成第一电极202。
作为衬底200，可以适当地使用实施方式1所示的衬底51。此外，也可以使用塑料衬底。作为塑料衬底，优选使用包括环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂或氰酸酯树脂等热固性树脂的衬底，或者使用包括聚苯醚树脂、聚醚酰亚胺树脂或含氟树脂等热塑性树脂的衬底。
另外，衬底200也可以采用纹理结构。由此，可以提高光电转换效率。
此外，由于在本实施方式中采用光从衬底200的背面一侧（附图中的下方）入射的结构，因此采用具有透光性的衬底。但是，当采用光从在后面形成的第二电极210一侧（附图中的上方）入射的结构时，不局限于此。在此情况下，也可以使用包含硅等的材料的半导体衬底、包含金属材料等的导电衬底。
可以使用用于实施方式3所示的背栅电极139的具有透光性的导电材料形成第一电极202。通过溅射法、CVD法、真空蒸镀法、涂敷法、印刷法等形成第一电极202。
以10nm至500nm的厚度，优选以50nm至100nm的厚度形成第一电极202。此外，将第一电极202的薄层电阻设定为20Ω/sq.至200Ω/sq.左右。
注意，因为在本实施方式中采用光从衬底200的背面一侧（附图中的下方）入射的结构，所以使用具有透光性的导电材料形成第一电极202，但是，当采用光从在后面形成的第二电极210一侧（附图中的上方）入射的结构时，不局限于此。在此情况下，可以使用铝、铂、金、银、铜、钛、钽、钨等的没有透光性的导电材料形成第一电极202。特别是，当使用铝、银、钛、钽等的容易反射光的材料时，可以充分地提高光电转换效率。
与衬底200同样，第一电极202也可以采用纹理结构。此外，也可以以与第一电极202接触的方式另外形成由低电阻的导电材料构成的辅助电极。
接着，如图10B所示，在第一电极202上形成呈现第一导电型的半导体膜204。典型的是，使用包含添加有赋予导电型的杂质元素的半导体材料的半导体膜形成呈现第一导电型的半导体膜204。从生产率、价格等的角度来看，作为半导体材料优选使用硅。当作为半导体材料使用硅时，作为赋予导电型的杂质元素采用赋予n型的磷、砷或赋予p型的硼、铝等。
注意，因为在本实施方式中采用光从衬底200的背面一侧（附图中的下方）入射的结构，所以呈现第一导电型的半导体膜204的导电型（第一导电型）优选为p型。这是因为：由于空穴的使用寿命比电子的使用寿命短，即电子的使用寿命的一半，因此空穴的扩散长度短；以及大多在进行光电转换的半导体膜206的入射光一侧形成电子和空穴等。像这样，通过将第一导电型设定为p型，可以在空穴湮灭之前取出电流，所以可以抑制光电转换效率的降低。注意，在上述情况不成为问题的情况下，例如在进行光电转换的半导体膜206足够薄的情况等下，也可以将第一导电型设定为n型。
作为可用于呈现第一导电型的半导体膜204的半导体材料，还有碳化硅、锗、镓砷、磷化铟、硒化锌、氮化镓、硅锗等。此外，还可以使用包含有机材料的半导体材料、包含金属氧化物的半导体材料等。可以根据进行光电转换的半导体膜206适当地选择该材料。
虽然对于呈现第一导电型的半导体膜204的晶性没有特别的要求，但是，当作为呈现第一导电型的半导体膜204采用实施方式1或实施方式2所示的减少混合相微粒之间的空隙来提高晶性的微晶半导体膜时，与采用现有的微晶半导体膜的情况相比，可以减少串联电阻，并且可以抑制与其他膜之间的界面上的光学损失或电气损失，所以是优选的。当然，也可以采用非晶、多晶、单晶等的具有其他晶性的半导体。
另外，与衬底200的表面同样，呈现第一导电型的半导体膜204也可以采用纹理结构。
可以通过使用包含硅的沉积气体及乙硼烷的等离子体CVD法形成呈现第一导电型的半导体膜204。此外，以1nm至100nm的厚度，优选以5nm至50nm的厚度形成呈现第一导电型的半导体膜204。
此外，也可以在通过等离子体CVD法等形成没有添加有赋予导电型的杂质元素的硅膜之后，通过离子注入等的方法添加硼，形成呈现第一导电型的半导体膜204。
接着，如图10C所示，在呈现第一导电型的半导体膜204上形成进行光电转换的半导体膜206。作为进行光电转换的半导体膜206，应用使用与半导体膜204同样的半导体材料的半导体膜。也就是说，作为半导体材料，使用硅、碳化硅、锗、镓砷、磷化铟、硒化锌、氮化镓、硅锗等。尤其是，优选使用硅。此外，也可以使用包含有机材料的半导体材料、金属氧化物半导体材料等。
作为进行光电转换的半导体膜206，更优选应用如实施方式1及实施方式2所示的减少混合相微粒之间的空隙来提高晶性的微晶半导体膜。通过作为半导体膜采用如实施方式1及实施方式2所示的减少混合相微粒之间的空隙来提高晶性的微晶半导体膜，与采用现有的微晶半导体膜的情况相比，可以减少串联电阻，并且可以抑制与其他膜之间的界面上的光学损失或电气损失。
注意，因为进行光电转换的半导体膜206需要充分地吸收光，所以其厚度优选为100nm至10μm左右。
接着，如图10D所示，在进行光电转换的半导体膜206上形成呈现第二导电型的半导体膜208。在本实施方式中，第二导电型为n型。可以使用添加有用作赋予导电型的杂质元素的磷的硅等的材料来形成呈现第二导电型的半导体膜208。可以用于呈现第二导电型的半导体膜208的半导体材料与呈现第一导电型的半导体膜204相同。
呈现第二导电型的半导体膜208可以与呈现第一导电型的半导体膜204同样地形成。例如，可以通过使用包含硅的沉积气体及磷化氢的等离子体CVD法形成呈现第二导电型的半导体膜208。作为呈现第二导电型的半导体膜208，也优选采用实施方式1或实施方式2所示的减少混合相微粒之间的空隙来提高晶性的微晶半导体膜。
另外，虽然由于在本实施方式中，采用光从衬底200的背面一侧（附图中的下方）入射的结构，因此半导体膜208的导电型（第二导电型）为n型，但是所公开的发明的一个方式不局限于此。当第一导电型为n型时，第二导电型为p型。
接着，如图10E所示，在呈现第二导电型的半导体膜208上形成第二电极210。使用金属等的导电材料形成第二电极210。例如，可以使用铝、银、钛、钽等的容易反射光的材料形成第二电极210。在此情况下，可以使半导体膜206不能完全吸收的光再次入射到半导体膜206中，来提高光电转换效率，所以是优选的。
作为第二电极210的形成方法，有溅射法、真空蒸镀法、CVD法、涂敷法、印刷法等。此外，第二电极210以10nm至500nm的厚度，优选以50nm至100nm的厚度形成。
注意，由于在本实施方式中采用光从衬底200的背面一侧（附图中的下方）入射的结构，因此使用没有透光性的材料形成第二电极210，但是第二电极210的结构不局限于此。例如，在采用光从第二电极210一侧（附图中的上方）入射的结构时，可以使用第一电极202所示的具有透光性的导电材料形成第二电极210。
另外，也可以以与第二电极210接触的方式形成由低电阻的导电材料构成的辅助电极。
通过上述方法，可以制造一种光电转换装置，其中将减少混合相微粒之间的空隙来提高晶性的微晶半导体膜用于进行光电转换的半导体膜、呈现第一导电型的半导体膜及呈现第二导电型的半导体膜中的任一个。而且，由此可以提高光电转换装置的转换效率。另外，只要将减少混合相微粒之间的空隙来提高晶性的微晶半导体膜用于进行光电转换的半导体膜、呈现第一导电型的半导体膜及呈现第二导电型的半导体膜中的任一个即可，可以适当地改变将它用于其中的哪一个。此外，在将减少混合相微粒之间的空隙来提高晶性的微晶半导体膜用于上述半导体膜中的多个时，效果更加显著。
注意，虽然在本实施方式中示出了具有一个单元元件的光电转换装置，但是也可以形成适当地层叠两个以上的单元元件的光电转换装置。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式8
本说明书所公开的半导体装置可以应用于电子纸。电子纸可以用于用来显示信息的所有领域的电子设备。例如，电子纸能够应用到电子书阅读器、招贴、数字标牌、PID（Public Information Display：公共信息显示）、诸如电车等交通工具中的车厢广告、诸如信用卡等各种卡的显示等。图11示出电子设备的一例。
图11示出电子书阅读器的一例。例如，电子书阅读器2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703通过轴部2711形成为一体，且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705及光电转换装置2706，而框体2703组装有显示部2707及光电转换装置2708。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右侧的显示部（图11中的显示部2705）中显示文章，而在左侧的显示部（图11中的显示部2707）中显示图像。
此外，在图11中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，可以采用在与框体的显示部同一表面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子（耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等）、记录介质插入部等的结构。再者，电子书阅读器2700也可以具有电子词典的功能。
此外，电子书阅读器2700也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
实施方式9
本说明书所公开的半导体装置可以应用于各种各样的电子设备（也包括游戏机）。作为电子设备，例如可举出电视装置（也称为电视或电视接收机）、用于计算机等的监视器、数码相机、数码摄影机、数码相框、移动电话机（也称为移动电话、移动电话装置）、便携式游戏机、便携式信息终端、音频再现装置、弹珠机等的大型游戏机等。
图12A示出电视装置的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出利用支架9605支撑框体9601的结构。
通过利用框体9601所具备的操作开关、另外提供的遥控操作机9610可以进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的映像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9600采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到利用有线或无线方式的通信网络，从而也可以进行单向（从发送者到接收者）或双向（在发送者和接收者之间或在接收者之间等）的信息通信。
图12B示出数码相框的一例。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接用端子（USB端子、可以与USB电缆等的各种电缆连接的端子等）、记录介质插入部等的结构。它们也可以组装到与显示部同一个面，但是通过将它们设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后将所提取的图像数据显示于显示部9703。
此外，数码相框9700也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图13是示出便携式计算机的一例的立体图。
在图13所示的便携式计算机中，可以将连接上部框体9301与下部框体9302的铰链装置设置为关闭状态来使具有显示部9303的上部框体9301与具有键盘9304的下部框体9302处于重叠状态，而便于携带，并且，当使用者利用键盘进行输入时，将铰链装置设置为打开状态，而可以看着显示部9303进行输入操作。
另外，下部框体9302除了键盘9304之外还包括进行输入操作的定位装置9306。另外，当显示部9303为触屏输入面板时，也可以通过触摸显示部的一部分进行输入操作。另外，下部框体9302还包括CPU、硬盘等的运算功能部。此外，下部框体9302还具有用来插入其他器件，例如符合USB的通信标准的通信电缆的外部连接端口9305。
在上部框体9301中还具有通过使它滑动到上部框体9301内部而可收纳的显示部9307，因此可以实现宽显示屏幕。另外，使用者可以调节可以收纳的显示部9307的屏幕的方向。另外，当可以收纳的显示部9307为触屏输入面板时，还可以通过触摸可收纳的显示部的一部分来进行输入操作。
显示部9303或可收纳的显示部9307使用如液晶显示面板、有机发光元件或无机发光元件等的发光显示面板等的映像显示装置。
另外，图13的便携式计算机安装有接收机等，而可以接收电视广播并将映像显示于显示部。另外，使用者还可以在连接上部框体9301与下部框体9302的铰链装置处于关闭状态的状态下滑动显示部9307而使其屏幕的整个面露出并调整屏幕角度来观看电视广播。此时，铰链装置处于未打开状态从而不使显示部9303进行显示，并仅启动只显示电视广播的电路，所以可以将功耗控制为最少，这对电池容量有限的便携式计算机而言是充分有效的。
实施例1
在本实施例中确认到如下事实：与采用实施方式1所说明的第一条件形成的微晶硅膜相比，在采用实施方式1所说明的第一条件之后，采用第二条件形成的微晶硅膜的表面没有凹凸，且在微晶硅膜中形成紧密接触的混合相微粒。下面，说明详细内容。
首先，说明样品1及样品2的制造方法。
作为用作比较例的样品1的微晶硅膜，在厚度为0.7mm的石英（氧化硅）衬底上形成厚度为200nm的微晶硅膜。样品1的微晶硅膜仅在第一条件下形成（第一阶段）。作为第一条件，举出如下条件：作为原料气体引入流量为4sccm的硅烷、流量为750sccm的氢、流量为750sccm的氩并使流量稳定，并且使用一种等离子体CVD法，其中在处理室中的压力为532Pa，RF电源频率为13.56MHz，RF电源的功率为150W，上部电极的温度为250℃，下部电极的温度为290℃的条件下进行等离子体放电。
作为用作实施例的样品2的微晶硅膜，在第一条件下，在厚度为0.7mm的石英（氧化硅）衬底上形成厚度为5nm的第一微晶硅膜，然后在第二条件下，在该第一微晶硅膜上形成厚度为195nm的第二微晶硅膜（第二阶段）。
作为第一条件，使用与样品1的第一条件同样的条件。
作为第二条件，举出如下条件：作为原料气体引入流量为1.8sec的硅烷、流量为750sccm的氢、流量为750sccm的氩并使流量稳定，并且使用一种等离子体CVD法，其中在处理室中的压力为5000Pa，RF电源频率为13.56MHz，RF电源的功率为125W，上部电极的温度为250℃，下部电极的温度为290℃的条件下进行等离子体放电。
接着，利用扫描电子显微镜分别拍摄比较例的样品1及实施例的样品2中的微晶硅膜，并且图14A和14B示出其SEM照片（倍率为20万倍）。图14A是样品1的SEM照片，而图14B是样品2的SEM照片。
在图14A所示的通过第一阶段形成的微晶硅膜（比较例）中，可以看到表面具有凹凸，且混合相微粒之间具有空隙。针对于此，在图14B所示的通过以532Pa形成第一微晶硅膜，以5000Pa形成第二微晶硅膜的第二阶段形成的微晶硅膜（实施例）中，可以看到其表面的凹凸很少，且与图14A所示的微晶硅膜相比，混合相微粒相邻。
接着，图15A和15B示出利用扫描透射电子显微镜（STEM：ScanningTransmission Electron Microscopy）分别拍摄比较例的样品1及实施例的样品2的微晶硅膜的截面的结果。图15A是样品1的Z对比度图像（ZC图像），而图15B是样品2的Z对比度图像（ZC图像）。
在图15A所示的通过第一阶段形成在石英衬底201上的微晶硅膜203（比较例）中，可以看到在不同的混合相微粒205之间具有空隙207。针对于此，在图15B所示的通过在石英衬底211上以532Pa形成第一微晶硅膜，以5000Pa形成第二微晶硅膜的第二阶段形成的微晶硅膜213（实施例）中，可以看到不同的混合相微粒215之间的空隙217的比例与图15A相比低。
实施例2
在本实施例中，在实施例1的样品中的衬底和微晶硅膜之间形成氧氮化硅膜，而进行与实施例1同样的观察。下面，说明详细内容。
在样品3及样品4中，分别在玻璃衬底上形成氧氮化硅膜。
作为氧氮化硅膜的成膜条件，举出如下条件：作为原料气体引入流量为5sccm的硅烷、流量为600sccm的一氧化二氮并使流量稳定，并且使用一种等离子体CVD法，其中在处理室中的压力为5000Pa，RF电源频率为13.56MHz，RF电源的功率为125W，上部电极的温度为250℃，下部电极的温度为290℃的条件下进行等离子体放电。
接着，作为比较例的样品3，以与实施例1所示的样品1同样的条件形成厚度为100nm的微晶硅膜（第一阶段）。
此外，作为实施例的样品4，以用于实施例1所示的样品2的第一条件形成厚度为5nm的第一微晶硅膜，然后在其上以用于实施例1所示的样品2的第二条件形成厚度为95nm的第二微晶硅膜（第二阶段）。
接着，利用扫描电子显微镜分别拍摄比较例的样品3及实施例的样品4中的微晶硅膜，并且图16A和16B示出其SEM照片（倍率为20万倍）。图16A是样品3的SEM照片，而图16B是样品4的SEM照片。
在图16A所示的通过第一阶段形成的微晶硅膜（比较例）中，可以看到与实施例1同样，其表面具有凹凸，且混合相微粒之间具有空隙。针对于此，通过第二阶段形成的微晶硅膜（实施例）中，其表面的凹凸很少，且与图16A所示的微晶硅膜相比，混合相微粒彼此相邻。
接着，图17A和17B示出利用扫描透射电子显微镜分别拍摄比较例的样品3及实施例的样品4的微晶硅膜的截面的结果。图17A是样品3的Z对比度图像（ZC图像），而图17B是样品4的Z对比度图像（ZC图像）。在图17A、17B中分别在玻璃衬底230上形成有氧氮化硅膜231。
在图17A所示的通过第一阶段形成在氧氮化硅膜231上的微晶硅膜233（比较例）中，可以看到与实施例1同样，在不同的混合相微粒235之间具有空隙237。针对于此，在图17B所示的氧氮化硅膜231上通过第二阶段形成的微晶硅膜243（实施例）中，可以看到与实施例1同样，不同的混合相微粒245之间的空隙247的比例与图17A相比低。
由此，确认到如下事实：与实施例1同样，在实施方式1所说明的第一条件之后采用第二条件而形成在氧氮化硅膜上的微晶硅膜的表面没有凹凸，且在微晶硅膜中形成紧密接触的混合相微粒。

Claims (21)

1.一种微晶硅膜的制造方法，包括如下步骤：
在第一条件下，在存在有包含硅的沉积气体及包含氢的稀释气体的状态中，在氧化绝缘膜上通过等离子体CVD法形成第一微晶硅膜；以及
在第二条件下，在存在有所述沉积气体及所述稀释气体的状态中，在所述第一微晶硅膜上通过等离子体CVD法形成第二微晶硅膜，
其中，所述第一微晶硅膜在降低混合相微粒的密度且提高所述混合相微粒的晶性的所述第一条件下形成，
所述第二微晶硅膜在填充所述第一微晶硅膜的所述混合相微粒之间的空隙且促进结晶生长的所述第二条件下形成，
在所述第一条件下，所述稀释气体流量为所述沉积气体流量的50倍以上且1000倍以下，且处理室内的压力为67Pa以上且1333Pa以下，
并且，在所述第二条件下，所述稀释气体流量为所述沉积气体流量的100倍以上且2000倍以下，且所述处理室内的所述压力为1333Pa以上且13332Pa以下。
2.根据权利要求1所述的微晶硅膜的制造方法，还包括如下步骤：
在第三条件下，在所述第二微晶硅膜上通过等离子体CVD法形成第三微晶硅膜，
其中在所述第三条件下，所述稀释气体与所述沉积气体之间的流量比大于所述第二条件中的所述稀释气体与所述沉积气体之间的流量比，所述处理室内的所述压力为1333Pa以上且13332Pa以下。
3.根据权利要求1所述的微晶硅膜的制造方法，
其中在所述第一条件下，以100个/μm2以上且10000个/μm2以下的微粒密度形成混合相微粒，
并且所述混合相微粒包括硅雏晶及非晶硅。
4.根据权利要求1所述的微晶硅膜的制造方法，
其中由所述第一微晶硅膜和所述第二微晶硅膜构成的混合微晶半导体膜的密度大于1.90g/cm3且2.30g/cm3以下。
5.根据权利要求1所述的微晶硅膜的制造方法，
其中稀有气体被包含在所述沉积气体及所述稀释气体中的至少一个中。
6.根据权利要求1所述的微晶硅膜的制造方法，
其中所述氧化绝缘膜包括氧化硅、氧氮化硅、氧化铝及氮氧化铝中的至少一个。
7.一种半导体装置的制造方法，包括如下步骤：
形成栅电极；
在所述栅电极上形成氧化绝缘膜；
在第一条件下，在存在有包含硅的沉积气体及包含氢的稀释气体的状态中，在所述氧化绝缘膜上通过等离子体CVD法形成第一微晶硅膜；以及
在第二条件下，在存在有所述沉积气体及所述稀释气体的状态中，在所述第一微晶硅膜上通过等离子体CVD法形成第二微晶硅膜，
其中，所述第一微晶硅膜在降低混合相微粒的密度且提高所述混合相微粒的晶性的所述第一条件下形成，
所述第二微晶硅膜在填充所述第一微晶硅膜的所述混合相微粒之间的空隙且促进结晶生长的所述第二条件下形成，
在所述第一条件下，所述稀释气体流量为所述沉积气体流量的50倍以上且1000倍以下，且处理室内的压力为67Pa以上且1333Pa以下，
并且，在所述第二条件下，所述稀释气体流量为所述沉积气体流量的100倍以上且2000倍以下，且所述处理室内的所述压力为1333Pa以上且13332Pa以下。
8.根据权利要求7所述的半导体装置的制造方法，还包括如下步骤：
在第三条件下，在所述第二微晶硅膜上通过等离子体CVD法形成第三微晶硅膜，
其中在所述第三条件下，所述稀释气体与所述沉积气体之间的流量比大于所述第二条件中的所述稀释气体与所述沉积气体之间的流量比，所述处理室内的所述压力为1333Pa以上且13332Pa以下。
9.根据权利要求7所述的半导体装置的制造方法，
其中在所述第一条件下，以100个/μm2以上且10000个/μm2以下的微粒密度形成混合相微粒，
并且所述混合相微粒包括硅雏晶及非晶硅。
10.根据权利要求7所述的半导体装置的制造方法，
其中由所述第一微晶硅膜和所述第二微晶硅膜构成的混合微晶半导体膜的密度大于1.90g/cm3且2.30g/cm3以下。
11.根据权利要求7所述的半导体装置的制造方法，
其中稀有气体被包含在所述沉积气体及所述稀释气体中的至少一个中。
12.根据权利要求7所述的半导体装置的制造方法，
其中所述氧化绝缘膜包括氧化硅、氧氮化硅、氧化铝及氮氧化铝中的至少一个。
13.根据权利要求7所述的半导体装置的制造方法，还包括如下步骤：
在所述第二微晶硅膜上形成第三硅膜，
其中所述第三硅膜包括微晶区及所述微晶区上的非晶区。
14.根据权利要求13所述的半导体装置的制造方法，还包括如下步骤：
在所述第三硅膜上形成杂质硅膜。
15.根据权利要求14所述的半导体装置的制造方法，还包括如下步骤：
使所述第一微晶硅膜的表面、所述第二微晶硅膜的表面、所述第三硅膜的表面及所述杂质硅膜的表面氧化。
16.一种包括薄膜晶体管的半导体装置，该薄膜晶体管包括：
栅电极；
所述栅电极上的氧化绝缘膜；以及
所述氧化绝缘膜上的微晶硅膜，
其中，所述微晶硅膜包括包含硅雏晶及非晶硅的混合相微粒，
所述混合相微粒具有2nm以上且200nm以下的微粒径,
并且，所述微晶硅膜是由权利要求1所述的微晶硅膜的制造方法制造的。
17.根据权利要求16所述的半导体装置，
其中所述氧化绝缘膜包括氧化硅、氧氮化硅、氧化铝及氮氧化铝中的至少一个。
18.根据权利要求16所述的半导体装置，
其中所述微晶硅膜具有大于1.90g/cm3且2.30g/cm3以下的密度。
19.根据权利要求16所述的半导体装置，
其中所述微晶硅膜具有1.0×105Ω·cm以上且1.0×108Ω·cm以下的电阻率。
20.根据权利要求16所述的半导体装置，
其中所述微晶硅膜具有0.5eV至0.6eV的电导率的活化能。
21.一种微晶半导体膜的制造方法，包括如下步骤：
在混合相微粒的密度降低且所述混合相微粒的晶性提高的第一条件下，在氧化绝缘膜上形成第一微晶半导体膜；以及
在填充所述第一微晶半导体膜的混合相微粒之间的空隙且促进结晶生长的第二条件下，在所述第一微晶半导体膜上形成第二微晶半导体膜；
其中，在存在有包含硅的沉积气体及包含氢的稀释气体的状态中，通过等离子体CVD法形成所述第一微晶半导体膜，
在存在有所述沉积气体及所述稀释气体的状态中，通过等离子体CVD法形成所述第二微晶半导体膜，
在所述第一条件下，所述稀释气体流量为所述沉积气体流量的50倍以上且1000倍以下，且处理室内的压力为67Pa以上且1333Pa以下，
并且，在所述第二条件下，所述稀释气体流量为所述沉积气体流量的100倍以上且2000倍以下，且所述处理室内的所述压力为1333Pa以上且13332Pa以下。
CN201110126400.3A 2010-05-14 2011-05-13 微晶半导体膜的制造方法及半导体装置的制造方法 Expired - Fee Related CN102243992B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010112281 2010-05-14
JP2010-112281 2010-05-14

Publications (2)

Publication Number Publication Date
CN102243992A CN102243992A (zh) 2011-11-16
CN102243992B true CN102243992B (zh) 2015-10-14

Family

ID=44910974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110126400.3A Expired - Fee Related CN102243992B (zh) 2010-05-14 2011-05-13 微晶半导体膜的制造方法及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8410486B2 (zh)
JP (1) JP5785770B2 (zh)
KR (1) KR20110126070A (zh)
CN (1) CN102243992B (zh)
TW (1) TWI517214B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5933188B2 (ja) * 2010-05-14 2016-06-08 株式会社半導体エネルギー研究所 微結晶シリコン膜及びその作製方法、並びに半導体装置
JP5764394B2 (ja) 2010-06-18 2015-08-19 株式会社半導体エネルギー研究所 光電変換素子
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8263988B2 (en) * 2010-07-16 2012-09-11 Micron Technology, Inc. Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
CN102386072B (zh) 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
JP2012089708A (ja) 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法
US8450158B2 (en) 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9484199B2 (en) * 2013-09-06 2016-11-01 Applied Materials, Inc. PECVD microcrystalline silicon germanium (SiGe)
US11664474B2 (en) 2020-08-12 2023-05-30 Tcl China Star Optoelectronics Technology Co., Ltd Array substrate, fabrication method for array substrate, and display panel
CN111987111B (zh) * 2020-08-12 2023-09-05 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093410A1 (ja) * 2008-01-25 2009-07-30 Sharp Kabushiki Kaisha 半導体素子およびその製造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPH0243739A (ja) * 1988-08-04 1990-02-14 Sanyo Electric Co Ltd 薄膜トランジスタ
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
US5582880A (en) 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP3201492B2 (ja) 1992-03-27 2001-08-20 キヤノン株式会社 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
US5648293A (en) 1993-07-22 1997-07-15 Nec Corporation Method of growing an amorphous silicon film
JPH0745833A (ja) 1993-07-26 1995-02-14 Nec Corp 電界効果薄膜型トランジスタ素子の製造方法
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3352191B2 (ja) 1993-12-08 2002-12-03 キヤノン株式会社 薄膜トランジスタの製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JPH09232235A (ja) 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JP2005167264A (ja) 1997-03-10 2005-06-23 Canon Inc 堆積膜形成方法、半導体素子の製造方法、及び光電変換素子の製造方法
US6271055B1 (en) 1997-03-10 2001-08-07 Canon Kabushiki Kaisha Process for manufacturing semiconductor element using non-monocrystalline semiconductor layers of first and second conductivity types and amorphous and microcrystalline I-type semiconductor layers
JP3672754B2 (ja) 1998-12-09 2005-07-20 株式会社カネカ シリコン系薄膜光電変換装置の製造方法
DE69936906T2 (de) 1998-10-12 2008-05-21 Kaneka Corp. Verfahren zur Herstellung einer siliziumhaltigen photoelektrischen Dünnschicht-Umwandlungsanordnung
US6344420B1 (en) 1999-03-15 2002-02-05 Kabushiki Kaisha Toshiba Plasma processing method and plasma processing apparatus
JP3682178B2 (ja) 1999-03-15 2005-08-10 株式会社東芝 プラズマ処理方法及びプラズマ処理装置
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002206168A (ja) 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
JP2002280309A (ja) 2001-03-19 2002-09-27 Toshiba Corp 薄膜形成方法
JP2003037278A (ja) 2001-07-19 2003-02-07 Sanyo Electric Co Ltd 光起電力素子の製造方法及び光起電力素子
JP4292002B2 (ja) 2002-12-18 2009-07-08 株式会社日立国際電気 プラズマ処理装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101188356B1 (ko) 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP4408821B2 (ja) 2005-02-28 2010-02-03 三洋電機株式会社 プラズマ処理装置
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5503857B2 (ja) 2007-09-14 2014-05-28 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5314870B2 (ja) 2007-09-21 2013-10-16 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8187956B2 (en) * 2007-12-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
CN101926007B (zh) * 2008-01-25 2013-04-17 夏普株式会社 半导体元件及其制造方法
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US7989325B2 (en) 2009-01-13 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
US8258025B2 (en) 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
JP5933188B2 (ja) * 2010-05-14 2016-06-08 株式会社半導体エネルギー研究所 微結晶シリコン膜及びその作製方法、並びに半導体装置
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916425B2 (en) 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
CN102386072B (zh) 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
JP2012089708A (ja) 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法
US8450158B2 (en) 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009093410A1 (ja) * 2008-01-25 2009-07-30 Sharp Kabushiki Kaisha 半導体素子およびその製造方法

Also Published As

Publication number Publication date
JP2011258938A (ja) 2011-12-22
TWI517214B (zh) 2016-01-11
US8410486B2 (en) 2013-04-02
CN102243992A (zh) 2011-11-16
JP5785770B2 (ja) 2015-09-30
KR20110126070A (ko) 2011-11-22
TW201209889A (en) 2012-03-01
US20110278582A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
CN102243992B (zh) 微晶半导体膜的制造方法及半导体装置的制造方法
CN102312220B (zh) 半导体装置的制造方法
CN102345115B (zh) 微晶半导体膜的制作方法及半导体装置的制作方法
CN102136498B (zh) 薄膜晶体管
JP5774410B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
US8450158B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
KR20110076788A (ko) 박막 트랜지스터
CN102163553B (zh) 制造薄膜晶体管的方法
KR20120003385A (ko) 반도체막의 제작 방법, 반도체 장치의 제작 방법, 및 광전 변환 장치의 제작 방법
US9159841B2 (en) Method for manufacturing semiconductor device
JP6006948B2 (ja) 微結晶半導体膜、及び半導体装置の作製方法
JP6153296B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151014

Termination date: 20200513