JP2002280309A - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JP2002280309A
JP2002280309A JP2001078294A JP2001078294A JP2002280309A JP 2002280309 A JP2002280309 A JP 2002280309A JP 2001078294 A JP2001078294 A JP 2001078294A JP 2001078294 A JP2001078294 A JP 2001078294A JP 2002280309 A JP2002280309 A JP 2002280309A
Authority
JP
Japan
Prior art keywords
film
layer
wafer
silicon film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001078294A
Other languages
English (en)
Inventor
Naoki Tamaoki
直樹 玉置
Hirosuke Sato
裕輔 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001078294A priority Critical patent/JP2002280309A/ja
Publication of JP2002280309A publication Critical patent/JP2002280309A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 インプラによるイオンの突き抜けを抑制する
と共に、キャリア濃度を十分高くできる多結晶シリコン
膜を形成する。 【解決手段】 表面に酸化膜32を有するシリコンウェ
ハ31が収容された容器内にシランガスを供給して、ウ
ェハ上に多結晶シリコン膜を成膜する薄膜形成方法であ
って、容器内のシランガスの分圧を10Paの状態にし
て結晶粒径の大きな第1層目の多結晶シリコン膜33を
形成した後、シランガスの供給量を変え、容器内のシラ
ンガスの分圧を100Paの状態にして結晶粒径の小さ
な第2層目の微結晶シリコン膜34を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、化学気相成長法
(CVD法)による薄膜形成方法に係わり、特に成膜後
にイオン打ち込みによりドーピングを行うことによっ
て、電極として使用される多結晶シリコン膜を成膜する
のに適した薄膜形成方法に関する。
【0002】
【従来の技術】従来、半導体ロジックデバイスのゲート
電極には、CVD法によって形成される多結晶シリコン
膜が広く使われている。しかし、純粋なシリコンは電気
抵抗が大きく、電極としてそのまま使用することができ
ない。そのため、成膜プロセスの後にボロン,リン,或
いは砒素原子をドーパントとして多結晶シリコン膜中に
混ぜる工程が必要になる。ドーパントを膜中に混ぜる方
法としては通常、ドーパントイオンに電圧をかけて加速
し、膜の中に打ち込むインプラと呼ばれる工程が行われ
ている。
【0003】しかしながら、上述のようなインプラ工程
には以下のような問題点があった。通常のプロセス条件
でCVD法によって形成される多結晶シリコン膜は、図
10に示す断面TEM写真のように、柱状の結晶構造を
持つ。これは、成膜の初期に形成された結晶核が、膜の
成長に従って膜厚方向に伸びていくことによる。
【0004】このような結晶構造では、多結晶シリコン
膜に含まれる結晶粒同士の界面(粒界)が、膜厚方向に
対して平行に近い角度を持って膜を貫通するようにな
る。ドーパントとして混入される原子は、この粒界に沿
って動きやすい性質を持つことが知られている。そのた
め、電圧によって加速されたドーパントイオンはこの粒
界に沿って容易に多結晶シリコン膜を通過し、多結晶シ
リコン膜の下層に形成されているシリコン酸化膜等の絶
縁層に到達し、そこに構造的,電気的なダメージを与え
ることがあった。従来プロセスでは、イオンを打ち込む
方向を、膜に垂直な方向から少しずらすことによって、
このダメージを軽減する工夫が行われているが、その効
果は充分ではなかった。
【0005】また、結晶成長の速度は、一般に結晶の面
方位によって異なるため、多結晶シリコン結晶粒の結晶
面方位が、膜厚が大きくなるに従って一定の方向に揃う
ようになり、強く配向する傾向がみられるようになる。
ある特定の面方位と、インプラのイオン打ち込み方向が
一致すると、イオンは粒界を通過するのと同じように、
容易に多結晶シリコン膜を突き抜けて下層の絶縁層に到
達できるようになることが知られている。従って、粒界
が揃うのと同様に、多結晶シリコンの結晶配向が進むこ
とによっても、イオンの突き抜けの危険が高まり問題と
なっていた。
【0006】さらに、図10から明らかなように、従来
の成膜法による結晶粒の大きさは、成膜の初期にあたる
絶縁層との界面付近で小さく、膜厚が厚くなるに伴って
結晶粒径も大きくなる傾向が見られていた。ドーパント
となる原子が多結晶シリコンに電流を流すキャリアとし
て働くためには、それが結晶粒界に偏析せず結晶粒内に
取り込まれる必要がある。ゲート電極の空乏化抑制のた
めには、特に多結晶シリコン膜と絶縁膜との界面付近
に、充分な密度のキャリアが存在することが必要にな
る。しかしながら、ドーパント原子は一般に結晶粒界や
膜界面等に偏析し易い性質を持っているため、粒径が小
さくなって膜体積当たりの粒界面積比が大きくなる界面
付近ほど、キャリアとして働かない偏析原子の割合が多
くなる結果となっていた。
【0007】
【発明が解決しようとする課題】このように従来、通常
のプロセス条件でCVD法によって形成される多結晶シ
リコン膜においては、柱状の結晶構造を持ち粒界が膜を
貫通するようになるため、不純物ドープのためのインプ
ラによってイオンの突き抜けが発生し、下地層にダメー
ジが発生する問題があった。また、イオンの突き抜けが
生じにくくなるように粒径を小さくすると、十分なキャ
リア濃度が得られなくなる問題があった。
【0008】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、インプラによるイオン
の突き抜けを抑制すると共に、キャリア濃度を十分高く
できるシリコン膜を成膜することができ、デバイス特性
の向上等に寄与し得る薄膜形成方法を提供することにあ
る。
【0009】
【課題を解決するための手段】(構成)上記課題を解決
するために本発明は次のような構成を採用している。
【0010】即ち本発明は、被処理基体が収容された容
器内に成膜原料ガスを供給して、該基体上に多結晶シリ
コン膜を成膜する薄膜形成方法であって、成膜プロセス
の途中で成膜条件を少なくとも一度変更して成膜条件の
異なる複数層の成膜を行い、且つ第2層目以降の少なく
とも一つの成膜条件として、第1層目よりも結晶粒が小
さくなる条件を選択することを特徴とする。
【0011】ここで、本発明の望ましい実施態様として
は次のものがあげられる。 (1) 第1層目の成膜時に比して第2層目以降の成膜時の
原料ガスの供給量を多くすること。 (2) 第1層目の成膜原料にジシランを用い、第2層目以
降の成膜原料にシランを用いること。 (3) 第1層目として非晶質薄膜を形成した後、アニール
によって該薄膜を再結晶化し、その後に第2層目以降の
微結晶薄膜を形成すること。
【0012】また本発明は、被処理基体が収容された容
器内に成膜原料ガスを供給して、該基体上に多結晶シリ
コン膜を成膜する薄膜形成方法であって、成膜プロセス
の途中で原料ガスの供給量を徐々に増加させ、成膜され
る薄膜の結晶粒を徐々に小さくすることを特徴とする。
【0013】(作用)MOSトランジスタのゲート電極
として使用する多結晶シリコン膜は、電極内の空乏化を
抑制するため、基板側の絶縁膜との界面付近に、充分な
キャリア濃度を確保する必要がある。インプラによって
多結晶シリコン膜に注入されたドーパント原子は、結晶
粒の界面に偏析し易い性質を持つため、ドーパント原子
を効率的にキャリアとして利用するためには、多結晶シ
リコン膜中の粒界を減らす必要がある。そのためには、
結晶粒径の大きな多結晶シリコン膜を形成することが有
効である。しかし、結晶粒径の大きな多結晶シリコン膜
では、膜厚方向に貫通する粒界が多くなり、インプラに
よるイオンが多結晶シリコン膜を突き抜けることによる
デバイスヘのダメージが増加する。
【0014】これに対して本発明では、キャリア濃度を
必要とする絶縁膜との界面付近には大きな結晶粒、その
上部に、インプラで打ち込まれたイオンが貫通しにくい
微結晶層を配置する。このような多層膜構造を形成する
ことによって、インプラによるダメージの低減と、充分
なキャリア濃度の確保を両立する多結晶シリコン膜を得
ることができる。
【0015】成膜条件としては、ガス種,温度,供給量
等があるが、これらの条件と結晶粒径との間には図9に
示すような関係がある。即ち、ガス供給量が増えると結
晶粒径は柱状→微結晶→アモルファスとなり、また成膜
温度が上がると結晶粒径はアモルファス→微結晶→柱状
となる。従って本発明では、例えば第2層目以降の成膜
条件として第1層目よりもガス供給量を増やすことによ
り、第1層目よりも結晶粒径の小さな層を形成すること
が可能となる。
【0016】また、シランよりもジシランの方がより大
きな結晶粒が形成されることから、第1層目の成膜工程
の原料ガスとしてジシランを用い、第2層目以降の成膜
工程の原料ガスとしてシランを用いることにより、第2
層目以降に第1層目よりも結晶粒径の小さな層を形成す
ることができる。また、第1層の成膜工程で非晶質シリ
コン膜を形成し、アニール工程を加えることによって、
多結晶化する方法も有効である。このとき、非晶質シリ
コン膜の多結晶化に、第2層以降の成膜工程の熱履歴を
利用することが可能である。
【0017】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。
【0018】(第1の実施形態)図1〜図4は、本発明
の第1の実施形態に係わる薄膜形成方法を説明するため
の図である。本実施形態は、シリコン酸化膜等の絶縁膜
の上に、電極として使用する多結晶シリコン膜を多層構
造に形成するものである。
【0019】図1は、本実施形態に使用した成膜装置の
概略構成を示す断面図である。反応容器11の内部に
は、ウエハ12(被処理基体)と、ウエハ12をチャッ
クするウエハチャック13と、ウエハチャック13に接
続される回転軸14と、ウエハ12に所望のガスを均一
に供給する整流板15と、が設けられている。整流板1
5には複数の供給孔が穿設され、この整流板15はウエ
ハ12の表面に対向して設けられる。回転軸14を回転
させるための駆動力を与えるモータ(不図示)は、反応
容器11外に設けられる。また、チャック13にはウエ
ハ12を所定温度に保持するためのヒータ(不図示)が
設けられている。
【0020】反応容器1の上方の壁には、原料ガス及び
キャリアガスを内部へ導入するための導入口17が設け
られている。また、反応容器11の下方の壁には、内部
のガスをポンプ(不図示)などで排出するための排出口1
8が設けられ、排出口18は排出流路16に接続されて
いる。
【0021】次に、図1の装置を用いた多結晶シリコン
膜の成膜方法について、図2のフローチャートを参照し
て説明する。
【0022】まず、反応容器1内部は、例えば5000
Pa程度に減圧され、またウエハ12はヒータにより例
えば650℃程度に保持されている。
【0023】(S1)反応容器11の外部に配置される
ウエハ12を、ロボットアームなどにより反応容器11
内のチャック13上に移動させ、チャック13によりウ
エハ12をチャックする。
【0024】(S2)ウエハ12を所定温度の成膜温度
に加熱し保持する。
【0025】(S3)原料ガスであるシラン化合物、例
えばシラン(SiH4 )を所定流量(例えば、容器内の
シラン分圧が10Pa程度となる流量),所定時間で反
応容器11内へ供給する。反応容器11内へ導入された
原料ガスは、整流板15に穿設される孔からウエハ12
上に供給される。この原料ガスの供給によりウエハ12
上に第1層目の多結晶シリコン膜を形成する。
【0026】(S4)所定時間経過後、原料ガスの供給
を停止する。
【0027】(S5)原料ガスの設定流量を、例えば1
0倍に変更する。
【0028】(S6)前記(S3)と同様に、シランガ
スを所定流量(例えば、容器内のシラン分圧が100P
a程度となる流量),所定時間で反応容器11内へ供給
し、ウエハ12上に第2層目の多結晶シリコン膜(微結
晶シリコン膜)を形成する。
【0029】(S7)前記(S5)と同様に、所定時間
経過後、原料ガスの供給を停止する。
【0030】(S8)全成膜工程が終了しているか否か
を判定し、終了していない場合は(S5)に戻り、第3
層目以降の多結晶シリコン膜を形成する。ウエハ12の
処理が終了している場合は、工程(S9)へ進む。
【0031】(S9)処理済のウエハ12を、ロボット
アーム(不図示)により反応容器11内から反応容器1
1外の所定の載置場所へ移動させる。新たなウエハ12
を処理する場合は工程(S1)に戻り、新たなウエハ1
2が無い場合には工程終了とする。
【0032】上記工程終了後、別の反応容器ヘウェハは
運ばれ、所定加速電圧のもと、ドーパント・イオンを打
ち込むインプラの工程がとられる。さらに、別の反応容
器にウエハは運ばれ、所定の温度に加熱されて、ドーパ
ントが多結晶シリコン膜中で活性化され、電極となる。
【0033】本実施形態の作用について、図3の断面図
を参照して説明する。
【0034】成膜工程(S3)では、図3(a)に示さ
れるように柱状の結晶構造を持った第1層目の多結晶シ
リコン膜が形成される。ここで、図中の31はシリコン
ウェハ、32はシリコンウェハ31の表面に形成された
酸化膜、33は酸化膜32上に形成された多結晶シリコ
ン膜を示している。第1層目の柱状の結晶構造を持った
多結晶シリコン膜33は、前記図10に示したように、
従来の膜と同様であり、比較的大きな結晶粒径を持ち、
膜厚方向に通る粒界が多数存在する。
【0035】続く成膜工程(S6)では、図3(b)に
示されるように、第2層目として等方性の微結晶シリコ
ン膜34が形成され、これにより多層構造ができあが
る。
【0036】第2層目に微結晶シリコン膜34が形成さ
れるのは、原料ガスであるシラン流量を多く流すこと
で、反応容器11内のシラン分圧が大きくなり、結晶成
長核が頻繁に発生するようになるためである。成膜途中
に結晶成長核が頻繁に発生すると、結晶粒径は小さくな
り結晶粒の面方位及び粒界の方向がランダムになるた
め、等方的な微結晶シリコン膜が形成されるようにな
る。同様な効果は、ウエハの成膜温度を下げることによ
っても実現できる。
【0037】なお、多結晶シリコン中の結晶粒の大きさ
及び配向は、X線回折の半値幅とピーク強度比、或いは
電子線回折の回折パターンから知ることができる。ま
た、参考のために、シランガスの分圧を100Paとし
た場合に酸化膜上に形成される多結晶シリコンの結晶粒
を、図4の断面TEM写真に示しておく。図中の41は
シリコンウェハ、42は酸化膜、44は微結晶シリコン
膜である。
【0038】ここで、本発明者らの実験によれば、例え
ば750℃の成膜温度では、シランガスの分圧を20〜
200Paと比較的低くすれば、0.5μm程度の十分
大きな結晶粒が得られ、シランガスの分圧を1000〜
4000Paと高くすれば0.1μm程度の小さな結晶
粒が得られることが確認されている。
【0039】このように本実施形態では、第1層目に結
晶粒径の大きな多結晶シリコン膜、第2層目に結晶粒径
の小さな多結晶シリコン膜(微結晶シリコン膜)を形成
することができる。そしてこの場合、成膜後のインプラ
において、インプラによるイオンは第2層目の微結晶層
で止まるため、下層にある絶縁膜に損傷を与えることが
ない。また、微結晶層は絶縁膜から遠い第2層のみであ
るため、電極の空乏化を促すこともない。
【0040】なお、微結晶層はインプラによって打ち込
まれたイオンを、多結晶シリコン膜中のみで吸収させる
ことが目的であるため、第1層でなければ、より多層の
中の一層、或いは複数層であっても構わない。
【0041】(第2の実施形態)次に、本発明の第2実
施形態について図5及び図6を参照して説明する。な
お、以下の各実施形態における成膜装置は、図1に示し
た第1の実施形態と同一である。本実施形態の特徴は、
第1層の成膜工程の原料ガスに、ジシランを使うことで
ある。
【0042】本実施形態の動作について図5のフローチ
ャートを参照して説明する。まず、反応容器11の内部
は、第1の実施形態と同様に、例えば5000Pa程度
に減圧され、またウエハ12はヒータにより例えば65
0℃程度に保持されている。
【0043】(S1)反応容器11の外部に配置される
ウエハ12を、ロボットアームなどにより反応容器11
内のチャック13上に移動させ、チャック13によりウ
エハ12をチャックする。
【0044】(S2)ウエハ12を所定温度の成膜温度
に加熱し保持する。
【0045】(S3)原料ガスであるジシラン(Si2
6 )を、所定流量(例えば、容器内のジシラン分圧が
100Pa程度となる流量),所定時間で反応容器11
内へ供給する。反応容器11内へ導入された原料ガス
は、整流板15に穿設される孔からウエハ12上に供給
される。原料ガスの供給によりウエハ12上に第1層目
の多結晶シリコン膜を形成する。
【0046】(S4)所定時間経過後、原料ガスの供給
を停止する。
【0047】(S5)原料ガス種をシランに切り替えた
後、成膜条件を変更する。
【0048】(S6)前記(S3)と同様に、SiH4
を所定流量(例えば、容器内のシラン分圧が100Pa
程度となる流量),所定時間で反応容器11内へ供給
し、ウエハ12上に第2層目の多結晶シリコン膜(微結
晶シリコン膜)を形成する。
【0049】(S7)前記(S5)と同様に、所定時間
経過後、原料ガスの供給を停止する。
【0050】(S8)全成膜工程が終了しているか否か
を判定し、終了していない場合は(S5)に戻り、第3
層以降の多結晶シリコン膜を形成する。ウエハ12の処
理が終了している場合は、工程(S9)へ進む。
【0051】(S9)処理済のウエハ12を、ロボット
アーム(不図示)により反応容器11内から反応容器1
1外の所定の載置場所へ移動させる。新たなウエハ12
を処理する場合は工程(S1)に戻り、新たなウエハ1
2が無い場合には工程終了とする。
【0052】上記工程終了後、別の反応容器ヘウェハは
運ばれ、所定加速電圧のもと、ドーパント・イオンを打
ち込むインプラの工程がとられる。さらに、別の反応容
器にウエハは運ばれ、所定の温度に加熱されて、ドーパ
ントが多結晶シリコン膜中で活性化され、電極となる。
【0053】このように本実施形態では、第1層の成膜
原料ガスにジシランを使うことにより、図6の断面TE
M写真に示されるような、より大きな結晶粒を得ること
ができる。ここで、図中の61はシリコンウェハ、62
は酸化膜、63は多結晶シリコン膜である。第1層目が
より大きな結晶粒で形成されることにより、ドーパント
が効率良く、キャリアに変換されるようになり、電気的
特性が向上できるようになる。また、成膜にジシランを
用いると、成膜速度が格段に速くなるため、工程全体の
時間が短くなり、処理効率も向上する。
【0054】(第3の実施形態)次に、本発明の第3の
実施形態について、図7及び図8を参照して説明する。
本実施形態の特徴は、第1層目のシリコン層を非晶質層
として形成し、後のアニールエ程で多結晶シリコンに変
換することである。
【0055】本実施形態の動作について図7のフローチ
ャートを参照して説明する。まず、反応容器11の内部
は、第1及び第2の実施形態と同様に、例えば5000
Pa程度に減圧され、またウエハ12はヒータにより、
例えば650℃程度に保持されている。
【0056】(S1)反応容器11の外部に配置される
ウエハ12を、ロボットアームなどにより反応容器11
内のチャック13上に移動させ、チャック13によりウ
エハ12をチャックする。
【0057】(S2)ウエハ12を所定温度の成膜温度
に加熱し保持する。
【0058】(S3)原料ガスとして、シラン系化合
物、例えばシラン(SiH4 )を、所定流量(例えば、
容器内のシラン分圧が1000Pa程度となる流量),
所定時間で反応容器11内へ供給する。反応容器11内
へ導入された原料ガスは、整流板15に穿設される孔か
らウエハ12上に供給される。原料ガスの供給によりウ
エハ12上に第1層目の非晶質シリコン膜を形成する。
【0059】(S4)所定時間経過後、原料ガスの供給
を停止する。
【0060】(S5)ウエハ12を所定温度に保持した
まま、第1層目の非晶質シリコン膜を結晶化させ、多結
晶シリコン膜を形成する。
【0061】(S6)成膜条件(原料ガスの流量,成膜
温度)の設定を変更する。
【0062】(S7)原料ガス流量を、例えば1/10
に減らした後、工程(S3)と同様に、第2層目の多結
晶シリコン膜を形成する。
【0063】(S8)前記(S4)と同様に、所定時間
経過後、原料ガスの供給を停止する。
【0064】(S9)全成膜工程が終了しているか否か
を判定し、終了していない場合は(S6)に戻り、第3
層以降の多結晶シリコン膜を形成する。ウエハ12の処
理が終了している場合は、工程(S10)へ進む。
【0065】(S10)処理済のウエハ12を、ロボッ
トアーム(不図示)により反応容器11内から反応容器
11外の所定の載置場所へ移動させる。新たなウエハ1
2を処理する場合は工程(S1)に戻り、新たなウエハ
12が無い場合には工程終了とする。
【0066】上記工程終了後、別の反応容器ヘウェハは
運ばれ、所定加速電圧のもと、ドーパント・イオンを打
ち込むインプラの工程がとられる。さらに、別の反応容
器にウエハは運ばれ、所定の温度に加熱されて、ドーパ
ントが多結晶シリコン膜中で活性化され、電極となる。
【0067】このように本実施形態では、第1層目とし
て非晶質シリコン膜を成膜し、後のアニール工程によっ
て結晶化することにより、図8の断面TEM写真に示さ
れるような、より大きな結晶粒を得ることができる。こ
こで、図中の81はシリコンウェハ、82は酸化膜、8
3は多結晶シリコン膜、84はアモルファスシリコン膜
である。第1層目がより大きな結晶粒で形成されること
により、ドーパントが効率良く、キャリアに変換される
ようになり、電気的特性が向上できるようになる。
【0068】なお、第1層目の成膜後のアニール工程
と、第2層目以降の成膜工程を兼用しても構わない。ア
ニールエ程と第2層以降の成膜工程を兼用することによ
り、工程全体の時間が短縮でき、処理効率が向上する。
また、工程(S6)で、原料ガスの流量を減らす代わり
に、成膜温度を上げても同様な効果が期待できる。
【0069】(変形例)なお、本発明は上述した各実施
形態には限定されるものではない。例えば、成膜工程に
おける原料ガスの流量変化量、成膜工程の繰り返しの数
等は、所望の多層結晶構造が得られれば、どのようなも
のでも良い。また、原料ガスと添加ガスとに加えて、ア
ルゴンや窒素などの不活性ガスをキャリアガスとして、
混合させて反応容器内へ導入させてもよい。また、原料
ガスはSiH4 でなくとも他のシラン系ガスを用いても
良い。
【0070】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。
【0071】
【発明の効果】以上詳述したように本発明によれば、被
処理基体上にシリコン膜を成膜する際の成膜条件をプロ
セスの途中で変えることにより、第1層目に結晶粒径の
大きな多結晶シリコン膜を形成し、第2層目以降に結晶
粒径の小さな多結晶シリコン膜を形成することができ
る。従って、電極の空乏化を抑制しつつ、インプラによ
って打ち込まれたイオンの突き抜けによる、デバイス特
性の悪化を低減させることができ留。そして、このシリ
コン膜を用いたデバイスの特性向上等に寄与することが
可能となる。
【図面の簡単な説明】
【図1】本発明の第1〜第3の実施形態に使用した成膜
装置の概略構成を示す断面図。
【図2】第1の実施形態における薄膜形成方法を説明す
るためのフローチャート。
【図3】第1の実施形態における成膜過程の膜構成を模
式的に示す断面図。
【図4】第1の実施形態における第2層目を成膜するよ
うな条件で成膜した場合の結晶構造を示す顕微鏡写真。
【図5】第2の実施形態に係わる薄膜形成方法を説明す
るためのフローチャート。
【図6】ジシランを使って成膜した場合の結晶構造を示
す顕微鏡写真。
【図7】第3の実施形態に係わる薄膜形成方法を説明す
るためのフローチャート。
【図8】非晶質シリコンをアニールした後の結晶構造を
示す顕微鏡写真。
【図9】本発明の作用を説明するためのもので、成長温
度及びガス圧力と結晶粒径との関係を示す図。
【図10】従来方法によって得られる多結晶シリコン膜
の結晶構造を示す顕微鏡写真。
【符号の説明】
11…反応容器 12…ウエハ 13…チャック 14…回転軸 15…整流板 16…排出流路 17…導入口 18…排気口 31,41,61,81…シリコンウェハ 32,42,62,82…SiO2 (酸化膜) 33,63,83…多結晶シリコン膜 34…微結晶シリコン膜
フロントページの続き Fターム(参考) 4K030 AA06 BA29 BB03 CA04 DA09 FA10 JA05 LA15 4M104 BB01 BB37 BB40 CC05 DD43 DD45 DD78 DD81 5F045 AB03 AB04 AC01 BB18 CB10 DP03 EE17 EF05 EK09 EM10 HA16 HA22

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】被処理基体が収容された容器内に成膜原料
    ガスを供給して、該基体上にシリコン膜を成膜する薄膜
    形成方法であって、 成膜プロセスの途中で成膜条件を少なくとも一度変更し
    て成膜条件の異なる複数層の成膜を行い、且つ第2層目
    以降の少なくとも一つの成膜条件として、第1層目より
    も結晶粒が小さくなる条件を選択することを特徴とする
    薄膜形成方法。
  2. 【請求項2】第1層目の成膜時に比して第2層目以降の
    成膜時の原料ガスの供給量を多くすることを特徴とする
    請求項1記載の薄膜形成方法。
  3. 【請求項3】第1層目の成膜原料にジシランを用い、第
    2層目以降の成膜原料にシランを用いることを特徴とす
    る請求項1記載の薄膜形成方法。
  4. 【請求項4】第1層目として非晶質薄膜を形成した後、
    アニールによって該薄膜を再結晶化し、その後に第2層
    目以降の微結晶薄膜を形成することを特徴とする請求項
    1記載の薄膜形成方法。
  5. 【請求項5】被処理基体が収容された容器内に成膜原料
    ガスを供給して、該基体上にシリコン膜を成膜する薄膜
    形成方法であって、 成膜プロセスの途中で原料ガスの供給量を徐々に増加さ
    せ、成膜される薄膜の結晶粒を徐々に小さくすることを
    特徴とする薄膜形成方法。
JP2001078294A 2001-03-19 2001-03-19 薄膜形成方法 Pending JP2002280309A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001078294A JP2002280309A (ja) 2001-03-19 2001-03-19 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001078294A JP2002280309A (ja) 2001-03-19 2001-03-19 薄膜形成方法

Publications (1)

Publication Number Publication Date
JP2002280309A true JP2002280309A (ja) 2002-09-27

Family

ID=18934931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001078294A Pending JP2002280309A (ja) 2001-03-19 2001-03-19 薄膜形成方法

Country Status (1)

Country Link
JP (1) JP2002280309A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870126B2 (en) 2002-09-25 2005-03-22 Advanced Lcd Technologies Development Center Co., Ltd. Semiconductor device, annealing method, annealing apparatus and display apparatus
JP2006524439A (ja) * 2003-04-24 2006-10-26 エーエスエム アメリカ インコーポレイテッド 高機能粒子構造を有する多結晶膜の堆積方法
JP2009135277A (ja) * 2007-11-30 2009-06-18 Tokyo Electron Ltd 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置
JP2010010513A (ja) * 2008-06-30 2010-01-14 Hitachi Kokusai Electric Inc 基板処理方法及び基板処理装置
US8394685B2 (en) 2010-12-06 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of thin film transistor
US8410486B2 (en) 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8426295B2 (en) 2010-10-20 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device
US8450158B2 (en) 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8859404B2 (en) 2010-08-25 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8884297B2 (en) 2010-05-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US9048327B2 (en) 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7186602B2 (en) 2002-09-25 2007-03-06 Advanced Lcd Technologies Development Center Co. Ltd. Laser annealing method
US6870126B2 (en) 2002-09-25 2005-03-22 Advanced Lcd Technologies Development Center Co., Ltd. Semiconductor device, annealing method, annealing apparatus and display apparatus
JP2006524439A (ja) * 2003-04-24 2006-10-26 エーエスエム アメリカ インコーポレイテッド 高機能粒子構造を有する多結晶膜の堆積方法
JP4728953B2 (ja) * 2003-04-24 2011-07-20 エーエスエム アメリカ インコーポレイテッド 多結晶Si含有膜の堆積方法
JP2009135277A (ja) * 2007-11-30 2009-06-18 Tokyo Electron Ltd 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置
JP2010010513A (ja) * 2008-06-30 2010-01-14 Hitachi Kokusai Electric Inc 基板処理方法及び基板処理装置
US8884297B2 (en) 2010-05-14 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
US8410486B2 (en) 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8859404B2 (en) 2010-08-25 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8426295B2 (en) 2010-10-20 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device
US8450158B2 (en) 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8394685B2 (en) 2010-12-06 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of thin film transistor
US9048327B2 (en) 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
EP0521644B1 (en) Method of manufacturing polysilicon film
JP2002280309A (ja) 薄膜形成方法
KR20010092733A (ko) 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법
JP3599290B2 (ja) 半導体装置
KR20100057101A (ko) 반도체장치의 제조 방법 및 기판처리장치
JP4655495B2 (ja) 成膜方法
US5213670A (en) Method for manufacturing a polycrystalline layer on a substrate
US4818711A (en) High quality oxide on an ion implanted polysilicon surface
WO2002003443A1 (en) Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
TW200937530A (en) Silicon substrate and manufacturing method thereof
JP2002203809A (ja) 半導体装置及びその製造方法
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
US6245673B1 (en) Method of forming tungsten silicide film
JP3468347B2 (ja) 半導体素子の製造方法
JP3194547B2 (ja) 多結晶シリコン層の製造方法
US11791155B2 (en) Diffusion barriers for germanium
US9945048B2 (en) Semiconductor structure and method
Haberle et al. Electrical properties and structure of boron-doped sputter-deposited polycrystalline silicon films
WO2007035041A1 (en) Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus
JPH07221113A (ja) 半導体装置の製造方法
Hardeman et al. Oxide removal from silicon wafers studied by transient mass spectrometry and X-ray photoelectron spectroscopy
US6255200B1 (en) Polysilicon structure and process for improving CMOS device performance
JPH1131669A (ja) 半導体装置の製造方法
TW200425308A (en) Method for enhancing the speed of semiconductor device
KR100238205B1 (ko) HSG-Si 이 표면에 형성되어 있는 다결정 실리콘막의 제조방법