JP2009135277A - 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置 - Google Patents

膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置 Download PDF

Info

Publication number
JP2009135277A
JP2009135277A JP2007310264A JP2007310264A JP2009135277A JP 2009135277 A JP2009135277 A JP 2009135277A JP 2007310264 A JP2007310264 A JP 2007310264A JP 2007310264 A JP2007310264 A JP 2007310264A JP 2009135277 A JP2009135277 A JP 2009135277A
Authority
JP
Japan
Prior art keywords
film
forming
microcrystalline silicon
silicon film
microcrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007310264A
Other languages
English (en)
Inventor
Shinsuke Oka
信介 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007310264A priority Critical patent/JP2009135277A/ja
Priority to US12/323,655 priority patent/US7833826B2/en
Priority to TW097146454A priority patent/TW200945419A/zh
Priority to CN2008101807351A priority patent/CN101447419B/zh
Priority to KR1020080119780A priority patent/KR101133787B1/ko
Publication of JP2009135277A publication Critical patent/JP2009135277A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】微結晶膜を形成する結晶粒間の横方向の結合強度を向上させる。
【解決手段】シリコン基板Ｇ上にゲート酸化膜１０を形成後、２．０ｅＶの電子温度以下の高電子密度プラズマにより微結晶シリコン膜を形成する第１の工程と、２．０ｅＶの電子温度より高い電子温度の高電子密度プラズマを用いて超微結晶シリコン膜を形成する第２の工程と、を繰り返し成膜する。これにより、微結晶シリコン膜と超微結晶シリコン膜とが積層された積層膜２０が形成される。前記方法により、積層膜２０を活性層として機能させるｎチャネル薄膜トランジスタおよびｐチャネル薄膜トランジスタの少なくともいずれかを製造することができる。
【選択図】図９

Description

本発明は、膜を形成する方法に関する。より詳細には、微結晶シリコン膜を用いて薄膜トランジスタまたは太陽電池に用いられる膜を形成する方法、前記微結晶シリコン膜を用いた薄膜トランジスタまたは太陽電池を製造する製造装置、および前記製造装置により製造された薄膜トランジスタを組み込んだ表示装置に関する。
薄膜トランジスタの活性層に使用するシリコン酸化膜には、非結晶膜（ａ−Ｓｉ：アモルファスシリコン膜）、多結晶膜（Ｐｏｌｙ−Ｓｉ：ポリシリコン膜)および微結晶膜（μｃ−Ｓｉ：マイクロクリスタルシリコン膜）がある。このうち、微結晶膜は非結晶膜より高い移動度を持つ。また、微結晶膜は、多結晶膜の形成に必須のアニール処理を必ずしも必要としないため、６００℃以下の低温にて被処理体上に薄膜トランジスタを製造することができる。このような背景から、近年、融点が低いガラス基板を被処理体として使用し、その上に形成される活性層に動作速度を向上させるための微結晶膜を形成した薄膜トランジスタが提案されている（たとえば、特許文献１、２を参照）。
特開平６−１９６７０１号公報 特開平８−１４８６９０号公報
しかしながら、微結晶膜の結晶粒は柱状に成長するため、結晶粒（グレイン）間の物理的結合および電気的結合が弱くなる。このため、図１４の上部（Ｕ：微結晶膜（単層膜）と移動度）に示したように、結晶粒間の粒界（グレインバウンダリ）には障壁ｈが存在する。このため、電子やホールからなるキャリアが微結晶膜のグレインバウンダリを移動するとき、電気抵抗（膜の横方向の電気抵抗）が大きくなり、障壁ｈを越えようとするたびに移動度μが低下して、薄膜トランジスタの動作を遅延させ、この結果、薄膜トランジスタの動作特性を不安定にさせていた。
また、結晶粒間の結合が弱くなると、薄膜トランジスタの製造中、レジスト膜を除去する際に使用するバッファードフッ酸（ＢＨＦ：Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）などのＨＦ系薬液が、図１４の下部（Ｖ：微結晶膜（単層膜）とＢＨＦ）に示したように、グレインバウンダリを通過して微結晶膜の下地まで入り込む。このとき、微結晶シリコン膜は、バッファードフッ酸によってエッチングされることはないが、微結晶膜の下地のガラス基板Ｇがエッチングされる。その結果、微結晶シリコン膜が下地から浮かび上がり（リフトオフ）、最後には下地から剥がれ、トランジスタの製造が困難になる場合があった。このように、従来の微結晶膜では、結晶粒間の横方向の結合が弱いため、グレインバウンダリにて薄膜トランジスタの電気的特性および物理的特性が悪くなっていた。
そこで、上記課題に鑑みて、本発明では、微結晶膜を形成する結晶粒間の横方向の結合強度を向上させることにより、電気的特性および物理的特性が良好な微結晶シリコン膜を成膜する方法を提供する。
すなわち、上記課題を解決するために、本発明のある態様によれば、ｎチャネル薄膜トランジスタおよびｐチャネル薄膜トランジスタの少なくともいずれかを製造する方法であって、所定の電子温度以下の高電子密度プラズマにより微結晶シリコン膜を形成する第１の工程と、前記所定の電子温度より高い電子温度の高電子密度プラズマを用いて超微結晶シリコン膜を形成する第２の工程と、を有する膜の形成方法が提供される。
前述したように、単層膜の微結晶膜は、結晶粒が柱状に成長するため、結晶粒間の横方向の結合が弱く、グレインバウンダリから微結晶膜を通って下地まで染み込んだ薬液により下地がエッチングされて微結晶シリコン膜がリフトオフしてしまい、トランジスタの製造が困難になったり、出来上がったトランジスタの移動度やｏｎ／ｏｆｆ比などの動作特性がグレインバウンダリ付近にて悪化するという課題を有していた。
これに対して、かかる構成によれば、微結晶シリコンの形成には、所定の電子温度以下の高電子密度プラズマが用いられ、微結晶シリコン膜上に成膜される超微結晶シリコン膜には、微結晶シリコン膜よりも高い電子温度の高電子密度プラズマが用いられる。
発明者が示した図６の相関関係によれば、高電子密度プラズマであって、プラズマの電子温度Ｔｅが上昇すると、より緻密な超微結晶膜が形成される。これは、電子温度Ｔｅが上がると、基板に照射するイオンのエネルギーが増加するため、膜の三次元構造の成膜がある程度抑制されたためと考えられる。よって、微結晶シリコン膜上に形成された超微結晶膜は、微結晶シリコン膜より緻密な膜となる。このように、微結晶膜と超微結晶膜とは、前記第２の工程にて形成される超微結晶膜が、前記第１の工程にて形成される微結晶膜より緻密に形成されるように各工程のプロセス条件を設定してもよい。
また、前記第２の工程にて形成される超微結晶膜が、前記第１の工程にて形成される微結晶膜より結晶粒が小さくなるように各工程のプロセス条件を設定してもよい。
あるいは、前記第１の工程にて形成される微結晶膜が、前記第２の工程にて形成される超微結晶膜より結晶体積分率が高くなるように各工程のプロセス条件を設定してもよい。
これによれば、結晶性が高い微結晶膜と、緻密性が高い及び／又は結晶粒が小さい超微結晶膜と、を積層させた積層膜を成膜することができる。ここで、本明細書における結晶性および緻密性の指標について説明する。
まず、結晶性が進んでいるかどうかは、膜全体の体積に対する結晶の占める体積の割合に基づき評価することができる。本明細書では、結晶性を示す指標として結晶体積分率（ｖｏｌｕｍｅ ｆｒａｃｔｉｏｎ）が用いられる。結晶体積分率は、図８に示した微結晶シリコンのラマン散乱スペクトルから求められる。プラズマ半導体プロセス工学−成膜とエッチング入門−（著者 佐々木敏明、提井信力 発行所 株式会社内田老鶴圃 ２００３年７月２５日第１版発行）の１７６−１７７ページに記載されているように、微結晶シリコンは、結晶シリコン成分に起因した５２０ｃｍ−１付近の鋭いピークとアモルファスシリコン成分に起因した４８０ｃｍ−１付近の幅広いピークが重畳したＴＯモードピークを持つ。結晶体積分率の大小を効果的に表す指標として、４８０ｃｍ−１付近のピーク強度と５２０ｃｍ−１の付近のピーク強度から求めたラマンピーク強度比Ｉ５２０／Ｉ４８０を用いることが多い。
結晶体積分率の絶対値を表す方法も、いくつか提案されている。その一例としては、ピーク波数を５２０ｃｍ−１、４８０ｃｍ−１付近に持つ２つのガウス関数に分離して、５２０ｃｍ−１付近のピークの面積強度（Ａ５２０）と、４８０ｃｍ−１付近のピークの面積強度（Ａ４８０）とから求めた面積強度比（Ａ５２０／（Ａ５２０＋Ａ４８０））を、結晶体積分率（ｖｏｌ．％）とする場合が挙げられる。
また、ピーク波数を５２０ｃｍ−１、５１０ｃｍ−１、４８０ｃｍ−１付近に持つ３つのガウス関数に分離して、各ピークの面積強度（Ａ５２０、Ａ５１０、Ａ４８０）として、面積強度比（（Ａ５２０＋Ａ５１０）／（Ａ５２０＋Ａ５１０＋Ａ４８０））を、結晶体積分率（ｖｏｌ．％）とする場合が挙げられる。なお、５１０ｃｍ−１付近のピークは、粒径が微小な結晶成分と仮定されている。しかし、これらの方法は、結晶性が高い膜において相関がとりづらいことが指摘されている。
よって、本明細書では、結晶体積分率の大小を表す指標として、強度比Ｉ５２０／Ｉ４８０を用いることとする。図８に示したように、強度比Ｉ５２０／Ｉ４８０が大きくなる程、結晶性は高く、強度比Ｉ５２０／Ｉ４８０が小さくなる程、結晶性は低い。
また、本明細書では、膜の下地がＢＨＦ等の薬液でエッチングされるか否かを膜の緻密性を示す一つの指標とする。膜中にＢＨＦ等の薬液が入り込まない、または膜中に薬液が入り込んでも膜の下地までは到達しない場合には膜にＢＨＦ耐性があると判定し、薬液が膜の下地まで到達し、膜の下地がエッチングされる場合には膜にＢＨＦ耐性がないと判定する。ＢＨＦ耐性がある場合、膜は緻密であり、ＢＨＦ耐性がない場合、膜は緻密でない。
図４のＢにて示した積層膜２０では、前記２つの膜を積層させることにより、図４のＡにて示した単層膜と比較して、微結晶シリコン膜２０ａの結晶粒間に、緻密な超微結晶シリコン膜２０ｂが橋渡しされた状態となる。
つぎに、各膜のラマンピーク強度比を示す図７を参照すると、２ｋＷ、３０ｍＴｏｒｒのプロセス条件で成膜された微結晶シリコン膜２０ａの連続成膜（図４のＡにて示した単層膜の連続成膜）の強度比Ｉ５２０／Ｉ４８０および３ｋＷ、１０ｍＴｏｒｒのプロセス条件で成膜された超微結晶シリコン膜２０ｂの連続成膜（単層膜の連続成膜）の強度比Ｉ５２０／Ｉ４８０よりも、図４のＢにて示した積層膜２０の強度比Ｉ５２０／Ｉ４８０が高くなっていた。なお、各膜の膜厚はすべて同じである。
この結果から、発明者は、積層膜２０のうちの超微結晶膜２０ｂは、緻密性が高いため、微結晶シリコン膜２０ａの結晶粒間を橋渡しするのみならず、図４のＢにて示したように、超微結晶膜２０ｂに含まれる結晶粒の粒径は、微結晶膜２０ａに含まれる結晶粒の粒径より微小なので、超微結晶膜２０ｂが微結晶膜２０ａに含まれる結晶粒間の隙間に入り込み、グレインバウンダリの隙間を埋めているために、結晶性が高まっているのではないかと考えた。超微結晶膜２０ｂに含まれる結晶粒の粒径が、微結晶膜２０ａに含まれる結晶粒の粒径より微小ではないかという着想は、前述したように、結晶シリコン成分に起因した５２０ｃｍ−１付近のピークとアモルファスシリコン成分に起因した４８０ｃｍ−１付近のピークとの間に存在する「５１０ｃｍ−１付近のピークは、粒径が微小な結晶成分と仮定されている。」と、前記プラズマ半導体プロセス工学に記載されていることからも推定される。
以上の考察から、発明者は、超微結晶シリコン膜２０ｂの性質について、（１）微結晶シリコン膜２０ａより緻密な膜であること、（２）結晶性を有する膜である点で結晶性のないアモルファスシリコン膜とは異なるが、微結晶シリコン膜２０ａほど結晶性は高くない膜であること、（３）微結晶シリコン膜２０ａに含まれる結晶粒より粒径が微小な結晶粒を含有する膜であると結論付けた。
そして、発明者は、このような３つの特徴を有する超微結晶シリコン膜２０ｂを微結晶シリコン膜２０ａ上に積層させることにより、微結晶シリコン膜２０ａの結晶粒間の隙間を超微結晶シリコン膜２０ｂにて橋渡しするのみならず、微結晶シリコン膜２０ａの結晶粒間の隙間の全部または一部を超微結晶シリコン膜２０ｂにて埋め込むことに成功した。
この結果、発明者は、結晶粒間の横方向の結合が強い積層膜２０を用いて、図９の上部Ｐに示したように、グレインバウンダリ付近の障壁の高さｈを低くすることができた。この結果、移動度μを高め、動作速度が速く、動作が安定した薄膜トランジスタを製造することができた。
また、発明者は、図９の下部Ｑに示したように、結晶粒間の横方向の結合が強い積層膜２０を用いて、トランジスタ製造時にＢＨＦ系薬液がグレインバウンダリを通り抜け、これにより、薬液が下地にまで到達して下地がエッチングされることを防ぐことができた。この結果、製造中、積層膜２０がリフトオフされることがなく、薄膜トランジスタを安定的に製造することができた。
ここで、前記所定の電子温度は、４．５ｅＶ以下であってもよい。これによれば、プラズマの電子温度が４．５ｅＶ以下となる誘導結合型プラズマ処理装置（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）やヘリコン波プラズマ処理装置を用いて上記積層膜を成膜することができる。
ただし、前記所定の電子温度は２ｅＶ以下がより好ましい。これによれば、プラズマの電子温度が２ｅＶ以下となるマイクロ波プラズマ処理装置を用いて、プロセスガスの過度な解離を抑止することにより良質な積層膜を成膜することができる。ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）を用いてもよい。
また、微結晶シリコン膜および超微結晶シリコン膜形成時に用いられるプラズマの電子密度Ｎｅは、５×１０１０ｃｍ−３以上であればよいが、１０１１ｃｍ−３以上であればより好ましい。このような高電子密度のプラズマは、マイクロ波、ＩＣＰおよびヘリコン波プラズマ処理装置を用いて生成することができる。
特に、前記マイクロ波プラズマ処理装置は、図３に示したプラズマ処理装置（以下、ＣＭＥＰ（Ｃｅｌｌｕｌａｒ Ｍｉｃｒｏｗａｖｅ Ｅｘｃｉｔａｔｉｏｎ Ｐｌａｓｍａ）プラズマ処理装置とも称呼する。）であることが好ましい。
ＣＭＥＰプラズマ処理装置では、タイル状の誘電体板３１がアレイ状に設けられている。各誘電体板３１は、格子状に形成された梁２６で支持され、処理容器の天井面に固定されている。梁２６は、非磁性体の導電性部材によって形成されている。
各誘電体板３１を透過したマイクロ波は、誘電体板３１の下面とプラズマとの間を表面波（進行波）となって伝搬し、梁２６に到達すると反射して反射波となる。通常、進行波と反射波との干渉により定在波が生じる。しかしながら、２．４５ＧＨｚのマイクロ波の自由空間における波長は約１２０ｍｍであり、一方、１２０ｍｍ×１２０ｍｍ程度の大きさの誘電体板３１は、縦横共にせいぜい定在波の１波長程度の長さしかない。このため、ＣＭＥＰプラズマ処理装置では定在波はほぼ生じないと考えてよい。定在波は均一なプラズマを生成することの妨げになるから、ＣＭＥＰプラズマ処理装置によれば、誘電体板３１を所定の間隔毎にアレイ状に多数設けることにより、各誘電体板３１を透過して処理容器内に投入されたマイクロ波によりガスを励起させ、これにより、プラズマを均一かつ安定的に生成することができる。この結果、均一なプラズマを用いて大面積の被処理体に精度良くプラズマ処理を施すことができる。
これに対して、電子温度が１０ｅＶ以上、電子密度が５×１０９ｃｍ−３〜５×１０１０ｃｍ−３程度の容量結合型プラズマ処理装置では、結晶成長中、基板に高いエネルギーのイオンが照射されるので結晶性が高くなりにくい。よって、微結晶シリコン膜や超微結晶シリコン膜の成膜に容量結合型プラズマ処理装置を用いることは好ましくない。
前記第１の工程および前記第２の工程は同一の処理容器内にて実行されてもよい。また、前記第２の工程の処理容器内の圧力は、前記第１の工程の処理容器内の圧力より低く設定されてもよい。図６に示したように、第２工程では、処理容器内の圧力を下げることにより、プラズマの電子温度Ｔｅを上げることができる。この結果、第２の工程では、第１工程にて形成される微結晶膜より緻密な超微結晶膜を形成することができる。
前記第１の工程では、前記第２の工程より電子密度を高くした状態の高電子密度プラズマにより微結晶シリコン膜を形成してもよい。
また、前記第１の工程では、前記第２の工程より水素ラジカルの量を増やした状態の高電子密度プラズマにより微結晶シリコン膜を形成してもよい。
前記第１の工程にて処理容器内に投入するパワーは、前記第２の工程にて処理容器内に投入するパワーより高く設定してもよい。
図６に示したように、第１工程では、マイクロ波のパワーを上げることにより、より電子密度Ｎｅが高いプラズマを生成し、かつ水素ラジカルの含有率が高いプラズマを生成することができる。これにより、第１工程では、第２工程にて形成される超微結晶膜より結晶性の高い微結晶膜を形成することができる。
発明者は、第１の工程において、２ｋＷ、３０ｍＴｏｒｒの成膜条件にて５、１０、１５ｓｅｃと成膜時間を変え、その後、第２の工程において、３ｋＷ、１０ｍＴｏｒｒの成膜条件にて５、１０ｓｅｃと成膜時間を変えることを繰り返すことにより積層膜２０を形成した。その結果得られた膜の特性（移動度μおよびＯｎ／Ｏｆｆ電流比）を図１０に示す。これによれば、第１の工程で形成される微結晶シリコン膜の成膜時間および第２の工程で形成される超微結晶シリコン膜の成膜時間がそれぞれ最も短い（５秒、５秒）場合、トランジスタの動作特性が最も良好であった。
この結果から、発明者は、積層膜を形成する微結晶シリコン膜と超微結晶シリコン膜とが、薄膜トランジスタとしての機能を有するために必要な膜厚をそれぞれ確保することを前提に、それぞれが最も薄い膜厚になるように各層を被処理体上に積層することが特に好ましいと結論付けた。
ただし、前記第１の工程と前記第２の工程とをそれぞれ２回以上交互に繰り返すことにより前記微結晶シリコン膜と前記超微結晶シリコン膜とを被処理体上にそれぞれ２層以上積層してもよい。
また、前記第２の工程を実行する前後に前記第１の工程を実行することにより、前記超微結晶シリコン膜が前記微結晶シリコン膜に挟まれるように、前記微結晶シリコン膜と前記超微結晶シリコン膜とを被処理体上に積層させるようにしてもよい。
前記第１の工程および前記第２の工程中、被処理体近傍の温度を６００℃以下に制御してもよい。これによれば、高価な石英に比べ比較的安価なガラス基板上に薄膜トランジスタを形成することができ、製造コストを低減させることができる。
以上に説明した膜の形成方法を用いて、所定の電子温度以下の高電子密度プラズマにより基板上に微結晶シリコン膜を形成する。前記所定の電子温度より高い電子温度の高電子密度プラズマによって、その基板に照射するイオンのエネルギーが増加し、その結果、超微結晶シリコン膜を形成することができる。これにより、超微結晶シリコン膜を含む積層膜を活性層として有する薄膜トランジスタを製造することができる。
これによれば、微結晶膜と超微結晶膜との積層膜により結晶粒間の横方向の電気的結合および物理的結合を強くすることによって、薄膜トランジスタの動作特性を向上させることができるとともに、微結晶シリコン膜の下地である基板が薬液によりエッチングされることを防止し、これにより、薄膜トランジスタを安定的に製造することができる。
さらに、上述したように、図１０に示した実験結果によれば、前記微結晶シリコン膜および前記超微結晶シリコン膜を交互に繰り返し２層以上積層させた積層膜を活性層に用いることにより、動作特性をさらに高めた薄膜トランジスタを製造することができる。
また、上記膜の形成方法を用いて薄膜トランジスタを製造する製造装置を構築することができる。
さらに、上記製造装置により製造された薄膜トランジスタを表示装置に組み込むことにより、自発光し、高速処理が可能で消費電力の低い表示装置を製造することができる。
以上説明したように本発明の一態様によれば、電気的特性および物理的特性を高めた薄膜トランジスタを製造することができる。
発明を実施するための形態
以下に添付図面を参照しながら、本発明の第１実施形態にかかるＴＦＴ（薄膜トランジスタ）の膜の形成方法ついて詳細に説明する。なお、以下の説明及び添付図面において、同一の構成及び機能を有する構成要素については同一符号を付することにより重複説明を省略する。また、本明細書中、０℃、１ａｔｍのとき、１ｓｃｃｍは、１０−６／６０（ｍ３／ｓｅｃ）、１ｍＴｏｒｒは、１０−３×１０１３２５／７６０（Ｐａ）とする。
（第１実施形態）
本実施形態のＴＦＴプロセスでは、活性層として形成された微結晶シリコン膜からみてゲート電極（ドープされたシリコン基板）が下側に配置されたボトムゲート構造の薄膜トランジスタが製造される。図１および図２には、ボトムゲート型ＴＦＴプロセスが示されている。図では、ｎチャネルＴＦＴプロセスの各工程を示しているが、ドープする不純物を変えればｐチャネルＴＦＴプロセスの各工程となる。
１．ゲート酸化膜形成
ボトムゲート構造ＴＦＴプロセスでは、まず、リン（Ｐ）をドープしたドープドシリコン膜（低抵抗層（ｎ＋））のシリコン基板Ｇ上に、図１（ａ）に示したゲート酸化（ＳｉＯ２）膜１０が形成される。ゲート酸化膜１０は、低圧、基板温度４００℃の状態においてシラン（ＳｉＨ４）および酸素（Ｏ２）の混合ガスを励起させてプラズマを生成し、そのプラズマにより１００ｎｍの厚さに成膜される（低圧プラズマＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）。なお、シリコン基板Ｇはゲート電極として機能し、ゲート酸化膜１０はゲート絶縁膜として機能する。
２．微結晶シリコン膜形成
つぎに、図１（ｂ）に示したように、ゲート酸化膜１０上に微結晶シリコン（μｃ（ｍｉｃｒｏ ｃｒｙｓｔａｌ）−Ｓｉ）膜と超微結晶シリコン膜との積層膜２０をマイクロ波プラズマＣＶＤ（低圧ＣＶＤ：Ｌｏｗ−Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により１００ｎｍの厚さまで成膜する。
このとき、電子密度Ｎｅは、１×１０１１ｃｍ−３以上の高電子密度プラズマとなっており、電子温度Ｔｅは２．０ｅＶ以下である。このように、マイクロ波プラズマでは、容量結合型のプラズマと比べると、プラズマの電子密度Ｎｅは高いが、電子温度Ｔｅが低いため、処理ガスが過度に解離されず、しかも基板へのイオン照射エネルギーも小さい。この結果、高速なプラズマ処理で良質な膜を成膜することができる。
高電子密度プラズマを用いて形成された積層膜２０は、結晶性に優れているのでアニール工程やレーザ再結晶工程を必要としない。よって、積層膜２０をＴＦＴのチャネル領域に使用すると、アモルファスシリコン膜を使用した場合に比して高いキャリア移動度、およびそれに伴う優れた動作特性を有しながら、併せてアニール工程を省くことができる。この結果、スループットの向上とコストダウンを図ることができる。なお、積層膜２０の構造およびその特徴については後述する。
３．低抵抗層（ｎ＋）形成
つぎに、図１（ｃ）に示したように、たとえば、基板温度を３００℃に設定し、シランおよび水素の混合ガスを励起させてプラズマを生成し、さらにリン（Ｐ）をドープしたドープドシリコン膜（低抵抗層（ｎ＋））３０を１００ｎｍの厚さまで成膜する。低抵抗層（ｎ＋）３０は、ソース領域およびドレイン領域として機能する。
４．パターニング
低抵抗層３０の形成後、図１（ｄ）に示したように、パターン化されたレジスト膜Ｒを用いて積層膜２０および低抵抗層３０をアイランド状にパターニングする。パターニング後、レジスト膜Ｒは、バッファードフッ酸（ＢＨＦ：Ｂｕｆｆｅｒｅｄ Ｈｙｄｒｏｇｅｎ Ｆｌｕｏｒｉｄｅ）などのＨＦ系薬液により除去される。
５．アルミ配線用膜形成
つぎに、図２（ａ）に示したように、アルミ配線用膜（Ａｌ層）４０をスパッタリングにより形成する。アルミ配線用膜４０は、真空蒸着またはＣＶＤにより形成してもよい。
６．チャネルエッチング
ついで、図２（ｂ）に示したように、電極パターンを形成するために、パターン化されたレジスト膜Ｒを用いてアルミ配線用膜４０および低抵抗層３０エッチングする（チャネルエッチング）。これにより、微結晶シリコン膜２０に隣接してソース／ドレイン電極３０ｓ、３０ｄが形成される。パターニング後、レジスト膜Ｒはバッファードフッ酸ＢＨＦにより除去される。
７．裏面エッチング／裏面アルミ蒸着
つぎに、図２（ｃ）に示したように、蒸着により基板Ｇの裏面にＡｌ層５０を成膜する。
８．パッシベーション形成／アニール
最後に、以上のようにして基板Ｇ上に積層されたＴＦＴを保護するために、図２（ｄ）に示したように、プラズマＣＶＤによりＳｉＮ膜等の絶縁膜がパッシベーション層６０として形成される。なお、パッシベーション層６０を熱処理しながら水素プラズマ処理を実行してもよい。
（マイクロ波プラズマＣＶＤ装置）
つぎに、積層膜２０を成膜するマイクロ波プラズマ処理装置（ＰＭ３）について、縦断面を模式的に示した図３を参照しながら説明する。なお、マイクロ波プラズマ処理装置は、微結晶シリコン膜および超微結晶シリコン膜の積層膜を成膜する製造装置の一例である。
マイクロ波プラズマ処理装置は、処理容器２００と蓋体２１０とを備えている。処理容器２００は、その上部が開口された有底立方体形状を有している。処理容器２００と蓋体２１０とは、蓋体２１０の下面外周部と処理容器２００の上面外周部との間に配設されたＯリング３２により密閉され、これにより、プラズマ処理を施す処理室Ｕが形成されている。処理容器２００および蓋体２１０は、たとえば、アルミニウム等の金属からなり、電気的に接地されている。
処理容器２００には、その内部にて基板Ｇを載置するためのサセプタ１１（載置台）が設けられている。サセプタ１１は、たとえば窒化アルミニウムからなり、その内部には、給電部１１ａおよびヒータ１１ｂが設けられている。
給電部１１ａには、整合器１２ａ（たとえば、コンデンサ）を介して高周波電源１２ｂが接続されている。また、給電部１１ａには、コイル１３ａを介して高圧直流電源１３ｂが接続されている。整合器１２ａ、高周波電源１２ｂ、コイル１３ａおよび高圧直流電源１３ｂは、処理容器２００の外部に設けられている。また、高周波電源１２ｂおよび高圧直流電源１３ｂは、接地されている。
給電部１１ａは、高周波電源１２ｂから出力された高周波電力により処理容器２００の内部に所定のバイアス電圧を印加するようになっている。また、給電部１１ａは、高圧直流電源１３ｂから出力された直流電圧により基板Ｇを静電吸着するようになっている。
ヒータ１１ｂには、処理容器２００の外部に設けられた交流電源１４が接続されていて、交流電源１４から出力された交流電圧により基板Ｇを所定の温度に保持するようになっている。
処理容器２００の底面は筒状に開口され、その外部周縁にはベローズ１５の一端が装着されている。ベローズ１５の他端は昇降プレート１６に固着されている。このようにして、処理容器２００底面の開口部分は、ベローズ１５および昇降プレート１６により密閉されている。
サセプタ１１は、昇降プレート１６上に配設された筒体１７に支持されていて、昇降プレート１６および筒体１７と一体となって昇降し、これにより、サセプタ１１を処理プロセスに応じた高さに調整するようになっている。また、サセプタ１１の周囲には、処理室Ｕのガスの流れを好ましい状態に制御するためのバッフル板１８が設けられている。
処理容器２００の底部には、処理容器２００の外部に設けられた真空ポンプ（図示せず）が備えられている。真空ポンプは、ガス排出管１９を介して処理容器２００内のガスを排出することにより、処理室Ｕを所望の真空度まで減圧する。
蓋体２１０には、６本の方形導波管３３、スロットアンテナ３８、および、誘電体（複数枚の誘電体板３１から構成）が設けられている。６本の方形導波管３３は、その断面形状が矩形状であり、蓋体２１０の内部にて平行に並べて設けられている。各方形導波管３３の内部は、フッ素樹脂（たとえばテフロン（登録商標））、アルミナ（Ａｌ２Ｏ３）、石英などの誘電部材３４で充填されていて、その誘電部材３４により、λｇ１＝λｃ／（ε１）１／２の式に従って各方形導波管３３の管内波長λｇ１が制御される。ここで、λｃは自由空間の波長、ε１は誘電部材３４の誘電率である。
各方形導波管３３は、上部にて開口し、その開口には、可動部３５が昇降自在に挿入されている。可動部３５は、アルミニウムなどの非磁性体である導電性材料から形成されている。蓋体２１０の外部であって、各可動部３５の上面には、昇降機構３６がそれぞれ設けられていて、可動部３５を昇降移動させる。かかる構成により、誘電部材３４の上面までを限度として、可動部３５を昇降移動させるにより、方形導波管３３は、その高さを任意に変えることができるようになっている。
スロットアンテナ３８は、蓋体２１０の下方にて蓋体２１０と一体となって形成されている。スロットアンテナ３８は、アルミニウムなどの非磁性体である金属から形成されている。スロットアンテナ３８には、各方形導波管３３の下面にて、複数のスロット３７（開口）が並べて設けられている。各スロット３７の内部には、フッ素樹脂、アルミナ（Ａｌ２Ｏ３）、石英などの誘電部材が充填されていて、その誘電部材により、λｇ２＝λｃ／（ε２）１／２の式に従って各スロット３７の管内波長λｇ２が制御される。ここで、λｃは自由空間の波長、ε２はスロット３７内部の誘電部材の誘電率である。
各誘電体板３１は、互いに隣接する２本の方形導波管３３の下面に設けられた複数のスロット３７の下面にそれぞれ設けられている。このようにして、処理容器の天井面全面にて、タイル状に形成された複数の誘電体板３１が等間隔にアレイ状に取り付けられる。
各誘電体板３１は、石英ガラス、ＡｌＮ、Ａｌ２Ｏ３、サファイア、ＳｉＮ、セラミックスなどの誘電材料を用いて形成されている。各誘電体板３１には、基板Ｇと対向する面にて凹凸が形成されている。このように、各誘電体板３１に凹部または凸部の少なくともいずれかを設けることによって、表面波が、各誘電体板３１の表面を伝播する際の電界エネルギーの損失が増加し、これにより、表面波の伝播を抑止することができる。この結果、定在波の発生を抑制して、均一なプラズマを生成することができる。なお、各方形導波管３３の下面に形成されるスロット３７の個数は任意である。
スロットアンテナ３８の下面には、格子状の梁２６（梁２６ａ〜２６ｄ）が設けられている。各誘電体板３１は、その周縁にて梁２６にそれぞれ支持されている。梁２６は、各誘電体板３１より基板側に突出している。梁２６は、アルミニウムなどの非磁性体である導電性材料にて形成されている。
梁２６の下面には、その一部にて複数の支持体２７（支持体２７ａ〜２７ｄ）が設けられている。各ガスパイプ２８（たとえば、下段のガスシャワーヘッドを構成する一単位となるパーツ）の両端は、支持体２７により支持されている。ガスパイプ２８は、アルミナなどの誘電体から形成されている。
冷却水配管４４には、マイクロ波プラズマ処理装置の外部に配置された冷却水供給源４５が接続されていて、冷却水供給源４５から供給された冷却水が冷却水配管４４内を循環して冷却水供給源４５に戻ることにより、蓋体２１０は、所望の温度に保たれるようになっている。
以上に説明した構成により、図示しないマイクロ波発生器から出力された、たとえば、２．４５ＧＨｚ×３のマイクロ波は、各方形導波管３３を伝播し、各スロット３７を通り、各誘電体板３１を透過して処理室Ｕ内に投入されるようになっている。
ガス供給源４３は、複数のバルブＶ、複数のマスフローコントローラＭＦＣ、酸素ガス供給源４３ａ、アルゴンガス供給源４３ｂ、水素ガス供給源４３ｃおよびシランガス供給源４３ｄから構成されている。
ガス供給源４３は、各バルブＶの開閉および各マスフローコントローラＭＦＣの開度をそれぞれ制御することにより、所望の濃度の酸素ガス、アルゴンガス、水素ガスおよびシランガスを処理容器２００内にそれぞれ供給するようになっている。
ガス導入管２９（ガス導入管２９ａ〜２９ｄ）は、梁２６の内部を貫通している。ガス導入管２９ａ、２９ｃには、第１の流路４２ａを介して酸素ガス供給源４３ａおよびアルゴンガス供給源４３ｂが接続されている。また、ガス導入管２９ｂ、２９ｄには、第２の流路４２ｂを介してアルゴンガス供給源４３ｂ、水素ガス供給源４３ｃおよびシランガス供給源４３ｄが接続されている。
酸素ガスおよびアルゴンガスは、ガス導入管２９ａ、２９ｃを通って各誘電体板３１と各ガスパイプ２８との間の空間に導入される。一方、アルゴンガス、水素ガスおよびシランガスは、ガス導入管２９ｂ、２９ｄを通って、各ガスパイプ２８に設けられたガス供給孔からサセプタ１１上の基板Ｇ側に導入される。このようにして導入された各ガスをマイクロ波の電界エネルギーにより励起させ、これにより生成されたプラズマによって所定のプロセス条件に基づき微結晶シリコン膜や超微結晶シリコン膜が形成される。
ここで、各誘電体板３１を透過したマイクロ波は、誘電体板３１の下面とプラズマとの間を表面波（進行波）となって伝搬し、梁２６に到達すると反射して反射波となる。通常、進行波と反射波との干渉により定在波が生じる。２．４５ＧＨｚのマイクロ波の自由空間における波長は約１２０ｍｍであるから、定在波の波長は約１２０ｍｍとなる。一方、ＣＭＥＰプラズマ処理装置では、通常、誘電体板３１の大きさは１２０ｍｍ×１２０ｍｍ程度であり、これは、縦横共にせいぜい定在波の１波長程度の長さしかない。これは、ＣＭＥＰプラズマ処理装置では定在波はほぼ生じないことを意味する。定在波は均一なプラズマを安定的に生成する時の妨げになるから、ＣＭＥＰプラズマ処理装置によれば、誘電体板３１を所定の間隔毎にアレイ状に数設けることにより、均一なプラズマを安定的に生成することができる。この結果、処理容器の天井面の下方全体に均一に生成されたプラズマを用いて大面積の基板に良質な積層膜２０を形成することができる。
なお、微結晶シリコン膜２０を形成後、同プロセスモジュールＰＭ３にてリン（Ｐ）をドーピングしながら水素ガスおよびシランガスを更に供給することにより、低抵抗層３０が形成される。
つぎに、微結晶シリコン膜からなる単層膜と微結晶シリコン膜および超微結晶シリコン膜からなる積層膜２０とを比較しながら、積層膜２０について詳細に説明する。
（単層膜）
単層膜の微結晶膜の状態を図４のＡおよび図１４に示す。図１４の上部（Ｕ：微結晶膜（単層膜）と移動度）に示したように、微結晶膜の結晶粒は柱状に成長するため、結晶粒（グレイン）間の結合は弱く、結晶粒間の粒界（グレインバウンダリ）には障壁ｈができる。この障壁ｈは、キャリアが微結晶膜のグレインバウンダリを移動するとき、大きな電気抵抗（膜の横方向の電気抵抗）を生じさせる。このため、障壁ｈは、移動度μを低下させ、薄膜トランジスタの動作を遅延させるとともに薄膜トランジスタの動作特性を不安定にさせる。
また、結晶粒間の結合が弱くなると、薄膜トランジスタの製造中、レジスト膜を除去する際に使用するバッファードフッ酸ＢＨＦなどのＨＦ系薬液が、図１４の下部（Ｖ：微結晶膜（単層膜）とＢＨＦ）に示したように、グレインバウンダリを通過して微結晶膜の下地まで入り込む。このとき、微結晶シリコン膜は、バッファードフッ酸によってエッチングされることはないが、微結晶膜の下地の基板Ｇがエッチングされる。その結果、微結晶シリコン膜が下地から浮かび上がった状態（リフトオフ）となり、最終的には、微結晶シリコン膜が下地から剥がれ、トランジスタの製造が困難になる場合がある。このように、微結晶膜のみからなる単層膜では、結晶粒間の横方向の結合が弱いため、グレインバウンダリにて薄膜トランジスタの電気的特性および物理的特性が悪くなる。
（積層膜）
そこで、発明者は、本実施形態にかかる薄膜トランジスタの活性層に、図４のＡの単層膜に替えて、図４のＢの積層膜２０を用いることを考案し、この場合、薄膜トランジスタの動作にどのような変化が見られるかを実験した。
（ＴＦＴ特性評価）
発明者は、ＴＦＴの特性を評価するために、図３に示したマイクロ波プラズマ処理装置を用いた。ゲート酸化膜１０を成膜する際、マイクロ波のパワーを２．２５ｋＷ、処理容器内の圧力を１５０ｍＴｏｒｒに設定し、ガス導入管２９ａ、２９ｃから６２５ｓｃｃｍの流量の酸素ガスを導入し、ガス導入管２９ｂ、２９ｄを介してガスパイプ２８から、酸素ガスの導入位置より下方に向けてシランガスおよび水素ガスをそれぞれ１００ｓｃｃｍ、１５００ｓｃｃｍの流量だけ導入した。また、誘電体板３１とサセプタ１１とのギャップが１６６ｍｍになるようにサセプタ１１の位置を移動させた。以上のプロセス条件下、ゲート酸化膜１０が１００ｎｍの膜厚になるまで成膜した。
ゲート酸化膜１０の成膜後、所望のバルブＶの開閉を制御することにより、ガス導入管２９ａ、２９ｃから処理室Ｕの上部空間に１２６ｓｃｃｍの流量のアルゴンガスを導入し、ガス導入管２９ｂ、２９ｄを介してガスパイプ２８から、アルゴンガスの導入位置より下方に向けてシランガスおよび水素ガスをそれぞれ１２ｓｃｃｍ、１２ｓｃｃｍの流量だけ導入した。また、誘電体板３１とサセプタ１１とのギャップが１８２ｍｍになるようにサセプタ１１の位置を移動させた。以上のプロセス条件の下、単層膜を成膜する場合と、積層膜を成膜する場合の２パターンを設けた。この場合、いずれの膜も１００ｎｍの膜厚になるまで成膜した。
このとき、マイクロ波のパワーは、低パワーおよび高パワーの２パターンに設定して実験した。具体的には、単層膜の成膜時、低パワーの場合にはマイクロ波のパワーを２ｋＷ、処理室内の圧力を３０ｍＴｏｒｒに設定し、高パワーの場合にはマイクロ波のパワーのみ５ｋＷに変更し、処理室内の圧力は３０ｍＴｏｒｒのままとした。
また、積層膜の成膜時、低パワーの場合にはマイクロ波のパワー、圧力を２ｋＷ、３０ｍＴｏｒｒに設定した状態で１０秒間成膜し（形成された膜を、以下、第１膜とも称呼する。）、マイクロ波のパワー、圧力を３ｋＷ、１０ｍＴｏｒｒに変更して１０秒間成膜する（形成された膜を、以下、第２膜とも称呼する。）処理を膜厚が１００ｎｍになるまで繰り返した。高パワーの場合にはマイクロ波のパワー、圧力を５ｋＷ、３０ｍＴｏｒｒに設定した状態で１０秒間成膜し、マイクロ波のパワー、圧力を３ｋＷ、１０ｍＴｏｒｒに変更して１０秒間成膜する処理を膜厚が１００ｎｍになるまで繰り返した。
以上のプロセス条件にて、ＴＦＴの活性層として単層膜および積層膜を成膜した結果得られたＴＦＴの特性評価を図５に示す。単層膜の場合、高パワー（５ｋＷ）の場合のＴＦＴ動作特性は、移動度μ（飽和領域）が０．５５、ｏｎ／ｏｆｆ比（飽和領域）が４．５であり、低パワー（２ｋＷ）のときの移動度０．０１０、ｏｎ／ｏｆｆ比４．０より良好であった。加えて、高パワーではＢＨＦに対する耐性があったのに対して低パワーではＢＨＦに対する耐性がなかった。
なお、膜中にＢＨＦ等の薬液が入り込まない、または膜中に薬液が入り込んでも膜の下地までは到達しない場合には膜にＢＨＦ耐性があると判断し、薬液が膜の下地まで到達し、膜の下地がエッチングされる場合には膜にＢＨＦ耐性がないと判定した。ＢＨＦ耐性は、膜の緻密性を示す一つの指標となる。つまり、ＢＨＦ耐性がある場合、膜は緻密であり、ＢＨＦ耐性がない場合、膜は緻密でないと判定される。
一方、積層膜の場合、高パワーではＢＨＦ耐性はあったがＴＦＴとしての動作特性をしめさなかったのに対して、低パワーではＢＨＦに対する耐性があり、かつ、移動度０．６５、ｏｎ／ｏｆｆ比４．５と最も良好であった。
この結果、低パワーにて成膜した積層膜は、単層膜よりＴＦＴ動作特性が良く、かつＢＨＦ耐性もある良質な膜であることがわかった。発明者は、積層膜の電気的特性および物理的特性が、単層膜より良好であった理由を考察するために、低パワーにて形成された積層膜中の第１膜および第２膜の性質について考察した。
第１膜と第２膜の性質を考察するにあたって、発明者は、図６に示したように、プラズマの状態と膜の性質との相関関係を導き出した。これによれば、プラズマの電子密度Ｎｅが上がると膜の結晶性が高まり、膜の緻密性も上がる。また、プラズマの電子温度Ｔｅが上がると、膜の結晶性には影響がないが、膜の緻密性が上がる。さらに、プラズマ中の水素ラジカルが増えると、膜の緻密性には影響がないが、膜の結晶性が上がる。
また、プラズマの電子密度Ｎｅを上げるためには、マイクロ波のパワーを上げればよく、プラズマの電子温度Ｔｅを上げるためには、処理室の圧力を下げればよく、プラズマ中の水素ラジカルを増やすためには、マイクロ波のパワーを上げればよい。
微結晶膜の成膜時、マイクロ波のパワーを上げると各種ガスの電離および解離が促進され、プラズマの電子密度Ｎｅが上がるとともに、シランガスが、ＳｉＨ３、ＳｉＨ２および水素ラジカル等に解離し、これにより、ＳｉとＳｉとの結合が促進されて結晶化が進む。
一方、マイクロ波のパワーを下げると、シランガスの解離が促進されず、処理室内にシランガスが残留し、その残留シランガスとプラズマ中の水素ラジカルが反応し、水素の還元作用によりＳｉＨ３やＨ２が生成される。このように、水素ラジカルが触媒となって微結晶膜の結晶化を促進するところ、マイクロ波のパワーが低いと結晶化を促進する水素ラジカルを還元反応に消費してしまうため、微結晶膜の結晶化は進まない。言い換えれば、低いマイクロ波のパワーで結晶化させるためには、水素を添加する必要があるが、高密度プラズマと比較してより良質な微結晶膜を成膜することはできない。
結晶性が進んでいるかどうかは、膜全体の体積に対する結晶の占める体積の割合に基づき評価することができる。本実施形態では、結晶性を示す指標として結晶体積分率を用いる。結晶体積分率は、図８に示した微結晶シリコンのラマン散乱スペクトルから求められる。「プラズマ半導体プロセス工学」の書籍によれば、微結晶シリコンは、結晶シリコン成分に起因した５２０ｃｍ−１付近の鋭いピークとアモルファスシリコン成分に起因した４８０ｃｍ−１付近の幅広いピークが重畳したＴＯモードピークを持つ。結晶体積分率の大小を効果的に示す指標として、４８０ｃｍ−１付近のピーク強度と５２０ｃｍ−１の付近のピーク強度から求めた強度比Ｉ５２０／Ｉ４８０が用いられている。
図８に示したように、強度比Ｉ５２０／Ｉ４８０が大きくなる程、結晶性は高く、強度比Ｉ５２０／Ｉ４８０が小さくなる程、結晶性は低い。
また、本実施形態では、膜の下地がＢＨＦ等の薬液でエッチングされるか否かを膜の緻密性を示す指標とする。膜中にＢＨＦ等の薬液が入り込まない、または膜中に薬液が入り込んでも膜の下地までは到達しない場合には膜に緻密性があると判断し、薬液が膜の下地まで到達し、膜の下地がエッチングされる場合には膜に緻密性がないと判断する。
図４のＢにて示したように、前記２つの膜を積層させることにより、積層膜２０では、図４のＡにて示した単層膜と比較して、微結晶シリコン膜２０ａの結晶粒間に緻密な超微結晶シリコン膜２０ｂを橋渡しすることができる。
各膜のラマンピーク強度比を示す図７を参照すると、２ｋＷ、３０ｍＴｏｒｒのプロセス条件で成膜された微結晶シリコン膜２０ａの連続成膜（図４のＡにて示した微結晶シリコン膜２０ａからなる単層膜）の強度比Ｉ５２０／Ｉ４８０、および３ｋＷ、１０ｍＴｏｒｒのプロセス条件で成膜された超微結晶シリコン膜２０ｂの連続成膜（超微結晶シリコン膜２０ｂのみからなる単層膜）の強度比Ｉ５２０／Ｉ４８０よりも、図４のＢにて示した積層膜２０の強度比Ｉ５２０／Ｉ４８０が高くなっていた。また、超微結晶シリコン膜２０ｂのみからなる単層膜は、微結晶シリコン膜２０ａのみからなる単層膜より結晶性が低いことも解明できた。
この結果から、発明者は、超微結晶膜２０ｂは、緻密性が高いため、微結晶シリコン膜２０ａの結晶粒間を橋渡しするのみならず、図４のＢにて示したように、超微結晶膜２０ｂに含まれる結晶粒の粒径が、微結晶膜２０ａに含まれる結晶粒の粒径より小さいため、微結晶膜２０ａに含まれる結晶粒間の隙間に入り込み、グレインバウンダリを埋めているために、単層膜より高い結晶性を有しているのではないかと考えた。超微結晶膜２０ｂに含まれる結晶の粒径が、微結晶膜２０ａに含まれる結晶の粒径に比べて微小であるとの考察は、前述したプラズマ半導体プロセス工学に、結晶シリコン成分に起因した５２０ｃｍ−１付近のピークとアモルファスシリコン成分に起因した４８０ｃｍ−１付近のピークの間に存在する、「５１０ｃｍ−１付近のピークは、粒径が微小な結晶成分と仮定されている。」と記載されていることからも推定される。
以上の考察から、発明者は、超微結晶シリコン膜２０ｂは、（１）微結晶シリコン膜２０ａより緻密な膜であること、（２）結晶性を有するため、結晶性のないアモルファスシリコン膜とは性質の異なる膜であるが、微結晶シリコン膜２０ａほど結晶性は高くない膜であること、（３）微結晶シリコン膜２０ａに含まれる結晶粒より粒径が微小な結晶粒を含有する膜であると結論付けた。
そして、発明者は、このような３つの特徴を有する超微結晶シリコン膜２０ｂを微結晶シリコン膜２０ａ上に積層させることにより形成された、結晶粒間の横方向の結合が強い積層膜２０によって、図９の上部Ｐに示したように、グレインバウンダリ付近の障壁を低くすることができた。この結果、移動度を高め、動作速度が速く、かつ動作が安定した薄膜トランジスタを製造することができた。
また、図９の下部Ｑに示したように、微結晶シリコン膜のグレインバウンダリの全部または一部に埋め込まれた超微結晶シリコン膜によりＢＨＦ耐性が向上した。この結果、製造中、積層膜がリフトオフされることなく、安定的に薄膜トランジスタを製造することができた。
以上に説明したように、本実施形態にかかる膜の形成方法によれば、移動度μおよびｏｎ／ｏｆｆ比を高く保ち、高速処理が可能で消費電力の低い薄膜トランジスタを製造することができる。
なお、所定の電子温度は、４．５ｅＶ以下であってもよい。これによれば、プラズマの電子温度が４．５ｅＶ以下となる誘導結合型プラズマ処理装置（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）やヘリコン波プラズマ処理装置によって、超微結晶膜を成膜することができる。前記所定の電子温度は２ｅＶ以下であればより好ましい。これによれば、プラズマの電子温度が２ｅＶ以下となるマイクロ波プラズマ処理装置やＥＣＲにより生成されたプラズマを用いて、プロセスガスの過度な解離を抑止することや基板に照射するイオンのエネルギーを低下させることにより良質な超微結晶膜を成膜することができる。
また、微結晶シリコン膜および超微結晶シリコン膜形成時に利用される高電子密度プラズマの電子密度Ｎｅは、５×１０１０ｃｍ−３以上であればよいが、好ましくは、１０１１ｃｍ−３以上の電子密度のプラズマがよい。高電子密度のプラズマは、マイクロ波、ＩＣＰおよびヘリコン波プラズマ処理装置を用いて生成することができる。
また、第１実施形態では、前記第２の工程では、処理容器内の圧力を第１の工程時の前記処理容器内の圧力より低く設定した。これによれば、図６に示したように、第２工程では、処理容器内の圧力を下げることにより、プラズマの電子温度Ｔｅを上げ、これにより、第１工程で形成される微結晶膜より緻密な超微結晶膜を第２工程で形成することができる。
これに加え、第１の工程では、第２の工程の電子密度より高い電子密度のプラズマにより微結晶シリコン膜を形成してもよい。
また、第１の工程では、第２の工程より処理容器内に存在する水素ラジカルの量を増やした状態で電子密度プラズマにより微結晶シリコン膜を形成するようにしてもよい。
第１の工程では、前記処理容器内に投入するエネルギーを第２の工程に投入されるエネルギーより高く設定してもよい。
これによれば、図６に示したように、第１工程にてマイクロ波のパワーを上げることにより、第２工程で形成される微結晶膜を、より結晶性の高い膜とすることができる。
（第２実施形態）
第１実施形態では、微結晶シリコン膜と超微結晶シリコン膜とを積層させた積層膜を活性層として成膜することにより、移動度μおよびｏｎ／ｏｆｆ比が高く、ＢＨＦ耐性に強い薄膜トランジスタを製造することができた。この結果から、発明者は、微結晶シリコン膜と超微結晶シリコン膜との膜厚の組み合わせに最適値があるのではないかと考えた。そこで、第２実施形態では、微結晶シリコン膜と超微結晶シリコン膜との膜厚の組み合わせの適正化を図るために、発明者が行った実験およびその結果について説明する。
発明者は、上記２種類の膜の膜厚の組み合わせを変化させるために、各層の成膜時間を変化させた。具体的には、微結晶膜（第１膜）の成膜時間を５秒、１０秒、１５秒と変化させ、超微結晶膜（第２膜）の成膜時間を５秒、１０秒と変化させた。これにより、発明者は、（微結晶膜の成膜時間、超微結晶膜の成膜時間）を、（５秒、５秒）、（５秒、１０秒）、（１０秒、５秒）、（１０秒、１０秒）、（１５秒、５秒）、（１５秒、１０秒）の６通りに変化させながら、６種類の積層膜を形成した。なお、微結晶膜および超微結晶膜のプロセス条件は第１実施形態と同様である。
この結果を図１０〜図１３に示す。図１１は、図１０に示した結果のうち、移動度μについての結果を２ｋＷ、３０ｍＴｏｒｒの連続成膜と比較してプロットしたものである。また、図１２は、図１０に示した結果のうち、ｌｏｇ（ｏｎ／ｏｆｆ電流）比についての結果を２ｋＷ、３０ｍＴｏｒｒの連続成膜と比較してプロットしたものである。図１３は、図１０に示されていないＢＨＦ耐性を示したものである。
この結果から、発明者は、各層の成膜時間を変化させるとトランジスタの動作特性が変化することを見いだした。具体的には、微結晶膜の成膜時間および超微結晶膜の成膜時間を（５秒、５秒）と最も短く設定した場合、移動度μ＝１．２０（ｃｍ２／Ｖｓｅｃ）、ｏｎ／ｏｆｆ比＝４．５となり、最も高いＴＦＴ動作特性を示した。
この結果から、微結晶シリコン膜および超微結晶シリコン膜が薄膜トランジスタとして機能するために必要な膜厚を有し、かつ、微結晶シリコン膜および超微結晶シリコン膜がそれぞれ最も薄い膜厚になるように基板上にそれぞれ積層することが特に好ましいことが分かった。なお、いずれの積層膜もＢＨＦ耐性を有していた。
以上に説明したように、本実施形態にかかる膜の形成方法によれば、移動度μおよびｏｎ／ｏｆｆ比を高く保ち、さらに高速処理が可能で消費電力の低い薄膜トランジスタを製造することができる。
また、微結晶シリコン膜をチャネル層に用いることによりアニール処理を不要とし、これにより、プロセス中の温度を６００℃以下に保持することによって安価なガラス基板にも薄膜トランジスタを形成することができる。
なお、本実施形態にかかる膜の形成方法は、シリコンウエハにＴＦＴを形成する半導体の膜の形成方法とフラットパネルディスプレイ（ＦＰＤ：Ｆｌａｔ Ｐａｎｎｅｌ Ｄｉｓｐｌａｙ）上にＴＦＴを形成する半導体の膜の形成方法を含む。
上記実施形態において、各部の動作はお互いに関連しており、互いの関連を考慮しながら、一連の動作として置き換えることができる。そして、このように置き換えることにより、薄膜トランジスタを製造する方法の発明の実施形態を、その膜の形成方法を用いて薄膜トランジスタを製造する製造装置の実施形態とすることができる。
なお、上記実施形態では、ＣＭＥＰプラズマ処理装置を用いてプラズマＣＶＤにより微結晶シリコン膜が成膜された。しかしながら、微結晶シリコン膜の形成にラジアルラインスロットアンテナ（ＲＬＳＡ：Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ）プラズマ処理装置を用いてもよい。
また、生成されるプラズマの電子温度が４．５ｅＶ以下である誘導結合型プラズマ処理装置（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）やヘリコン波プラズマ処理装置によっても超微結晶膜を成膜することができる。ただし、生成されるプラズマの電子温度が２．０ｅＶ以下であるマイクロ波プラズマ処理装置によれば、より良質な超微結晶膜を成膜することができる。
また、上記製造装置により製造された薄膜トランジスタを表示装置に組み込むことにより、高速処理が可能で消費電力の低い表示装置を製品化することができる。表示装置としては、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイやプラズマディスプレイ、液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などが挙げられる。
また、微結晶シリコン膜および超微結晶シリコン膜形成時に利用される高電子密度プラズマの電子密度Ｎｅは、５×１０１０ｃｍ−３以上であればよいが、好ましくは、１０１１ｃｍ−３以上の電子密度のプラズマがよい。この程度の電子密度のプラズマは、マイクロ波プラズマ、ＩＣＰおよびヘリコン波プラズマ処理装置を用いて生成することができる。
また、上記製造装置により上記処理が施される被処理体は、シリコン基板に限られず、ガラス基板であってもよい。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
たとえば、上記実施形態では、ボトムゲート構造の薄型トランジスタの製造プロセスを例に挙げたが、本発明は、微結晶シリコン膜からみてシリコン基板と反対にゲート電極が配置されるトップゲート構造の薄膜トランジスタを製造する方法にも用いることができる。
また、本発明にかかる積層膜は、太陽電池に用いることもできる。これによれば、変更効率の高い太陽電池を製造することができる。
本発明の第１および第２実施形態にかかる膜の形成方法のプロセスを示したデバイスの断面図である。 同実施形態にかかる膜の形成方法の図１に続くプロセスを示したデバイスの断面図である。 同実施形態にかかるＣＭＥＰプラズマ処理装置の縦断面図である。 同実施形態にかかる単層膜と積層膜とを模式的に示した図である。 第１実施形態にかかる単層膜と積層膜とのＴＦＴ特性結果を示した図である。 第１および第２実施形態にかかる各プロセス条件と膜の結晶性および緻密性との相関関係を示した図である。 各単層膜と積層膜とのラマンピーク強度比を示した図である。 ラマンピーク強度比と膜の結晶性との関係を説明するための図である。 第１および第２実施形態にかかる積層膜と移動度およびＢＨＦ耐性との関係を説明するための図である。 第２実施形態にかかる積層膜のＴＦＴ特性結果を示した図である。 第２実施形態にかかる積層膜の移動度を示した図である。 第２実施形態にかかる積層膜のＯｎ／Ｏｆｆ電流比を示した図である。 第２実施形態にかかる積層膜のＢＨＦ耐性を示した図である。 単層膜と移動度およびＢＨＦ耐性との関係を説明するための図である。
符号の説明
１０ ゲート酸化膜
２０ 積層膜
２０ａ 微結晶シリコン膜
２０ｂ 超微結晶シリコン膜
３０ 低抵抗層
４０ アルミ配線用膜
５０ 裏面Ａｌ層
６０ パッシベーション層
１００ 基板処理システム
ＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４ プロセスモジュール
Ｇ 基板

Claims (26)

  1. ｎチャネル薄膜トランジスタ、ｐチャネル薄膜トランジスタおよび太陽電池の少なくともいずれかに用いられる膜を形成する方法であって、
    所定の電子温度以下の高電子密度プラズマにより微結晶シリコン膜を形成する第１の工程と、
    前記所定の電子温度より高い電子温度の高電子密度プラズマを用いて超微結晶シリコン膜を形成する第２の工程と、を備える膜の形成方法。
  2. 前記第１の工程および前記第２の工程は同一の処理容器内にて実行され、
    前記第２の工程の処理容器内の圧力は、前記第１の工程の処理容器内の圧力より低く設定される請求項１に記載された膜の形成方法。
  3. 前記第１の工程では、
    前記第２の工程より電子密度を高くした状態の高電子密度プラズマにより微結晶シリコン膜を形成する請求項１または請求項２のいずれかに記載された膜の形成方法。
  4. 前記第１の工程では、
    前記第２の工程より水素ラジカルの量を増やした状態の高電子密度プラズマにより微結晶シリコン膜を形成する請求項１〜３のいずれかに記載された膜の形成方法。
  5. 前記第１の工程にて処理容器内に投入するパワーは、前記第２の工程にて処理容器内に投入するパワーより高く設定する請求項３または請求項４のいずれかに記載された膜の形成方法。
  6. 前記所定の電子温度は、４．５ｅＶ以下である請求項１〜５のいずれかに記載された膜の形成方法。
  7. 前記所定の電子温度は、２ｅＶ以下である請求項６に記載された膜の形成方法。
  8. 前記第２の工程の電子密度は、５×１０１０ｃｍ−３以上である請求項１〜７のいずれかに記載された膜の形成方法。
  9. 前記第２の工程の電子密度は、１×１０１１ｃｍ−３以上である請求項８に記載された膜の形成方法。
  10. 前記第２の工程にて形成される超微結晶膜は、前記第１の工程にて形成される微結晶膜より緻密に形成されるように各工程のプロセス条件を設定する請求項１〜９のいずれかに記載された膜の形成方法。
  11. 前記第２の工程にて形成される超微結晶膜は、前記第１の工程にて形成される微結晶膜より結晶粒が小さくなるように各工程のプロセス条件を設定する請求項１〜１０のいずれかに記載された膜の形成方法。
  12. 前記第１の工程にて形成される微結晶膜は、前記第２の工程にて形成される超微結晶膜より結晶体積分率が高くなるように各工程のプロセス条件を設定する請求項１〜１１のいずれかに記載された膜の形成方法。
  13. 前記高電子密度プラズマは、
    誘導結合型プラズマ処理装置またはマイクロ波プラズマ処理装置を用いて所望のガスを励起させることにより生成される請求項１〜１２のいずれかに記載された膜の形成方法。
  14. 前記マイクロ波プラズマ処理装置は、タイル状に形成された複数の誘電体板の各誘電体板にマイクロ波を透過させることにより前記処理容器内にマイクロ波を投入する請求項１３に記載された膜の形成方法。
  15. 前記第１の工程と前記第２の工程とをそれぞれ２回以上交互に繰り返すことにより前記微結晶シリコン膜と前記超微結晶シリコン膜とを被処理体上にそれぞれ２層以上積層する請求項１〜１４のいずれかに記載された膜の形成方法。
  16. 前記積層膜を形成する前記微結晶シリコン膜と前記超微結晶シリコン膜とが、薄膜トランジスタとしての機能を有するために必要な膜厚であって、それぞれが最も薄い膜厚になるように各層を被処理体上に積層する請求項１５に記載された膜の形成方法。
  17. 前記第２の工程を実行する前後に前記第１の工程を実行することにより、前記超微結晶シリコン膜が前記微結晶シリコン膜に挟まれるように各層を被処理体上に積層する請求項１〜１４のいずれかに記載された膜の形成方法。
  18. 前記第１の工程および前記第２の工程中、被処理体近傍の温度を６００℃以下に制御する請求項１〜１７のいずれかに記載された膜の形成方法。
  19. 所定の電子温度以下の高電子密度プラズマにより形成された微結晶シリコン膜上に、前記所定の電子温度より高い電子温度の高電子密度プラズマにより形成された超微結晶シリコン膜を積層させた積層膜を活性層として有する薄膜トランジスタ。
  20. 前記微結晶シリコン膜および前記超微結晶シリコン膜を交互に繰り返し２層以上積層させた積層膜を有する請求項１９に記載された薄膜トランジスタ。
  21. 所定の電子温度以下の高電子密度プラズマにより形成された微結晶シリコン膜上に、前記所定の電子温度より高い電子温度の高電子密度プラズマにより形成された超微結晶シリコン膜を積層させた積層膜を活性層として有する太陽電池。
  22. 前記微結晶シリコン膜および前記超微結晶シリコン膜を交互に繰り返し２層以上積層させた積層膜を有する請求項２１に記載された太陽電池。
  23. 請求項１〜１８のいずれかに記載された膜の形成方法を用いて薄膜トランジスタを製造する製造装置。
  24. 請求項１〜１８のいずれかに記載された膜の形成方法を用いて太陽電池を製造する製造装置。
  25. 請求項２３に記載された製造装置により製造された薄膜トランジスタを組み込んだ表示装置。
  26. 膜を形成する方法であって、
    所定の電子温度以下の高電子密度プラズマにより微結晶シリコン膜を形成する第１の工程と、
    前記所定の電子温度より高い電子温度の高電子密度プラズマを用いて超微結晶シリコン膜を形成する第２の工程と、を備える膜の形成方法。
JP2007310264A 2007-11-30 2007-11-30 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置 Pending JP2009135277A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007310264A JP2009135277A (ja) 2007-11-30 2007-11-30 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置
US12/323,655 US7833826B2 (en) 2007-11-30 2008-11-26 Film formation method, thin-film transistor and solar battery
TW097146454A TW200945419A (en) 2007-11-30 2008-11-28 Film formation method, thin-film transistor, solar battery, manufacture device and display device
CN2008101807351A CN101447419B (zh) 2007-11-30 2008-11-28 膜的形成方法、薄膜晶体管、太阳能电池、制造装置和显示装置
KR1020080119780A KR101133787B1 (ko) 2007-11-30 2008-11-28 막의 형성 방법, 박막 트랜지스터, 태양 전지, 제조 장치 및 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007310264A JP2009135277A (ja) 2007-11-30 2007-11-30 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置

Publications (1)

Publication Number Publication Date
JP2009135277A true JP2009135277A (ja) 2009-06-18

Family

ID=40674804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007310264A Pending JP2009135277A (ja) 2007-11-30 2007-11-30 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置

Country Status (5)

Country Link
US (1) US7833826B2 (ja)
JP (1) JP2009135277A (ja)
KR (1) KR101133787B1 (ja)
CN (1) CN101447419B (ja)
TW (1) TW200945419A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040279A1 (ja) * 2009-10-01 2011-04-07 シャープ株式会社 半導体装置およびその製造方法
WO2012117972A1 (ja) * 2011-03-03 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2012176410A1 (ja) * 2011-06-21 2012-12-27 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板、並びに半導体膜の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012027857A2 (en) * 2010-09-02 2012-03-08 Oerlikon Solar Ag, Trübbach Method for manufacturing a tandem solar cell with microcrystalline absorber layer
JP5773194B2 (ja) * 2011-07-11 2015-09-02 国立大学法人東京農工大学 太陽電池の製造方法
JP2013051370A (ja) * 2011-08-31 2013-03-14 Tokyo Electron Ltd 成膜方法及び記憶媒体
TWI522490B (zh) * 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280309A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 薄膜形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429034B2 (ja) 1992-10-07 2003-07-22 シャープ株式会社 半導体膜の製造方法
JPH0794749A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH08148690A (ja) 1994-11-25 1996-06-07 Sharp Corp 薄膜トランジスタおよび半導体膜の製造方法
JP3439051B2 (ja) 1996-11-07 2003-08-25 株式会社富士電機総合研究所 微結晶膜およびその製造方法
JP2004071715A (ja) 2002-08-02 2004-03-04 Mitsubishi Heavy Ind Ltd 光起電力素子の製造方法及び光起電力素子
US20040231590A1 (en) * 2003-05-19 2004-11-25 Ovshinsky Stanford R. Deposition apparatus for the formation of polycrystalline materials on mobile substrates
KR100731430B1 (ko) * 2005-10-20 2007-06-21 삼성에스디아이 주식회사 이중 활성층을 갖는 박막트랜지스터 및 그 제조방법과,상기 박막트랜지스터를 사용한 평판표시장치,유기전계발광표시장치 및 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280309A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 薄膜形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040279A1 (ja) * 2009-10-01 2011-04-07 シャープ株式会社 半導体装置およびその製造方法
WO2012117972A1 (ja) * 2011-03-03 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2012176410A1 (ja) * 2011-06-21 2012-12-27 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板、並びに半導体膜の製造方法

Also Published As

Publication number Publication date
KR20090056906A (ko) 2009-06-03
KR101133787B1 (ko) 2012-04-06
CN101447419A (zh) 2009-06-03
US7833826B2 (en) 2010-11-16
CN101447419B (zh) 2011-08-24
TW200945419A (en) 2009-11-01
US20090140257A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
TWI719015B (zh) 在3d nand存放裝置中用於提高豎直蝕刻性能的膜的電漿增強化學氣相沉積
JP2009135277A (ja) 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US8043981B2 (en) Dual frequency low temperature oxidation of a semiconductor device
KR20150072342A (ko) 반도체 장치의 제조 방법
KR101249611B1 (ko) 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
US10636650B2 (en) Argon addition to remote plasma oxidation
Okumura Inductively coupled plasma sources and applications
KR20160117220A (ko) 에칭 방법
KR20090127065A (ko) 반도체 기판의 제조방법
JP2022523315A (ja) メモリ用途のための垂直トランジスタの作製
KR20160134537A (ko) 에칭 방법
TW201030172A (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
JPWO2018179352A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101046625B1 (ko) 반도체 제조 방법, 반도체 제조 장치 및 표시 장치
KR20160140469A (ko) 에칭 방법
JP2006286705A (ja) プラズマ成膜方法及び成膜構造
US11289331B2 (en) Methods for graphene formation using microwave surface-wave plasma on dielectric materials
US8431461B1 (en) Silicon nitride dry trim without top pulldown
JP2013047388A (ja) 微結晶シリコン膜形成方法、微結晶シリコン膜成膜装置および表示装置
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들
JPH06168895A (ja) 絶縁膜形成方法及び装置
TW202412066A (zh) 低溫氧化矽間隙填充
TW202224015A (zh) 蝕刻處理方法及基板處理裝置
CN113994458A (zh) 形成用于薄膜晶体管结构的电感耦合高密度等离子体膜的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212