KR20160134537A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20160134537A
KR20160134537A KR1020160058079A KR20160058079A KR20160134537A KR 20160134537 A KR20160134537 A KR 20160134537A KR 1020160058079 A KR1020160058079 A KR 1020160058079A KR 20160058079 A KR20160058079 A KR 20160058079A KR 20160134537 A KR20160134537 A KR 20160134537A
Authority
KR
South Korea
Prior art keywords
gas
period
sequences
flow rate
execution
Prior art date
Application number
KR1020160058079A
Other languages
English (en)
Other versions
KR102362446B1 (ko
Inventor
유스케 사이토
히로노부 이치카와
이사오 다후사
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015207301A external-priority patent/JP6504989B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160134537A publication Critical patent/KR20160134537A/ko
Application granted granted Critical
Publication of KR102362446B1 publication Critical patent/KR102362446B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Abstract

본 발명은 에칭 방법을 제공한다.
일 실시 형태의 에칭 방법은 플라즈마 처리 장치의 처리 용기 내에서, 플루오로카본 가스, 및 하이드로플루오로카본 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 제1 공정과, 처리 용기 내에서, 하이드로플루오로카본 가스, 및 질소 가스를 포함하는 제2 처리 가스의 플라즈마를 생성하는 제2 공정을 포함한다. 이 방법에서는 제1 공정 및 제2 공정을 각각이 포함하는 복수 회의 시퀀스가 실행된다. 이 방법에서는 제1 공정의 실행 기간 및 제2 공정의 실행 기간에 걸쳐서, 연속적으로 플라즈마가 생성된다. 제2 공정에서는 제1 공정의 실행 기간의 직전의 기간 및 제1 공정의 실행 기간의 직후의 기간에서, 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율이, 낮은 비율로 설정된다.

Description

에칭 방법{ETCHING METHOD}
본 발명의 실시 형태는 에칭 방법에 관한 것이며, 특히 실리콘 산화막 및 실리콘 질화막이 번갈아 적층됨으로써 구성된 다층막을 가지는 제1 영역과, 상기 제1 영역의 실리콘 산화막의 막 두께보다도 큰 막 두께를 가지는 실리콘 산화막을 포함하는 제2 영역을 동시에 에칭하는 방법에 관한 것이다.
반도체 장치의 일종으로서 3차원 구조를 가지는 NAND형 플래쉬 메모리 디바이스가 알려져 있다. 3차원 구조를 가지는 NAND형 플래쉬 메모리 디바이스의 제조에서는 실리콘 산화막과 실리콘 질화막이 번갈아 마련됨으로써 구성되는 다층막의 에칭을 실시해서, 상기 다층막에 깊은 홀을 형성하는 공정을 실시한다. 이와 같은 에칭에 대해서는 하기의 특허문헌 1에 기재되어 있다.
구체적으로, 특허문헌 1에는 다층막 위에 마스크를 가지는 피처리체를 처리 가스의 플라즈마에 노출함으로써, 상기 다층막의 에칭을 실시하는 방법이 기재되어 있다.
미국 특허 출원 공개 제2013/0059450호 명세서
에칭의 대상인 피처리체에는 실리콘 산화막과 실리콘 질화막이 번갈아 마련됨으로써 구성되는 다층막을 가지는 제1 영역과, 제1 영역의 실리콘 산화막의 막 두께보다도 큰 막 두께를 가지는 실리콘 산화막을 포함하는 제2 영역을 가지는 것이 있다. 이와 같은 피처리체에 에칭을 실시해서, 홀 및/또는 트렌치와 같은 스페이스를 제1 영역과 제2 영역의 양쪽에 동시에 형성하는 것이 요구되고 있다.
제1 영역과 제2 영역에 스페이스를 동시에 형성하는 방법으로는 제1 영역 및 제2 영역의 양쪽 위에 개구를 제공하는 마스크를 가지는 피처리체를 준비하고, 플라즈마 처리 장치의 처리 용기 내에서 플루오로카본 가스 및 하이드로플루오로카본 가스를 포함하는 처리 가스의 플라즈마를 생성함으로써 제1 영역 및 제2 영역을 에칭하는 것이 생각된다.
그렇지만, 이와 같은 처리 가스의 플라즈마를 이용한 에칭에서는 제2 영역에서 형성되는 스페이스의 폭이 상기 스페이스의 깊이 방향의 일부분에서 넓어지는 경우가 있다. 즉, 제2 영역의 에칭에 의해서 형성되는 스페이스를 구획 형성(畵成)하는 측벽면의 수직성이 낮아지는 경우가 있다.
측벽면의 수직성의 저하를 억제하기 위해서는 플라즈마 처리 장치의 처리 용기 내에서 플루오로카본 가스 및 하이드로플루오로카본 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 제1 공정과, 상기 처리 용기 내에서, 수소 가스, 하이드로플루오로카본 가스, 및 질소 가스를 포함하는 제2 처리 가스의 플라즈마를 생성하는 제2 공정을 번갈아 반복하는 방법이 생각된다. 이 방법에서는 제2 처리 가스로부터 생성되는 탄소 및/또는 탄화수소에 의해서 스페이스를 구획 형성하는 측벽을 보호하면서, 에칭을 진행시킬 수 있다.
상기와 같이 제1 공정과 제2 공정을 번갈아 반복해 실행하는 방법에서는 제1 공정과 제2 공정이 연속해 실행되면, 제1 처리 가스와 제2 처리 가스가 혼합한 상태에서 플라즈마가 생성되는 기간이 생긴다. 이것에 의해, 마스크 위에 과도하게 퇴적물이 형성되어 마스크의 개구의 폭이 좁아져, 경우에 따라서는 마스크의 개구가 폐색하는 경우가 있다. 그 결과, 제1 영역 및 제2 영역에 수직성이 높은 스페이스를 형성할 수 없는 사태가 생길 수 있다.
두 개의 공정에서 각각 이용되는 두 개의 처리 가스가 혼합한 상태에서의 플라즈마의 생성을 회피하는 대책으로서는 두 개의 공정의 실행 기간 사이에 가스 치환 기간을 마련하는 대책이 생각된다. 가스 치환 기간에서는 플라즈마를 생성하지 않고, 처리 용기 내의 처리 가스가 다음의 공정에서 이용되는 처리 가스로 치환된다. 그리고, 상기 가스 치환 기간의 경과 후에 플라즈마가 생성된다. 그렇지만, 가스 치환 기간, 즉 플라즈마를 생성하지 않는 기간은 스루풋을 저하시키는 요인이 된다.
따라서, 실리콘 산화막 및 실리콘 질화막이 번갈아 적층됨으로써 구성된 다층막을 가지는 제1 영역과, 상기 제1 영역의 실리콘 산화막의 막 두께보다도 큰 막 두께를 가지는 실리콘 산화막을 포함하는 제2 영역을 동시에 에칭하는 기술에서, 제1 처리 가스의 플라즈마를 생성하는 제1 공정과 제2 처리 가스의 플라즈마를 생성하는 제2 공정을 연속해 실행하고, 또한 에칭에 의해서 형성되는 측벽면의 수직성의 저하를 억제하는 것이 요망된다.
일 태양에서는 피처리체의 제1 영역 및 제2 영역을 동시에 에칭하는 방법이 제공된다. 제1 영역은 실리콘 산화막 및 실리콘 질화막이 번갈아 적층됨으로써 구성된 다층막을 갖는다. 제2 영역은 제1 영역의 실리콘 산화막의 막 두께보다도 큰 막 두께를 가지는 실리콘 산화막을 포함한다. 피처리체는 제1 영역 및 제2 영역 위에 개구를 제공하는 마스크를 갖는다. 이 방법은 (i) 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오로카본 가스 및 하이드로플루오로카본 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 제1 공정과, (ii) 처리 용기 내에서, 하이드로플루오로카본 가스 및 질소 가스를 포함하는 제2 처리 가스의 플라즈마를 생성하는 제2 공정을 포함한다. 이 방법에서는 제1 공정 및 제2 공정을 각각이 포함하는 복수 회의 시퀀스가 실행된다. 즉, 제1 공정과 제2 공정이 번갈아 반복된다. 이 방법에서는 제1 공정과 제2 공정이 연속해 실행된다. 이 방법에서는 제2 공정의 실행 기간은 상기 제2 공정의 개시시를 포함하는 제1 기간, 제1 기간에 이어지는 제2 기간, 및 제2 기간에 이어 제2 공정의 종료시를 포함하는 제3 기간을 포함한다. 제2 기간에서는 제2 처리 가스에 수소 가스가 더 포함된다. 제1 공정의 실행 기간의 직후의 제1 기간, 및 제1 공정의 실행 기간의 직전의 제3 기간에서는 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율이, 제2 기간에서의 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율보다 낮은 비율로 설정된다. 또한 일 실시 형태에서는 제1 공정의 실행 기간 및 제2 공정의 실행 기간에 걸쳐서, 플라즈마를 생성하기 위한 고주파가 연속적으로 사용된다.
일 태양에 관한 방법의 기본적인 에칭의 원리는 이하와 같다. 즉, 제1 공정의 실행에 의해, 제1 영역 및 제2 영역의 양쪽이 에칭된다. 제2 공정에서는 하이드로플루오로카본 가스의 해리에 의해 생성되는 불소가 수소와 결합해, 불소의 양이 감소된다. 또, 하이드로플루오로카본으로부터 생성되는 탄소, 탄화수소, 불소 함유 탄화수소들이 에칭에 의해서 형성된 스페이스를 구획 형성하는 측벽면에 부착한다. 이것에 의해, 에칭에 의해서 형성된 측벽면이 보호된다. 또, 마스크에 부착한 탄소 및/또는 탄화수소의 양은 질소의 활성종에 의해서 감소된다. 따라서, 이 방법에 의하면, 마스크의 개구의 폐색이 억제되고, 또한 에칭에 의해서 형성된 측벽면, 특히 제2 영역의 에칭에 의해서 형성된 측벽면의 수직성이 향상된다.
또, 일 태양에 관한 방법에서는 가스의 치환을 위해서 플라즈마를 생성하지 않는 기간을 마련하는 경우 없이, 제1 공정과 제2 공정이 연속해 실행된다. 따라서, 스루풋이 향상된다. 또, 제1 공정의 실행 기간의 직후의 제1 기간, 및 제1 공정의 실행 기간의 직전의 제3 기간에서는 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율이, 낮은 비율로 설정된다. 이것에 의해, 제1 처리 가스에 혼입하는 수소 가스의 양이 저감된다. 그 결과, 제1 처리 가스로부터 생성되는 불소의 양의 저하가 억제된다. 또, 마스크 위의 퇴적물이 될 수 있는 탄화수소 및 불소 함유 탄화수소의 과도한 생성이 억제된다. 따라서, 마스크의 개구의 축소 및/또는 마스크의 폐색이 억제된다. 그러므로, 제1 영역 및 제2 영역에 형성되는 스페이스를 구획 형성하는 측벽면의 수직성의 저하가 억제된다.
일 실시 형태에서는 제1 공정의 실행 기간의 직후의 제1 기간, 및 제1 공정의 실행 기간의 직전의 제3 기간에서, 제2 처리 가스에 질소 가스가 더 포함되어도 된다. 이 실시 형태에서는 마스크 위의 퇴적물의 양이 질소의 활성종에 의해서 감소된다.
일 실시 형태에서는 제1 공정의 실행 기간의 직후의 제1 기간, 및 제1 공정의 실행 기간의 직전의 제3 기간에서, 수소 가스의 유량이 제2 기간에서의 수소 가스의 유량보다 낮은 유량으로 설정되어도 된다. 혹은 제1 공정의 실행 기간의 직후의 제1 기간, 및 제1 공정의 실행 기간의 직전의 제3 기간에서, 질소 가스에 의한 희석에 의해서, 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율이 낮은 비율로 설정되어도 된다.
일 실시 형태에서는 제1 공정의 실행 기간은 제1 공정의 개시시를 포함하는 제4 기간, 제4 기간에 이어지는 제5 기간, 및 제5 기간에 이어 제1 공정의 종료시를 포함하는 제6 기간을 포함하고, 제5 기간에서 제1 처리 가스에 산소 가스가 더 포함된다. 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 제2 공정의 실행 기간의 직후의 제4 기간, 및 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 제2 공정의 실행 기간의 직전의 제6 기간에서, 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율이, 제5 기간에서의 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율보다 낮은 비율로 설정되어도 된다. 이 실시 형태에서는 제4 기간 및 제5 기간의 시간 길이를 조정함으로써, 마스크 위의 퇴적물의 양을 조정해, 마스크의 개구의 폭을 조정하는 것이 가능해진다.
일 실시 형태에서는 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 제2 공정의 실행 기간의 직후의 제4 기간, 및 제2 공정의 실행 기간의 직전의 제6 기간에서, 제1 처리 가스에 질소 가스가 더 포함되어도 된다. 이 실시 형태에서는 마스크 위의 퇴적물의 양이 질소의 활성종에 의해서 감소된다.
일 실시 형태에서는 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 제2 공정의 실행 기간의 직후의 제4 기간, 및 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 제2 공정의 실행 기간의 직전의 제6 기간에서, 산소 가스의 유량이, 제5 기간에서의 산소 가스의 유량보다 낮은 유량으로 설정되어도 된다. 혹은 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 제2 공정의 실행 기간의 직후의 제4 기간, 및 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 제2 공정의 실행 기간의 직전의 제6 기간에서, 질소 가스에 의한 희석에 의해서, 제1 처리 가스의 유량 중의 산소 가스의 유량의 비율이 낮은 비율로 설정되어도 된다.
일 실시 형태에서는 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 제2 공정의 실행 기간의 직후의 제4 기간, 및 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 제2 공정의 실행 기간의 직전의 제6 기간에서, 제1 처리 가스에 불소 함유 가스가 더 포함되어도 된다. 이 실시 형태에 의하면, 마스크 위의 퇴적물의 양을 조정할 수 있고, 또한 에칭 레이트를 향상시키는 것이 가능해진다.
일 실시 형태에서는 제1 공정의 실행 시간 길이가 제2 공정의 실행 시간 길이보다도 긴 시간 길이로 설정되어도 된다. 제2 공정은 주로 측벽면의 보호를 위해서 이용되고, 상기 공정의 에칭에 대한 기여는 비교적 적다. 이 실시 형태에 의하면, 에칭에 기여하는 제1 공정의 실행 시간 길이에 대해서 측벽면의 보호에 기여하는 제2 공정의 실행 시간 길이가 짧게 설정되므로, 제1 영역 및 제2 영역의 에칭의 스루풋이 높아진다.
다른 양태에서는 상술한 피처리체의 제1 영역 및 제2 영역을 동시에 에칭하는 방법이 제공된다. 이 방법은 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오로카본 가스 및 하이드로플루오로카본 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 제1 공정과, 처리 용기 내에서, 하이드로플루오로카본 가스, 질소 가스, 및 수소 가스를 포함하는 제2 처리 가스의 플라즈마를 생성하는 제2 공정을 포함한다. 이 방법에서는 제1 공정 및 제2 공정을 각각이 포함하는 복수 회의 시퀀스가 실행된다. 복수 회의 시퀀스의 각각은 제1 공정과 제2 공정 사이에, 처리 용기 내에서 헬륨 가스를 포함하는 불활성 가스의 플라즈마를 생성하는 중간 공정을 더 포함한다. 또한 각 시퀀스에서는 제1 공정, 중간 공정, 및 제2 공정이 연속적으로 실행된다. 일 실시 형태에서는 복수 회의 시퀀스 동안, 플라즈마를 생성하기 위한 고주파가 연속적으로 사용된다. 이 방법에서의 에칭의 원리는 상술한 일 태양에 관한 방법에서의 에칭의 원리와 동일하다. 추가로, 이 방법에서는 가스의 치환을 위해서 플라즈마를 생성하지 않는 기간을 마련하는 경우 없이, 제1 공정과 제2 공정 사이에, 불활성 가스의 플라즈마를 생성하는 기간을 마련함으로써, 제1 처리 가스와 제2 처리 가스가 혼합한 상태에서의 플라즈마의 생성이 방지된다. 이것에 의해, 마스크 위로의 과도한 퇴적물의 생성이 억제된다. 따라서, 이 방법에 의하면, 마스크의 개구의 축소 및/또는 마스크의 폐색이 억제되고, 또한 에칭에 의해서 형성된 측벽면, 특히 제2 영역의 에칭에 의해서 형성된 측벽면의 수직성이 향상된다. 또한 불활성 가스는 질소 가스를 더 포함하고 있어도 된다.
일 실시 형태에서는 제2 처리 가스는 3불화 질소 가스를 더 포함하고 있어도 된다. 3불화 질소 가스는 마스크의 에칭량 및 탄화수소의 양의 조정에 기여할 수 있다. 일 실시 형태에서는 제2 처리 가스는 황화 카르보닐 가스를 더 포함하고 있어도 된다. 황화 카르보닐 가스의 해리에 의해서 생성되는 유황(S)을 함유하는 생성물은 마스크의 보호에 기여해, 마스크의 개구 폭의 조정에 기여할 수 있다. 또, 일 실시 형태에서는 제2 처리 가스는 탄화수소 가스를 더 포함하고 있어도 된다. 탄화수소 가스는 측벽면의 보호를 위한 탄화수소원으로서 기여할 수 있다. 또, 일 실시 형태에서는 마스크는 카본으로 구성된 마스크, 예를 들면 비결정성(amorphous) 카본제의 마스크여도 된다.
이상 설명한 것처럼, 실리콘 산화막 및 실리콘 질화막이 번갈아 적층됨으로써 구성된 다층막을 가지는 제1 영역과, 상기 제1 영역의 실리콘 산화막의 막 두께보다도 큰 막 두께를 가지는 실리콘 산화막을 포함하는 제2 영역을 동시에 에칭하는 기술에서, 제1 처리 가스의 플라즈마를 생성하는 제1 공정과 제2 처리 가스의 플라즈마를 생성하는 제2 공정을 연속해 실행하고, 또한 에칭에 의해서 형성되는 측벽면의 수직성의 저하를 억제하는 것이 가능해진다.
도 1은 일 실시 형태에 관한 에칭 방법을 나타내는 흐름도이다.
도 2는 도 1에 나타내는 에칭 방법이 적용되는 피처리체를 예시하는 단면도이다.
도 3은 도 1에 나타내는 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이다.
도 4는 도 1에 나타내는 방법에서의 몇 개의 가스 및 고주파의 타이밍 차트의 일례를 나타내는 도이다.
도 5는 도 1에 나타내는 방법의 실행 중의 도중 단계의 피처리체의 상태의 일례를 나타내는 단면도이다.
도 6은 도 1에 나타내는 방법의 실행 중의 도중 단계의 피처리체의 상태의 일례를 나타내는 단면도이다.
도 7은 도 1에 나타내는 방법의 실행 후의 피처리체의 상태의 일례를 나타내는 단면도이다.
도 8은 다른 실시 형태에 관한 에칭 방법을 나타내는 흐름도이다.
도 9는 도 8에 나타내는 방법에 관한 타이밍 차트의 일례를 나타내는 도이다.
이하, 도면을 참조해 여러 가지의 실시 형태에 대해 상세하게 설명한다. 또한 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은 일 실시 형태에 관한 에칭 방법을 나타내는 흐름도이다. 도 1에 나타내는 방법 MT는 제1 영역 및 제2 영역의 양쪽에 에칭을 실시해 홀 또는 트렌치라는 스페이스를 형성하는 방법이다. 이 방법 MT는, 예를 들면 3차원 구조를 가지는 NAND 플래쉬 메모리의 제조에 이용할 수 있는 것이다.
도 2는 도 1에 나타내는 에칭 방법이 적용되는 피처리체를 예시하는 단면도이다. 도 2에 나타내는 피처리체(이하, 「웨이퍼(W)」라고 함)는 하지층(UL), 제1 영역(R1), 제2 영역(R2), 및 마스크(MSK)를 가지고 있다. 하지층(UL)은, 예를 들면 기판 위에 마련된 다결정 실리콘제의 층일 수 있다. 제1 영역(R1) 및 제2 영역(R2)은 하지층(UL) 위에 마련되어 있다.
제1 영역(R1)은 다층막으로 구성되어 있다. 다층막은 실리콘 산화막(IL1) 및 실리콘 질화막(IL2)이 번갈아 마련됨으로써 구성되어 있다. 제1 영역(R1)에서, 실리콘 산화막(IL1)의 두께는, 예를 들면 5nm~50nm이며, 실리콘 질화막(IL2)의 두께는, 예를 들면 10nm~75nm이다. 일 실시 형태에서는 제1 영역(R1)에서, 실리콘 산화막(IL1) 및 실리콘 질화막(IL2)은 합계 24층 이상 적층되어 있어도 된다.
제2 영역(R2)은 제1 영역(R1)의 실리콘 산화막(IL1)의 막 두께보다도 큰 막 두께를 가지는 실리콘 산화막을 포함하는 영역이다. 일 실시 형태에서는 제2 영역은 부분 영역(R21) 및 부분 영역(R22)을 포함하고 있다. 제1 영역(R1)의 복수의 실리콘 질화막(IL2) 중 몇 개는 다층막의 적층 방향에 직교하는 방향에서, 부분 영역(R21) 중까지 연장되어 있다. 도 2에 나타내는 바와 같이, 제1 영역(R1)으로부터 부분 영역(R21) 내까지 연장된 복수의 실리콘 질화막(IL2)은 계단상을 나타내도록 부분 영역(R21) 내에서 종단(終端)하고 있다. 이 부분 영역(R21)의 실리콘 질화막(IL2) 이외의 부분은 실리콘 산화막(IL1)으로 구성되어 있다. 또, 부분 영역(R22)은 단층의 실리콘 산화막(IL1)으로 구성되어 있다. 이와 같이 구성되는 제2 영역(R2)의 두께는 제1 영역(R1)의 두께와 대략 동일하다.
제1 영역(R1) 및 제2 영역(R2) 위에는 마스크(MSK)가 마련되어 있다. 마스크(MSK)에는 제1 영역(R1) 및 제2 영역(R2)에 홀 또는 트렌치라는 스페이스를 형성하기 위한 개구가 형성되어 있다. 마스크(MSK)는, 예를 들면 비결정성 카본제일 수 있다. 혹은 마스크(MSK)는 유기 폴리머로 구성되어 있어도 된다.
방법 MT에서는 우선, 도 2에 나타낸 바와 같은 웨이퍼(W)가 플라즈마 처리 장치의 처리 용기 내에 준비된다. 도 3은 도 1에 나타내는 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이다.
도 3에 나타내는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이며, 대략 원통상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 예를 들면 알루미늄으로 형성되어 있고, 그 내벽면에는 양극 산화 처리가 실시되어 있다. 이 처리 용기(12)는 보안 접지되어 있다. 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입 및 반출을 위한 통로(12g)가 마련되어 있다. 이 통로(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
처리 용기(12)의 바닥부 위에는 절연 재료로 구성된 대략 원통상의 지지부(14)가 마련되어 있다. 지지부(14)는 처리 용기(12) 내에서, 처리 용기(12)의 바닥부로부터 연직 방향으로 연재하고 있다. 지지부(14)는 처리 용기(12) 내에서 재치대(PD)를 지지하고 있다.
재치대(PD)는 하부 전극(16) 및 정전 척(18)을 가지고 있다. 하부 전극(16)은 일 실시 형태에서는 제1 부재(16a) 및 제2 부재(16b)를 포함하고 있다. 제1 부재(16a) 및 제2 부재(16b)는 함께, 대략 원반 형상을 가지고 있고 알루미늄이라는 도체로 구성되어 있다. 제2 부재(16b)는 제1 부재(16a) 위에 마련되어 있고, 제1 부재(16a)에 전기적으로 접속되어 있다.
제1 부재(16a)에는 제1 고주파 전원(62)이 정합기(66)를 통해서 접속되어 있다. 제1 고주파 전원(62)은 플라즈마 생성용의 고주파를 발생하는 전원이며, 27~100MHz의 주파수, 일례에서는 40MHz의 고주파를 발생한다. 정합기(66)는 제1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다. 또한 제1 고주파 전원(62)은 정합기(66)를 통해서, 상부 전극(30)에 접속되어 있어도 된다.
또, 제1 부재(16a)에는 제2 고주파 전원(64)이 정합기(68)를 통해서 접속되어 있다. 제2 고주파 전원(64)은 웨이퍼(W)에 이온을 인입하기 위한 고주파, 즉 고주파 바이어스를 발생하는 전원이며, 400kHz~13.56MHz의 범위 내의 주파수, 일례에서는 3MHz의 고주파 바이어스를 발생한다. 정합기(68)는 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다.
제2 부재(16b)의 내부에는 냉매 유로(24)가 형성되어 있다. 냉매 유로(24)에는 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 통해서 냉매가 공급되고, 냉매 유로(24)에 공급된 냉매는 배관(26b)을 통해서 칠러 유닛에 되돌려진다. 이와 같이 순환되는 냉매의 온도를 제어함으로써, 정전 척(18) 위에 재치된 웨이퍼(W)의 온도가 제어된다.
정전 척(18)은 제2 부재(16b) 위에 마련되어 있다. 정전 척(18)은 막상(膜狀)의 전극을 한쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 가지고 있다. 정전 척(18)의 전극에는 직류 전원(22)이 스위치를 통해서 전기적으로 접속되어 있다. 이 정전 척(18)은 직류 전원(22)으로부터의 직류 전압에 의해 생긴 쿨롱 힘 등의 정전력에 의해, 웨이퍼(W)를 흡착해 상기 웨이퍼(W)를 유지한다. 이 정전 척(18) 내에는 히터라는 가열 소자가 마련되어 있어도 된다.
정전 척(18)의 주위, 또한 제2 부재(16b) 위에는 포커스 링(FR)이 마련되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위해서 배치되는 것으로, 예를 들면 석영으로 구성될 수 있다.
또, 하부 전극(16) 및 정전 척(18)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열가스 공급 기구로부터의 전열가스, 예를 들면 He 가스를 정전 척(18)의 상면과 웨이퍼(W)의 이면(裏面) 사이에 공급하도록 구성되어 있다.
또, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은 재치대(PD)의 윗쪽에서, 상기 재치대(PD)와 대향 배치되어 있다. 하부 전극(16)과 상부 전극(30)이란, 서로 대략 평행하게 마련되어 있고, 재치대(PD)와 하부 전극(16) 사이에는 웨이퍼(W)에 플라즈마 처리를 실시하기 위한 처리 공간(S)가 구획 형성되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 통해서, 처리 용기(12)의 상부에 지지되어 있다. 이 상부 전극(30)은 천판(34) 및 지지체(36)를 포함할 수 있다. 천판(天板)(34)은 처리 공간(S)에 접하고 있고, 복수의 가스 토출 구멍(34a)을 제공하고 있다. 이 천판(34)은 주울(Joule) 열이 적은 낮은 저항의 도전체 또는 반도체로 구성될 수 있다.
지지체(36)는 천판(34)을 착탈 가능하게 지지하는 것으로, 예를 들면 알루미늄이라는 도전성 재료로 구성된다. 이 지지체(36)는 수냉 구조를 가질 수 있다. 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)에서는 가스 토출 구멍(34a)에 연통하는 복수의 가스 통류 구멍(36b)이 아래쪽에 연장되어 있다. 또, 지지체(36)에는 가스 확산실(36a)에 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 통해서, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 복수의 가스 소스를 포함하고 있다. 복수의 가스 소스는 플루오로카본 가스의 소스, 하이드로플루오로카본 가스의 소스, 수소 가스(H2 가스)의 소스, 및 질소 가스(N2 가스)의 소스를 포함하고 있다. 또, 일 실시 형태에서는 복수의 가스 소스는 산소 가스(O2 가스)의 소스, 3불화 질소 가스(NF3 가스)의 소스, 황화 카르보닐 가스(COS 가스)의 소스, 및 탄화수소 가스의 소스를 더 포함할 수 있다. 플루오로카본 가스로서는, 예를 들면 C4F6 가스, C4F8 가스, CF4 가스라는 1 이상의 플루오로카본 가스가 이용될 수 있다. 하이드로플루오로카본 가스로서는, 예를 들면 CH2F2 가스가 이용될 수 있다. 또, 탄화수소 가스로서는, 예를 들면 CH4 가스가 이용된다. 또한 복수의 가스 소스는 He 가스, Ne 가스, Ar 가스, Kr 가스라는 임의의 희(希)가스의 소스, 3염화 붕소 가스(BCl3 가스)의 소스, SF6 가스의 소스를 더 포함하고 있어도 된다.
밸브군(42)은 복수의 밸브를 가지고 있다. 또, 유량 제어기군(44)은 매스 플로우 컨트롤러(MFC)라는 복수의 유량 제어기를 가지고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 유량 제어기군(44)에 포함되는 대응 유량 제어기 및 밸브군(42)에 포함되는 대응 밸브를 통해서, 가스 공급관(38)에 접속되어 있다. 플라즈마 처리 장치(10)에서는 복수의 가스 소스 중 선택된 가스 소스로부터의 가스가, 가스 공급관(38)으로부터 가스 확산실(36a)에 이르러, 가스 통류 구멍 (36b) 및 가스 토출 구멍(34a)을 통해서 처리 공간(S)에 토출된다.
또, 플라즈마 처리 장치(10)는 직류 전원부(70)를 더 구비하고 있다. 직류 전원부(70)는 상부 전극(30)에 접속되어 있다. 직류 전원부(70)는 음의 직류 전압을 발생해, 상기 직류 전압을 상부 전극(30)에 부여하는 것이 가능하다.
또, 플라즈마 처리 장치(10)는 접지 도체(12a)를 더 구비할 수 있다. 접지 도체(12a)는 대략 원통상을 이루고 있고, 처리 용기(12)의 측벽에서 상부 전극(30)의 높이 위치보다도 윗쪽에 연장되도록 마련되어 있다.
또, 플라즈마 처리 장치(10)에서는 처리 용기(12)의 내벽을 따라서 증착 쉴드(46)가 착탈 가능하게 마련되어 있다. 증착 쉴드(46)는 지지부(14)의 외주에도 마련되어 있다. 증착 쉴드(46)는 처리 용기(12)에 에칭 부생물(증착)이 부착하는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 바닥부 측에서는 지지부(14)와 처리 용기(12)의 내벽 사이에 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)에는 다수의 관통공이 형성되어 있다. 배기 플레이트(48)의 아래쪽에서 처리 용기(12)에는 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 통해서 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 압력 조정 밸브, 및 터보 분자 펌프 등의 진공 펌프를 가지고 있어 처리 용기(12) 내를 원하는 압력으로 감압할 수 있다.
처리 용기(12)의 내벽에는 도전성 부재(GND 블록)(56)가 마련되어 있다. 도전성 부재(56)는 높이 방향에서 웨이퍼(W)와 대략 동일한 높이에 위치하도록, 처리 용기(12)의 내벽에 장착되어 있다. 이 도전성 부재(56)는 그랜드에 DC적으로 접속되고 있어 이상(異常) 방전 방지 효과를 발휘한다. 또한 도전성 부재(56)는 플라즈마 생성 영역에 마련되어 있으면 되고, 그 설치 위치는 도 3에 나타내는 위치에 한정되는 것은 아니다.
또, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터 장치일 수 있고, 플라즈마 처리 장치(10)의 각부를 제어할 수 있다. 이 제어부(Cnt)에서는 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위해서 커멘드의 입력 조작 등을 실시할 수 있고, 또 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화해 표시할 수 있다. 추가로, 제어부(Cnt)의 기억부에는 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램, 및 처리 조건에 따라 플라즈마 처리 장치(10)의 각부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 격납된다. 일 실시 형태에서는 제어부(Cnt)는 방법 MT의 실시를 위해서 작성된 처리 레시피에 따라 플라즈마 처리 장치(10)의 각부를 제어한다.
이 플라즈마 처리 장치(10)에서는 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터의 처리 가스가 처리 공간(S)에 공급되고, 또 배기 장치(50)에 의해서 처리 공간(S)의 압력이 소정의 압력으로 설정된다. 또, 제1 고주파 전원(62)으로부터의 고주파가 하부 전극(16)에 공급되어 제2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다. 이것에 의해, 처리 공간(S)에서 처리 가스가 여기된다. 그리고, 라디칼, 이온 등의 활성종에 의해서 웨이퍼(W)에 대한 에칭이라는 플라즈마 처리를 실시한다.
다시 도 1을 참조하여, 방법 MT의 설명을 계속한다. 이하, 도 1과 함께, 도 4~도 7을 참조한다. 도 4는 도 1에 나타내는 방법에서의 몇 개의 가스 및 고주파의 타이밍 차트의 일례를 나타내는 도이다. 또한 도 4의 세로축은 제2 처리 가스의 유량에 대한 수소 가스(H2 가스)의 유량의 비율, 제1 처리 가스의 유량에 대한 산소 가스(O2 가스)의 유량의 비율, 질소 가스(N2 가스)의 유량, 제1 처리 가스 중의 불소 함유 가스의 유량을 나타내고 있다. 또, 도 4의 세로축은 고주파의 공급을 나타내고 있고, 고주파의 공급이 높은 레벨인 것은 고주파가 공급되고 있는 것을 나타내고 있으며, 고주파의 공급이 낮은 레벨인 것은 고주파가 공급되고 있지 않은 것을 나타내고 있다. 도 5 및 도 6은 도 1에 나타내는 방법의 실행 중의 도중 단계의 피처리체 상태의 일례를 나타내는 단면도이다. 또, 도 7은 도 1에 나타내는 방법의 실행 후의 피처리체 상태의 일례를 나타내는 단면도이다. 이하의 설명에서는 플라즈마 처리 장치(10)를 이용하는 경우를 예를 들어, 방법 MT를 설명한다.
방법 MT에서는 상술한 바와 같이, 우선 플라즈마 처리 장치(10)의 처리 용기(12) 내에 웨이퍼(W)가 반입된다. 웨이퍼(W)는 재치대(PD) 위에 재치되고, 정전 척(18)에 의해서 유지된다. 그리고, 방법 MT에서는 공정 ST1 및 공정 ST2를 각각이 포함하는 복수 회의 시퀀스(SQ)가 실행된다. 즉, 공정 ST1 및 공정 ST2가 번갈아 반복된다.
공정 ST1에서는 처리 용기(12) 내에서 제1 처리 가스의 플라즈마가 생성되고 공정 ST2에서는 처리 용기(12) 내에서 제2 처리 가스의 플라즈마가 생성된다. 방법 MT에서는 이러한 공정 ST1과 공정 ST2가 연속해 실행된다. 즉, 공정 ST1에서 이용되는 제1 처리 가스와 공정 ST2에서 이용되는 제2 처리 가스가 처리 용기(12) 내에서 혼합하고 있는 상태가 형성되는 기간에서도, 플라즈마가 생성된다. 일 실시 형태에서는 공정 ST1의 실행 기간 및 공정 ST2의 실행 기간에 걸쳐서 연속적으로 플라즈마가 생성된다. 구체적으로는 도 4에 나타내는 바와 같이, 플라즈마의 생성을 위한 고주파가 연속적으로 사용된다. 보다 구체적으로는 플라즈마 처리 장치(10)를 이용하는 실시 형태에서는 공정 ST1의 실행 기간 및 공정 ST2의 실행 기간에 걸쳐서, 하부 전극(LE)에 제1 고주파 전원(62)으로부터의 고주파가 연속적으로 공급된다.
공정 ST1에서 사용되는 제1 처리 가스는 플루오로카본 가스, 및 하이드로플루오로카본 가스를 포함한다. 일례에서는 제1 처리 가스는 플루오로카본 가스로서 C4F6 가스, C4F8 가스, CF4 가스라는 1 이상의 플루오로카본 가스가 포함된다. 또, 제1 처리 가스는 하이드로플루오로카본 가스로서 CH2F2 가스가 포함된다.
도 4에 나타내는 바와 같이, 각 회의 공정 ST1의 실행 기간 P1은 기간 P1a(도 4에서는 시각 t1 ~ 시각 t2, 시각 t7 ~ 시각 t8, 및 시각 t13 ~ 시각 t14), 기간 P1b(도 4에서는 시각 t2 ~ 시각 t3, 및 시각 t8 ~ 시각 t9), 및 기간 P1c(도 4에서는 시각 t3 ~ 시각 t4, 및 시각 t9 ~ 시각 t10)를 포함하고 있다. 기간 P1a는 공정 ST1의 개시시를 포함하는 기간이다. 기간 P1b는 기간 P1a에 이어지는 기간이다. 기간 P1c는 기간 P1b에 이어지는 기간이며, 공정 ST1의 종료시를 포함하는 기간이다. 기간 P1a, 기간 P1b, 및 기간 P1c는 미리 정해진 시간 길이를 갖는다. 또, 일 실시 형태에서는 기간 P1b의 시간 길이는 기간 P1a 및 기간 P1c의 시간 길이보다도 긴 시간 길이로 설정된다.
공정 ST1의 기간 P1b에서는 제1 처리 가스에 산소 가스(O2 가스)가 더 포함된다. 한편, 공정 ST2의 실행 기간 P2의 직후의 기간 P1a(도 4에서는 시각 t7 ~ 시각 t8, 및 시각 t13 ~ 시각 t14), 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c(도 4에서는 시각 t3 ~ 시각 t4, 및 시각 t9 ~ 시각 t10)에서는 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율이, 기간 P1b에서의 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율보다도 낮은 비율로 설정된다.
일 실시 형태에서는 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서는 산소 가스의 유량이, 기간 P1b에서의 산소 가스의 유량보다도 적은 유량 또는 제로로 설정된다. 이 실시 형태에서는 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스에 질소 가스가 포함되어도 된다.
다른 실시 형태에서는 공정 ST2의 실행 기간 P2의 직후의 기간 P1a, 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서의 산소 가스의 유량은 기간 P1b에서의 산소 가스의 유량과 실질적으로 동일한 유량이어도 된다. 이 실시 형태에서는 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스에 질소 가스가 포함된다. 이것에 의해, 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율이 상대적으로 낮은 비율로 설정된다.
또, 일 실시 형태에서는 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스에 불소 함유 가스가 첨가된다. 불소 함유 가스는, 예를 들면 NF3 가스, CF4 가스, 및 SF6 가스 중 하나 이상의 가스이다. 또한 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서 첨가되는 불소 함유 가스와, 제1 처리 가스에 포함되는 플루오로카본 가스가 동종인 경우에는 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 상기 플루오로카본 가스의 유량이 증가된다.
공정 ST1에서는 제1 처리 가스가 처리 용기(12) 내에 공급된다. 또, 공정 ST1에서는 기간 P1a, 기간 P1b, 기간 P1c 각각에서, 처리 용기(12) 내에 공급되는 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율이, 상술한 바와 같이, 조정된다. 또, 공정 ST1에서는 배기 장치(50)에 의해서 처리 공간(S)의 압력이 소정의 압력으로 설정된다. 또, 공정 ST1에서는 제1 고주파 전원(62)으로부터의 고주파 및 제2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다.
공정 ST1에서는 제1 처리 가스가 여기되고, 생성된 이온 및/또는 라디칼 등의 활성종에 의해, 도 5에 나타내는 바와 같이, 마스크(MSK)로부터 노출되어 있는 부분에서 제1 영역(R1) 및 제2 영역(R2)이 에칭된다. 또, 공정 ST1에서는 제1 처리 가스로부터, 탄소를 함유하는 퇴적물, 예를 들면 플루오로카본 및/또는 탄화수소라는 퇴적물이 웨이퍼(W) 위에 형성되고, 생성된 퇴적물은 적어도 기간 P1b에서 생성되는 산소의 활성종에 의해서 적절히 제거된다. 따라서, 이와 같은 퇴적물에 의한 마스크(MSK)의 개구의 폐색이 억제된다.
공정 ST2에서 사용되는 제2 처리 가스는 하이드로플루오로카본 가스 및 질소 가스(N2 가스)를 포함한다. 제2 처리 가스의 하이드로플루오로카본 가스로서는, 예를 들면 CH2F2 가스가 이용된다. 또, 일 실시 형태에서는 제2 처리 가스는 3불화 질소 가스(NF3 가스), 황화 카르보닐 가스(COS 가스), 및 탄화수소 가스 중 적어도 하나를 더 포함할 수 있다.
도 4에 나타내는 바와 같이, 각 회의 공정 ST2의 실행 기간 P2는 기간 P2a(도 4에서는 시각 t4 ~ 시각 t5, 및 시각 t10 ~ 시각 t11), 기간 P2b(도 4에서는 시각 t5 ~ 시각 t6, 및 시각 t11 ~ 시각 t12), 및 기간 P2c(도 4에서는 시각 t6 ~ 시각 t7, 및 시각 t12 ~ 시각 t13)를 포함하고 있다. 기간 P2a는 공정 ST2의 개시시를 포함하는 기간이다. 기간 P2b는 기간 P2a에 이어지는 기간이다. 기간 P2c는 기간 P2b에 이어지는 기간이며, 공정 ST2의 종료시를 포함하는 기간이다. 기간 P2a, 기간 P2b, 및 기간 P2c는 미리 정해진 시간 길이를 갖는다. 또, 일 실시 형태에서는 기간 P2b의 시간 길이는 기간 P2a 및 기간 P2c의 시간 길이보다도 긴 시간 길이로 설정된다.
공정 ST2의 기간 P2b에서는 제2 처리 가스에 수소 가스(H2 가스)가 더 포함된다. 한편, 공정 ST1의 실행 기간 P1의 직후의 기간 P2a 및 공정 ST1의 실행 기간 P1의 직전의 기간 P2c에서는 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율이, 기간 P2b에서의 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율보다도 낮은 비율로 설정된다.
일 실시 형태에서는 공정 ST1의 실행 기간 P1의 직후의 기간 P2a 및 공정 ST1의 실행 기간 P1의 직전의 기간 P2c에서는 수소 가스의 유량이, 기간 P2b에서의 수소 가스의 유량보다도 적은 유량 또는 제로로 설정된다. 이 실시 형태에서는 공정 ST1의 실행 기간 P1의 직후의 기간 P2a 및 공정 ST1의 실행 기간 P1의 직전의 기간 P2c에서, 제1 처리 가스에 질소 가스가 포함되어도 된다.
다른 실시 형태에서는 공정 ST1의 실행 기간 P1의 직후의 기간 P2a 및 공정 ST1의 실행 기간 P1의 직전의 기간 P2c에서의 수소 가스의 유량은 기간 P2b에서의 수소 가스의 유량과 실질적으로 동일한 유량이어도 된다. 이 실시 형태에서는 공정 ST1의 실행 기간 P1의 직후의 기간 P2a 및 공정 ST1의 실행 기간 P1의 직전의 기간 P2c에서, 제2 처리 가스에 질소 가스가 포함된다. 이것에 의해, 공정 ST1의 실행 기간 P1의 직후의 기간 P2a 및 공정 ST1의 실행 기간 P1의 직전의 기간 P2c에서, 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율이 상대적으로 낮은 비율로 설정된다.
공정 ST2에서는 제2 처리 가스가 처리 용기(12) 내에 공급된다. 또, 공정 ST2에서는 기간 P2a, 기간 P2b, 기간 P2c 각각에서, 처리 용기(12) 내에 공급되는 제2 처리 가스의 전체 유량 중의 수소 가스의 유량의 비율이 상술한 바와 같이 조정된다. 또, 공정 ST2에서는 배기 장치(50)에 의해서 처리 공간(S)의 압력이 소정의 압력으로 설정된다. 또, 공정 ST2에서는 제1 고주파 전원(62)으로부터의 고주파 및 제2 고주파 전원(64)으로부터의 고주파 바이어스가 하부 전극(16)에 공급된다.
이 공정 ST2에서는 제2 처리 가스가 여기된다. 제2 처리 가스 중의 하이드로플루오로카본은 불소, 수소, 탄소, 및 탄화수소 등으로 해리한다. 하이드로플루오로카본의 해리에 의해서 생성되는 불소는 기간 P2b에서 수소 가스의 해리에 의해서 생성되는 수소와 결합한다. 따라서, 공정 ST2에서는 에칭에 기여하는 불소의 양이 저감된다. 또, 하이드로플루오로카본의 해리에 의해서 생성되는 탄소 및/또는 탄화수소는 에칭에 의해서 형성된 스페이스를 구획 형성하는 측벽면(SW) 및 마스크(MSK)의 표면(MS)에 부착하고, 도 6에 나타내는 바와 같이, 퇴적물(DP)를 형성한다. 이것에 의해, 측벽면(SW)이 보호된다. 또, 마스크(MSK)에 의해서 제공되는 개구의 폭이 조정된다. 또한 마스크(MSK)의 표면(MS)에는 측벽면(SW)보다도 많은 탄소 및/또는 탄화수소가 부착하지만, 마스크(MSK)의 표면(MS)에 부착한 탄소 및/또는 탄화수소는 질소의 활성종에 의해서 감소된다. 따라서, 마스크(MSK)의 개구의 폐색이 억제된다.
또, 제2 처리 가스가 3불화 질소 가스를 포함하고 있는 경우에는 상기 3불화 질소의 해리에 의해서 생기는 불소는 제1 영역(R1) 및 제2 영역(R2)을 에칭 하지만, 상기 불소의 양은 수소와의 결합에 의해 감소하므로, 공정 ST2에서 제1 영역(R1) 및 제2 영역(R2)이 에칭되는 양은 공정 ST1에서 제1 영역(R1) 및 제2 영역(R2)이 에칭되는 양보다도 적다. 또, 3불화 질소의 해리에 의해서 생기는 질소는 마스크(MSK)의 에칭량, 및 상기 마스크(MSK) 위에 퇴적하는 탄화수소의 조정에 기여한다.
또, 제2 처리 가스가 황화 카르보닐 가스를 포함하고 있는 경우에는 황화 카르보닐의 해리에 의해서 생성되는 유황(S)을 함유하는 생성물은 마스크(MSK) 위에 퇴적해 상기 마스크(MSK)를 보호해, 마스크(MSK)의 개구 폭의 조정에 기여한다. 또, 제2 처리 가스가 탄화수소 가스를 포함하고 있는 경우에는 상기 탄화수소 가스는 측벽면(SW)의 보호를 위한 탄화수소원으로서 기여한다.
방법 MT에서는 이와 같은 공정 ST1 및 공정 ST2를 포함하는 시퀀스(SQ)의 실행 후에, 공정 STJ에서 정지 조건이 충족되는지 여부가 판정된다. 정지 조건은 시퀀스(SQ)의 실행 횟수가 소정 횟수에 이르고 있을 때, 충족되는 것으로 판정된다. 공정 STJ에서 정지 조건이 충족되지 않는다고 판정되는 경우에는 시퀀스(SQ)가 공정 ST1으로부터 다시 실행된다. 한편, 공정 STJ에서 정지 조건이 충족된다고 판정되는 경우에는 방법 MT는 종료한다. 이와 같이, 방법 MT에서는 복수 회의 시퀀스(SQ)가 실행됨으로써, 도 7에 나타내는 바와 같이, 스페이스가 하지층(UL)의 표면에 이를 때까지 제1 영역(R1) 및 제2 영역(R2)이 에칭된다.
상술한 바와 같이, 방법 MT에서는 공정 ST1에서 제1 영역(R1) 및 제2 영역(R2)이 에칭된다. 그리고, 에칭에 의해서 형성된 측벽면(SW)에, 공정 ST2에서 퇴적물(DP)가 형성된다. 이와 같이, 방법 MT에서는 제1 영역(R1) 및 제2 영역(R2)의 에칭과, 측벽면(SW)의 보호를 위한 퇴적물(DP)의 형성이 번갈아 행해지므로, 측벽면(SW)의 횡방향(막 두께 방향에 직교하는 방향)의 깍임이 억제된다. 특히, 퇴적물(DP)에 의한 측벽면(SW)의 보호는 공정 ST1의 에칭에서, 횡방향으로 깎이기 쉬운 제2 영역(R2)에서 효과를 발휘한다. 따라서, 방법 MT에 의하면, 에칭에 의해서 형성되는 측벽면(SW)의 수직성을 향상시키는 것이 가능해진다.
또한 일 실시 형태의 방법 MT에서는 시퀀스(SQ)에서의 공정 ST1의 실행 시간 길이가, 시퀀스(SQ)에서의 공정 ST2의 실행 시간 길이보다도 긴 시간 길이로 설정되어 있어도 된다. 공정 ST1는 상술한 바와 같이 제1 영역(R1) 및 제2 영역(R2)을 에칭하기 위해서 이용된다. 한편, 공정 ST2는 상술한 바와 같이, 주로 측벽면(SW)의 보호를 위해서 이용되고, 공정 ST2의 에칭에 대한 기여는 비교적 적다. 따라서, 공정 ST1의 실행 시간 길이를 공정 ST2의 실행 시간 길이보다도 긴 시간 길이로 설정함으로써, 제1 영역(R1) 및 제2 영역(R2)의 에칭의 스루풋이 높아진다.
또, 방법 MT에서는 가스의 치환을 위해서 플라즈마를 생성하지 않는 기간을 마련하는 경우 없이, 공정 ST1과 공정 ST2가 연속해 실행되므로, 스루풋이 향상된다. 추가로, 공정 ST1의 실행 기간 P1의 직후의 기간 P2a 및 공정 ST1의 실행 기간 P1의 직전의 기간 P2c에서는 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율이 낮은 비율로 설정된다. 이것에 의해, 제1 처리 가스에 혼입하는 수소 가스의 양이 저감된다. 그 결과, 제1 처리 가스로부터 생성되는 불소의 양의 저하가 억제된다. 또, 마스크(MSK) 위의 퇴적물이 될 수 있는 탄화수소 및 불소 함유 탄화수소의 과도한 생성이 억제된다. 따라서, 마스크(MSK)의 개구의 축소 및/또는 마스크(MSK)의 폐색이 억제된다. 그러므로, 공정 ST1과 공정 ST2를 연속해 실행해도, 제1 영역(R1) 및 제2 영역(R2)에 형성되는 스페이스를 구획 형성하는 측벽면(SW)의 수직성의 저하가 억제된다.
상술한 바와 같이, 일 실시 형태에서는 공정 ST1의 실행 기간 P1의 직후의 기간 P2a 및 공정 ST1의 실행 기간 P1의 직전의 기간 P2c에서, 제2 처리 가스에 질소 가스가 더 포함된다. 이 실시 형태에서는 마스크(MSK) 위의 퇴적물의 양이 질소의 활성종에 의해서 감소된다.
또, 상술한 바와 같이, 일 실시 형태에서는 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율이, 기간 P1c에서의 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율보다 낮은 비율로 설정된다. 이 실시 형태에서는 기간 P1a 및 기간 P1c의 시간 길이를 조정함으로써, 마스크(MSK) 위의 퇴적물의 양을 조정해, 마스크(MSK)의 개구의 폭을 조정하는 것이 가능해진다.
또, 상술한 바와 같이, 일 실시 형태에서는 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스에 질소 가스가 더 포함되어도 된다. 이 실시 형태에서는 마스크(MSK) 위의 퇴적물의 양이 질소의 활성종에 의해서 감소된다.
또, 상술한 바와 같이, 일 실시 형태에서는 공정 ST2의 실행 기간 P2의 직후의 기간 P1a 및 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스에 불소 함유 가스가 더 포함되어도 된다. 이 실시 형태에 의하면, 마스크(MSK) 위의 퇴적물의 양을 조정할 수 있고, 또한 에칭 레이트를 향상시키는 것이 가능해진다. 또, 제1 영역(R1) 및 제2 영역(R2)에 형성되는 개구의 폭을 조정하는 것이 가능해진다.
또한 각 시퀀스(SQ)에서의 공정 ST1 및 공정 ST2의 실행 순서는 도 1에 나타내는 실행 순서로 한정되는 것은 아니다. 즉, 각 시퀀스(SQ)에서, 최초로 공정 ST2가 실행되고, 그 다음에 공정 ST1이 실행되어도 된다.
또, 모든 시퀀스(SQ)의 기간 P1a 및 기간 P1c에서, 제1 처리 가스 중의 산소 가스의 유량의 비율이 낮은 비율로 설정될 필요는 없다. 즉, 복수 회의 시퀀스(SQ) 중 일부의 시퀀스의 공정 ST2의 실행 기간 P2의 직후의 기간 P1a, 및 복수 회의 시퀀스(SQ) 중 일부의 시퀀스의 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스 중의 산소 가스의 유량의 비율이 낮은 비율로 설정되어도 된다. 예를 들면, 복수 회의 시퀀스(SQ) 중 실행 순서에서 전반에 포함되는 1 이상의 시퀀스, 또는 실행 순서에서 후반에 포함되는 1 이상의 시퀀스의 공정 ST2의 실행 기간 P2의 직후의 기간 P1a, 및 실행 순서에서 전반에 포함되는 1 이상의 시퀀스 또는 실행 순서에서 후반에 포함되는 1 이상의 시퀀스의 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스 중의 산소 가스의 유량의 비율이 낮은 비율로 설정되어도 된다. 동일하게 실행 순서에서 전반에 포함되는 1 이상의 시퀀스 또는 실행 순서에서 후반에 포함되는 1 이상의 시퀀스의 공정 ST2의 실행 기간 P2의 직후의 기간 P1a, 및 실행 순서에서 전반에 포함되는 1 이상의 시퀀스 또는 실행 순서에서 후반에 포함되는 1 이상의 시퀀스의 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서, 제1 처리 가스에 질소 가스가 더 포함되어도 된다. 또, 동일하게 실행 순서에서 전반에 포함되는 1 이상의 시퀀스 또는 실행 순서에서 후반에 포함되는 1 이상의 시퀀스의 공정 ST2의 실행 기간 P2의 직후의 기간 P1a, 실행 순서에서 전반에 포함되는 1 이상의 시퀀스 또는 실행 순서에서 후반에 포함되는 1 이상의 시퀀스의 공정 ST2의 실행 기간 P2의 직전의 기간 P1c에서 제1 처리 가스에 불소 함유 가스가 더 포함되어도 된다.
또, 도 4에 나타낸 예에서는 공정 ST1의 실행 기간과 공정 ST2의 실행 기간 동안 플라즈마가 연속적으로 생성되고 있다. 즉, 공정 ST1의 실행 기간과 공정 ST2의 실행 기간 동안, 플라즈마의 생성을 위해서 고주파가 연속적으로 사용되고 있다. 그렇지만, 공정 ST1의 실행 기간 및 공정 ST2의 실행 기간 각각에서, 플라즈마가 간헐적으로 생성되어도 된다. 즉, 공정 ST1의 실행 기간 및 공정 ST2의 실행 기간 각각에서, 플라즈마가 생성되는 기간과 실질적으로 플라즈마가 생성되지 않는 기간이 번갈아 반복되어도 된다. 예를 들면, 공정 ST1의 실행 기간 및 공정 ST2의 실행 기간 각각에서, 플라즈마 생성용의 고주파로서 펄스 변조된 고주파가 이용되어도 된다. 또, 펄스 변조된 고주파에 동기 또는 위상 반전하여, 고주파 바이어스가 펄스 변조되어도 된다.
이하, 다른 실시 형태에 관한 에칭 방법에 대해 설명한다. 도 8은 다른 실시 형태에 관한 에칭 방법을 나타내는 흐름도이다. 또, 도 9는 도 8에 나타내는 방법에 관한 타이밍 차트의 일례를 나타내는 도이다. 또한 도 9에서, 가로축은 시간을 나타내고 있고 세로축은 제1 처리 가스의 유량, 불활성 가스의 유량, 및 제2 처리 가스의 유량을 나타내고 있다. 또, 도 9에서, 세로축은 고주파의 공급을 나타내고 있고 고주파의 공급이 높은 레벨인 것은 고주파가 공급되고 있는 것을 나타내고 있으며 고주파의 공급이 낮은 레벨인 것은 고주파가 공급되고 있지 않은 것을 나타내고 있다. 이하, 도 8에 나타내는 방법 MT2에 관해서, 방법 MT와 상이한 점을 설명한다.
방법 MT2에서는 공정 ST1 및 공정 ST2를 각각이 포함하는 복수 회의 시퀀스(SQ2)가 실행된다. 공정 ST1에서는 처리 용기(12) 내에서 제1 처리 가스의 플라즈마가 생성된다. 제1 처리 가스는 방법 MT의 공정 ST1에서 이용되는 제1 처리 가스와 동일하게, 플루오로카본 가스, 및 하이드로플루오로카본 가스를 포함한다. 또, 제1 처리 가스는 산소 가스가 더 포함될 수 있다.
공정 ST2에서는 처리 용기(12) 내에서 제2 처리 가스의 플라즈마가 생성된다. 제2 처리 가스는 방법 MT의 공정 ST2에서 이용되는 제2 처리 가스와 동일하게, 하이드로플루오로카본 가스 및 질소 가스(N2 가스)를 포함한다. 또, 제2 처리 가스는 수소 가스를 더 포함한다.
방법 MT2에서는 복수 회의 시퀀스(SQ2)의 각각이, 공정 STi를 더 포함하고 있다. 공정 STi는 공정 ST1과 공정 ST2 사이에서 실행된다. 공정 STi는 실행 기간 P1에서의 공정 ST1의 실행 후, 실행 기간 P2에서의 공정 ST2의 실행 전의 실행 기간 Pi에서 실행된다. 공정 STi에서는 처리 용기(12) 내에서 불활성 가스의 플라즈마가 생성된다. 불활성 가스는 헬륨 가스를 포함한다. 또, 불활성 가스는 질소 가스를 더 포함할 수 있다. 또한 공정 ST2의 실행 후, 다음의 시퀀스(SQ2)의 공정 ST1의 실행 전의 기간에서, 공정 STi가 더 실행되어도 된다.
방법 MT2에서는 각 회의 시퀀스(SQ2)의 실행 후에, 공정 STJ2에서 정지 조건이 충족되는지 여부가 판정된다. 정지 조건은 시퀀스(SQ2)의 실행 횟수가 소정 횟수에 이르고 있을 때, 충족되는 것으로 판정된다. 공정 STJ2에서 정지 조건이 충족되지 않다고 판정되는 경우에는 시퀀스(SQ2)가 공정 ST1으로부터 다시 실행된다. 한편, 공정 STJ2에서 정지 조건이 충족된다고 판정되는 경우에는 방법 MT2는 종료한다.
복수 회의 시퀀스(SQ2)의 각각에서는 공정 ST1, 공정 STi, 및 공정 ST2가 연속적으로 실행된다. 또, 일 실시 형태에서는 공정 ST1의 실행 기간 P1, 공정 STi의 실행 기간 Pi, 및 공정 ST2의 실행 기간 P2 동안, 플라즈마가 연속적으로 생성된다. 즉, 복수 회의 시퀀스(SQ2) 동안, 플라즈마를 생성하기 위한 고주파가 연속적으로 사용된다. 또한 공정 ST1의 실행 기간 P1 및 공정 ST2의 실행 기간 P2 각각에서, 플라즈마가 간헐적으로 생성되어도 된다.
이 방법 MT2에서도, 방법 MT1와 동일하게 공정 ST1의 실행에 의해, 제1 영역(R1) 및 제2 영역(R2)이 에칭된다. 그리고, 에칭에 의해서 형성된 측벽면(SW)에, 공정 ST2에서 퇴적물(DP)가 형성된다. 따라서, 방법 MT2에 의하면, 에칭에 의해서 형성되는 측벽면(SW)의 수직성을 향상시키는 것이 가능해진다.
또, 방법 MT2에서는 공정 ST1과 공정 ST2 사이에, 가스의 치환을 위해서 플라즈마를 생성하지 않는 기간을 마련하는 경우 없이, 불활성 가스의 플라즈마를 생성하는 기간 Pi를 마련함으로써, 제1 처리 가스와 제2 처리 가스가 혼합한 상태에서의 플라즈마의 생성이 방지된다. 이것에 의해, 마스크(MSK) 위로의 과도한 퇴적물의 생성이 억제된다. 따라서, 방법 MT2에 의하면, 마스크(MSK)의 개구의 축소 및/또는 마스크의 폐색이 억제되고, 또한 에칭에 의해서 형성된 측벽면, 특히 제2 영역(R2)의 에칭에 의해서 형성된 측벽면의 수직성이 향상된다.
또, 공정 STi에서 사용되는 불활성 가스에 포함되는 희가스는 헬륨 가스이며, 그 원자량은 다른 희가스 원자의 원자량보다도 작다. 따라서, 공정 STi에서 생성되는 이온에 의해서 마스크(MSK)가 깍이는 것이 억제된다. 또, 일 실시 형태에서는 공정 STi에서 사용되는 불활성 가스에 질소 가스가 포함된다. 이것에 의해, 마스크(MSK) 위의 퇴적물의 양이 질소의 활성종에 의해서 감소된다. 따라서, 마스크(MSK)의 개구의 축소 및/또는 마스크의 폐색이 억제된다.
이상, 여러 가지의 실시 형태에 대해 설명해 왔지만, 상술한 실시 형태로 한정되는 것 없이 여러 가지의 변형 양태를 구성 가능하다. 예를 들면, 방법 MT 및 방법 MT2는 유도 결합형의 플라즈마 처리 장치, 또는 마이크로파라는 표면파를 이용하는 플라즈마 처리 장치라는 임의의 플라즈마 처리 장치를 이용해 실시되어도 된다.
10…플라즈마 처리 장치, 12…처리 용기, PD…재치대, 16…하부 전극, 18…정전 척, 30…상부 전극, 40…가스 소스군, 50…배기 장치, 62…제1 고주파 전원, 64…제2 고주파 전원, Cnt…제어부, W…웨이퍼, MSK…마스크, R1…제1 영역, R2…제2 영역, IL1…실리콘 산화막, IL2…실리콘 질화막, DP…퇴적물.

Claims (15)

  1. 피처리체의 제1 영역 및 제2 영역을 동시에 에칭하는 방법으로서, 상기 제1 영역은 실리콘 산화막 및 실리콘 질화막이 번갈아 적층됨으로써 구성된 다층막을 가지고, 상기 제2 영역은 상기 제1 영역의 실리콘 산화막의 막 두께보다도 큰 막 두께를 가지는 실리콘 산화막을 포함하며, 상기 피처리체는 상기 제1 영역 및 상기 제2 영역 위에 개구를 제공하는 마스크를 가지고, 상기 방법은
    상기 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오로카본 가스 및 하이드로플루오로카본 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 제1 공정과,
    상기 처리 용기 내에서, 하이드로플루오로카본 가스 및 질소 가스를 포함하는 제2 처리 가스의 플라즈마를 생성하는 제2 공정을 포함하며,
    상기 제1 공정 및 상기 제2 공정을 각각이 포함하는 복수 회의 시퀀스가 실행되고,
    상기 제1 공정과 상기 제2 공정이 연속해 실행되며,
    상기 제2 공정의 실행 기간은 상기 제2 공정의 개시시를 포함하는 제1 기간, 상기 제1 기간에 이어지는 제2 기간, 및 상기 제2 기간에 이어 상기 제2 공정의 종료시를 포함하는 제3 기간을 포함하며,
    상기 제2 기간에서 상기 제2 처리 가스에 수소 가스가 더 포함되며,
    상기 제1 공정의 실행 기간의 직후의 상기 제1 기간, 및 상기 제1 공정의 실행 기간의 직전의 상기 제3 기간에서, 상기 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율이, 상기 제2 기간에서의 상기 제2 처리 가스의 유량에 대한 수소 가스의 유량의 비율보다 낮은 비율로 설정되는 방법.
  2. 청구항 1에 있어서,
    상기 제1 공정의 실행 기간의 직후의 상기 제1 기간, 및 상기 제1 공정의 실행 기간의 직전의 상기 제3 기간에서, 상기 제2 처리 가스에 질소 가스가 더 포함되는 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 공정의 실행 기간의 직후의 상기 제1 기간, 및 상기 제1 공정의 실행 기간의 직전의 상기 제3 기간에서, 상기 수소 가스의 유량이, 상기 제2 기간에서의 상기 수소 가스의 유량보다 낮은 유량으로 설정되는 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제1 공정의 실행 기간은 상기 제1 공정의 개시시를 포함하는 제4 기간, 상기 제4 기간에 이어지는 제5 기간, 및 상기 제5 기간에 이어 상기 제1 공정의 종료시를 포함하는 제6 기간을 포함하고,
    상기 제5 기간에서 상기 제1 처리 가스에 산소 가스가 더 포함되며,
    상기 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 상기 제2 공정의 실행 기간의 직후의 상기 제4 기간, 및 상기 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 상기 제2 공정의 실행 기간의 직전의 상기 제6 기간에서, 상기 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율이, 상기 제5 기간에서의 상기 제1 처리 가스의 유량에 대한 산소 가스의 유량의 비율보다 낮은 비율로 설정되는 방법.
  5. 청구항 4에 있어서,
    상기 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 상기 제2 공정의 실행 기간의 직후의 상기 제4 기간, 및 상기 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 상기 제2 공정의 실행 기간의 직전의 상기 제6 기간에서, 상기 제1 처리 가스에 질소 가스가 더 포함되는 방법.
  6. 청구항 4 또는 청구항 5에 있어서,
    상기 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 상기 제2 공정의 실행 기간의 직후의 상기 제4 기간, 및 상기 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 상기 제2 공정의 실행 기간의 직전의 상기 제6 기간에서, 상기 산소 가스의 유량이, 상기 제5 기간에서의 상기 산소 가스의 유량보다 낮은 유량으로 설정되는 방법.
  7. 청구항 4 내지 청구항 6 중 어느 한 항에 있어서,
    상기 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 상기 제2 공정의 실행 기간의 직후의 상기 제4 기간, 및 상기 복수 회의 시퀀스 중 적어도 일부의 시퀀스의 상기 제2 공정의 실행 기간의 직전의 상기 제6 기간에서, 상기 제1 처리 가스에 불소 함유 가스가 더 포함되는 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 제1 공정의 실행 기간 및 상기 제2 공정의 실행 기간에 걸쳐서, 플라즈마를 생성하기 위한 고주파가 연속적으로 사용되는 방법.
  9. 피처리체의 제1 영역 및 제2 영역을 동시에 에칭하는 방법으로서, 상기 제1 영역은 실리콘 산화막 및 실리콘 질화막이 번갈아 적층됨으로써 구성된 다층막을 가지고, 상기 제2 영역은 상기 제1 영역의 실리콘 산화막의 막 두께보다도 큰 막 두께를 가지는 실리콘 산화막을 포함하며, 상기 피처리체는 상기 제1 영역 및 상기 제2 영역 위에 개구를 제공하는 마스크를 가지고, 상기 방법은
    상기 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오로카본 가스, 및 하이드로플루오로카본 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 제1 공정과,
    상기 처리 용기 내에서, 하이드로플루오로카본 가스, 질소 가스, 및 수소 가스를 포함하는 제2 처리 가스의 플라즈마를 생성하는 제2 공정을 포함하며,
    상기 제1 공정 및 상기 제2 공정을 각각이 포함하는 복수 회의 시퀀스가 실행되며,
    상기 복수 회의 시퀀스 각각은 상기 제1 공정과 상기 제2 공정 사이에, 상기 처리 용기 내에서 헬륨 가스를 포함하는 불활성 가스의 플라즈마를 생성하는 중간 공정을 더 포함하는 방법.
  10. 청구항 9에 있어서,
    상기 불활성 가스는 질소 가스를 더 포함하는 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 제1 공정의 실행 기간이, 상기 제2 공정의 실행 기간보다도 긴 방법.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 제2 처리 가스는 3불화 질소 가스를 더 포함하는 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 제2 처리 가스는 황화 카르보닐 가스를 더 포함하는 방법.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 있어서,
    상기 제2 처리 가스는 탄화수소 가스를 더 포함하는 방법.
  15. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
    상기 마스크는 카본으로 구성된 마스크인 방법.
KR1020160058079A 2015-05-14 2016-05-12 에칭 방법 KR102362446B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015098800 2015-05-14
JPJP-P-2015-098800 2015-05-14
JPJP-P-2015-207301 2015-10-21
JP2015207301A JP6504989B2 (ja) 2015-05-14 2015-10-21 エッチング方法

Publications (2)

Publication Number Publication Date
KR20160134537A true KR20160134537A (ko) 2016-11-23
KR102362446B1 KR102362446B1 (ko) 2022-02-14

Family

ID=57276155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160058079A KR102362446B1 (ko) 2015-05-14 2016-05-12 에칭 방법

Country Status (2)

Country Link
US (1) US9613824B2 (ko)
KR (1) KR102362446B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190013663A (ko) * 2017-08-01 2019-02-11 도쿄엘렉트론가부시키가이샤 다층막을 에칭하는 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP7137927B2 (ja) * 2017-12-20 2022-09-15 キオクシア株式会社 半導体装置の製造方法
JP7229033B2 (ja) * 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2022115720A (ja) * 2021-01-28 2022-08-09 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050077729A (ko) * 2004-01-29 2005-08-03 샤프 가부시키가이샤 반도체 장치의 제조방법
KR20070085441A (ko) * 2004-10-27 2007-08-27 램 리써치 코포레이션 수소 유량 램핑으로 포토레지스트 플라즈마를 조절하는단계를 포함하는 에칭 방법
KR20090012135A (ko) * 2007-07-27 2009-02-02 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
KR20110111809A (ko) * 2010-04-05 2011-10-12 삼성전자주식회사 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법
US20130059450A1 (en) 2011-09-06 2013-03-07 Lam Research Corporation Etch process for 3d flash structures
KR20140125370A (ko) * 2012-02-17 2014-10-28 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050077729A (ko) * 2004-01-29 2005-08-03 샤프 가부시키가이샤 반도체 장치의 제조방법
KR20070085441A (ko) * 2004-10-27 2007-08-27 램 리써치 코포레이션 수소 유량 램핑으로 포토레지스트 플라즈마를 조절하는단계를 포함하는 에칭 방법
KR20090012135A (ko) * 2007-07-27 2009-02-02 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
KR20110111809A (ko) * 2010-04-05 2011-10-12 삼성전자주식회사 계단형 구조를 구현할 수 있는 패터닝 방법 및 이를 이용한 불휘발성 메모리 소자의 제조 방법
US20130059450A1 (en) 2011-09-06 2013-03-07 Lam Research Corporation Etch process for 3d flash structures
KR20140125370A (ko) * 2012-02-17 2014-10-28 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190013663A (ko) * 2017-08-01 2019-02-11 도쿄엘렉트론가부시키가이샤 다층막을 에칭하는 방법

Also Published As

Publication number Publication date
US9613824B2 (en) 2017-04-04
US20160336191A1 (en) 2016-11-17
KR102362446B1 (ko) 2022-02-14

Similar Documents

Publication Publication Date Title
KR102426264B1 (ko) 에칭 방법
US9735021B2 (en) Etching method
KR101937727B1 (ko) 에칭 방법
KR102320085B1 (ko) 반도체 장치의 제조 방법
KR101847866B1 (ko) 다층막을 에칭하는 방법
JP6504989B2 (ja) エッチング方法
KR102390726B1 (ko) 유기막을 에칭하는 방법
KR20150097416A (ko) 반도체 장치의 제조 방법
KR20150015408A (ko) 반도체 장치의 제조 방법
KR102362446B1 (ko) 에칭 방법
KR101835683B1 (ko) 다층막을 에칭하는 방법
US9418863B2 (en) Method for etching etching target layer
KR102496968B1 (ko) 에칭 방법
KR20220099942A (ko) 플라즈마 처리 장치
KR20220150845A (ko) 기판 처리 방법 및 플라즈마 처리 장치
US10811275B2 (en) Plasma etching method and plasma etching apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant