CN101447419A - 膜的形成方法、薄膜晶体管、太阳能电池、制造装置和显示装置 - Google Patents

膜的形成方法、薄膜晶体管、太阳能电池、制造装置和显示装置 Download PDF

Info

Publication number
CN101447419A
CN101447419A CNA2008101807351A CN200810180735A CN101447419A CN 101447419 A CN101447419 A CN 101447419A CN A2008101807351 A CNA2008101807351 A CN A2008101807351A CN 200810180735 A CN200810180735 A CN 200810180735A CN 101447419 A CN101447419 A CN 101447419A
Authority
CN
China
Prior art keywords
film
formation method
forms
electron density
microcrystalline sillicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101807351A
Other languages
English (en)
Other versions
CN101447419B (zh
Inventor
冈信介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101447419A publication Critical patent/CN101447419A/zh
Application granted granted Critical
Publication of CN101447419B publication Critical patent/CN101447419B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明提供一种膜的形成方法、薄膜晶体管、太阳能电池、制造装置和显示装置，其提高形成微晶膜的晶粒之间的横方向的结合强度。在硅基板G上形成栅极氧化膜10后，反复进行用2.0eV电子温度以下的高电子密度等离子体形成微晶硅膜的第一工序、和用比2.0eVd的电子温度高的电子温度的高电子密度等离子体形成超微晶硅膜的第二工序进行成膜。由此，形成微晶硅膜和超微晶硅膜叠层而得的叠层膜20。利用上述方法，能够制造将叠层膜20作为活性层发挥功能的n沟道薄膜晶体管和p沟道薄膜晶体管中的至少一种。

Description

膜的形成方法、薄膜晶体管、太阳能电池、制造装置和显示装置
技术领域
本发明涉及形成膜的方法。具体而言，涉及使用微晶硅膜形成用于薄膜晶体管或太阳能电池的膜的方法、制造使用上述微晶硅膜的薄膜晶体管或太阳能电池的制造装置、和组装有用上述制造装置制造的薄膜晶体管的显示装置。
背景技术
薄膜晶体管的活性层中使用的氧化硅膜中，有非晶膜(a-Si：非晶硅膜)、多晶膜(Poly-Si：多晶硅膜)和微晶膜(μc-Si：微晶硅膜)。其中，微晶膜具有比非晶膜更高的移动度。另外，微晶膜不一定需要多晶膜的形成中必需的退火处理，所以能够以600℃以下的低温在被处理体上制造薄膜晶体管。因为这样的背景，近年来提出了使用熔点低的玻璃基板作为被处理体，形成为了使在其上形成的活性层的动作速度提高的微晶膜的薄膜晶体管(例如参照专利文献1、2)。
专利文献1：日本特开平6-196701号公报
专利文献2：日本特开平8-148690号公报
发明内容
但是，因为微晶膜的晶粒以柱状生长，所以晶粒(grain)之间的物理结合和电结合会变弱。因此，如图14的上部(U：微晶膜(单层膜)与移动度)所示，结晶粒之间的晶界(grain boundary)上存在壁垒h。因此，由电子和空穴构成的载流子在微晶膜的晶界移动时，电阻(膜的横方向电阻)变大，每当要越过壁垒h时移动度μ降低，使薄膜晶体管的动作延迟，结果使薄膜晶体管的工作特性变得不稳定。
另外，当晶粒之间的结合变弱时，在薄膜晶体管的制造中，除去抗蚀膜时使用的缓冲氢氟酸(BHF：Buffered Hydrogen Fluoride)等的HF类药液，如图14的下部(V：微晶膜(单层膜)与BHF)所示，通过晶界进入微晶膜的基底。此时，微晶硅膜虽然不会被缓冲氢氟酸蚀刻，但是微晶膜的基底的玻璃基板G会被蚀刻。结果，微晶硅膜从基底浮起(Lift-off)，最后从基底剥离，存在难以制造晶体管的情况。如此，在现有的微晶膜中，因为晶粒之间的横方向的结合较弱，所以在晶界上薄膜晶体管的电特性和物理特性变差。
于是，鉴于上述课题，本发明中，提供了通过提高形成微晶膜的晶粒之间的横方向的结合强度，形成电特性和物理特性良好的微晶硅膜的方法。
即，为了解决上述课题，根据本发明的某一方式，提供一种膜的形成方法，其是制造n沟道薄膜晶体管和p沟道薄膜晶体管中的至少一种的方法，包括利用规定的电子温度以下的高电子密度等离子体形成微晶硅膜的第一工序，和用比上述规定的电子温度高的电子温度的高电子密度等离子体形成超微晶硅膜的第二工序。
如上所述，单层膜的微晶膜中，晶粒以柱状生长，所以晶粒之间的横方向的结合较弱，从晶界贯通微晶膜而侵入基底的药液使基底被蚀刻，微晶硅膜浮起，存在难以制造晶体管或是制成的晶体管的移动度和on/off比等工作特性在晶界附近恶化的问题。
与此相对，根据本结构，在微晶硅的形成中，使用规定的电子温度以下的高电子密度等离子体，在微晶硅膜上成膜的超微晶硅膜中，使用比微晶硅膜更高的电子温度的高电子密度等离子体。
根据发明人所示的图6的相关关系，是高电子密度等离子体，当等离子体的电子温度Te上升时，会形成更加致密的超微晶膜。可以认为这是因为电子温度Te上升时，照射到基板的离子的能量增加，所以某种程度上抑制了膜的三维结构的成膜。由此，在微晶硅膜上形成的超微晶膜，是比微晶硅膜更致密的膜。如此，关于微晶膜和超微晶膜，可以设定各工序的工艺条件，使上述第二工序中形成的超微晶膜比上述第一工序中形成的微晶膜更加致密地形成。
另外，也可以设定各工序的工艺条件，使上述第二工序中形成的超微晶膜比上述第一工序中形成的微晶膜的晶粒更小。
或者，也可以设定各工序的工艺条件，使上述第一工序中形成的微晶膜比上述第二工序中形成的超微晶膜的结晶体积分数更高。
由此，能够形成使结晶性高的微晶膜和致密性高和/或晶粒小的超微晶膜叠层而得的叠层膜。此处，关于本说明书中的结晶性和致密性的指标进行说明。
首先，结晶性是否达到，能够基于相对于膜整体的体积的结晶所占的体积比例评价。本说明书中，用结晶体积分数(volume fraction)作为表示结晶性的指标。结晶体积分数根据图8所示的微晶硅的拉曼散射光谱求得。如等离子体半导体工艺工程-成膜与蚀刻入门-(作者：佐佐木敏明、提井信力，出版社：株式会社内田老鹤圃，2003年7月25日第一版发行)的176～177页所记载，微晶硅具有结晶硅成分导致的520cm-1附近的尖锐峰值和非晶硅成分导致的480cm-1附近的宽幅峰值重叠的TO模式峰值。多使用根据480cm-1附近的峰值强度和520cm-1附近的峰值强度求得的拉曼峰值强度比I520/I480作为有效表示结晶体积分数大小的指标。
关于表示结晶体积分数的绝对值的方法，也提出了多种。作为其一个例子，可以举出将峰值波数分解为520cm-1、480cm-1附近具有的2个高斯函数，将根据520cm-1附近的峰值的面积强度(A520)和480cm-1附近的峰值的面积强度(A480)求得的面积强度比(A520/(A520+A480))作为结晶体积分数(vol.％)的情况。
另外，可以举出将峰值波数分解为520cm-1、510cm-1、480cm-1附近具有的3个高斯函数，令各峰值的面积强度为(A520、A510、A480)，将面积强度比((A520+A510)/(A520+A510+A480))作为结晶体积分数(vol.％)。其中，510cm-1附近的峰值假设为粒径微小的结晶成分。但是，应当指出这些方法在结晶性较高的膜中难以获得关联。
从而，本说明书中，用强度比I520/I480作为表示结晶体积分数的大小的指标。如图8所示，强度比I520/I480越大，结晶性越高，而强度比I520/I480越小，结晶性越低。
另外，在本说明书中，将膜的基底是否被BHF等药液蚀刻作为表示膜的致密性的一个指标。膜中没有BHF等药液进入、或者膜中有药液进入但是没有到达基底的情况下，判定膜具有BHF耐性，而药液到达膜的基底、膜的基底被蚀刻的情况下，判定膜没有BHF耐性。有BHF耐性的情况下，膜是致密的，没有BHF耐性的情况下，膜不是致密的。
图4B所示的叠层膜20中，通过使上述2个膜叠层，与图4A所示的单层膜相比较，在微晶硅膜20a的晶粒之间，成为致密的超微晶硅膜20b被搭接的状态。
接着，参照表示各膜的拉曼峰值强度比的图7，与以2kW、30mTorr的工艺条件成膜的微晶硅膜20a的连续成膜(图4A所示的单层膜的连续成膜)的强度比I520/I480和以3kW、10mTorr的工艺条件成膜的超微晶硅膜20b的连续成膜(单层膜的连续成膜)的强度比I520/I480相比，图4B所示的叠层膜20的强度比I520/I480更高。其中，各膜的膜厚都相同。
根据该结果，发明人认为，叠层膜20中的超微晶膜20b，因为致密性较高，所以不仅在微晶硅膜20a的晶粒之间搭接，如图4B所示，因为超微晶膜20b中包含的晶粒的粒径，比微晶膜20a中包含的晶粒的粒径更微小，所以超微晶膜20b进入微晶膜20a中包含的晶粒之间的空隙中，填入晶界的空隙，所以结晶性有所提高。超微晶膜20b中包含的晶粒的粒径比微晶膜20a中包含的晶粒的粒径更微小的观点，如上所述，可以由上述等离子体半导体工艺工程中记载的结晶硅成分导致的520cm-1附近的峰值和非晶硅成分导致的480cm-1附近的峰值之间存在的“510cm-1附近的峰值假设为粒径微小的结晶成分”而推定。
根据以上考察，发明人对于超微晶硅膜20b的性质，得出了以下结论：(1)是比微晶硅膜20a更致密的膜；(2)在是具有结晶性的膜这一点上与没有结晶性的非晶硅膜不同，但是结晶性没有微晶硅膜20a那么高；(3)是含有比微晶硅膜20a中包含的晶粒的粒径更微小的晶粒的膜。
然后，发明人通过使具有这样3个特征的超微晶硅膜20b在微晶硅膜20a上叠层，成功地用超微晶硅膜20b搭接微晶硅膜20a的晶粒之间的空隙，并且用超微晶硅膜20b埋入微晶硅膜20a的晶粒之间的空隙的全部或一部分。
结果，发明人用晶粒之间的横方向的结合较强的叠层膜20，如图9上部P所示，能够降低晶界附近的壁垒的高度h。结果，能够制造移动度μ提高、动作速度变快、动作稳定的薄膜晶体管。
另外，发明人如图9下部Q所示，用晶粒之间的横方向的结合较强的叠层膜20，能够防止制造晶体管时BHF类药液贯通晶界，由此能够防止药液到达基底而使基底被蚀刻。结果，在制造中，叠层膜20不会被浮起，能够稳定地制造薄膜晶体管。
此处，上述规定的电子温度可以是4.5eV以下。由此，能够使用等离子体的电子温度在4.5eV以下的感应耦合型等离子体处理装置(ICP：Inductively Coupled Plasma，感应耦合等离子体)或螺旋波等离子体处理装置形成上述叠层膜。
但是，更加优选上述规定的电子温度是2eV以下。由此，能够使用等离子体的电子温度在2eV以下的微波等离子体处理装置，通过防止处理气体的过度离解而形成优质的叠层膜。也可以使用ECR(Electron Cyclotron Resonance：电子回旋共振)。
另外，形成微晶硅膜和超微晶硅膜时使用的等离子体的电子密度Ne，只要在5×1010cm-3以上即可，但是更加优选在1011cm-3以上。这样的高电子密度的等离子体，能够用微波、ICP和螺旋波等离子体处理装置生成。
特别优选上述微波等离子体处理装置是图3所示的等离子体处理装置(以下也称为CMEP(Cellular Microwave Excitation Plasma，单元微波激励等离子体)等离子体处理装置)。
CMEP等离子体处理装置中，以阵列状设置瓦(tile)状的电介体板31。各电介体板31用形成为格子状的梁26支撑，固定在处理容器的顶面。梁26由非磁性体的导电性部件形成。
透过各电介体板31的微波，在电介体板31的下表面与等离子体之间成为表面波(行波)并传播，到达梁26时反射而成为反射波。通常，因行波与反射波的干涉而产生驻波。但是，2.45GHz的微波在自由空间中的波长约为120mm，另一方面，大约120mm×120mm大小的电介体板31，其纵横都最多只有驻波的一个波长左右的长度。因此，可以认为在CMEP等离子体处理装置中几乎不生成驻波。因为驻波会妨碍生成均匀的等离子体，所以如果使用CMEP等离子体处理装置，通过以规定的间隔并以阵列状设置多个电介质板31，利用透过各电介质板31进入处理容器内的微波对气体进行激励，由此能够均匀且稳定地生成等离子体。结果，能够用均匀的等离子体对大面积的被处理体实施精度良好的等离子体处理。
与此相对，在电子温度10eV以上、电子密度5×109cm-3～5×1010cm-3左右的电容耦合型等离子体处理装置中，在结晶生长时，因为向基板照射高能量的离子，所以结晶性难以提高。因此，不优选将电容耦合型等离子体处理装置用于微晶硅膜和超微晶硅膜的成膜。
上述第一工序和上述第二工序可以在同一个处理容器内执行。另外，上述第二工序的处理容器内的压力，可以设定为低于上述第一工序的处理容器内的压力。如图6所示，在第二工序中，通过降低处理容器内的压力，能够提高等离子体的电子温度Te。结果，在第二工序中，能够形成比在第一工序中形成的微晶膜更致密的超微晶膜。
在上述第一工序中，可以利用与上述第二工序相比提高电子密度后的状态的高电子密度等离子体形成微晶硅膜。
另外，在上述第一工序中，可以利用与上述第二工序相比增加了氢自由基的量后的状态的高电子密度等离子体形成微晶硅膜。
可以将在上述第一工序中向处理容器内施加的功率，设定为比在上述第二工序中向处理容器内施加的功率高。
如图6所示，在第一工序中，通过提高微波的功率，能够生成电子密度Ne更高的等离子体，并且能够生成氢自由基含有率高的等离子体。由此，在第一工序中，能够生成比在第二工序中形成的超微晶膜结晶性更高的微晶膜。
发明人在第一工序中，在2kW、30mTorr的成膜条件下，将成膜时间改变为5、10、15sec，之后，在第二工序中，在3kW、10mTorr的成膜条件下，将成膜时间改变为5、10sec，通过重复以上改变，形成叠层膜20。结果得到的膜的特性(移动度μ和On/Off电流比)示于图10。由此可知，第一工序中形成的微晶硅膜的成膜时间和第二工序中形成的超微晶硅膜的成膜时间分别为最短(5秒，5秒)的情况下，晶体管的工作特性最为良好。
根据该结果，发明人得出以下结论：形成叠层膜的微晶硅膜和超微晶硅膜，以为了具有作为薄膜晶体管的功能而各自确保必要的膜厚为前提，特别优选以各自为最薄的膜厚的方式在被处理体上叠层各层。
但是，也可以使上述第一工序和上述第二工序分别交替地反复2次以上，由此在被处理体上分别叠层2层以上的上述微晶硅膜和上述超微晶硅膜。
另外，也可以通过在执行上述第二工序的前后执行上述第一工序，使上述微晶硅膜和上述超微晶硅膜在被处理体上以上述超微晶硅膜被上述微晶硅膜包夹的方式叠层。
上述第一工序和上述第二工序中，可以将被处理体附近的温度控制在600℃以下。由此，能够在与高价的石英相比较为廉价的玻璃基板上形成薄膜晶体管，能够降低制造成本。
用以上说明的膜的形成方法，利用规定的电子温度以下的高电子密度等离子体在基板上形成微晶硅膜。利用比上述规定的电子温度高的电子温度的高电子密度等离子体，照射到该基板的离子的能量增加，结果能够形成超微晶硅膜。由此，能够制造以包含超微晶硅膜的叠层膜作为活性层而具有的薄膜晶体管。
由此，通过利用微晶膜和超微晶膜的叠层膜增强晶粒之间的横方向的电结合和物理结合，由此能够提高薄膜晶体管的工作特性，并且能够防止微晶硅膜的基底即基板被药液蚀刻，由此能够稳定地制造薄膜晶体管。
进而，如上所述，根据图10所示的实验结果，通过将上述微晶硅膜和上述超微晶硅膜交替反复叠层2层以上的叠层膜用作活性层，能够制造工作特性更高的薄膜晶体管。
另外，能够构筑用上述膜的形成方法制造薄膜晶体管的制造装置。
进而，通过在显示装置中组装用上述制造装置制造的薄膜晶体管，能够制造能够自发光、高速处理且消耗电力低的显示装置。
如以上说明所述，根据本发明的一个方式，能够制造电特性和物理特性高的薄膜晶体管。
附图说明
图1是表示本发明的第一和第二实施方式的膜的形成方法的工艺的设备的截面图。
图2是表示本实施方式的膜的形成方法的图1之后的工艺的设备的截面图。
图3是表示本实施方式的CMEP等离子体处理装置的纵截面图。
图4是示意性地表示本实施方式的单层膜和叠层膜的图。
图5是表示第一实施方式的单层膜和叠层膜的TFT特性结果的图。
图6是表示第一和第二实施方式的各工艺条件和膜的结晶性和致密性的相关关系的图。
图7是表示各单层膜和叠层膜的拉曼峰值强度比的图。
图8是用于说明拉曼峰值强度比与膜的结晶性的关系的图。
图9是用于说明第一和第二实施方式的叠层膜与移动度和BHF耐性的关系的图。
图10是表示第二实施方式的叠层膜的TFT特性结果的图。
图11是表示第二实施方式的叠层膜的移动度的图。
图12是表示第二实施方式的叠层膜的On/Off电流比的图。
图13是表示第二实施方式的叠层膜的BHF耐性的图。
图14是用于说明单层膜与移动度和BHF耐性的关系的图。
符号说明
10  栅极氧化膜
20  叠层膜
20a 微晶硅膜
20b 超微晶硅膜
30  低电阻层
40  铝配线用膜
50  背面A1层
60  钝化层
100 基板处理系统
PM1，PM2，PM3，PM4 工艺模块
G  基板
具体实施方式
以下参照附图，对本发明的第一实施方式的TFT(薄膜晶体管)的膜的形成方法进行详细说明。其中，以下的说明和附图中，对于具有同样的结构和功能的构成元素，标注相同的符号，由此省略重复的说明。另外，在本说明书中，设0℃、1atm时，1sccm为10-6/60(m3/sec)，1mTorr为10-3×101325/760(Pa)。
(第一实施方式)
在本实施方式的TFT工艺中，制造一种底栅结构的薄膜晶体管，即从作为活性层形成的微晶硅膜看来，栅极电极(掺杂的硅基板)配置在下侧。图1和图2中，表示了底栅型TFT工艺。图中，表示了n沟道TFT工艺的各工序，但是如果改变掺入的杂质，就会成为p沟道TFT工艺的各工序。
1.栅极氧化膜形成
在底栅结构TFT工艺中，首先，在掺入有磷(P)的掺杂硅膜(低电阻层(n+))的硅基板G上，形成图1(a)所示的栅极氧化(SiO2)膜10。栅极氧化膜10，是在低压、基板温度400℃的状态下激励硅烷(SiH4)和氧(O2)的混合气体生成等离子体，利用该等离子体以100nm的厚度成膜的(低压等离子体CVD：Chemical Vapor Deposition，化学气相沉积)。其中，硅基板G起到栅极电极的作用，栅极氧化膜10起到栅极绝缘膜的作用。
2.微晶硅膜形成
接着，如图1(b)所示，在栅极氧化膜10上利用微波等离子体CVD(低压CVD：Low-Pressure Chemical Vapor Deposition，低压化学气相沉积)形成100nm厚度的微晶硅(μc(micro crystal)-Si)膜和超微晶硅膜的叠层膜20。
此时，电子密度Ne，是1×1011cm-3以上的高电子密度等离子体，电子温度Te为2.0eV以下。如此，微波等离子体与电容耦合型等离子体相比，等离子体的电子密度Ne更高，电子温度Te更低，所以处理气体不会过度离解，并且向基板照射的离子能量也较小。结果，能够以高速的等离子体处理形成优质的膜。
用高电子密度等离子体形成的叠层膜20，因其结晶性优秀所以不需要退火工序或激光再结晶工序。因此，将叠层膜20使用于TFT的沟道区域时，与使用非晶硅膜的情况相比，具有更高的载流子移动度和其带来的优秀的工作特性，并且能够省去退火工序。结果，能够实现生产率的提高和成本的缩减。其中，关于叠层膜20的结构和特征将叙述于后。
3.低电阻层(n+)形成
接着，如图1(c)所示，例如，将基板温度设定为300℃，对硅烷和氢的混合气体进行激励生成等离子体，进一步形成100nm厚度的掺杂有磷(P)的掺杂硅膜(低电阻层(n+))30。低电阻层(n+)30起到源极区域和漏极区域的作用。
4.形成图案
形成低电阻层30之后，如图1(d)所示，使用图案化后的抗蚀膜R将叠层膜20和低电阻层30形成图案为岛状。形成图案后，用缓冲氢氟酸(BHF：Buffered Hydrogen Fluoride)等HF类药液除去抗蚀膜R。
5.铝配线用膜形成
接着，如图2(a)所示，通过溅射形成铝配线用膜(Al层)40。铝配线用膜40也可以用真空蒸镀或CVD形成。
6.沟道蚀刻
接着，如图2(b)所示，为了形成电极图案，使用图案化后的抗蚀膜R蚀刻铝配线用膜40和低电阻层30(沟道蚀刻)。由此，邻接微晶硅膜20形成源极/漏极电极30s、30d。形成图案后，利用缓冲氢氟酸BHF除去抗蚀膜R。
7.背面蚀刻/背面铝蒸镀
接着，如图2(c)所示，通过蒸镀在基板G的背面使Al层50成膜。
8.钝化形成/退火
最后，为了保护如上所述在基板G上叠层的TFT，如图2(d)所示，通过等离子体CVD形成SiN膜等的绝缘膜作为钝化层60。其中，也可以对钝化层60进行热处理，同时执行氢等离子体处理。
(微波等离子体CVD装置)
接着，对于形成叠层膜20的微波等离子体处理装置(PM3)，参照示意地表示纵截面的图3进行说明。其中，微波等离子体处理装置，是形成微晶硅膜和超微晶硅膜的叠层膜的制造装置的一个例子。
微波等离子体处理装置具备处理容器200和盖体210。处理容器200具有其上部开口的有底立方体形状。处理容器200和盖体210通过盖体210的下表面外围部和处理容器200的上表面外围部之间配设的O环32密闭，由此，形成实施等离子体处理的处理室U。处理容器200和盖体210，例如由铝等金属构成，并且电接地。
在处理容器200中，设置有在其内部用于载置基板G的基座11(载置台)。基座11例如由氮化铝构成，在其内部设置有供电部11a和加热器11b。
在供电部11a上，通过匹配器12a(例如电容器)连接有高频电源12b。另外，供电部11a上，通过线圈13a连接有高压直流电源13b。匹配器12a、高频电源12b、线圈13a和高压直流电源13b设置在处理容器200的外部。另外，高频电源12b和高压直流电源13b接地。
供电部11a利用从高频电源12b输出的高频电力向处理容器200内部施加规定的偏置电压。另外，供电部11a利用从高压直流电源13b输出的直流电压静电吸附基板G。
加热器11b上，连接有设置在处理容器200的外部的交流电源14，利用从交流电源14输出的交流电压将基板G保持在规定的温度。
处理容器200的底面开口呈筒状，在其外部边缘上装有波纹管15的一端。波纹管15的另一端固定在升降板16上。如此，处理容器200底面的开口部分，利用波纹管15和升降板16而被密闭。
基座11被配设在升降板16上的筒体17支撑，与升降板16和筒体17一体地升降，由此，能够将基座11调整为与处理工艺相应的高度。另外，在基座11的周围，设置有用于将处理室U的气体流控制为优选的状态的挡板18。
在处理容器200的底部，具备在处理容器200的外部设置的真空泵(未图示)。真空泵通过气体排出管19排出处理容器200内的气体，由此将处理室U减压至所要求的真空度。
在盖体210上，设置有6根方形波导管33、槽缝天线38和电介体(由多片电介体板31构成)。6根方形波导管33的截面形状为矩形状，在盖体210内部平行排列地设置。各方形波导管33内部，填充有氟树脂(例如特氟隆(注册商标))、氧化铝(Al2O3)、石英等的电介部件34，通过该电介部件34，按照λ g1＝λc/(ε1)1/2的式子控制各方形波导管33的管内波长λ g1。其中，λc是自由空间的波长，ε1是电介部件34的介电率。
各方形波导管33在上部开口，该开口中插入可动部35，其可自由升降。可动部35由铝等非磁性体的导电性材料形成。盖体210的外部，在各可动部35的上表面上，分别设有升降机构36，使可动部35升降移动。根据该结构，以电介部件34的上表面为限，通过使可动部35升降移动，能够使方形波导管33的高度任意地改变。
槽缝天线38在盖体210的下方与盖体210一体地形成。槽缝天线38由铝等非磁性体的金属形成。在槽缝天线38上，在各方形波导管33的下表面上，并列设置有多个槽缝37(开口)。在各槽缝37的内部，填充氟树脂、氧化铝(Al2O3)、石英等电介部件，利用该电介部件，按照λ g2＝λ c/(ε2)1/2的式子控制各槽缝37的管内波长λ g2。其中，λc是自由空间的波长，ε2是槽缝37内部的电介部件的介电率。
各电介体板31，分别设置在相互邻接的2根方形波导管33的下表面上设置的多个槽缝37的下表面上。如此，在处理容器的顶面的整个表面上，等间隔且阵列状地安装形成为瓦状的多个电介体板31。
各电介体板31用石英玻璃、AlN、Al2O3、蓝宝石、SiN、陶瓷等电介材料形成。在各电介体板31上，在与基板G相对的面上形成有凹凸。如此，通过在各电介体板31上设置凹部或凸部的至少一种，表面波在各电介体板31的表面传播时的电场能量的损失增加，由此，能够抑制表面波的传播。结果，能够抑制驻波的产生，生成均匀的等离子体。其中，在各方形波导管33的下表面上形成的槽缝37的个数为任意。
在槽缝天线38的下表面上，设置有格子状的梁26(梁26a～26d)。各电介体板31在其边缘上分别被梁26支撑。梁26从各电介体板31向基板一侧突出。梁26由铝等非磁性体的导电性材料形成。
在梁26的下表面上，在其一部分上设置有多个支撑体27(支撑体27a～27d)。各气体管道28(例如，构成下段的气体喷淋头的一个单位的部件)的两端被支撑体27支撑。气体管道28由氧化铝等电介体形成。
冷却水配管44上连接有在微波等离子体处理装置的外部配置的冷却水供给源45，通过从冷却水供给源45供给的冷却水在冷却水配管44内循环并返回冷却水供给源45，可以将盖体210保持为所要求的温度。
根据以上说明的结构，从未图示的微波发生器输出的例如2.45GHz×3的微波，传播到各方形波导管33，通过各槽缝37，透过各电介体板31，进入处理室U内。
气体供给源43由多个阀V、多个质量流量控制器MFC、氧气供给源43a、氩气供给源43b、氢气供给源43c和硅烷气体供给源43d构成。
气体供给源43通过分别控制各阀V的开闭和各质量流量控制器MFC的开度，向处理容器200内分别供给规定浓度的氧气、氩气、氢气和硅烷气体。
气体导入管29(气体导入管29a～29d)，贯通在梁26的内部。在气体导入管29a、29c上，通过第一流路42a连接有氧气供给源43a和氩气供给源43b。另外，在气体导入管29b、29d上，通过第二流路42b连接有氩气供给源43b、氢气供给源43c和硅烷气体供给源43d。
氧气和氩气被通过气体导入管29a、29c导入各电介体板31与各气体管道28之间的空间。另一方面，氩气、氢气和硅烷气体被通过气体导入管29b、29d从在各气体管道28上设置的气体供给孔导入基座11上的基板G一侧。利用微波的电场能量使如此导入的各气体激励，用由此生成的等离子体基于规定的工艺条件形成微晶硅膜和超微晶硅膜。
此处，透过各电介体板31的微波，在电介体板31的下表面和等离子体之间成为表面波(行波)并传播，到达梁26时反射而成为反射波。通常，由于行波与反射波的干涉会产生驻波。因为2.45GHz的微波在自由空间中的波长为约120mm，所以驻波的波长约为120mm。另一方面，在CMEP等离子体处理装置中，通常电介体板31的大小为120mm×120mm左右，其纵横都最多只有驻波的一个波长左右的长度。这意味着CMEP等离子体处理装置中几乎不产生驻波。因为驻波会成为稳定生成均匀的等离子体时的妨碍，所以如果使用CMEP等离子体处理装置，通过以规定的间隔并以阵列状设置多个电介质板31，能够稳定的生成均匀的等离子体。结果，能够用在处理容器的顶面的下方整体上均匀生成的等离子体在大面积的基板上形成优质的叠层膜20。
另外，在形成微晶硅膜20后，在同一个工艺模块PM3中掺杂入磷(P)同时继续供给氢气和硅烷气体，由此形成低电阻层30。
接着，对由微晶硅膜构成的单层膜和由微晶硅膜与超微晶硅膜构成的叠层膜20进行比较，并对叠层膜20进行详细说明。
(单层膜)
单层膜的微晶膜的状态示于图4A和图14。如图14的上部(U：微晶膜(单层膜)与移动度)所示，微晶膜的晶粒以柱状生长，所以晶粒(grain)之间的结合较弱，晶粒之间的晶界(grain boundary)上产生壁垒h。该壁垒h当载流子在微晶膜的晶界移动时，会产生大的电阻(膜的横方向的电阻)。因此，壁垒h使移动度μ降低，使薄膜晶体管的动作延迟，并且使薄膜晶体管的工作特性变得不稳定。
另外，当晶粒之间的结合变弱时，在薄膜晶体管的制造中，除去抗蚀膜时使用的缓冲氢氟酸BHF等的HF类药液，如图14的下部(V：微晶膜(单层膜)与BHF)所示，通过晶界进入微晶膜的基底。此时，微晶硅膜虽然不会被缓冲氢氟酸蚀刻，但是微晶膜的基底的玻璃基板G会被蚀刻。结果，微晶硅膜成为从基底浮起(Lift-off)的状态，最终，微晶硅膜从基底剥离，存在难以制造晶体管的情况。如此，在仅由微晶膜构成的单层膜中，因为晶粒之间的横方向的结合较弱，所以在晶界上薄膜晶体管的电特性和物理特性变差。
(叠层膜)
于是，发明人考虑在本实施方式的薄膜晶体管的活性层中，用图4的B的叠层膜20替代图4的A的单层膜，对于该情况下薄膜晶体管的动作会呈现何种变化进行了实验。
(TFT特性评价)
发明人为了评价TFT的特性，使用了图3所示的微波等离子体处理装置。在栅极氧化膜10成膜时，设定微波的功率为2.25kW，设定处理容器内的压力为150mTorr，从气体导入管29a、29c导入625sccm的流量的氧气，经由气体导入管29b、29d从气体管道28向氧气导入位置的更下方分别以100sccm、1500sccm的流量导入硅烷气体和氢气。另外，移动基座11的位置，使电介体板31与基座11的间隔为166mm。在以上工艺条件下，形成100nm膜厚的栅极氧化膜10。
栅极氧化膜10成膜后，通过控制所要求的阀V的开闭，从气体导入管29a、29c向处理室U的上部空间导入126sccm流量的氩气，经由气体导入管29b、29d从气体管道28向氩气导入位置的更下方分别以12sccm、12sccm的流量导入硅烷气体和氢气。另外，移动基座11的位置，使电介体板31与基座11的间隙成为182mm。在以上工艺条件之下，设置形成单层膜的情况和形成叠层膜的情况2种模式。该情况下，任意一个膜都以100nm的膜厚成膜。
此时，微波的功率设定为低功率和高功率2种模式进行实验。具体而言，单层膜成膜时，低功率的情况下设定微波的功率为2kW，处理室内的压力为30mTorr，高功率的情况下仅将微波的功率变更为5kW，处理室内的压力仍为30mTorr。
另外，叠层膜成膜时，低功率的情况下，反复进行将微波功率、压力设定为2kW、30mTorr的状态下成膜10秒(以下也称形成的膜为第一膜)、将微波功率、压力变更为3kW、10mTorr并成膜10秒(以下也称形成的膜为第二膜)的处理，直至膜厚变为100nm。高功率的情况下，反复进行将微波功率、压力设定为5kW、30mTorr的状态下成膜10秒、将微波功率、压力变更为3kW、10mTorr并成膜10秒的处理，直至膜厚变为100nm。
在以上的工艺条件下形成单层膜和叠层膜作为TFT的活性层结果得到的TFT的特性评价示于图5。单层膜的情况下，高功率(5kW)的情况下的TFT工作特性为移动度μ(饱和区域)为0.55，on/off比(饱和区域)为4.5，比低功率(2kW)时的移动度0.010、on/off比4.0更为良好。并且，高功率情况下具有对BHF的耐性，相对的，低功率情况下没有对BHF的耐性。
此外，膜中没有BHF等药液进入、或者即使膜中有药液进入但是没有到达膜的基底的情况下，判定膜具有BHF耐性，而药液到达膜的基底、膜的基底被蚀刻的情况下，判定膜没有BHF耐性。BHF耐性是表示膜的致密性的一个指标。即，有BHF耐性的情况下，判定膜是致密的，没有BHF耐性的情况下，判定膜不是致密的。
另一方面，叠层膜的情况下，高功率情况具有BHF耐性，但是没有表现出作为TFT的工作特性，相对的，低功率情况具有对BHF的耐性，并且移动度为0.65，on/off比为4.5，最为良好。
结果，可知用低功率成膜的叠层膜，是比单层膜的TFT工作特性好、并且也具有BHF耐性的优质的膜。发明人为了考察叠层膜的电特性和物理特性比单层膜良好的理由，对于用低功率形成的叠层膜中的第一膜和第二膜的性质进行了考察。
考察第一膜和第二膜的性质时，如图6所示，发明人推导出了等离子体的状态和膜的性质之间的相关关系。根据该关系，等离子体的电子密度Ne上升时膜的结晶性提高，膜的致密性也上升。另外，等离子体的电子温度Te上升时，对膜的结晶性没有影响，但是膜的致密性上升。并且，等离子体中的氢自由基增加时，对膜的致密性没有影响，但是膜的结晶性上升。
另外，为了提高等离子体的电子密度Ne，只需提高微波的功率，为了提高等离子体的电子温度Te，只需减小处理室的压力，为了增加等离子体中的氢自由基，只需提高微波的功率。
微晶膜成膜时，提高微波功率时会促进各种气体的电解和离解，在等离子体的电子密度Ne上升，并且硅烷气体离解为SiH3、SiH2和氢自由基等，由此会促进Si与Si的结合，促进结晶化。
另一方面，降低微波的功率时，不会促进硅烷气体的离解，处理室内有硅烷气体残留，该残留硅烷气体与等离子体中的氢自由基反应，通过氢的还原作用生成SiH3和H2。如此，氢自由基成为催化剂，促进微晶膜的结晶化，但微波功率低时促进结晶化的氢自由基被还原反应消耗，所以不会促进微晶膜的结晶化。换言之，为了以低微波功率结晶化，需要添加氢，但是与高密度等离子体比较不能够形成更优质的微晶膜。
结晶性是否达到，能够基于相对于膜整体的体积结晶所占的体积的比例评价。本实施方式中，用结晶体积分数作为表示结晶性的指标。结晶体积分数根据图8所示的微晶硅的拉曼散射光谱求得。根据《等离子体半导体工艺工程》书籍，微晶硅具有结晶硅成分导致的520cm-1附近的尖锐峰值和非晶硅成分导致的480cm-1附近的宽幅峰值重叠的TO模式峰值。多使用根据480cm-1附近的峰值强度和520cm-1附近的峰值强度求得的强度比I520/I480作为有效表示结晶体积分数的大小的指标。
如图8所示，强度比I520/I480越大，结晶性越高，而强度比I520/I480越小，结晶性越低。
另外，在本实施方式中，将膜的基底是否被BHF等药液蚀刻作为表示膜的致密性的一个指标。膜中没有BHF等药液进入、或者膜中有药液进入但是没有到达基底的情况下，判定膜具有致密性，而药液到达膜的基底、膜的基底被蚀刻的情况下，判定膜没有致密性。
如图4B所示，通过使上述2种膜叠层，叠层膜20与图4A所示的单层膜相比较，能够在微晶硅膜20a的晶粒之间搭接致密的超微晶硅膜20b。
参照表示各膜的拉曼峰值强度比的图7，与以2kW、30mTorr的工艺条件成膜的微晶硅膜20a的连续成膜(图4的A所示的微晶硅膜20a构成的单层膜)的强度比I520/I480、和以3kW、10mTorr的工艺条件成膜的超微晶硅膜20b的连续成膜(仅由超微晶硅膜20b构成的单层膜)的强度比I520/I480相比，图4的B所示的叠层膜20的强度比I520/I480更高。另外，可知仅由超微晶硅膜20b构成的单层膜，比仅由微晶硅膜20a构成的单层膜的结晶性更低。
根据该结果，发明人认为，超微晶膜20b，因为致密性较高，所以不仅在微晶硅膜20a的晶粒之间搭接，如图4的B所示，因为超微晶膜20b中包含的晶粒的粒径，比微晶膜20a中包含的晶粒的粒径更小，所以进入微晶膜20a中包含的晶粒之间的空隙中，将晶界填埋，所以具有比单层膜更高的结晶性。超微晶膜20b中包含的晶粒的粒径比微晶膜20a中包含的晶粒的粒径更微小的观点，可以由上述等离子体半导体工艺工程中记载的结晶硅成分导致的520cm-1附近的峰值和非晶硅成分导致的480cm-1附近的峰值之间存在的“510cm-1附近的峰值假设为粒径微小的结晶成分”而推定。
根据以上考察，发明人得到以下结论：超微晶硅膜20b是：(1)比微晶硅膜20a更致密的膜；(2)因具有结晶性而与没有结晶性的非晶硅膜性质不同的膜，但结晶性没有微晶硅膜20a那么高；(3)含有比微晶硅膜20a中包含的晶粒的粒径更微小的晶粒的膜。
然后，发明人利用使具有这样3个特征的超微晶硅膜20b在微晶硅膜20a上叠层而形成的、晶粒之间的横方向的结合较强的叠层膜20，如图9上部P所示，能够降低晶界附近的壁垒。结果，能够制造移动度提高、工作速度变快、且动作稳定的薄膜晶体管。
另外，如图9下部Q所示，利用微晶硅膜的晶界的全部或一部分中埋入的超微晶硅膜提高BHF耐性。结果，在制造中，叠层膜不会被浮起，能够稳定地制造薄膜晶体管。
如以上说明所述，根据本实施方式的膜的形成方法，能够制造保持移动度μ和on/off比为较高、并且能够高速处理且消费电力低的薄膜晶体管。
其中，规定的电子温度可以是4.5eV以下。由此，能够利用等离子体的电子温度在4.5eV以下的电感耦合型等离子体处理装置(ICP：Inductively Coupled Plasma，感应耦合等离子体)或螺旋波等离子体处理装置形成上述超微晶膜。更加优选上述规定的电子温度是2eV以下。由此，能够使用等离子体的电子温度在2eV以下的微波等离子体处理装置或利用ECR生成的等离子体，通过抑制处理气体的过度离解和降低向基板照射的离子的能量而形成优质的超微晶膜。
另外，形成微晶硅膜和超微晶硅膜时使用的高电子密度等离子体的电子密度Ne，只要在5×1010cm-3以上即可，优选在1011cm-3以上的电子密度的等离子体。高电子密度的等离子体能够用微波、ICP和螺旋波等离子体处理装置生成。
另外，第一实施方式中，在上述第二工序中，处理容器内的压力设定为比第一工序时的上述处理容器内的压力低。由此，如图6所示，在第二工序中，通过降低处理容器内压力，能够提高等离子体的电子温度Te，由此能够在第二工序中形成比第一工序中形成的微晶膜更致密的超微晶膜。
并且，在第一工序中，可以利用比第二工序的电子密度更高的电子密度的等离子体形成微晶硅膜。
另外，在第一工序中，可以利用与第二工序相比增加了处理容器内存在的氢自由基的量后的状态下的电子密度等离子体形成微晶硅膜。
在第一工序中，可以将施加到上述处理容器内的能量设定为比在第二工序中施加的能量更高。
由此，如图6所示，在第一工序中通过提高微波的功率，能够将在第二工序中形成的微晶膜形成为结晶性更高的膜。
(第二实施方式)
在第一实施方式中，通过将使微晶硅膜和超微晶硅膜叠层而得的叠层膜作为活性层进行成膜，能够制造移动度μ和on/off比高、且BHF耐性强的薄膜晶体管。根据该结果，发明人认为微晶硅膜和超微晶硅膜的膜厚的组合存在最佳值。在此，在第二实施方式中，为了实现微晶硅膜和超微晶硅膜的膜厚的组合的最优化，对于发明人进行的实验及其结果进行说明。
发明人为了改变上述2种膜的膜厚的组合，改变了各层的成膜时间。具体而言，将微晶膜(第一膜)的成膜时间变为5秒、10秒、15秒，超微晶膜(第二膜)的成膜时间变为5秒、10秒。由此，发明人将(微晶膜的成膜时间，超微晶膜的成膜时间)变为(5秒、5秒)，(5秒、10秒)，(10秒、5秒)，(10秒、10秒)，(15秒、5秒)，(15秒、10秒)6组，形成6种叠层膜。其中，微晶膜和超微晶膜的工艺条件与第一实施方式相同。
其结果示于图10～图13。图11是将图10所示结果中，关于移动度μ的结果与2kW、30mTorr的连续成膜相比较而作的图。另外，图12是将图10所示结果中，关于log(on/off电流)比的结果与2kW、30mTorr的连续成膜相比较而作的图。图13表示图10中未表示的BHF耐性。
根据该结果，发明人发现，当改变各层的成膜时间时，晶体管的工作特性也发生变化。具体而言，微晶膜的成膜时间和超微晶膜的成膜时间设定为最短的(5秒，5秒)的情况下，移动度μ＝1.20(cm2/Vsec)，on/off比＝4.5，呈现出最高的TFT工作特性。
根据该结果，可知特别优选微晶硅膜和超微晶硅膜为了作为薄膜晶体管发挥功能具有必需的膜厚，并且微晶硅膜和超微晶硅膜分别以最薄的膜厚在基板上分别叠层。另外，任意一个叠层膜都具有BHF耐性。
如以上说明所述，根据本实施方式的膜的形成方法，能够制造保持移动度μ和on/off比保持为较高、且能够高速处理且消耗电力低的薄膜晶体管。
另外，通过将微晶硅膜用于沟道层而不需要退火处理，由此，能够通过将处理中的温度保持在600℃以下而在廉价的玻璃基板上也能形成薄膜晶体管。
另外，本实施方式的膜的形成方法，包括在硅晶片上形成TFT的半导体的膜的形成方法和在平板显示器(FPD：Flat Panel Display)上形成TFT的半导体的膜的形成方法。
在上述实施方式中，各部的动作相互关联，在考虑相互关联的同时作为一系列动作能够置换。并且，通过这样置换，能够将制造薄膜晶体管的方法的发明的实施方式，变为使用该膜的形成方法制造薄膜晶体管的制造装置的实施方式。
其中，在上述实施方式中，使用CMEP等离子体处理装置通过等离子体CVD形成微晶硅膜。但是，微晶硅膜的形成也可以使用径向线槽缝天线(RLSA：Radial Line Slot Antenna)等离子体处理装置。
另外，能够用生成的等离子体的电子温度在4.5eV以下的感应耦合型等离子体处理装置(ICP：Inductively Coupled Plasma)和螺旋波等离子体处理装置形成超微晶膜。但是，如果使用生成的等离子体的电子温度在2.0eV以下的微波等离子体处理装置，能够形成更加优质的超微晶膜。
另外，通过将利用上述制造装置制造的薄膜晶体管组装在显示装置，能够使能够高速处理且消耗电力低的显示装置产品化。作为显示装置，可以列举有机EL(Electroluminescence：电致发光)显示器、等离子体显示器、液晶显示器(LCD：Liquid Crystal Display)等。
另外，微晶硅膜和超微晶硅膜形成时使用的高电子密度等离子体的电子密度Ne，只要在5×1010cm-3以上即可，优选为1011cm-3以上的电子密度的等离子体。该程度的电子密度的等离子体，能够使用微波等离子体、ICP和螺旋波等离子体处理装置生成。
另外，利用上述制造装置实施上述处理的被处理体，不限于硅基板，也可以是玻璃基板。
以上参照附图对本发明的适当的实施方式进行了说明，但是本发明并不限定于上述例子。本行业从业人员显然能够在权利要求记载的范畴内想到各种变更例或修正例，应当了解，这些也属于本发明的技术范围内。
例如，在上述实施方式中，举出了底栅结构的薄膜晶体管的制造工艺为例，但是本发明也能够用于制造从微晶硅膜来看与硅基板相反地配置有栅极电极的顶栅结构的薄膜晶体管的方法。
另外，本发明的叠层膜也能够用于太阳能电池。由此，能够制造变换效率高的太阳能电池。

Claims (26)

1.一种膜的形成方法，其是形成用于n沟道薄膜晶体管、p沟道薄膜晶体管和太阳能电池中至少一种的膜的方法，其特征在于，包括：
利用规定的电子温度以下的高电子密度等离子体形成微晶硅膜的第一工序；
使用比所述规定的电子温度高的电子温度的高电子密度等离子体形成超微晶硅膜的第二工序。
2.如权利要求1所述的膜的形成方法，其特征在于：
在同一处理容器内执行所述第一工序和所述第二工序；
所述第二工序的处理容器内的压力设定为比所述第一工序的处理容器内的压力低。
3.如权利要求1或2所述的膜的形成方法，其特征在于：
所述第一工序中：
利用与所述第二工序相比提高电子密度后的状态的高电子密度等离子体形成微晶硅膜。
4.如权利要求1～3中任一项所述的膜的形成方法，其特征在于：
所述第一工序中：
利用与所述第二工序相比增加氢自由基的量后的状态的高电子密度等离子体形成微晶硅膜。
5.如权利要求3或4所述的膜的形成方法，其特征在于：
所述第一工序中向处理容器内施加的功率，设定为比在所述第二工序中向处理容器内施加的功率高。
6.如权利要求1～5中任一项所述的膜的形成方法，其特征在于：
所述规定的电子温度为4.5eV以下。
7.如权利要求6所述的膜的形成方法，其特征在于：
所述规定的电子温度为2eV以下。
8.如权利要求1～7中任一项所述的膜的形成方法，其特征在于：
所述第二工序的电子密度为5×1010cm-3以上。
9.如权利要求8所述的膜的形成方法，其特征在于：
所述第二工序的电子密度为1×1011cm-3以上。
10.如权利要求1～9中任一项所述的膜的形成方法，其特征在于：
设定各工序的工艺条件，使在所述第二工序中形成的超微晶膜比在所述第一工序中形成的微晶膜更加致密地形成。
11.如权利要求1～10中任一项所述的膜的形成方法，其特征在于：
设定各工序的工艺条件，使在所述第二工序中形成的超微晶膜比在所述第一工序中形成的微晶膜的晶粒更小。
12.如权利要求1～11中任一项所述的膜的形成方法，其特征在于：
设定各工序的工艺条件，使在所述第一工序中形成的微晶膜比在所述第二工序中形成的超微晶膜的结晶体积分数高。
13.如权利要求1～12中任一项所述的膜的形成方法，其特征在于：
所述高电子密度等离子体，
通过使用感应耦合型等离子体处理装置或微波等离子体处理装置使所要求的气体激励而生成。
14.如权利要求13所述的膜的形成方法，其特征在于：
所述微波等离子体处理装置，通过使微波透过形成为瓦状的多个电介体板的各电介体板，而向所述处理容器内投入微波。
15.如权利要求1～14中任一项所述的膜的形成方法，其特征在于：
通过将所述第一工序和所述第二工序分别交替反复2次以上，在被处理体上分别叠层2层以上的所述微晶硅膜和所述超微晶硅膜。
16.如权利要求15所述的膜的形成方法，其特征在于：
形成所述叠层膜的所述微晶硅膜和所述超微晶硅膜，是为了具有作为薄膜晶体管的功能而必需的膜厚，且分别以膜厚最薄的方式在被处理体上叠层各层。
17.如权利要求1～14中任一项所述的膜的形成方法，其特征在于：
通过在执行所述第二工序前后执行所述第一工序，以所述超微晶硅膜被所述微晶硅膜包夹的方式在被处理体上叠层各层。
18.如权利要求1～17中任一项所述的膜的形成方法，其特征在于：
所述第一工序和所述第二工序中，将被处理体附近的温度控制在600℃以下。
19.一种薄膜晶体管，其特征在于：
具有叠层膜，且该叠层膜作为活性层，该叠层膜是在用规定的电子温度以下的高电子密度等离子体形成的微晶硅膜上、叠层有用比所述规定的电子温度更高的电子温度的高电子密度等离子体形成的超微晶硅膜。
20.如权利要求19所述的薄膜晶体管，其特征在于：
具有将所述微晶硅膜和所述超微晶硅膜交替反复2层以上叠层的叠层膜。
21.一种太阳能电池，其特征在于：
具有叠层膜，且该叠层膜作为活性层，该叠层膜是在用规定的电子温度以下的高电子密度等离子体形成的微晶硅膜上、叠层有用比所述规定的电子温度更高的电子温度的高电子密度等离子体形成的超微晶硅膜。
22.如权利要求21所述的太阳能电池，其特征在于：
具有将所述微晶硅膜和所述超微晶硅膜交替反复2层以上叠层的叠层膜。
23.一种制造装置，其特征在于：
用如权利要求1～18中任一项所述的膜的形成方法制造薄膜晶体管。
24.一种制造装置，其特征在于：
用如权利要求1～18中任一项所述的膜的形成方法制造太阳能电池。
25.一种显示装置，其特征在于：
组装有用如权利要求23所述的制造装置制造的薄膜晶体管。
26.一种膜的形成方法，其是形成膜的方法，其特征在于，包括：
利用规定的电子温度以下的高电子密度等离子体形成微晶硅膜的第一工序；和
用比所述规定的电子温度高的电子温度的高电子密度等离子体形成超微晶硅膜的第二工序。
CN2008101807351A 2007-11-30 2008-11-28 膜的形成方法、薄膜晶体管、太阳能电池、制造装置和显示装置 Expired - Fee Related CN101447419B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007310264A JP2009135277A (ja) 2007-11-30 2007-11-30 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置
JP2007-310264 2007-11-30
JP2007310264 2007-11-30

Publications (2)

Publication Number Publication Date
CN101447419A true CN101447419A (zh) 2009-06-03
CN101447419B CN101447419B (zh) 2011-08-24

Family

ID=40674804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101807351A Expired - Fee Related CN101447419B (zh) 2007-11-30 2008-11-28 膜的形成方法、薄膜晶体管、太阳能电池、制造装置和显示装置

Country Status (5)

Country Link
US (1) US7833826B2 (zh)
JP (1) JP2009135277A (zh)
KR (1) KR101133787B1 (zh)
CN (1) CN101447419B (zh)
TW (1) TW200945419A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688371A (zh) * 2011-07-11 2014-03-26 国立大学法人东京农工大学 太阳能电池及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120193633A1 (en) * 2009-10-01 2012-08-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2012027857A2 (en) * 2010-09-02 2012-03-08 Oerlikon Solar Ag, Trübbach Method for manufacturing a tandem solar cell with microcrystalline absorber layer
WO2012117972A1 (ja) * 2011-03-03 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2012176410A1 (ja) * 2011-06-21 2012-12-27 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板、並びに半導体膜の製造方法
JP2013051370A (ja) * 2011-08-31 2013-03-14 Tokyo Electron Ltd 成膜方法及び記憶媒体
TWI522490B (zh) * 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429034B2 (ja) 1992-10-07 2003-07-22 シャープ株式会社 半導体膜の製造方法
JPH0794749A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH08148690A (ja) 1994-11-25 1996-06-07 Sharp Corp 薄膜トランジスタおよび半導体膜の製造方法
JP3439051B2 (ja) 1996-11-07 2003-08-25 株式会社富士電機総合研究所 微結晶膜およびその製造方法
JP2002280309A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 薄膜形成方法
JP2004071715A (ja) 2002-08-02 2004-03-04 Mitsubishi Heavy Ind Ltd 光起電力素子の製造方法及び光起電力素子
US20040231590A1 (en) * 2003-05-19 2004-11-25 Ovshinsky Stanford R. Deposition apparatus for the formation of polycrystalline materials on mobile substrates
KR100731430B1 (ko) * 2005-10-20 2007-06-21 삼성에스디아이 주식회사 이중 활성층을 갖는 박막트랜지스터 및 그 제조방법과,상기 박막트랜지스터를 사용한 평판표시장치,유기전계발광표시장치 및 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103688371A (zh) * 2011-07-11 2014-03-26 国立大学法人东京农工大学 太阳能电池及其制造方法

Also Published As

Publication number Publication date
US20090140257A1 (en) 2009-06-04
KR20090056906A (ko) 2009-06-03
TW200945419A (en) 2009-11-01
KR101133787B1 (ko) 2012-04-06
US7833826B2 (en) 2010-11-16
CN101447419B (zh) 2011-08-24
JP2009135277A (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
CN101447419B (zh) 膜的形成方法、薄膜晶体管、太阳能电池、制造装置和显示装置
JP5259189B2 (ja) シリコン系薄膜光電変換装置の製造方法
US20200075346A1 (en) Apparatus and process for electron beam mediated plasma etch and deposition processes
CN105706216B (zh) 用于利用气体脉冲进行深硅蚀刻的方法
TW200931518A (en) Pulsed bias plasma process to control microloading
WO2013084459A1 (ja) プラズマ処理方法及びプラズマ処理装置
KR101225632B1 (ko) 광전 변환 소자 제조 장치
JP2008042067A (ja) 酸化物半導体膜のドライエッチング方法
CN1038673A (zh) 微波等离子体处理装置
TW200419654A (en) Electronic device, its manufacturing method, and plasma processing apparatus
US9236255B2 (en) Methods for forming three dimensional NAND structures atop a substrate
JP2008124111A (ja) プラズマｃｖｄ法によるシリコン系薄膜の形成方法
JP6008611B2 (ja) プラズマ処理方法及びプラズマ処理装置
TWI610362B (zh) 表面介面工程方法
JP2008045180A (ja) Ｄｌｃ膜の形成方法及びｄｌｃ膜の製造装置
JP2009071163A (ja) 半導体製造方法、半導体製造装置および表示装置
JP2006286705A (ja) プラズマ成膜方法及び成膜構造
US8937021B2 (en) Methods for forming three dimensional NAND structures atop a substrate
KR102005130B1 (ko) 상단 풀다운 없는 실리콘 나이트라이드 건조 트림
US20100173448A1 (en) High frequency plasma enhanced chemical vapor deposition
JP4133490B2 (ja) 成膜方法
CN113994458A (zh) 形成用于薄膜晶体管结构的电感耦合高密度等离子体膜的方法
JP2008004815A (ja) プラズマ処理方法およびその方法を用いて製造された光電変換素子
US20230215700A1 (en) Substrate processing method and substrate processing apparatus
CN102414832A (zh) 电子装置以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

Termination date: 20141128

EXPY Termination of patent right or utility model