KR101133787B1 - 막의 형성 방법, 박막 트랜지스터, 태양 전지, 제조 장치 및 표시 장치 - Google Patents

막의 형성 방법, 박막 트랜지스터, 태양 전지, 제조 장치 및 표시 장치 Download PDF

Info

Publication number
KR101133787B1
KR101133787B1 KR1020080119780A KR20080119780A KR101133787B1 KR 101133787 B1 KR101133787 B1 KR 101133787B1 KR 1020080119780 A KR1020080119780 A KR 1020080119780A KR 20080119780 A KR20080119780 A KR 20080119780A KR 101133787 B1 KR101133787 B1 KR 101133787B1
Authority
KR
South Korea
Prior art keywords
film
silicon film
forming
plasma
microcrystalline silicon
Prior art date
Application number
KR1020080119780A
Other languages
English (en)
Other versions
KR20090056906A (ko
Inventor
신스케 오카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090056906A publication Critical patent/KR20090056906A/ko
Application granted granted Critical
Publication of KR101133787B1 publication Critical patent/KR101133787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H01L31/03685—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System including microcrystalline silicon, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 결정성막을 형성하는 결정립간의 가로 방향의 결정 강도를 향상시키기 위해, 실리콘 기판(G) 상에 게이트 산화막(10)을 형성한 후, 2.0eV의 전자 온도 이하의 고전자 밀도 플라즈마에 의해 미결정 실리콘막을 형성하는 제 1 공정과, 2.0eV의 전자 온도보다 높은 전자 온도의 고전자 밀도 플라즈마를 이용하여 초미결정 실리콘막을 형성하는 제 2 공정을 반복 성막한다. 이것에 의해, 미결정 실리콘막과 초미결정 실리콘막이 적층된 적층막(20)이 형성된다. 상기 방법에 의해, 적층막(20)을 활성층으로서 기능시키는 n채널 박막 트랜지스터 및 p채널 박막 트랜지스터의 적어도 어느 하나를 제조할 수 있다.

Description

막의 형성 방법, 박막 트랜지스터, 태양 전지, 제조 장치 및 표시 장치{FILM FORMING METHOD, THIN FILM TRANSISTOR, SOLAR BATTERY, MANUFACTURING DEVICE, AND DISPLAY DEVICE}
본 발명은 막을 형성하는 방법에 관한 것이다. 보다 상세하게는, 미결정(微結晶) 실리콘막을 이용하여 박막 트랜지스터 또는 태양 전지에 이용되는 막을 형성하는 방법, 상기 미결정 실리콘막을 이용한 박막 트랜지스터 또는 태양 전지를 제조하는 제조 장치, 및 상기 제조 장치에 의해 제조된 박막 트랜지스터를 내장한 표시 장치에 관한 것이다.
박막 트랜지스터의 활성층에 사용하는 실리콘 산화막에는, 비결정막(a-Si: 아몰퍼스 실리콘막), 다결정막(Poly-Si: 폴리실리콘막) 및 미결정막(μc-Si:마이크로크리스탈 실리콘막)이 있다. 이 중, 미결정막은 비결정막보다 높은 이동도를 갖는다. 또한, 미결정막은, 다결정막의 형성에 필수인 어닐링 처리를 반드시 필요로 하지는 않기 때문에, 600℃ 이하의 저온에서 피처리체 상에 박막 트랜지스터를 제조할 수 있다. 이와 같은 배경으로부터, 최근, 융점이 낮은 유리 기판을 피처리체 로서 사용하고, 그 위에 형성되는 활성층에 동작 속도를 향상시키기 위한 미결정막을 형성한 박막 트랜지스터가 제안되어 있다(예컨대, 특허 문헌 1, 2 참조).
(특허 문헌 1) 일본 공개 특허 공보 평6-196701호
(특허 문헌 2) 일본 공개 특허 공보 평8-148690호
그러나, 미결정막의 결정립은 기둥 형상으로 성장하기 때문에, 결정립(그레인) 사이의 물리적 결합 및 전기적 결합이 약해진다. 이 때문에, 도 14의 상부(U: 미결정막(단층막)과 이동도)에 나타내는 바와 같이, 결정립 사이의 입계(그레인 바운더리)에는 장벽(h)이 존재한다. 이 때문에, 전자나 홀로 이루어지는 캐리어가 미결정막의 그레인 바운더리를 이동할 때 전기 저항(막의 가로 방향의 전기 저항)이 커져, 장벽(h)을 넘으려고 할 때마다 이동도(μ)가 저하되어 박막 트랜지스터의 동작을 지연시키고, 그 결과, 박막 트랜지스터의 동작 특성을 불안정하게 하고 있었다.
또한, 결정립 사이의 결합이 약해지면, 박막 트랜지스터의 제조 중, 레지스트막을 제거할 때에 사용하는 BHF(Buffered Hydrogen Fluoride) 등의 HF계 약액이, 도 14의 하부(V: 미결정막(단층막)과 BHF)에 나타내는 바와 같이, 그레인 바운더리를 통과하여 미결정막의 베이스까지 스며들어간다. 이 때, 미결정 실리콘막은, BHF에 의해 에칭되는 것은 아니지만, 미결정막의 베이스의 유리 기판(G)이 에칭된다. 그 결과, 미결정 실리콘막이 베이스로부터 떠올라(리프트 오프), 최후에는 베이스로부터 벗겨져, 트랜지스터의 제조가 곤란하게 되는 경우가 있었다. 이와 같이, 종래의 미결정막에서는, 결정립 사이의 가로 방향의 결합이 약하기 때문에, 그레인 바운더리에서 박막 트랜지스터의 전기적 특성 및 물리적 특성이 나빠지고 있었다.
그래서, 상기 과제에 감안하여, 본 발명에서는, 미결정막을 형성하는 결정립 사이의 가로 방향의 결합 강도를 향상시킴으로써, 전기적 특성 및 물리적 특성이 양호한 미결정 실리콘막을 성막하는 방법을 제공한다.
즉, 상기 과제를 해결하기 위해, 본 발명의 어떤 태양에 따르면, n채널 박막 트랜지스터 및 p채널 박막 트랜지스터 중 적어도 어느 하나를 제조하는 방법으로서, 소정의 전자 온도 이하의 고전자 밀도 플라즈마에 의해 미결정 실리콘막을 형성하는 제 1 공정과, 상기 소정의 전자 온도보다 높은 전자 온도의 고전자 밀도 플라즈마를 이용하여 초미결정 실리콘막을 형성하는 제 2 공정을 갖는 막의 형성 방법이 제공된다.
상술한 바와 같이, 단층막의 미결정막은, 결정립이 기둥 형상으로 성장하기 때문에, 결정립 사이의 가로 방향의 결합이 약하여, 그레인 바운더리로부터 미결정막을 통해 베이스까지 스며든 약액에 의해 베이스가 에칭되어 미결정 실리콘막이 리프트 오프되어 버려, 트랜지스터의 제조가 곤란하게 되거나, 완성된 트랜지스터의 이동도나 on/off비 등의 동작 특성이 그레인 바운더리 부근에서 악화된다고 하는 과제를 갖고 있었다.
이에 대하여, 이러한 구성에 따르면, 미결정 실리콘의 형성에는, 소정의 전자 온도 이하의 고전자 밀도 플라즈마가 사용되고, 미결정 실리콘막 상에 성막되는 초미결정 실리콘막에는, 미결정 실리콘막보다 높은 전자 온도의 고전자 밀도 플라즈마가 사용된다.
발명자가 나타낸 도 6의 상관 관계에 따르면, 고전자 밀도 플라즈마로서, 플라즈마의 전자 온도(Te)가 상승하면, 보다 치밀한 초미결정막이 형성된다. 이것은 전자 온도(Te)가 상승하면, 기판에 조사하는 이온의 에너지가 증가하여, 막의 삼차원 구조의 성막이 어느 정도 억제되었기 때문이라고 생각된다. 따라서, 미결정 실리콘막 상에 형성된 초미결정막은 미결정 실리콘막보다 치밀한 막으로 된다. 이와 같이, 미결정막과 초미결정막은 상기 제 2 공정에서 형성되는 초미결정막이 상기 제 1 공정에서 형성되는 미결정막보다 치밀하게 형성되도록 각 공정의 프로세스 조건을 설정할 수도 있다.
또한, 상기 제 2 공정에서 형성되는 초미결정막은 상기 제 1 공정에서 형성되는 미결정막보다 결정립이 작게 되도록 각 공정의 프로세스 조건을 설정할 수도 있다.
또는, 상기 제 1 공정에서 형성되는 미결정막은 상기 제 2 공정에서 형성되는 초미결정막보다 결정 체적 분율이 높아지도록 각 공정의 프로세스 조건을 설정할 수도 있다.
이것에 따르면, 결정성이 높은 미결정막과, 고치밀성 및/또는 미세 결정립인 초미결정막을 적층시킨 적층막을 성막할 수 있다. 여기서, 본 명세서에서의 결정성 및 치밀성의 지표에 대하여 설명한다.
우선, 결정성이 진행되고 있는지 여부는, 막 전체의 체적에 대한 결정이 차지하는 체적의 비율에 근거하여 평가할 수 있다. 본 명세서에서는, 결정성을 나타내는 지표로서 결정 체적 분율(volume fraction)이 사용된다. 결정 체적 분율은, 도 8에 나타내는 미결정 실리콘의 라만 산란 스펙트럼으로부터 구해진다. 플라즈마 반도체 프로세스 공학-성막과 에칭 입문-(저자 사사키 도시아키, 데이이 신리키, 발행 가부시키가이샤 우치다로카쿠호 2003년 7월 25일 제1판 발행)의 176-177페이지에 기재되어 있는 바와 같이, 미결정 실리콘은, 결정 실리콘 성분에 기인한 520㎝-1 부근의 날카로운 피크와 아몰퍼스 실리콘 성분에 기인한 480㎝-1 부근의 폭넓은 피크가 중첩한 TO 모드 피크를 갖는다. 결정 체적 분율의 대소를 효과적으로 나타내는 지표로서, 480㎝-1 부근의 피크 강도와 520㎝-1 부근의 피크 강도로부터 구한 라만 피크 강도비 I520/I480을 이용하는 경우가 많다.
결정 체적 분율의 절대값을 나타내는 방법도 몇 가지 제안되어 있다. 그 일례로는, 피크 파수를 520㎝-1, 480㎝-1 부근에 갖는 2개의 가우스 함수로 분리하여, 520㎝-1 부근의 피크의 면적 강도(A520)와, 480㎝-1 부근의 피크의 면적 강도(A480)로부 터 구한 면적 강도비(A520/(A520+A480))를, 결정 체적 분율(vol.%)로 하는 경우를 들 수 있다.
또한, 피크 파수를 520㎝-1, 510㎝-1, 480㎝-1 부근에 갖는 3개의 가우스 함수로 분리해서, 각 피크의 면적 강도(A520, A510, A480)로 하여, 면적 강도비((A520+A510)/(A520+A510+A480))를 결정 체적 분율(vol.%)로 하는 경우를 들 수 있다. 또, 510㎝-1 부근의 피크는 입경이 미소한 결정 성분이라고 가정되어 있다. 그러나, 이들 방법은 결정성이 높은 막에서 상관을 취하기 어려운 것이 지적되고 있다.
따라서, 본 명세서에서는, 결정 체적 분율의 대소를 나타내는 지표로서, 강도비 I520/I480를 이용하는 것으로 한다. 도 8에 나타내는 바와 같이, 강도비 I520/I480이 커질수록, 결정성은 높고, 강도비 I520/I480이 작아질수록, 결정성은 낮다.
또, 본 명세서에서는, 막의 베이스가 BHF 등의 약액으로 에칭되는지 여부를 막의 치밀성을 나타내는 하나의 지표로 한다. 막 중에 BHF 등의 약액이 스며들지 않거나, 또는 막 중에 약액이 스며들더라도 막의 베이스까지는 도달하지 않는 경우에는 막에 BHF 내성이 있다고 판정하고, 약액이 막의 베이스까지 도달하고, 막의 베이스가 에칭되는 경우에는 막에 BHF 내성이 없다고 판정한다. BHF 내성이 있는 경우, 막은 치밀하며, BHF 내성이 없는 경우, 막은 치밀하지 않다.
도 4의 B로 나타내는 적층막(20)에서는 상기 2개의 막을 적층시킴으로써, 도 4의 A로 나타내는 단층막과 비교하여, 미결정 실리콘막(20a)의 결정립 사이에 치밀한 초미결정 실리콘막(20b)이 중계된 상태로 된다.
다음에, 각 막의 라만 피크 강도비를 나타내는 도 7을 참조하면, 2㎾, 30mTorr의 프로세스 조건으로 성막된 미결정 실리콘막(20a)의 연속 성막(도 4의 A로 나타내는 단층막의 연속 성막)의 강도비 I520/I480 및 3㎾, 10mTorr의 프로세스 조건으로 성막된 초미결정 실리콘막(20b)의 연속 성막(단층막의 연속 성막)의 강도비 I520/I480보다, 도 4의 B로 나타내는 적층막(20)의 강도비 I520/I480이 높아지게 되어 있었다. 또, 각 막의 막 두께는 모두 같다.
이 결과로부터, 발명자는 적층막(20) 중의 초미결정막(20b)은 치밀성이 높기 때문에, 미결정 실리콘막(20a)의 결정립 사이를 중계할 뿐만 아니라, 도 4의 B로 나타내는 바와 같이, 초미결정막(20b)에 포함되는 결정립의 입경은, 미결정막(20a)에 포함되는 결정립의 입경보다 미소하기 때문에, 초미결정막(20b)이 미결정막(20a)에 포함되는 결정립 사이의 극간으로 스며들어가, 그레인 바운더리의 극간을 메우고 있기 때문에, 결정성이 높아지는 것은 아닌가라고 생각했다. 초미결정막(20b)에 포함되는 결정립의 입경이, 미결정막(20a)에 포함되는 결정립의 입경보다 미소하지 않은가라는 착상은, 상술한 바와 같이, 결정 실리콘 성분에 기인한 520㎝-1 부근의 피크와 아몰퍼스 실리콘 성분에 기인한 480㎝-1 부근의 피크 사이에 존재하는 「510㎝-1 부근의 피크는 입경이 미소한 결정 성분이라고 가정되어 있다」라고, 상기 플라즈마 반도체 프로세스 공학에 기재되어 있는 것으로부터도 추정된다.
이상의 고찰로부터, 발명자는, 초미결정 실리콘막(20b)의 성질에 대하여, (1) 미결정 실리콘막(20a)보다 치밀한 막이고, (2) 결정성을 갖는 막인 점에서 결정성이 없는 아몰퍼스 실리콘막과는 다르지만, 미결정 실리콘막(20a) 만큼 결정성이 높지 않은 막이며, (3) 미결정 실리콘막(20a)에 포함되는 결정립보다 입경이 미소한 결정립을 함유하는 막이라고 결론지었다.
그리고, 발명자는, 이러한 3개의 특징을 갖는 초미결정 실리콘막(20b)을 미결정 실리콘막(20a) 상에 적층시킴으로써, 미결정 실리콘막(20a)의 결정립 사이의 극간을 초미결정 실리콘막(20b)으로 중계할 뿐만 아니라, 미결정 실리콘막(20a)의 결정립 사이의 극간의 전부 또는 일부를 초미결정 실리콘막(20b)으로 매립하는 것에 성공했다.
그 결과, 발명자는, 결정립 사이의 가로 방향의 결합이 강한 적층막(20)을 이용하여, 도 9의 상부 P에 나타내는 바와 같이, 그레인 바운더리 부근의 장벽의 높이(h)를 낮게 할 수 있었다. 그 결과, 이동도(μ)를 높여, 동작 속도가 빠르고, 동작이 안정한 박막 트랜지스터를 제조할 수 있었다.
또, 발명자는, 도 9의 하부 Q에 나타내는 바와 같이, 결정립 사이의 가로 방향의 결합이 강한 적층막(20)을 이용하여, 트랜지스터 제조 시에 BHF계 약액이 그레인 바운더리를 통과하고, 이것에 의해, 약액이 베이스에까지 도달하여 베이스가 에칭되는 것을 막을 수 있었다. 그 결과, 제조 중, 적층막(20)이 리프트 오프되지 않고, 박막 트랜지스터를 안정적으로 제조할 수 있었다.
여기서, 상기 소정의 전자 온도는 4.5eV 이하라도 좋다. 이것에 의하면, 플라즈마의 전자 온도가 4.5eV 이하로 되는 유도 결합형 플라즈마 처리 장치(ICP: Inductively Coupled Plasma)나 헬리콘파 플라즈마 처리 장치를 이용하여 상기 적층막을 성막할 수 있다.
단, 상기 소정의 전자 온도는 2eV 이하가 더 바람직하다. 이것에 의하면, 플라즈마의 전자 온도가 2eV 이하로 되는 마이크로파 플라즈마 처리 장치를 이용하여, 프로세스 가스의 과도한 해리를 억제함으로써 양질의 적층막을 성막할 수 있다. ECR(Electron Cyclotron Resonance)를 이용하여도 좋다.
또한, 미결정 실리콘막 및 초미결정 실리콘막 형성 시에 사용되는 플라즈마의 전자 밀도(Ne)는 5×1010㎝-3 이상이면 좋지만, 1011㎝-3 이상이면 더 바람직하다. 이러한 고전자 밀도의 플라즈마는 마이크로파, ICP 및 헬리콘파 플라즈마 처리 장치를 이용하여 생성할 수 있다.
특히, 상기 마이크로파 플라즈마 처리 장치는, 도 3에 나타내는 플라즈마 처리 장치(이하, CMEP(Cellular Microwave Excitation Plasma) 처리 장치라고도 함)인 것이 바람직하다.
CMEP 처리 장치에서는, 타일 형상의 유전체판(31)이 어레이 형상으로 마련되어 있다. 각 유전체판(31)은 격자 형상으로 형성된 들보(梁)(26)로 지지되고, 처리 용기의 천정면에 고정되어 있다. 들보(26)는 비자성체의 도전성 부재에 의해 형성되어 있다.
각 유전체판(31)을 투과한 마이크로파는, 유전체판(31)의 하면과 플라즈마 사이를 표면파(진행파)로 되어 전파하고, 들보(26)에 도달하면 반사하여 반사파로 된다. 보통, 진행파와 반사파의 간섭에 의해 정재파(定在波)가 생긴다. 그러나 2.45㎓의 마이크로파의 자유 공간에서의 파장은 약 120mm이며, 한편, 120㎜×120㎜ 정도의 크기의 유전체판(31)은 종횡 공히, 기껏해야 정재파의 1파장 정도의 길이밖에 안된다. 이 때문에, CMEP 처리 장치에서는 정재파는 거의 생기지 않는다고 생각해도 좋다. 정재파는 균일한 플라즈마를 생성하는 것을 방해하기 때문에, CMEP 처리 장치에 따르면, 유전체판(31)을 소정의 간격마다 어레이 형상으로 다수 마련함으로써, 각 유전체판(31)을 투과하여 처리 용기 내에 투입된 마이크로파에 의해 가스를 여기시키고, 이것에 의해, 플라즈마를 균일하고 또한 안정적으로 생성할 수 있다. 그 결과, 균일한 플라즈마를 이용하여 대면적의 피처리체에 정밀도 좋게 플라즈마 처리를 실시할 수 있다.
이에 대하여, 전자 온도가 10eV 이상, 전자 밀도가 5×109㎝-3 내지 5×1010㎝-3 정도인 용량 결합형 플라즈마 처리 장치는, 결정 성장 중, 기판에 높은 에너지의 이온이 조사되므로 결정성이 높아지기 어렵다. 따라서, 미결정 실리콘막이나 초미결정 실리콘막의 성막에 용량 결합형 플라즈마 처리 장치를 이용하는 것은 바람직하지 못하다.
상기 제 1 공정 및 상기 제 2 공정은 동일한 처리 용기 내에서 실행되어도 좋다. 또한, 상기 제 2 공정의 처리 용기 내의 압력은, 상기 제 1 공정의 처리 용 기 내의 압력보다 낮게 설정되어도 좋다. 도 6에 나타내는 바와 같이, 제 2 공정에서는, 처리 용기 내의 압력을 낮추는 것에 의해, 플라즈마의 전자 온도(Te)를 높일 수 있다. 그 결과, 제 2 공정에서는, 제 1 공정에서 형성되는 미결정막보다 치밀한 초미결정막을 형성할 수 있다.
상기 제 1 공정에서는, 상기 제 2 공정보다 전자 밀도를 높게 한 상태의 고전자 밀도 플라즈마에 의해 미결정 실리콘막을 형성할 수도 있다.
또, 상기 제 1 공정에서는, 상기 제 2 공정보다 수소 라디칼의 양을 증가시킨 상태의 고전자 밀도 플라즈마에 의해 미결정 실리콘막을 형성할 수도 있다.
상기 제 1 공정에서 처리 용기 내에 투입하는 파워는 상기 제 2 공정에서 처리 용기 내에 투입하는 파워보다 높게 설정할 수도 있다.
도 6에 나타내는 바와 같이, 제 1 공정에서는, 마이크로파의 파워를 높이는 것에 의해, 보다 전자 밀도(Ne)가 높은 플라즈마를 생성하고, 또한 수소 라디칼의 함유율이 높은 플라즈마를 생성할 수 있다. 이것에 의해, 제 1 공정에서는, 제 2 공정에서 형성되는 초미결정막보다 결정성이 높은 미결정막을 형성할 수 있다.
발명자는, 제 1 공정에서, 2㎾, 30mTorr의 성막 조건에서, 5, 10, 15sec로 성막 시간을 변경하고, 그 후, 제 2 공정에서, 3㎾, 10mTorr의 성막 조건에서 5, 10sec로 성막 시간을 변경하는 것을 반복함으로써 적층막(20)을 형성했다. 그 결과, 수득된 막의 특성(이동도(μ) 및 on/off 전류비)을 도 10에 나타낸다. 이것에 의하면, 제 1 공정에서 형성되는 미결정 실리콘막의 성막 시간 및 제 2 공정에서 형성되는 초미결정 실리콘막의 성막 시간이 각각 가장 짧은(5초, 5초) 경우, 트랜지스터의 동작 특성이 가장 양호했다.
이 결과로부터, 발명자는, 적층막을 형성하는 미결정 실리콘막과 초미결정 실리콘막이 박막 트랜지스터로서의 기능을 갖기 위해 필요한 막 두께를 각각 확보하는 것을 전제로, 각각이 가장 엷은 막 두께가 되도록 각 층을 피처리체상에 적층하는 것이 특히 바람직하다고 결론지었다.
단, 상기 제 1 공정과 상기 제 2 공정을 각각 2회 이상 교대로 반복함으로써, 상기 미결정 실리콘막과 상기 초미결정 실리콘막을 피처리체 상에 각각 2층 이상 적층할 수도 있다.
또한, 상기 제 2 공정을 실행하기 전후에 상기 제 1 공정을 실행함으로써, 상기 초미결정 실리콘막이 상기 미결정 실리콘막 사이에 끼이도록 상기 미결정 실리콘막과 상기 초미결정 실리콘막을 피처리체 상에 적층시키도록 하여도 좋다.
상기 제 1 공정 및 상기 제 2 공정 중, 피처리체 근방의 온도를 600℃ 이하로 제어할 수도 있다. 이것에 의하면, 고가인 석영에 비해 비교적 저렴한 유리 기판 상에 박막 트랜지스터를 형성할 수 있어, 제조 비용을 저감시킬 수 있다.
이상에서 설명한 막의 형성 방법을 이용하여, 소정의 전자 온도 이하의 고전자 밀도 플라즈마에 의해 기판 상에 미결정 실리콘막을 형성한다. 상기 소정의 전자 온도보다 높은 전자 온도의 고전자 밀도 플라즈마에 의해, 그 기판에 조사하는 이온의 에너지가 증가하고, 그 결과, 초미결정 실리콘막을 형성할 수 있다. 이것에 의해, 초미결정 실리콘막을 포함하는 적층막을 활성층으로서 갖는 박막 트랜지 스터를 제조할 수 있다.
이것에 의하면, 미결정막과 초미결정막의 적층막에 의해 결정립 사이의 가로 방향의 전기적 결합 및 물리적 결합을 강하게 함으로써, 박막 트랜지스터의 동작 특성을 향상시킬 수 있음과 아울러, 미결정 실리콘막의 베이스인 기판이 약액에 의해 에칭되는 것을 방지하고, 이것에 의해, 박막 트랜지스터를 안정적으로 제조할 수 있다.
또한, 상술한 바와 같이, 도 10에 나타내는 실험 결과에 의하면, 상기 미결정 실리콘막 및 상기 초미결정 실리콘막을 교대로 반복하여 2층 이상 적층시킨 적층막을 활성층에 이용함으로써, 동작 특성을 더욱 향상시킨 박막 트랜지스터를 제조할 수 있다.
또, 상기 막의 형성 방법을 이용하여 박막 트랜지스터를 제조하는 제조 장치를 구축할 수 있다.
또한, 상기 제조 장치에 의해 제조된 박막 트랜지스터를 표시 장치에 내장함으로써, 자체 발광하고, 고속 처리가 가능하며 소비 전력이 낮은 표시 장치를 제조할 수 있다.
이상 설명한 바와 같이, 본 발명의 일 형태에 따르면, 전기적 특성 및 물리적 특성을 높인 박막 트랜지스터를 제조할 수 있다.
이하에 첨부 도면을 참조하면서, 본 발명의 제 1 실시 형태에 따른 TFT(박막 트랜지스터)의 막의 형성 방법에 대해 구체적으로 설명한다. 또, 이하의 설명 및 첨부 도면에서, 동일한 구성 및 기능을 갖는 구성 요소에 대해서는 동일 부호를 부여함으로써 중복 설명을 생략한다. 또한, 본 명세서 중, 0℃, 1atm일 때, 1 sccm은 10-6/60(㎥/sec), 1mTorr는 10-3×101325/760(Pa)으로 한다.
(제 1 실시 형태)
본 실시 형태의 TFT 프로세스에서는, 활성층으로서 형성된 미결정 실리콘막으로부터 봐서 게이트 전극(도핑된 실리콘 기판)이 아래쪽에 배치된 보텀 게이트 구조의 박막 트랜지스터가 제조된다. 도 1 및 도 2에는, 보텀 게이트형 TFT 프로세스가 나타내어져 있다. 도면에서는, n채널 TFT 프로세스의 각 공정을 나타내고 있지만, 도핑하는 불순물을 변경하면 p채널 TFT 프로세스의 각 공정으로 된다.
1. 게이트 산화막 형성
보텀 게이트 구조 TFT 프로세스에서는, 우선, 인(P)을 도핑한 도핑된 실리콘막(저저항층(n+))의 실리콘 기판(G) 상에, 도 1(a)에 나타내는 게이트 산화(SiO2)막(10)이 형성된다. 게이트 산화막(10)은 저압, 기판 온도 400℃의 상태에서 실레인(SiH4) 및 산소(O2)의 혼합 가스를 여기시켜 플라즈마를 생성하고, 그 플라즈마에 의해 100㎚의 두께로 성막된다(저압 플라즈마 CVD: Chemical Vapor Deposition). 또, 실리콘 기판(G)은 게이트 전극으로서 기능하고, 게이트 산화막(10)은 게이트 절연막으로서 기능한다.
2. 미결정 실리콘막 형성
이어서, 도 1(b)에 나타내는 바와 같이, 게이트 산화막(10) 상에 미결정 실리콘(μc(micro crystal)-Si)막과 초미결정 실리콘막의 적층막(20)을 마이크로파 플라즈마 CVD(저압 CVD: Low-Pressure Chemical Vapor Deposition)에 의해 100㎚의 두께까지 성막한다.
이 때, 전자 밀도(Ne)는 1×1011㎝-3 이상의 고전자 밀도 플라즈마로 되어 있고, 전자 온도(Te)는 2.0eV 이하이다. 이와 같이, 마이크로파 플라즈마는, 용량 결합형의 플라즈마에 비하면, 플라즈마의 전자 밀도(Ne)는 높지만, 전자 온도(Te)가 낮기 때문에, 처리 가스가 과도하게 해리되지 않고, 또한 기판에의 이온 조사 에너지도 작다. 그 결과, 고속의 플라즈마 처리로 양질의 막을 성막할 수 있다.
고전자 밀도 플라즈마를 이용하여 형성된 적층막(20)은 결정성이 우수하므로 어닐링 공정이나 레이저 재결정 공정을 필요로 하지 않는다. 따라서, 적층막(20)을 TFT의 채널 영역에 사용하면, 아몰퍼스 실리콘막을 사용한 경우에 비하여 높은 캐리어 이동도, 및 그에 따르는 우수한 동작 특성을 가짐과 아울러 어닐링 공정을 생략할 수 있다. 그 결과, 스루풋의 향상과 비용 절감을 도모할 수 있다. 또, 적층막(20)의 구조 및 그 특징에 대해서는 후술한다.
3. 저저항층(n+) 형성
다음에, 도 1(c)에 나타내는 바와 같이, 예컨대, 기판 온도를 300℃로 설정하고, 실레인 및 수소의 혼합 가스를 여기시켜 플라즈마를 생성하며, 더욱이 인(P)을 도핑한 도핑 실리콘막(저저항층(n+))(30)을 100㎚의 두께까지 성막한다. 저저항층(n+)(30)은 소스 영역 및 드레인 영역으로서 기능한다.
4. 패터닝
저저항층(30)의 형성 후, 도 1(d)에 나타내는 바와 같이, 패턴화된 레지스트막(R)을 이용하여 적층막(20) 및 저저항층(30)을 섬 형상으로 패터닝한다. 패터닝 후, 레지스트막(R)은 BHF(Buffered Hydrogen Fluoride) 등의 HF계 약액에 의해 제거된다.
5. 알루미늄 배선용 막 형성
다음에, 도 2(a)에 나타내는 바와 같이, 알루미늄 배선용 막(Al층)(40)을 스퍼터링에 의해 형성한다. 알루미늄 배선용 막(40)은 진공 증착 또는 CVD에 의해 형성할 수도 있다.
6. 채널 에칭
이어서, 도 2(b)에 나타내는 바와 같이, 전극 패턴을 형성하기 위해서, 패턴화된 레지스트막(R)을 이용하여 알루미늄 배선용 막(40) 및 저저항층(30)을 에칭한다(채널 에칭). 이것에 의해, 미결정 실리콘막(20)에 인접하여 소스/드레인 전극(30s, 30d)이 형성된다. 패터닝 후, 레지스트막(R)은 BHF에 의해 제거된다.
7. 이면 에칭/이면 알루미늄 증착
다음에, 도 2(c)에 나타내는 바와 같이, 증착에 의해 기판(G)의 이면에 Al 층(50)을 성막한다.
8. 패시베이션 형성/어닐링
최후에, 이상과 같이 하여 기판(G) 상에 적층된 TFT를 보호하기 위해, 도 2(d)에 나타내는 바와 같이, 플라즈마 CVD에 의해 SiN막 등의 절연막이 패시베이션층(60)으로서 형성된다. 또, 패시베이션층(60)을 열 처리하면서 수소 플라즈마 처리를 실행할 수도 있다.
(마이크로파 플라즈마 CVD 장치)
다음에, 적층막(20)을 성막하는 마이크로파 플라즈마 처리 장치(PM3)에 대하여, 종단면을 모식적으로 나타낸 도 3을 참조하면서 설명한다. 또, 마이크로파 플라즈마 처리 장치는, 미결정 실리콘막 및 초미결정 실리콘막의 적층막을 성막하는 제조 장치의 일례이다.
마이크로파 플라즈마 처리 장치는, 처리 용기(200)와 덮개(210)를 구비하고 있다. 처리 용기(200)는 그 상부가 개구된 바닥을 가진 입방체 형상을 갖고 있다. 처리 용기(200)와 덮개(210)는 덮개(210)의 하면 외주부와 처리 용기(200)의 상면 외주부 사이에 마련된 O링(32)에 의해 밀폐되고, 이것에 의해, 플라즈마 처리를 실시하는 처리실(U)이 형성되어 있다. 처리 용기(200) 및 덮개(210)는, 예컨대, 알루미늄 등의 금속으로 이루어지고, 전기적으로 접지되어 있다.
처리 용기(200)에는, 그 내부에서 기판(G)을 탑재하기 위한 서셉터(11)(재치대)가 마련되어 있다. 서셉터(11)는, 예컨대, 질화알루미늄으로 이루어지고, 그 내부에는, 급전부(11a) 및 히터(11b)가 마련되어 있다.
급전부(11a)에는, 정합기(12a)(예컨대, 콘덴서)를 통해 고주파 전원(12b)이 접속되어 있다. 또한, 급전부(11a)에는, 코일(13a)을 통해 고압 직류 전원(13b)이 접속되어 있다. 정합기(12a), 고주파 전원(12b), 코일(13a) 및 고압 직류 전원(13b)은 처리 용기(200)의 외부에 마련되어 있다. 또한, 고주파 전원(12b) 및 고압 직류 전원(13b)은 접지되어 있다.
급전부(11a)는 고주파 전원(12b)으로부터 출력된 고주파 전력에 의해 처리 용기(200)의 내부에 소정의 바이어스 전압을 인가하게 되어 있다. 또한, 급전부(11a)는 고압 직류 전원(13b)으로부터 출력된 직류 전압에 의해 기판(G)을 정전 흡착하게 되어 있다.
히터(11b)에는, 처리 용기(200) 외부에 마련된 교류 전원(14)이 접속되어 있고, 교류 전원(14)으로부터 출력된 교류 전압에 의해 기판(G)을 소정 온도로 유지하게 되어 있다.
처리 용기(200)의 저면은 통 형상으로 개구되고, 그 외부 둘레에는 벨로우즈(15)의 일단이 장착되어 있다. 벨로우즈(15)의 타단은 승강 플레이트(16)에 고착되어 있다. 이와 같이 하여, 처리 용기(200) 저면의 개구 부분은, 벨로우즈(15) 및 승강 플레이트(16)에 의해 밀폐되어 있다.
서셉터(11)는 승강 플레이트(16) 상에 마련된 하우징(17)에 지지되어 있고, 승강 플레이트(16) 및 하우징(17)과 일체로 되어 승강하고, 이것에 의해, 서셉터(11)를 처리 프로세스에 따른 높이로 조정하게 되어 있다. 또한, 서셉터(11)의 주위에는, 처리실(U)의 가스 흐름을 바람직한 상태로 제어하기 위한 배플판(18)이 마련되어 있다.
처리 용기(200)의 바닥부에는, 처리 용기(200)의 외부에 마련된 진공 펌프(도시하지 않음)가 구비되어 있다. 진공 펌프는 가스 배출관(19)을 통해 처리 용기(200) 내의 가스를 배출함으로써, 처리실(U)을 원하는 진공도까지 감압한다.
덮개(210)에는, 6개의 방형(方形) 도파관(33), 슬롯 안테나(38) 및 유전체(복수 매의 유전체판(31)으로 구성)가 마련되어 있다. 6개의 방형 도파관(33)은 그 단면 형상이 직사각형 형상이며, 덮개(210)의 내부에서 평행하게 나열되어 있다. 각 방형 도파관(33)의 내부는 불소 수지(예컨대, Teflon(등록 상표)), 알루미나(Al2O3), 석영 등의 유전 부재(34)로 충전되어 있고, 그 유전 부재(34)에 의해, λg1=λc/(ε1)1/2의 식에 따라 각 방형 도파관(33)의 관내 파장(λg1)이 제어된다. 여기서, λc는 자유 공간의 파장, ε1은 유전 부재(34)의 유전율이다.
각 방형 도파관(33)은, 상부에서 개구되고, 그 개구에는, 가동부(35)가 승강이 자유롭게 삽입되어 있다. 가동부(35)는 알루미늄 등의 비자성체인 도전성 재료로 형성되어 있다. 덮개(210) 외부의 각 가동부(35)의 상면에는, 승강 기구(36)가 각각 마련되어, 가동부(35)를 승강 이동시킨다. 이러한 구성에 의해, 유전 부재(34)의 상면까지를 한도로 하여, 가동부(35)를 승강 이동시킴으로써, 방형 도파관(33)은 그 높이를 임의로 변경할 수 있게 되어 있다.
슬롯 안테나(38)는 덮개(210)의 아래쪽에서 덮개(210)와 일체로 형성되어 있 다. 슬롯 안테나(38)는 알루미늄 등의 비자성체인 금속으로 형성되어 있다. 슬롯 안테나(38)에는, 각 방형 도파관(33)의 하면에, 복수의 슬롯(37)(개구)이 나열되어 있다. 각 슬롯(37)의 내부에는, 불소 수지, 알루미나(Al2O3), 석영 등의 유전 부재가 충전되어 있고, 그 유전 부재에 의해, λg2=λc/(ε2)1/2의 식에 따라 각 슬롯(37)의 관내 파장(λg2)이 제어된다. 여기서, λc는 자유 공간의 파장, ε2는 슬롯(37) 내부의 유전 부재의 유전율이다.
각 유전체판(31)은 서로 인접하는 2개의 방형 도파관(33)의 하면에 마련된 복수의 슬롯(37)의 하면에 각각 마련되어 있다. 이와 같이 하여, 처리 용기의 천정면 전면에서, 타일 형상으로 형성된 복수의 유전체판(31)이 등간격의 어레이 형상으로 부착된다.
각 유전체판(31)은 석영 유리, AlN, Al2O3, 사파이어, SiN, 세라믹 등의 유전 재료를 이용하여 형성되어 있다. 각 유전체판(31)에는, 기판(G)과 대향하는 면에 요철이 형성되어 있다. 이와 같이, 각 유전체판(31)에 오목부 또는 볼록부의 적어도 어느 하나를 마련함으로써, 표면파가 각 유전체판(31)의 표면을 전파할 때의 전계 에너지의 손실이 증가하고, 이것에 의해, 표면파의 전파를 억제할 수 있다. 그 결과, 정재파의 발생을 억제하여, 균일한 플라즈마를 생성할 수 있다. 또, 각 방형 도파관(33)의 하면에 형성되는 슬롯(37)의 개수는 임의이다.
슬롯 안테나(38)의 하면에는, 격자 형상의 들보(26)(들보(26a~26d))가 마련 되어 있다. 각 유전체판(31)은 그 외주 둘레에서 들보(26)에 각각 지지되어 있다. 들보(26)는 각 유전체판(31)으로부터 기판쪽으로 돌출하고 있다. 들보(26)는 알루미늄 등의 비자성체인 도전성 재료로 형성되어 있다.
들보(26)의 하면에는, 그 일부에서 복수의 지지체(27)(지지체(27a~27d))가 마련되어 있다. 각 가스 파이프(28)(예컨대, 하단의 가스 샤워 헤드를 구성하는 1단위로 되는 부분)의 양단은 지지체(27)에 의해 지지되어 있다. 가스 파이프(28)는 알루미나 등의 유전체로부터 형성되어 있다.
냉각수 배관(44)에는, 마이크로파 플라즈마 처리 장치의 외부에 배치된 냉각수 공급원(45)이 접속되어 있고, 냉각수 공급원(45)으로부터 공급된 냉각수가 냉각수 배관(44) 내를 순환하여 냉각수 공급원(45)으로 되돌아감으로써, 덮개(210)는 원하는 온도로 유지되게 되어 있다.
이상에서 설명한 구성에 의해, 도시하지 않은 마이크로파 발생기로부터 출력된, 예컨대, 2.45㎓×3의 마이크로파는 각 방형 도파관(33)을 전파하고, 각 슬롯(37)을 통해, 각 유전체판(31)을 투과하여 처리실(U) 내로 투입되게 되어 있다.
가스 공급원(43)은 복수의 밸브(V), 복수의 매스 플로우 컨트롤러(MFC), 산소 가스 공급원(43a), 아르곤 가스 공급원(43b), 수소 가스 공급원(43c) 및 실레인 가스 공급원(43d)으로 구성되어 있다.
가스 공급원(43)은 각 밸브(V)의 개폐 및 각 매스 플로우 컨트롤러(MFC)의 개도(開度)를 각각 제어함으로써, 원하는 농도의 산소 가스, 아르곤 가스, 수소 가스 및 실레인 가스를 처리 용기(200) 내에 각각 공급하게 되어 있다.
가스 도입관(29)(가스 도입관(29a~29d))은 들보(26)의 내부를 관통하고 있다. 가스 도입관(29a, 29c)에는, 제 1 유로(42a)를 통해 산소 가스 공급원(43a) 및 아르곤 가스 공급원(43b)이 접속되어 있다. 또한, 가스 도입관(29b, 29d)에는, 제 2 유로(42b)를 통해 아르곤 가스 공급원(43b), 수소 가스 공급원(43c) 및 실레인 가스 공급원(43d)이 접속되어 있다.
산소 가스 및 아르곤 가스는 가스 도입관(29a, 29c)을 통해 각 유전체판(31)과 각 가스 파이프(28) 사이의 공간에 도입된다. 한편, 아르곤 가스, 수소 가스 및 실레인 가스는 가스 도입관(29b, 29d)을 통해, 각 가스 파이프(28)에 마련된 가스 공급 구멍으로부터 서셉터(11) 상의 기판(G) 쪽에 도입된다. 이와 같이 하여 도입된 각 가스를 마이크로파의 전계 에너지에 의해 여기시키고, 이것에 의해 생성된 플라즈마에 의해 소정의 프로세스 조건에 근거하여 미결정 실리콘막이나 초미결정 실리콘막이 형성된다.
여기서, 각 유전체판(31)을 투과한 마이크로파는 유전체판(31)의 하면과 플라즈마 사이를 표면파(진행파)로 되어 전파하고, 들보(26)에 도달하면 반사하여 반사파로 된다. 보통, 진행파와 반사파의 간섭에 의해 정재파가 생긴다. 2.45㎓의 마이크로파의 자유 공간에서의 파장은 약 120㎜이기 때문에, 정재파의 파장은 약 120㎜로 된다. 한편, CMEP 처리 장치에서는, 보통, 유전체판(31)의 크기는 120㎜×120㎜ 정도이며, 이것은, 종횡 공히 기껏해야 정재파의 1파장 정도의 길이밖에 안 된다. 이것은, CMEP 처리 장치에서는 정재파는 거의 생기지 않는 것을 의미한다. 정재파는 균일한 플라즈마를 안정적으로 생성하는데 방해로 되기 때문에, CMEP 처리 장치에 의하면, 유전체판(31)을 소정의 간격마다 어레이 형상으로 복수 마련함으로써, 균일한 플라즈마를 안정적으로 생성할 수 있다. 그 결과, 처리 용기의 천정면의 아래쪽 전체에 균일하게 생성된 플라즈마를 이용하여 대면적의 기판에 양질인 적층막(20)을 형성할 수 있다.
또, 미결정 실리콘막(20)을 형성한 후, 동(同) 프로세스 모듈(PM3)에서 인(P)을 도핑하면서 수소 가스 및 실레인 가스를 더 공급함으로써 저저항층(30)이 형성된다.
다음에, 미결정 실리콘막으로 이루어지는 단층막과 미결정 실리콘막 및 초미결정 실리콘막으로 이루어지는 적층막(20)을 비교하면서, 적층막(20)에 대하여 구체적으로 설명한다.
(단층막)
단층막의 미결정막의 상태를 도 4의 A 및 도 14에 나타낸다. 도 14의 상부(U: 미결정막(단층막)과 이동도)에 나타내는 바와 같이, 미결정막의 결정립은 주상으로 성장하기 때문에, 결정립(grain) 사이의 결합은 약하고, 결정립 사이의 입계(그레인 바운더리)에는 장벽(h)이 생긴다. 이 장벽(h)은 캐리어가 미결정막의 그레인 바운더리를 이동할 때, 큰 전기 저항(막의 가로 방향의 전기 저항)을 생기게 한다. 이 때문에, 장벽(h)은 이동도(μ)를 저하시켜, 박막 트랜지스터의 동작을 지연시킴과 아울러 박막 트랜지스터의 동작 특성을 불안정하게 한다.
또한, 결정립 사이의 결합이 약해지면, 박막 트랜지스터의 제조 중, 레지스트막을 제거할 때에 사용하는 BHF 등의 HF계 약액이, 도 14의 하부(V: 미결정막(단 층막)과 BHF)에 나타내는 바와 같이, 그레인 바운더리를 통과하여 미결정막의 베이스까지 스며들어간다. 이 때, 미결정 실리콘막은, BHF에 의해 에칭되지는 않지만, 미결정막의 베이스의 기판(G)이 에칭된다. 그 결과, 미결정 실리콘막이 베이스로부터 떠오른 상태(리프트 오프)로 되고, 최종적으로는, 미결정 실리콘막이 베이스로부터 벗겨져, 트랜지스터의 제조가 곤란해지는 경우가 있다. 이와 같이, 미결정막만으로 이루어지는 단층막에서는, 결정립 사이의 가로 방향의 결합이 약하기 때문에, 그레인 바운더리에서 박막 트랜지스터의 전기적 특성 및 물리적 특성이 나빠진다.
(적층막)
그래서, 발명자는 본 실시 형태에 따른 박막 트랜지스터의 활성층에, 도 4의 A의 단층막 대신, 도 4의 B의 적층막(20)을 이용하는 것을 고안하고, 이 경우, 박막 트랜지스터의 동작에 어떠한 변화가 보이는가를 실험했다.
(TFT 특성 평가)
발명자는, TFT의 특성을 평가하기 위해, 도 3에 나타내는 마이크로파 플라즈마 처리 장치를 이용했다. 게이트 산화막(10)을 성막할 때, 마이크로파의 파워를 2.25㎾, 처리 용기 내의 압력을 150mTorr로 설정하고, 가스 도입관(29a, 29c)으로부터 625sccm의 유량의 산소 가스를 도입하고, 가스 도입관(29b, 29d)을 통해 가스 파이프(28)로부터, 산소 가스의 도입 위치보다 아래쪽을 향해 실레인 가스 및 수소 가스를 각각 100sccm, 1500sccm의 유량만큼 도입했다. 또한, 유전체판(31)과 서셉터(11)의 갭이 166㎜가 되도록 서셉터(11)의 위치를 이동시켰다. 이상의 프로세스 조건 하에, 게이트 산화막(10)이 100㎚의 막 두께가 될 때까지 성막했다.
게이트 산화막(10)의 성막 후, 원하는 밸브(V)의 개폐를 제어함으로써, 가스 도입관(29a, 29c)으로부터 처리실(U)의 상부 공간에 126sccm의 유량의 아르곤 가스를 도입하고, 가스 도입관(29b, 29d)을 통해 가스 파이프(28)로부터, 아르곤 가스의 도입 위치보다 아래쪽을 향해서 실레인 가스 및 수소 가스를 각각 12sccm, 12sccm의 유량만큼 도입했다. 또한, 유전체판(31)과 서셉터(11)의 갭이 182㎜로 되도록 서셉터(11)의 위치를 이동시켰다. 이상의 프로세스 조건 하에, 단층막을 성막하는 경우와, 적층막을 성막하는 경우의 2가지 패턴을 마련했다. 이 경우, 어떤 막도 100㎚의 막 두께가 될 때까지 성막했다.
이 때, 마이크로파의 파워는 저파워 및 고파워의 2패턴으로 설정하여 실험했다. 구체적으로는, 단층막의 성막 시, 저파워인 경우에는 마이크로파의 파워를 2㎾, 처리실 내의 압력을 30mTorr로 설정하고, 고파워의 경우에는 마이크로파의 파워만 5㎾로 변경하고, 처리실 내의 압력은 30mTorr 그대로로 했다.
또한, 적층막의 성막 시, 저파워의 경우에는 마이크로파의 파워, 압력을 2㎾, 30mTorr로 설정한 상태에서 10초간 성막하고(형성된 막을, 이하, 제 1 막이라고도 함), 마이크로파의 파워, 압력을 3㎾, 10mTorr로 변경하여 10초간 성막하는(형성된 막을, 이하, 제 2 막이라고도 함) 처리를 막 두께가 100㎚가 될 때까지 반복했다. 고파워의 경우에는 마이크로파의 파워, 압력을 5㎾, 30mTorr로 설정한 상태에서 10초간 성막하고, 마이크로파의 파워, 압력을 3㎾, 10mTorr로 변경하여 10초간 성막하는 처리를 막 두께가 100㎚로 될 때까지 반복했다.
이상의 프로세스 조건에서, TFT의 활성층으로서 단층막 및 적층막을 성막한 결과 수득된 TFT의 특성 평가를 도 5에 나타낸다. 단층막의 경우, 고파워(5㎾)일 때의 TFT 동작 특성은 이동도(μ)(포화 영역)가 0.55, on/off비(포화 영역)가 4.5로, 저파워(2㎾)일 때의 이동도 0.010, on/off비 4.0보다 양호했다. 이에 더하여, 고파워에서는 BHF에 대한 내성이 있는데 비하여 저파워에서는 BHF에 대한 내성이 없었다.
또, 막 중에 BHF 등의 약액이 스며들지 않거나, 또는 막 중에 약액이 스며들어도 막의 베이스까지는 도달하지 않는 경우에는 막에 BHF 내성이 있다고 판단하고, 약액이 막의 베이스까지 도달하고, 막의 베이스가 에칭되는 경우에는 막에 BHF 내성이 없다고 판정했다. BHF 내성은 막의 치밀성을 나타내는 하나의 지표로 된다. 즉, BHF 내성이 있는 경우, 막은 치밀하며, BHF 내성이 없는 경우, 막은 치밀하지 않다고 판정된다.
한편, 적층막의 경우, 고파워에서는 BHF 내성은 있었지만 TFT로서의 동작 특성을 나타내지 않았던 것에 비하여, 저파워에서는 BHF에 대한 내성이 있고, 또한 이동도 0.65, on/off비 4.5로 가장 양호했다.
그 결과, 저파워에서 성막한 적층막은, 단층막보다 TFT 동작 특성이 좋고, 또한 BHF 내성도 있는 양질의 막인 것을 알 수 있었다. 발명자는 적층막의 전기적 특성 및 물리적 특성이 단층막보다 양호하던 이유를 고찰하기 위해, 저파워로 형성된 적층막 중의 제 1 막 및 제 2 막의 성질에 대하여 고찰했다.
제 1 막과 제 2 막의 성질을 고찰하는데 있어, 발명자는, 도 6에 나타내는 바와 같이, 플라즈마의 상태와 막의 성질의 상관 관계를 도출하였다. 이것에 의하면, 플라즈마의 전자 밀도(Ne)가 높아지면 막의 결정성이 높아지고, 막의 치밀성도 높아진다. 또한, 플라즈마의 전자 온도(Te)가 상승하면, 막의 결정성에는 영향이 없지만, 막의 치밀성이 높아진다. 아울러, 플라즈마 중의 수소 라디칼이 증가하면, 막의 치밀성에는 영향이 없지만, 막의 결정성이 높아진다.
또한, 플라즈마의 전자 밀도(Ne)를 높이기 위해서는, 마이크로파의 파워를 높이면 좋고, 플라즈마의 전자 온도(Te)를 상승시키기 위해서는, 처리실의 압력을 낮추면 좋고, 플라즈마 중의 수소 라디칼을 증가시키기 위해서는, 마이크로파의 파워를 높이면 좋다.
미결정막의 성막 시, 마이크로파의 파워를 높이면 각종 가스의 전리 및 해리가 촉진되어, 플라즈마의 전자 밀도(Ne)가 높아짐과 아울러, 실레인 가스가 SiH3, SiH2 및 수소 라디칼 등으로 해리되고, 이것에 의해, Si와 Si의 결합이 촉진되어 결정화가 진행된다.
한편, 마이크로파의 파워를 낮추면, 실레인 가스의 해리가 촉진되지 않아, 처리실 내에 실레인 가스가 잔류하고, 그 잔류 실레인 가스와 플라즈마 중의 수소 라디칼이 반응하여, 수소의 환원 작용에 의해 SiH3이나 H2가 생성된다. 이와 같이, 수소 라디칼이 촉매로 되어 미결정막의 결정화를 촉진하는 바, 마이크로파의 파워가 낮으면 결정화를 촉진하는 수소 라디칼을 환원 반응으로 소비해 버리기 때문에, 미결정막의 결정화는 진행되지 않는다. 환언하면, 낮은 마이크로파의 파워로 결정화시키기 위해서는, 수소를 첨가해야 하지만, 고밀도 플라즈마에 비해 보다 양질의 미결정막은 성막할 수 없다.
결정성이 진행되고 있는지 여부는, 막 전체의 체적에 대한 결정이 차지하는 체적의 비율에 근거하여 평가할 수 있다. 본 실시 형태에서는, 결정성을 나타내는 지표로서 결정 체적 분율을 이용한다. 결정 체적 분율은, 도 8에 나타내는 미결정 실리콘의 라만 산란 스펙트럼으로부터 구해진다. 「플라즈마 반도체 프로세스 공학」의 서적에 따르면, 미결정 실리콘은 결정 실리콘 성분에 기인한 520㎝-1 부근의 날카로운 피크와 아몰퍼스 실리콘 성분에 기인한 480㎝-1 부근의 폭넓은 피크가 중첩한 T0 모드 피크를 갖는다. 결정 체적 분율의 대소를 효과적으로 나타내는 지표로서, 480㎝-1 부근의 피크 강도와 520㎝-1 부근의 피크 강도로부터 구한 강도비 I520/I480이 사용되고 있다.
도 8에 나타내는 바와 같이, 강도비 I520/I480이 커질수록, 결정성은 높고, 강도비 I520/I480이 작게 될수록, 결정성은 낮다.
또한, 본 실시 형태에서는, 막의 베이스가 BHF 등의 약액으로 에칭되는지 여부를 막의 치밀성을 나타내는 지표로 한다. 막 중에 BHF 등의 약액이 스며들어가지 않거나 또는 막 중에 약액이 스며들더라도 막의 베이스까지는 도달하지 않는 경우에는 막에 치밀성이 있다고 판단하고, 약액이 막의 베이스까지 도달하여, 막의 베이스가 에칭되는 경우에는 막에 치밀성이 없다고 판단한다.
도 4의 B로 나타내는 바와 같이, 상기 2개의 막을 적층시킴으로써, 적층막(20)에서는, 도 4의 A로 나타내는 단층막과 비교하여, 미결정 실리콘막(20a)의 결정립 사이에 치밀한 초미결정 실리콘막(20b)을 중계할 수 있다.
각 막의 라만 피크 강도비를 나타내는 도 7을 참조하면, 2㎾, 30mTorr의 프로세스 조건으로 성막된 미결정 실리콘막(20a)의 연속 성막(도 4의 A로 나타내는 미결정 실리콘막(20a)으로 이루어지는 단층막)의 강도비 I520/I480, 및 3㎾, 10mTorr의 프로세스 조건으로 성막된 초미결정 실리콘막(20b)의 연속 성막(초미결정 실리콘막(20b)만으로 이루어지는 단층막)의 강도비 I520/I480보다, 도 4의 B로 나타내는 적층막(20)의 강도비 I520/I480이 높게 되어 있었다. 또한, 초미결정 실리콘막(20b)으로만 이루어지는 단층막은 미결정 실리콘막(20a)으로만 이루어지는 단층막보다 결정성이 낮은 것도 해명할 수 있었다.
이 결과로부터, 발명자는, 초미결정막(20b)은 치밀성이 높기 때문에, 미결정 실리콘막(20a)의 결정립 사이를 중계할 뿐만 아니라, 도 4의 B로 나타내는 바와 같이, 초미결정막(20b)에 포함되는 결정립의 입경이, 미결정막(20a)에 포함되는 결정립의 입경보다 작기 때문에, 미결정막(20a)에 포함되는 결정립 사이의 극간에 스며들어, 그레인 바운더리를 메우고 있기 때문에, 단층막보다 높은 결정성을 갖는 것은 아닐까라고 생각했다. 초미결정막(20b)에 포함되는 결정의 입경이 미결정막(20a)에 포함되는 결정의 입경에 비해 미소하다는 고찰은, 상술한 플라즈마 반도 체 프로세스 공학에, 결정 실리콘 성분에 기인한 520㎝-1 부근의 피크와 아몰퍼스 실리콘 성분에 기인한 480㎝-1 부근의 피크 사이에 존재하는, 「510㎝-1 부근의 피크는 입경이 미소한 결정 성분이라고 가정되어 있다」라고 기재되어 있는 것으로부터도 추정할 수 있다.
이상의 고찰로부터, 발명자는, 초미결정 실리콘막(20b)이 (1) 미결정 실리콘막(20a)보다 치밀한 막이고, (2) 결정성을 갖기 때문에, 결정성이 없는 아몰퍼스 실리콘막과는 성질이 다른 막이지만, 미결정 실리콘막(20a)만큼 결정성은 높지 않은 막이며, (3) 미결정 실리콘막(20a)에 포함되는 결정립보다 입경이 미소한 결정립을 함유하는 막이라고 결론지었다.
그리고, 발명자는, 이러한 3개의 특징을 갖는 초미결정 실리콘막(20b)을 미결정 실리콘막(20a) 상에 적층시킴으로서 형성된, 결정립 사이의 가로 방향의 결합이 강한 적층막(20)에 의해, 도 9의 상부 P에 나타내는 바와 같이, 그레인 바운더리 부근의 장벽을 낮게 할 수 있었다. 그 결과, 이동도를 높여, 동작 속도가 빠르고, 또한 동작이 안정한 박막 트랜지스터를 제조할 수 있었다.
또, 도 9의 하부 Q에 나타내는 바와 같이, 미결정 실리콘막의 그레인 바운더리의 전부 또는 일부에 매립된 초미결정 실리콘막에 의해 BHF 내성이 향상되었다. 그 결과, 제조 중, 적층막이 리프트 오프되지 않아, 안정적으로 박막 트랜지스터를 제조할 수 있었다.
이상 설명한 바와 같이, 본 실시 형태에 따른 막의 형성 방법에 의하면, 이 동도(μ) 및 on/off비를 높게 유지하고, 고속 처리가 가능하고 소비 전력이 낮은 박막 트랜지스터를 제조할 수 있다.
또, 소정의 전자 온도는 4.5eV 이하이더라도 좋다. 이것에 의하면, 플라즈마의 전자 온도가 4.5eV 이하로 되는 유도 결합형 플라즈마 처리 장치(ICP: Inductively Coupled Plasma)나 헬리콘파 플라즈마 처리 장치에 의해, 초미결정막을 성막할 수 있다. 상기 소정의 전자 온도는 2eV 이하이면 더 바람직하다. 이것에 의하면, 플라즈마의 전자 온도가 2eV 이하로 되는 마이크로파 플라즈마 처리 장치나 ECR에 의해 생성된 플라즈마를 이용하여, 프로세스 가스의 과도한 해리를 억지하는 것이나 기판에 조사하는 이온의 에너지를 저하시킴으로써 양질의 초미결정막을 성막할 수 있다.
또한, 미결정 실리콘막 및 초미결정 실리콘막 형성 시에 이용되는 고전자 밀도 플라즈마의 전자 밀도(Ne)는, 5×1010㎝-3 이상이면 좋지만, 바람직하게는, 1011㎝-3 이상의 전자 밀도의 플라즈마가 좋다. 고전자 밀도의 플라즈마는, 마이크로파, ICP 및 헬리콘파 플라즈마 처리 장치를 이용하여 생성할 수 있다.
또, 제 1 실시 형태에서는, 상기 제 2 공정에서는, 처리 용기 내의 압력을 제 1 공정 시의 상기 처리 용기 내의 압력보다 낮게 설정했다. 이것에 의하면, 도 6에 나타내는 바와 같이, 제 2 공정에서는, 처리 용기 내의 압력을 낮추는 것에 의해, 플라즈마의 전자 온도(Te)를 높이고, 이것에 의해, 제 1 공정에서 형성되는 미 결정막보다 치밀한 초미결정막을 제 2 공정에서 형성할 수 있다.
이것에 더하여, 제 1 공정에서는, 제 2 공정의 전자 밀도보다 높은 전자 밀도의 플라즈마에 의해 미결정 실리콘막을 형성할 수도 있다.
또, 제 1 공정에서는, 제 2 공정보다 처리 용기 내에 존재하는 수소 라디칼의 양을 늘린 상태로 전자 밀도 플라즈마에 의해 미결정 실리콘막을 형성하도록 할 수도 있다.
제 1 공정에서는, 상기 처리 용기 내에 투입하는 에너지를 제 2 공정에 투입하는 에너지보다 높게 설정할 수도 있다.
이에 따르면, 도 6에 나타내는 바와 같이, 제 1 공정에서 마이크로파의 파워를 높이는 것에 의해, 제 2 공정에서 형성되는 미결정막을, 보다 결정성이 높은 막으로 할 수 있다.
(제 2 실시 형태)
제 1 실시 형태에서는, 미결정 실리콘막과 초미결정 실리콘막을 적층시킨 적층막을 활성층으로서 성막함으로써, 이동도(μ) 및 on/off비가 높고, BHF 내성에 강한 박막 트랜지스터를 제조할 수 있었다. 이 결과로부터, 발명자는, 미결정 실리콘막과 초미결정 실리콘막의 막 두께의 조합에 최적값이 있는 것이 아닌가라고 생각했다. 그래서, 제 2 실시 형태에서는, 미결정 실리콘막과 초미결정 실리콘막의 막 두께의 조합의 적정화를 도모하기 위해, 발명자가 행한 실험 및 그 결과에 대하여 설명한다.
발명자는, 상기 두 가지의 막의 막 두께의 조합을 변화시키기 위해, 각 층의 성막 시간을 변화시켰다. 구체적으로는, 미결정막(제 1 막)의 성막 시간을 5초, 10초, 15초로 변화시키고, 초미결정막(제 2 막)의 성막 시간을 5초, 10초로 변화시켰다. 이것에 의해, 발명자는, (미결정막의 성막 시간, 초미결정막의 성막 시간)을, (5초, 5초), (5초, 10초), (10초, 5초), (10초, 10초), (15초, 5초), (15초, 10초)의 6가지로 변화시키면서, 6종류의 적층막을 형성했다. 또, 미결정막 및 초미결정막의 프로세스 조건은 제 1 실시 형태와 마찬가지이다.
이 결과를 도 10 내지 도 13에 나타낸다. 도 11은 도 10에 나타내는 결과 중, 이동도(μ) 에 대한 결과를 2㎾, 30mTorr의 연속 성막과 비교하여 플로팅한 것이다. 또한, 도 12는, 도 10에 나타내는 결과 중, log(on/off 전류)비에 대한 결과를 2㎾, 30mTorr의 연속 성막과 비교하여 플로팅한 것이다. 도 13은, 도 10에 나타내지 않은 BHF 내성을 나타내는 도면이다.
이 결과로부터, 발명자는, 각 층의 성막 시간을 변화시키면 트랜지스터의 동작 특성이 변화되는 것을 찾아내었다. 구체적으로는, 미결정막의 성막 시간 및 초미결정막의 성막 시간을 (5초, 5초)로 가장 짧게 설정한 경우, 이동도(μ)=1.20(㎠/Vsec), on/off비=4.5로 되어, 가장 높은 TFT 동작 특성을 나타내었다.
이 결과로부터, 미결정 실리콘막 및 초미결정 실리콘막이 박막 트랜지스터로서 기능하기 위해 필요한 막 두께를 갖고, 또한 미결정 실리콘막 및 초미결정 실리콘막이 각각 가장 얇은 막 두께가 되도록 기판 상에 각각 적층하는 것이 특히 바람직한 것을 알았다. 또, 모든 적층막이 BHF 내성을 갖고 있었다.
이상에서 설명한 바와 같이, 본 실시 형태에 따른 막의 형성 방법에 의하면, 이동도(μ) 및 on/off비를 높게 유지하고, 더더욱 고속 처리를 할 수 있고 소비 전력이 낮은 박막 트랜지스터를 제조할 수 있다.
또한, 미결정 실리콘막을 채널층에 이용함으로써 어닐링 처리를 필요로 하지 않고, 이에 따라, 프로세스 중의 온도를 600℃ 이하로 유지함으로써 저렴한 유리 기판으로도 박막 트랜지스터를 형성할 수 있다.
또, 본 실시 형태에 따른 막의 형성 방법은, 실리콘 웨이퍼에 TFT를 형성하는 반도체의 막의 형성 방법과 평판 패널 디스플레이(FPD: Flat Panel Display) 상에 TFT를 형성하는 반도체의 막의 형성 방법을 포함한다.
상기 실시 형태에 있어서, 각 부분의 동작은 서로 관련되어 있어, 서로의 관련을 고려하면서, 일련의 동작으로 치환할 수 있다. 그리고, 이와 같이 치환함으로써, 박막 트랜지스터를 제조하는 방법의 발명의 실시 형태를, 그 막의 형성 방법을 이용하여 박막 트랜지스터를 제조하는 제조 장치의 실시 형태로 할 수 있다.
또, 상기 실시 형태에서는, CMEP 처리 장치를 이용하여 플라즈마 CVD에 의해 미결정 실리콘막이 성막되었다. 그러나 미결정 실리콘막의 형성에 래디얼 라인 슬롯 안테나(RLSA: Radial Line Slot Antenna) 플라즈마 처리 장치를 사용할 수 있다.
또한, 생성되는 플라즈마의 전자 온도가 4.5eV 이하인 유도 결합형 플라즈마 처리 장치(ICP: Inductively Coupled Plasma)나 헬리콘파 플라즈마 처리 장치에 의해서도 초미결정막을 성막할 수 있다. 단, 생성되는 플라즈마의 전자 온도가 2.0eV 이하인 마이크로파 플라즈마 처리 장치에 의하면, 보다 양질의 초미결정막을 성막할 수 있다.
또한, 상기 제조 장치에 의해 제조된 박막 트랜지스터를 표시 장치에 내장함으로써, 고속 처리가 가능하고 소비 전력이 낮은 표시 장치를 제품화할 수 있다. 표시 장치로는, 유기 EL(Electroluminescence) 디스플레이나 플라즈마 디스플레이, 액정 디스플레이(LCD: Liquid Crystal Display) 등을 들 수 있다.
또한, 미결정 실리콘막 및 초미결정 실리콘막 형성 시에 이용되는 고전자 밀도 플라즈마의 전자 밀도(Ne)는 5×1010㎝-3 이상이면 좋지만, 바람직하게는, 1011㎝-3 이상의 전자 밀도의 플라즈마가 좋다. 이 정도의 전자 밀도의 플라즈마는 마이크로파 플라즈마, ICP 및 헬리콘파 플라즈마 처리 장치를 이용하여 생성할 수 있다.
또한, 상기 제조 장치에 의해 상기 처리가 실시되는 피처리체는 실리콘 기판에 한정되지 않고, 유리 기판이더라도 좋다.
이상, 첨부 도면을 참조하면서 본 발명의 바람직한 실시 형태에 대하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 물론이다. 당업자라면, 특허 청구의 범위에 기재된 범주 내에서, 각종 변경예 또는 수정예를 도출해 낼 수 있는 것이 분명하고, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해되어야 한다.
예컨대, 상기 실시 형태에서는, 보텀 게이트 구조의 박형 트랜지스터의 제조 프로세스를 예로 들었지만, 본 발명은, 미결정 실리콘막으로부터 보아 실리콘 기판 과 반대로 게이트 전극이 배치되는 탑 게이트 구조의 박막 트랜지스터를 제조하는 방법에도 이용할 수 있다.
또한, 본 발명에 따른 적층막은 태양 전지에 이용할 수도 있다. 이것에 의하면, 변경 효율이 높은 태양 전지를 제조할 수 있다.
도 1은 본 발명의 제 1 및 제 2 실시 형태에 따른 막의 형성 방법의 프로세스를 나타내는 디바이스의 단면도이다.
도 2는 동 실시 형태에 따른 막의 형성 방법의 도 1에 계속되는 프로세스를 나타내는 디바이스의 단면도이다.
도 3은 동 실시 형태에 따른 CMEP 처리 장치의 종단면도이다.
도 4는 동 실시 형태에 따른 단층막과 적층막을 모식적으로 나타내는 도면이다.
도 5는 제 1 실시 형태에 따른 단층막과 적층막의 TFT 특성 결과를 나타내는 도면이다.
도 6은 제 1 및 제 2 실시 형태에 따른 각 프로세스 조건과 막의 결정성 및 치밀성의 상관 관계를 나타내는 도면이다.
도 7은 각 단층막과 적층막의 라만 피크 강도비를 나타내는 도면이다.
도 8은 라만 피크 강도비와 막의 결정성의 관계를 설명하기 위한 도면이다.
도 9는 제 1 및 제 2 실시 형태에 따른 적층막과 이동도 및 BHF 내성과의 관계를 설명하기 위한 도면이다.
도 10은 제 2 실시 형태에 따른 적층막의 TFT 특성 결과를 나타내는 도면이다.
도 11은 제 2 실시 형태에 따른 적층막의 이동도를 나타내는 도면이다.
도 12는 제 2 실시 형태에 따른 적층막의 on/off 전류비를 나타내는 도면이 다.
도 13은 제 2 실시 형태에 따른 적층막의 BHF 내성을 나타내는 도면이다.
도 14는 단층막과 이동도 및 BHF 내성과의 관계를 설명하기 위한 도면이다.
도면의 주요 부분에 대한 부호의 설명
10 : 게이트 산화막
20 : 적층막
20a : 미결정 실리콘막
20b : 초미결정 실리콘막
30 : 저저항층
40 : 알루미늄 배선용 막
50 : 이면 Al층
60 : 패시베이션층
100 : 기판 처리 시스템
PM1, PM2, PM3, PM4 : 프로세스 모듈
G : 기판

Claims (28)

  1. n채널 박막 트랜지스터, p채널 박막 트랜지스터 및 태양 전지 중 적어도 어느 하나에 이용되는 막을 형성하는 방법으로서,
    4.5eV 이하의 전자 온도를 갖는 5×1010㎝-3 이상의 고(高)전자 밀도 플라즈마에 의해 미결정 실리콘막을 형성하는 제 1 공정과,
    상기 미결정 실리콘막의 형성에 사용되는 상기 플라즈마의 전자 온도보다 높은 전자 온도를 갖는 5×1010㎝-3 이상의 고전자 밀도 플라즈마를 이용하여 초미결정 실리콘막을 형성하는 제 2 공정
    을 구비하는 막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 공정 및 상기 제 2 공정은 동일한 처리 용기 내에서 실행되고,
    상기 제 2 공정의 처리 용기 내의 압력은 상기 제 1 공정의 처리 용기 내의 압력보다 낮게 설정되는
    막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 1 공정에서는, 상기 제 2 공정보다 전자 밀도를 높게 한 상태의 고전자 밀도 플라즈마에 의해 미결정 실리콘막을 형성하는 막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 공정에서는, 상기 제 2 공정보다 수소 라디칼의 양을 증가시킨 상태의 고전자 밀도 플라즈마에 의해 미결정 실리콘막을 형성하는 막의 형성 방법.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 4.5eV 이하의 전자 온도는 2eV 이하인 막의 형성 방법.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 제 1 공정 및 상기 제 2 공정의 전자 밀도는 1×1011㎝-3 이상인 막의 형성 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 항 내지 제 4 항, 제 7 항 및 제 9 항 중 어느 한 항에 있어서,
    상기 고전자 밀도 플라즈마는 마이크로파 플라즈마 처리 장치를 이용하여 생성되는 막의 형성 방법.
  14. 제 13 항에 있어서,
    상기 마이크로파 플라즈마 처리 장치는, 복수의 유전체판의 각 유전체판에 마이크로파를 투과시킴으로써 상기 처리 용기 내에 마이크로파를 투입하는 막의 형성 방법.
  15. 제 1 항 내지 제 4 항, 제 7 항 및 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 공정과 상기 제 2 공정을 각각 2회 이상 교대로 반복함으로써 상기 미결정 실리콘막과 상기 초미결정 실리콘막을 피처리체 상에 각각 2층 이상 적층하는 막의 형성 방법.
  16. 삭제
  17. 제 1 항 내지 제 4 항, 제 7 항 및 제 9 항 중 어느 한 항에 있어서,
    상기 제 2 공정을 실행하기 전후에 상기 제 1 공정을 실행함으로써, 상기 초미결정 실리콘막이 상기 미결정 실리콘막 사이에 끼이도록 각 층을 피처리체 상에 적층하는 막의 형성 방법.
  18. 제 1 항 내지 제 4 항, 제 7 항 및 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 공정 및 상기 제 2 공정 중, 피처리체 근방의 온도를 600℃ 이하로 제어하는 막의 형성 방법.
  19. 4.5eV 이하의 전자 온도를 갖는 5×1010㎝-3 이상의 고전자 밀도 플라즈마에 의해 형성된 미결정 실리콘막 상에, 상기 미결정 실리콘막의 형성에 사용되는 상기 플라즈마의 전자 온도보다 높은 전자 온도를 갖는 5×1010㎝-3 이상의 고전자 밀도 플라즈마에 의해 형성된 초미결정 실리콘막을 적층시킨 적층막을 활성층으로서 갖는 박막 트랜지스터.
  20. 제 19 항에 있어서,
    상기 미결정 실리콘막 및 상기 초미결정 실리콘막을 교대로 반복해서 2층 이상 적층시킨 적층막을 갖는 박막 트랜지스터.
  21. 4.5eV 이하의 전자 온도를 갖는 5×1010㎝-3 이상의 고전자 밀도 플라즈마에 의해 형성된 미결정 실리콘막 상에, 상기 미결정 실리콘막의 형성에 사용되는 상기 플라즈마의 전자 온도보다 높은 전자 온도를 갖는 5×1010㎝-3 이상의 고전자 밀도 플라즈마에 의해 형성된 초미결정 실리콘막을 적층시킨 적층막을 활성층으로서 갖는 태양 전지.
  22. 제 21 항에 있어서,
    상기 미결정 실리콘막 및 상기 초미결정 실리콘막을 교대로 반복해서 2층 이상 적층시킨 적층막을 갖는 태양 전지.
  23. 삭제
  24. 삭제
  25. 제 19 항 또는 제 20 항에 기재된 박막 트랜지스터를 내장한 표시 장치.
  26. 막을 형성하는 방법으로서,
    4.5eV 이하의 전자 온도를 갖는 5×1010㎝-3 이상의 고전자 밀도 플라즈마에 이해 미결정 실리콘막을 형성하는 제 1 공정과,
    상기 미결정 실리콘막의 형성에 사용되는 상기 플라즈마의 전자 온도보다 높은 전자 온도를 갖는 5×1010㎝-3 이상의 고전자 밀도 플라즈마를 이용하여 초미결정 실리콘막을 형성하는 제 2 공정
    을 구비하는 막의 형성 방법.
  27. 제 13 항에 있어서,
    상기 마이크로파 플라즈마 처리 장치에 의해 상기 제 1 공정에서 처리 용기 내에 투입하는 마이크로파의 파워는 상기 제 2 공정에서 처리 용기 내에 투입하는 마이크로파의 파워보다 높게 설정하는 막의 형성 방법.
  28. 제 1 항 내지 제 4 항, 제 7 항 및 제 9 항 중 어느 한 항에 있어서,
    상기 고전자 밀도 플라즈마는 유도 결합형 플라즈마 처리 장치 또는 헬리콘파 플라즈마 처리 장치를 이용하여 생성되는 막의 형성 방법.
KR1020080119780A 2007-11-30 2008-11-28 막의 형성 방법, 박막 트랜지스터, 태양 전지, 제조 장치 및 표시 장치 KR101133787B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007310264A JP2009135277A (ja) 2007-11-30 2007-11-30 膜の形成方法、薄膜トランジスタ、太陽電池、製造装置および表示装置
JPJP-P-2007-310264 2007-11-30

Publications (2)

Publication Number Publication Date
KR20090056906A KR20090056906A (ko) 2009-06-03
KR101133787B1 true KR101133787B1 (ko) 2012-04-06

Family

ID=40674804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080119780A KR101133787B1 (ko) 2007-11-30 2008-11-28 막의 형성 방법, 박막 트랜지스터, 태양 전지, 제조 장치 및 표시 장치

Country Status (5)

Country Link
US (1) US7833826B2 (ko)
JP (1) JP2009135277A (ko)
KR (1) KR101133787B1 (ko)
CN (1) CN101447419B (ko)
TW (1) TW200945419A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120193633A1 (en) * 2009-10-01 2012-08-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2012027857A2 (en) * 2010-09-02 2012-03-08 Oerlikon Solar Ag, Trübbach Method for manufacturing a tandem solar cell with microcrystalline absorber layer
WO2012117972A1 (ja) * 2011-03-03 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2012176410A1 (ja) * 2011-06-21 2012-12-27 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板、並びに半導体膜の製造方法
JP5773194B2 (ja) * 2011-07-11 2015-09-02 国立大学法人東京農工大学 太陽電池の製造方法
JP2013051370A (ja) * 2011-08-31 2013-03-14 Tokyo Electron Ltd 成膜方法及び記憶媒体
TWI522490B (zh) * 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794749A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH10139413A (ja) 1996-11-07 1998-05-26 Fuji Electric Corp Res & Dev Ltd 微結晶膜およびその製造方法
JP2004071715A (ja) 2002-08-02 2004-03-04 Mitsubishi Heavy Ind Ltd 光起電力素子の製造方法及び光起電力素子
KR20070043243A (ko) * 2005-10-20 2007-04-25 삼성에스디아이 주식회사 이중 활성층을 갖는 박막트랜지스터 및 그 제조방법과,상기 박막트랜지스터를 사용한 평판표시장치,유기전계발광표시장치 및 액정표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429034B2 (ja) 1992-10-07 2003-07-22 シャープ株式会社 半導体膜の製造方法
JPH08148690A (ja) 1994-11-25 1996-06-07 Sharp Corp 薄膜トランジスタおよび半導体膜の製造方法
JP2002280309A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 薄膜形成方法
US20040231590A1 (en) * 2003-05-19 2004-11-25 Ovshinsky Stanford R. Deposition apparatus for the formation of polycrystalline materials on mobile substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794749A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH10139413A (ja) 1996-11-07 1998-05-26 Fuji Electric Corp Res & Dev Ltd 微結晶膜およびその製造方法
JP2004071715A (ja) 2002-08-02 2004-03-04 Mitsubishi Heavy Ind Ltd 光起電力素子の製造方法及び光起電力素子
KR20070043243A (ko) * 2005-10-20 2007-04-25 삼성에스디아이 주식회사 이중 활성층을 갖는 박막트랜지스터 및 그 제조방법과,상기 박막트랜지스터를 사용한 평판표시장치,유기전계발광표시장치 및 액정표시장치

Also Published As

Publication number Publication date
US20090140257A1 (en) 2009-06-04
CN101447419A (zh) 2009-06-03
KR20090056906A (ko) 2009-06-03
TW200945419A (en) 2009-11-01
US7833826B2 (en) 2010-11-16
CN101447419B (zh) 2011-08-24
JP2009135277A (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
KR101133787B1 (ko) 막의 형성 방법, 박막 트랜지스터, 태양 전지, 제조 장치 및 표시 장치
EP1361606B1 (en) Method of producing electronic device material
EP2449579B1 (en) Methods of forming oxide layers on substrates
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
US9082822B2 (en) Method of manufacturing semiconductor device
US20060211267A1 (en) Silicon oxide thin-films with embedded nanocrystalline silicon
KR101248651B1 (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
US20100267247A1 (en) Dual Frequency Low Temperature Oxidation of a Semiconductor Device
CN108866508B (zh) 成膜方法和成膜装置
US11081340B2 (en) Argon addition to remote plasma oxidation
KR20060118620A (ko) 기판 처리 방법 및 반도체 장치의 제조 방법
JP2022523315A (ja) メモリ用途のための垂直トランジスタの作製
WO2020060712A1 (en) Methods for depositing dielectric material
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US8071446B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
KR100729989B1 (ko) 게이트 절연막의 형성 방법
KR101046625B1 (ko) 반도체 제조 방법, 반도체 제조 장치 및 표시 장치
TW525196B (en) Method for producing a ferroelectric layer
US8431461B1 (en) Silicon nitride dry trim without top pulldown
KR20070076785A (ko) 반도체 디바이스의 절연막 제조방법
JP2003282722A (ja) アモルファス金属酸化膜を有する容量素子および半導体装置の各製造方法
JP2013047388A (ja) 微結晶シリコン膜形成方法、微結晶シリコン膜成膜装置および表示装置
KR20230040889A (ko) 기판 처리 방법, 기판 처리 장치 및 반도체 구조
JP2004327649A (ja) 半導体装置、薄膜トランジスタおよび半導体装置の製造方法
JP2003282563A (ja) アモルファス金属酸化膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee