KR20230040889A - 기판 처리 방법, 기판 처리 장치 및 반도체 구조 - Google Patents

기판 처리 방법, 기판 처리 장치 및 반도체 구조 Download PDF

Info

Publication number
KR20230040889A
KR20230040889A KR1020220111216A KR20220111216A KR20230040889A KR 20230040889 A KR20230040889 A KR 20230040889A KR 1020220111216 A KR1020220111216 A KR 1020220111216A KR 20220111216 A KR20220111216 A KR 20220111216A KR 20230040889 A KR20230040889 A KR 20230040889A
Authority
KR
South Korea
Prior art keywords
substrate
film
containing gas
silicon
oxide layer
Prior art date
Application number
KR1020220111216A
Other languages
English (en)
Inventor
마코토 와다
다카시 마츠모토
료타 이후쿠
히로키 야마다
하루히코 후루야
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230040889A publication Critical patent/KR20230040889A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 저저항이면서 또한 배리어성이 우수한 그래핀 막을 성막할 수 있는 기판 처리 방법, 기판 처리 장치 및 반도체 구조를 제공한다. 기판 처리 방법은, 기판을 처리하는 기판 처리 방법이며, 표면에 실리콘 함유막을 갖는 기판을 처리 용기 내에 반입하는 반입 공정과, 처리 용기 내에 산소 함유 가스를 공급하여, 실리콘 함유막의 표면에 산소 함유 가스를 흡착시켜서 흡착층을 형성하는 제1 공정과, 처리 용기 내에 아르곤 함유 가스를 공급하여, 아르곤 함유 가스의 플라스마로, 흡착층과 실리콘 함유막의 표면을 반응시켜서 실리콘 산화층을 형성하는 제2 공정과, 처리 용기 내에 탄소 함유 가스를 공급하여, 탄소 함유 가스의 플라스마로, 실리콘 산화층 상에 그래핀 막을 형성하는 제3 공정을 갖는다.

Description

기판 처리 방법, 기판 처리 장치 및 반도체 구조{SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS, AND SEMICONDUCTOR STRUCTURE}
본 개시는, 기판 처리 방법, 기판 처리 장치 및 반도체 구조에 관한 것이다.
근년, 금속 질화막을 대신하는 새로운 박막 배리어층 재료로서 그래핀 막이 제안되어 있다. 그래핀 성막 기술에서는, 예를 들어 마이크로파 플라스마 CVD(Chemical Vapor Deposition) 장치를 사용하여, 고라디칼 밀도·저전자 온도에서 그래핀 성막을 행함으로써, 그래핀 막을 실리콘 기판이나 절연막 등의 위에 직접 형성하는 것이 제안되어 있다(예를 들어 특허문헌 1). 또한, 성막 전에 기판의 표면에 부착된 자연 산화막을 제거하기 위해서, 예를 들어 희석 불산 용액을 사용한 웨트 세정을 행하는 것이 알려져 있다(예를 들어 특허문헌 2).
일본 특허 공개 제2019-055887호 공보 일본 특허 공개 제2004-152862호 공보
본 개시는, 저저항이면서 또한 배리어성이 우수한 그래핀 막을 성막할 수 있는 기판 처리 방법, 기판 처리 장치 및 반도체 구조를 제공한다.
본 개시의 일 양태에 의한 기판 처리 방법은, 기판을 처리하는 기판 처리 방법이며, 표면에 실리콘 함유막을 갖는 기판을 처리 용기 내에 반입하는 반입 공정과, 처리 용기 내에 산소 함유 가스를 공급하여, 실리콘 함유막의 표면에 산소 함유 가스를 흡착시켜서 흡착층을 형성하는 제1 공정과, 처리 용기 내에 아르곤 함유 가스를 공급하여, 아르곤 함유 가스의 플라스마로, 흡착층과 실리콘 함유막의 표면을 반응시켜서 실리콘 산화층을 형성하는 제2 공정과, 처리 용기 내에 탄소 함유 가스를 공급하여, 탄소 함유 가스의 플라스마로, 실리콘 산화층 상에 그래핀 막을 형성하는 제3 공정을 갖는다.
본 개시에 의하면, 저저항이면서 또한 배리어성이 우수한 그래핀 막을 성막할 수 있다.
도 1은 본 개시의 일 실시 형태에서의 성막 장치의 일례를 도시하는 개략 단면도이다.
도 2는 본 실시 형태에서의 그래핀 막의 성막 후의 기판의 상태의 일례를 도시하는 도면이다.
도 3은 본 실시 형태에서의 실리콘 산화층의 상태의 일례를 도시하는 도면이다.
도 4는 본 실시 형태에서의 성막 처리의 일례를 나타내는 흐름도이다.
도 5는 변형예 1에서의 성막 처리의 일례를 나타내는 흐름도이다.
도 6은 변형예 1에서의 그래핀 막의 성막 후의 기판의 상태의 일례를 도시하는 도면이다.
도 7은 변형예 1에서의 실리콘 산화층의 상태의 일례를 도시하는 도면이다.
도 8은 변형예 2에서의 성막 처리의 일례를 나타내는 흐름도이다.
이하에, 개시하는 기판 처리 방법, 기판 처리 장치 및 반도체 구조의 실시 형태에 대해서, 도면에 기초하여 상세하게 설명한다. 또한, 이하의 실시 형태에 의해 개시 기술이 한정되는 것은 아니다.
종래, 박막 배리어층 재료로서 금속 질화막(예를 들어, TiN)이 사용되어 왔다. 이에 대해, 그래핀은, 탄소 육원환 구조를 갖는 이차원 결정 구조이며, 치밀하고 평탄한 원자 구조, 고열전도율, 화학적·물리적 안정성을 겸비하고 있다. 예를 들어, 마이크로파 플라스마 CVD 장치를 사용하여, 다결정 실리콘(Poly-Si: 이하, 폴리실리콘 이라고도 함) 상에 그래핀을 성막하는 경우, 표면에 부착된 자연 산화막을 제거할 필요가 있다. 자연 산화막의 제거는, 상술한 바와 같이 웨트 세정에 의해 행하는 것이 알려져 있는데, 세정된 기판은, 그래핀 성막 전에 대기 폭로나 반송 등의 영향으로 기판 표면이 재산화되어, 기판 표면의 산화물이 그래핀 성막에 영향을 미치는 경우가 있다. 또한, 다결정 실리콘에 금속막을 적층하는 경우, 다결정 실리콘과 금속막의 계면에서는, 일함수가 다르기 때문에, 쇼트키 접합으로 되어 정류 작용이 발생해서 고저항이 된다. 이에 대해, 다결정 실리콘과 금속막의 사이에 그래핀 막을 형성함으로써, 페르미 준위 피닝(Fermi Level Pinning) 효과가 일어나서, 다결정 실리콘과 금속막의 일함수차가 저감되어, 오믹 접합으로서 저저항화하는 것을 생각할 수 있다. 그런데, 다결정 실리콘 상에 그래핀 막을 성막하면, SiC 및 SiO2의 혼합 계면층이 형성되어, 그래핀 막을 개재한 다결정 실리콘과 금속막의 사이가 고저항으로 되는 경우가 있다. 즉, 균일한 막 두께 제어가 어려워, SiC 및 SiO2의 절연막층이 두껍게 형성되어버리는 경우가 있다. 그래서, 계면층 상태의 제어를 행함과 함께, 저저항이면서 또한 배리어성이 우수한 그래핀 막을 성막하는 것이 기대되고 있다.
[성막 장치(1)의 구성]
도 1은, 본 개시의 일 실시 형태에서의 성막 장치의 일례를 도시하는 개략 단면도이다. 도 1에 예시되는 성막 장치(1)는, 예를 들어 RLSA(등록 상표) 마이크로파 플라스마 방식의 플라스마 처리 장치로서 구성된다. 또한, 성막 장치(1)는, 기판 처리 장치의 일례이다.
성막 장치(1)는, 장치 본체(10)와, 장치 본체(10)를 제어하는 제어부(11)를 구비한다. 장치 본체(10)는, 챔버(101)와, 스테이지(102)와, 마이크로파 도입 기구(103)와, 가스 공급 기구(104)와, 배기 기구(105)를 갖는다.
챔버(101)는, 대략 원통상으로 형성되어 있고, 챔버(101)의 저벽(101a)의 대략 중앙부에는 개구부(110)가 형성되어 있다. 저벽(101a)에는, 개구부(110)와 연통하여, 하방을 향해서 돌출되는 배기실(111)이 마련되어 있다. 챔버(101)의 측벽(101s)에는, 기판(이하, 웨이퍼라고도 함)(W)이 통과하는 개구부(117)가 형성되어 있고, 개구부(117)는, 게이트 밸브(118)에 의해 개폐된다. 또한, 챔버(101)는, 처리 용기의 일례이다.
스테이지(102)에는, 처리 대상이 되는 기판(W)이 적재된다. 스테이지(102)는, 대략 원판상을 이루고 있으며, AlN 등의 세라믹스에 의해 형성되어 있다. 스테이지(102)는, 배기실(111)의 저부 대략 중앙으로부터 상방으로 연장되는 원통상의 AlN 등의 세라믹스로 이루어지는 지지 부재(112)에 의해 지지되어 있다. 스테이지(102)의 외연부에는, 스테이지(102)에 적재된 기판(W)을 둘러싸도록 에지 링(113)이 마련되어 있다. 또한, 스테이지(102)의 내부에는, 기판(W)을 승강하기 위한 승강 핀(도시하지 않음)이 스테이지(102)의 상면에 대하여 돌출 함몰 가능하게 마련되어 있다.
또한, 스테이지(102)의 내부에는 저항 가열형 히터(114)가 매립되어 있고, 히터(114)는, 히터 전원(115)으로부터 급전되는 전력에 따라서 스테이지(102)에 적재된 기판(W)을 가열한다. 또한, 스테이지(102)에는, 열전쌍(도시하지 않음)이 삽입되어 있어, 열전쌍으로부터의 신호에 기초하여, 기판(W)의 온도를, 예를 들어 350 내지 850℃로 제어 가능하게 되어 있다. 또한, 스테이지(102) 내에서, 히터(114)의 상방에는, 기판(W)과 동일 정도의 크기의 전극(116)이 매설되어 있고, 전극(116)에는, 바이어스 전원(119)이 전기적으로 접속되어 있다. 바이어스 전원(119)은, 미리 정해진 주파수 및 크기의 바이어스 전력을 전극(116)에 공급한다. 전극(116)에 공급된 바이어스 전력에 의해, 스테이지(102)에 적재된 기판(W)에 이온이 인입된다. 또한, 바이어스 전원(119)은, 플라스마 처리의 특성에 따라서는 마련되지 않아도 된다.
마이크로파 도입 기구(103)는, 챔버(101)의 상부에 마련되어 있고, 안테나(121)와, 마이크로파 출력부(122)와, 마이크로파 전송 기구(123)를 갖는다. 안테나(121)에는, 관통 구멍인 다수의 슬롯(121a)이 형성되어 있다. 마이크로파 출력부(122)는 마이크로파를 출력한다. 마이크로파 전송 기구(123)는, 마이크로파 출력부(122)로부터 출력된 마이크로파를 안테나(121)에 유도한다.
안테나(121)의 하방에는 유전체로 형성된 유전체 창(124)이 마련되어 있다. 유전체 창(124)은, 챔버(101)의 상부에 링상으로 마련된 지지 부재(132)에 지지되어 있다. 안테나(121) 상에는 지파판(126)이 마련되어 있다. 안테나(121) 상에는 실드 부재(125)가 마련되어 있다. 실드 부재(125)의 내부에는, 도시하지 않은 유로가 마련되어 있어, 실드 부재(125)는, 유로 내를 흐르는 물 등의 유체에 의해 안테나(121), 유전체 창(124) 및 지파판(126)을 냉각한다.
안테나(121)는, 예를 들어 표면이 은 또는 금 도금된 동판 또는 알루미늄판 등으로 형성되어 있고, 마이크로파를 방사하기 위한 복수의 슬롯(121a)이 미리 정해진 패턴으로 배치되어 있다. 슬롯(121a)의 배치 패턴은, 마이크로파가 균등하게 방사되도록 적절히 설정된다. 적합한 패턴의 예로서는, T자상으로 배치된 2개의 슬롯(121a)을 한 쌍으로 해서 복수 쌍의 슬롯(121a)이 동심원상으로 배치되어 있는 레이디얼 라인 슬롯을 들 수 있다. 슬롯(121a)의 길이나 배열 간격은, 마이크로파의 실효 파장(λg)에 따라서 적절히 결정된다. 또한, 슬롯(121a)은, 원 형상, 원호상 등의 다른 형상이어도 된다. 또한, 슬롯(121a)의 배치 형태는 특별히 한정되지 않고, 동심원상 외에, 예를 들어 나선상, 방사상으로 배치되어도 된다. 슬롯(121a)의 패턴은, 원하는 플라스마 밀도 분포가 얻어지는 마이크로파 방사 특성이 되도록 적절히 설정된다.
지파판(126)은, 석영, 세라믹스(Al2O3), 폴리테트라플루오로에틸렌, 폴리이미드 등의 진공보다도 큰 유전율을 갖는 유전체로 형성되어 있다. 지파판(126)은, 마이크로파의 파장을 진공 중보다 짧게 해서 안테나(121)를 작게 하는 기능을 갖고 있다. 또한, 유전체 창(124)도 마찬가지의 유전체로 구성되어 있다.
유전체 창(124) 및 지파판(126)의 두께는, 지파판(126), 안테나(121), 유전체 창(124), 및 플라스마로 형성되는 등가 회로가 공진 조건을 충족하도록 조정된다. 지파판(126)의 두께를 조정함으로써, 마이크로파의 위상을 조정할 수 있다. 안테나(121)의 접합부가 정재파의 「배」가 되도록 지파판(126)의 두께를 조정함으로써, 마이크로파의 반사가 극소화되어, 마이크로파의 방사 에너지를 최대로 할 수 있다. 또한, 지파판(126)과 유전체 창(124)을 동일한 재질로 함으로써, 마이크로파의 계면 반사를 방지할 수 있다.
마이크로파 출력부(122)는 마이크로파 발진기를 갖고 있다. 마이크로파 발진기는, 마그네트론형이어도 되고, 솔리드 스테이트형이어도 된다. 마이크로파 발진기에 의해 생성되는 마이크로파의 주파수는, 예를 들어 300MHz 내지 10GHz의 주파수이다. 일례로서, 마이크로파 출력부(122)는, 마그네트론형의 마이크로파 발진기에 의해, 2.45GHz의 마이크로파를 출력한다. 마이크로파는 전자파의 일례이다.
마이크로파 전송 기구(123)는, 도파관(127)과, 동축 도파관(128)을 갖는다. 또한, 모드 변환 기구를 더 가져도 된다. 도파관(127)은, 마이크로파 출력부(122)로부터 출력된 마이크로파를 유도한다. 동축 도파관(128)은, 안테나(121)의 중심에 접속된 내 도체, 및 그 외측의 외 도체를 포함한다. 모드 변환 기구는, 도파관(127)과 동축 도파관(128)의 사이에 마련되어 있다. 마이크로파 출력부(122)로부터 출력된 마이크로파는, TE 모드에서 도파관(127) 내를 전파하여, 모드 변환 기구에 의해 TE 모드에서 TEM 모드로 변환된다. TEM 모드로 변환된 마이크로파는, 동축 도파관(128)을 통해서 지파판(126)에 전파하여, 지파판(126)으로부터 안테나(121)의 슬롯(121a), 및 유전체 창(124)을 통해서 챔버(101) 내에 방사된다. 또한, 도파관(127)의 도중에는, 챔버(101) 내의 부하(플라스마)의 임피던스를 마이크로파 출력부(122)의 출력 임피던스에 정합시키기 위한 튜너(도시하지 않음)가 마련되어 있다.
가스 공급 기구(104)는, 챔버(101)의 내벽을 따라 링상으로 마련된 샤워 링(142)을 갖는다. 샤워 링(142)은, 내부에 마련된 링상의 유로(166)와, 유로(166)에 접속되어 그 내측에 개구되는 다수의 토출구(167)를 갖는다. 유로(166)에는, 배관(161)을 통해서 가스 공급부(163)가 접속되어 있다. 가스 공급부(163)에는, 복수의 가스 소스 및 복수의 유량 제어기가 마련되어 있다. 일 실시 형태에 있어서, 가스 공급부(163)는, 적어도 하나의 처리 가스를, 대응하는 가스 소스로부터 대응하는 유량 제어기를 통해서 샤워 링(142)에 공급하도록 구성되어 있다. 샤워 링(142)에 공급된 가스는, 복수의 토출구(167)로부터 챔버(101) 내에 공급된다.
또한, 기판(W) 상에 그래핀 막이 성막될 경우, 가스 공급부(163)는, 미리 정해진 유량으로 제어된 탄소 함유 가스, 수소 함유 가스 및 희가스를 샤워 링(142)을 통해서 챔버(101) 내에 공급한다. 본 실시 형태에 있어서, 탄소 함유 가스란, 예를 들어 C2H2 가스이다. 또한, C2H2 가스 대신에, 또는 C2H2 가스에 더하여, C2H4 가스, CH4 가스, C2H6 가스, C3H8 가스 또는 C3H6 가스 등이 사용되어도 된다. 또한, 본 실시 형태에 있어서, 수소 함유 가스란, 예를 들어 수소 가스이다. 또한, 수소 가스 대신에, 또는 수소 가스에 더하여, F2(불소) 가스, Cl2(염소) 가스 또는 Br2(브롬) 가스 등의 할로겐계 가스가 사용되어도 된다. 또한, 본 실시 형태에 있어서, 희가스란, 예를 들어 Ar 가스이다. Ar 가스 대신에, He 가스 등의 다른 희가스가 사용되어도 된다.
배기 기구(105)는, 배기실(111)과, 배기실(111)의 측벽에 마련된 배기관(181)과, 배기관(181)에 접속된 배기 장치(182)를 갖는다. 배기 장치(182)는, 진공 펌프 및 압력 제어 밸브 등을 갖는다.
제어부(11)는, 메모리, 프로세서 및 입출력 인터페이스를 갖는다. 메모리에는, 프로세서에 의해 실행되는 프로그램, 및 각 처리의 조건 등을 포함하는 레시피가 저장되어 있다. 프로세서는, 메모리로부터 판독한 프로그램을 실행하여, 메모리 내에 기억된 레시피에 기초하여, 입출력 인터페이스를 통해서 장치 본체(10)의 각 부를 제어한다.
예를 들어, 제어부(11)는, 후술하는 성막 방법을 행하도록, 성막 장치(1)의 각 부를 제어한다. 상세한 일례를 들면, 제어부(11)는, 표면에 실리콘 함유막을 갖는 기판(웨이퍼(W))을 챔버(101) 내에 반입하는 반입 공정을 실행한다. 제어부(11)는, 챔버(101) 내에 산소 함유 가스를 공급하여, 실리콘 함유막의 표면에 산소를 흡착시켜서 흡착층을 형성하는 제1 공정을 실행한다. 제어부(11)는, 챔버(101) 내에 아르곤 함유 가스를 공급하여, 아르곤 함유 가스의 플라스마로, 흡착층과 실리콘 함유막의 표면을 반응시켜서 실리콘 산화층을 형성하는 제2 공정을 실행한다. 제어부(11)는, 챔버(101) 내에 탄소 함유 가스를 공급하여, 탄소 함유 가스의 플라스마로, 실리콘 산화층 상에 그래핀 막을 형성하는 제3 공정을 실행한다. 여기서, 탄소 함유 가스는, 가스 공급부(163)로부터 공급되는 아세틸렌(C2H2) 가스를 사용할 수 있다. 또한, 아르곤 함유 가스는, 가스 공급부(163)로부터 공급되는 Ar 가스를 사용할 수 있다. 또한, 산소 함유 가스는, 가스 공급부(163)로부터 공급되는 O2 가스를 사용할 수 있다. 또한, 탄소 함유 가스는 아세틸렌에 한정하는 것은 아니다. 예를 들어, 에틸렌(C2H4), 메탄(CH4), 에탄(C2H6), 프로판(C3H8), 프로필렌(C3H6), 메탄올(CH3OH), 에탄올(C2H5OH) 등이어도 된다. 또한, 산소 함유 가스는 O2 가스에 한하지 않고, O3 가스 등이어도 된다.
[실리콘 산화층]
이어서, 도 2 및 도 3을 사용해서 그래핀 막의 성막 후의 기판의 상태에 대해서 설명한다. 도 2는, 본 실시 형태에서의 그래핀 막의 성막 후의 기판의 상태의 일례를 도시하는 도면이다. 도 2에 도시하는 바와 같이, 웨이퍼(W)는, 실리콘 기판(20) 상에 폴리실리콘막(21)이 형성되어 있다. 폴리실리콘막(21)은, 실리콘 함유막의 일례이다. 폴리실리콘막(21)의 표면에는, 실리콘 산화층(22)이 형성되어 있다. 또한, 실리콘 산화층(22) 상에는 그래핀 막(23)이 형성되어 있다.
도 3은, 본 실시 형태에서의 실리콘 산화층의 상태의 일례를 도시하는 도면이다. 도 3에 도시한 바와 같이, 실리콘 산화층(22)은, 폴리실리콘막(21)의 표면에 형성된, 예를 들어 1nm 이하의 극박막의 아몰퍼스 구조의 산화층이다. 즉, 실리콘 산화층(22)과 그래핀 막(23)은, 아몰퍼스 구조의 산화층과 이차원 결정 재료인 그래핀의 복합 배리어 구조를 형성하고 있다. 그래핀 막(23)의 성막 전에, 안정된 실리콘 산화층(22)이 폴리실리콘막(21)의 표면에 형성됨으로써, 그래핀 막(23)의 초기층의 SiC 형성을 억제하고, 실리콘 산화층(22) 상에 직접 그래핀을 적층하는 것이 가능하게 된다. 즉, 폴리실리콘막(21)과 그래핀 막(23)의 사이의 계면에 들어가는 절연층이, 실리콘 산화층(22)만으로 되므로, 페르미 준위 피닝(Fermi Level Pinning)의 관리가 용이하게 된다. 또한, 의도적으로 실리콘 산화층(22)을 형성함으로써, 실리콘 산화층(22)의 두께를 1nm 이하로 관리할 수 있다.
또한, 실리콘 산화층(22)은, 극박막이므로, 폴리실리콘막(21)과 그래핀 막(23)의 사이에서 전자가 터널링한다. 즉, 폴리실리콘막(21)과 그래핀 막(23)의 사이는, 전기 전도성을 갖는다. 즉, 그래핀 막(23) 상에 도시하지 않은 금속막(예를 들어, 텅스텐(W) 함유막)이 형성되는 경우, 실리콘 산화층(22) 및 그래핀 막(23)을 개재한 폴리실리콘막(21)과 금속막의 사이는, 오믹 접합으로 되어서 저저항으로 된다. 또한, 실리콘 산화층(22)은, 폴리실리콘막(21)을 마련하지 않은 실리콘 기판(20) 상에 직접 형성해도 된다. 즉, 웨이퍼(W)에는, 폴리실리콘막(21) 또는 실리콘 기판(20)의 표면에 형성된 1nm 이하의 아몰퍼스 구조층인 실리콘 산화층(22)과, 실리콘 산화층(22) 상에 형성된 이차원 구조 막인 그래핀 막(23)과, 그래핀 막(23) 상에 형성된 금속막(금속 재료막)을 구비하고, 그래핀 막(23)에 의한 페르미 준위 피닝 효과에 의해, 폴리실리콘막(21) 또는 실리콘 기판(20)과, 금속막이 오믹 접합되는 반도체 구조가 형성된다.
또한, 그래핀 막(23)의 배리어성에 대해서는, 그래핀은 탄소 육원환 구조를 갖는 시트상의 이차원 결정 재료이며, 재료 자체의 배리어성은 높다. 그러나, CVD에 의한 그래핀 형성에서는 다결정 재료로 되기 때문에, 결정립계(도메인 입계)가 존재한다. 결정립계는, 탄소 결합이 성긴 개소가 되므로 배리어성이 저하된다. 이에 반해, 실리콘 산화층(22)은, 아몰퍼스 구조를 갖기 때문에 입계가 없어, 배리어성을 보완할 수 있다. 이 때문에, 실리콘 산화층(22)과 그래핀 막(23)을 복합해서 사용함으로써, 양호한 배리어성을 제공할 수 있다.
또한, 그래핀 막(23)의 결정성에 대해서는, 탄소 육원환 구조의 연속성이 높을수록, 결정성이 좋은 그래핀이 되어, 전기 전도도나 배리어성이 향상된다. 그래핀 성막은, 하층막 상에 핵을 형성하고, 형성한 핵으로부터 평면 방향으로 넓어지도록 성장한다. 이때, 하층막과의 격자의 미스피트에 의한 그래핀 육원환의 부정합이 생기면, 그래핀 내의 결정 결함으로 되어서 그래핀 육원환이 불연속으로 된다. 이 불연속성을 개선하기 위해서는, 하층막 표면이 결정성을 갖지 않는 아몰퍼스 구조인 것이 중요하다. 아몰퍼스 구조의 표면은, 결정성을 갖지 않기 때문에, 그래핀은 하층막에 대하여 격자 미스피트를 갖지 않아, 결함이 적고 결정성이 높은 그래핀을 형성할 수 있다. 즉, 실리콘 산화층(22)이 아몰퍼스 구조를 가지므로, 폴리실리콘막(21)의 결정 격자 표면을 캔슬할 수 있다. 즉, 실리콘 산화층(22) 상에는, 결정성이 높은 그래핀 막(23)을 성막할 수 있다.
[성막 방법]
계속해서, 본 실시 형태에 관한 성막 처리에 대해서 설명한다. 도 4는, 본 실시 형태에서의 성막 처리의 일례를 나타내는 흐름도이다.
본 실시 형태에 관한 성막 처리에서는, 먼저, 제어부(11)는, 게이트 밸브(118)를 제어함으로써 개구부(117)를 개방한다. 웨이퍼(W)는, 개구부(117)가 개방되어 있을 때, 개구부(117)를 통해서 챔버(101)의 처리 공간에 반입되어, 스테이지(102)에 적재된다. 즉, 제어부(11)는, 챔버(101) 내에 웨이퍼(W)를 반입한다(스텝 S1). 제어부(11)는, 게이트 밸브(118)를 제어함으로써, 개구부(117)를 폐쇄한다.
제어부(11)는, 도시하지 않은 기판 지지 핀으로 수취한 웨이퍼(W)를 제1 위치에서 보유 지지한 상태에서, 챔버(101) 내의 압력을 소정의 압력(예를 들어, 5mTorr 내지 400mTorr)으로 감압한다. 여기서, 제1 위치는, 웨이퍼(W)를 스테이지(102)의 상방에 지지한 위치이며, 예를 들어 스테이지(102)의 상면으로부터 10mm 내지 15mm의 위치이다. 제어부(11)는, 토출구(167)로부터, 플라스마 생성 가스인 수소 함유 가스를 챔버(101)에 공급한다. 또한, 수소 함유 가스는, 수소(H2) 가스와 불활성 가스(Ar 가스)를 포함하는 가스이다. 또한, 제어부(11)는, 마이크로파 도입 기구(103)의 마이크로파 출력부(122)로부터 출력된 마이크로파를 안테나(121)에 유도하여, 안테나(121)로부터 방사시켜, 플라스마를 착화시킨다. 제어부(11)는, 소정 시간(예를 들어 5초 내지 15분), 수소 함유 가스의 플라스마로 폴리실리콘막(21) 상의 산화물을 제거하는 에칭 공정을 실행한다(스텝 S2). 이때, 제어부(11)는, 웨이퍼(W)의 온도가 250℃ 이하로 되도록, 산화물을 제거하는 시간(에칭 시간)을 제어한다. 또한, 에칭 공정은 제4 공정의 일례이다. 또한, 에칭 공정에서 제거하는 산화물은, 자연 산화막을 포함해도 된다. 또한, 웨트 세정 등의 다른 방법에 의해 폴리실리콘막(21) 상의 산화물을 제거할 경우에는, 에칭 공정은 생략할 수 있다.
제어부(11)는, 에칭 공정이 완료된면, 웨이퍼(W)를 제1 위치에서 보유 지지한 상태에서, 마이크로파를 정지시켜서 플라스마의 생성을 정지한다. 제어부(11)는, 토출구(167)로부터 산소 함유 가스를 챔버(101)에 공급한다. 제어부(11)는, 소정 시간(예를 들어 10 내지 60초), 폴리실리콘막(21)의 표면을 산소 함유 가스에 노출시킴으로써, 폴리실리콘막(21)의 표면을 산화시키지 않고, 폴리실리콘막(21)의 표면에 산소를 흡착시켜서 흡착층을 형성하는 흡착 공정을 실행한다(스텝 S3). 이때, 제어부(11)는, 웨이퍼(W)의 온도가 250℃ 이하로 되도록, 흡착 공정의 시간을 제어한다. 또한, 제어부(11)는, 흡착 공정에서, 소정 시간이 경과해서 흡착층이 형성된 후에, 산소 함유 가스의 공급을 정지시킴과 함께, 배기 기구(105)를 제어해서 챔버(101) 내를 배기시킨다. 이때, 챔버(101)에 공급되는 가스를, 산소 함유 가스에서 아르곤 함유 가스로 전환하도록 해도 된다. 또한, 흡착 공정은, 제1 공정의 일례이다.
제어부(11)는, 흡착 공정이 완료되면, 도시하지 않은 기판 지지 핀을 하강시켜서, 웨이퍼(W)를 스테이지(102)에 적재한다. 즉, 웨이퍼(W)는, 제2 위치에 보유 지지된다. 제어부(11)는, 웨이퍼(W)가 스테이지(102) 상에 적재된 상태에서, 챔버(101) 내의 압력을 소정의 압력(예를 들어, 5mTorr 내지 500mTorr)으로 제어한다. 또한, 제어부(11)는, 웨이퍼(W)의 온도를 소정의 온도(예를 들어 400℃ 이상) 가 되도록 제어한다. 즉, 제어부(11)는, 웨이퍼(W)의 온도를 흡착 공정보다도 높은 온도가 되도록 제어한다. 제어부(11)는, 토출구(167)로부터, 플라스마 생성 가스인 아르곤 함유 가스를 챔버(101)에 공급한다. 또한, 제어부(11)는, 마이크로파 도입 기구(103)를 제어해서 플라스마를 착화시킨다. 제어부(11)는, 소정 시간(예를 들어, 5초 내지 60초), 아르곤 함유 가스의 플라스마로, 흡착층과 폴리실리콘막(21)의 표면을 반응시켜서 실리콘 산화층(22)을 형성하는 반응 공정을 실행한다(스텝 S4). 또한, 반응 공정에서의 웨이퍼(W)의 온도는, 성막 공정에서의 웨이퍼(W)의 온도보다 높아져도 상관없다. 또한, 아르곤 함유 가스에는, 수소(H2) 가스를 혼합해도 된다. 수소 가스를 혼합함으로써, 폴리실리콘막(21)의 표면에서의 반응에 관여하지 않는 잉여분의 산소를 제거하여, 실리콘과의 잉여의 산화 반응을 저감할 수 있다. 또한, 반응 공정은, 제2 공정의 일례이다.
또한, 흡착 공정 및 반응 공정은, 웨이퍼(W)를 제1 위치에서 보유 지지한 상태에서 흡착 공정을 실행한 후, 제1 위치이면서 또한 산소 함유 가스를 챔버(101)에 공급한 채, 플라스마를 착화시켜도 된다. 이 경우, 스테이지(102)에 적재하는 경우보다도 저온에서 실리콘 산화층(22)을 형성할 수 있다.
제어부(11)는, 반응 공정이 완료되면, 웨이퍼(W)가 스테이지(102) 상에 적재된 상태에서, 챔버(101) 내의 압력을 소정의 압력(예를 들어, 5mTorr 내지 500mTorr)으로 제어한다. 또한, 제어부(11)는, 웨이퍼(W)의 온도를 소정의 온도(예를 들어 400℃ 이상)가 되도록 제어한다. 즉, 제어부(11)는, 웨이퍼(W)의 온도를 흡착 공정보다도 높은 온도가 되도록 제어한다. 제어부(11)는, 토출구(167)로부터, 플라스마 생성 가스인 탄소 함유 가스를 챔버(101)에 공급한다. 또한, 제어부(11)는, 마이크로파 도입 기구(103)를 제어해서 플라스마를 착화시킨다. 제어부(11)는, 소정 시간(예를 들어, 5초 내지 60분), 탄소 함유 가스의 플라스마로, 실리콘 산화층(22) 상에 그래핀 막(23)을 형성하는 성막 공정을 실행한다(스텝 S5). 또한, 성막 공정은, 제3 공정의 일례이다.
제어부(11)는, 성막 공정이 완료되면, 게이트 밸브(118)를 제어함으로써 개구부(117)를 개방한다. 제어부(11)는, 도시하지 않은 기판 지지 핀을 스테이지(102)의 상면으로부터 돌출시켜서 웨이퍼(W)를 들어 올린다. 웨이퍼(W)는, 개구부(117)가 개방되어 있을 때, 개구부(117)를 통해서 도시하지 않은 반송실의 암에 의해 챔버(101) 내로부터 반출된다. 즉, 제어부(11)는, 챔버(101) 내로부터 웨이퍼(W)를 반출한다(스텝 S6).
제어부(11)는, 웨이퍼(W)를 반출하면, 챔버(101) 내를 클리닝하는 클리닝 공정을 실행한다(스텝 S7). 클리닝 공정에서는, 더미 웨이퍼를 스테이지(102)에 적재해서 클리닝 가스를 챔버(101) 내에 공급하여, 챔버(101)의 내벽에 부착된 아몰퍼스 카본막 등의 카본막을 클리닝한다. 또한, 클리닝 가스로서는 O2 가스를 사용할 수 있지만, CO 가스, CO2 가스 등의 산소를 포함하는 가스이어도 된다. 또한, 클리닝 가스는, Ar 가스 등의 희가스가 포함되어 있어도 된다. 또한, 더미 웨이퍼는 없어도 된다. 제어부(11)는, 클리닝 공정이 완료되면, 성막 처리를 종료한다. 이와 같이, 폴리실리콘막(21)의 표면에 실리콘 산화층(22)을 형성하고, 실리콘 산화층(22) 상에 그래핀 막(23)을 형성하므로, 계면층 상태를 제어할 수 있음과 함께, 저저항이면서 또한 배리어성이 우수한 그래핀 막(23)을 성막할 수 있다.
[변형예 1]
상기 실시 형태에서는, 실리콘 산화층(22) 상에 직접 그래핀 막(23)을 성막했지만, 실리콘 산화층(22)의 최표면을 SiOC로 개질하는 개질 공정을 마련해도 되며, 이 경우의 실시 형태에 대해서, 변형예 1로서 설명한다. 또한, 변형예 1에서의 성막 장치(1)는, 상기 실시 형태의 성막 장치(1)와 마찬가지이므로, 그 중복되는 구성 및 동작의 설명에 대해서는 생략한다.
도 5는, 변형예 1에서의 성막 처리의 일례를 나타내는 흐름도이다. 도 5에 도시한 바와 같이, 제어부(11)는, 상술한 실시 형태와 마찬가지로, 스텝 S1 내지 S4의 처리를 실행한다. 제어부(11)는, 스텝 S4에 이어서, 웨이퍼(W)가 스테이지(102) 상에 적재된 상태에서, 토출구(167)로부터, 플라스마 생성 가스인 아르곤 함유 가스와 탄소 함유 가스를 포함하는 혼합 가스를 챔버(101)에 공급한다. 또한, 혼합 가스에서의 탄소 함유 가스의 비율은, 성막 공정보다도 낮은 비율로 한다(예를 들어, 아르곤 함유 가스에 대한 탄소 함유 가스의 비율이 0.1 내지 5.0％). 또한, 제어부(11)는, 마이크로파 도입 기구(103)를 제어해서 플라스마를 착화시킨다. 제어부(11)는, 소정 시간(예를 들어, 5초 내지 60초), 상술한 혼합 가스의 플라스마로, 실리콘 산화층(22)의 표면을 개질하는 개질 공정을 실행한다(스텝 S11). 또한, 개질 공정은, 제5 공정의 일례이다. 제어부(11)는, 개질 공정이 완료되면, 스텝 S5의 성막 공정으로 진행한다. 개질 공정에 의해, 실리콘 산화층(22)의 최표면은, 활성화된 SiO2에 플라스마 분위기 중의 탄소가 작용해서 SiOC 결합이 형성되는, 즉 SiOC로 개질되므로, 그래핀 막(23)의 밀착성을 개선할 수 있다.
또한, 변형예 1에 있어서, SiOC로의 개질을 행하는 아르곤 함유 가스와 탄소 함유 가스를 포함하는 혼합 가스에는, 수소(H2) 가스를 혼합해도 된다. 수소 가스를 혼합함으로써, 폴리실리콘막(21)의 표면에서의 반응에 관여하지 않는 잉여분의 산소를 제거하여, 실리콘과의 잉여의 산화 반응을 저감할 수 있다. 또한, 수소가 들어감으로써 C-C 결합이 에칭되므로, 실리콘 산화층(22)의 최표면에는, SiOC 결합이 우선해서 형성된다. 그리고, 이 후에 C-C 결합인 그래핀 막(23)을 성막함으로써, 보다 결정성이 높은 그래핀을 형성하는 것이 가능하게 된다.
여기서, 도 6 및 도 7을 사용해서 개질 공정을 실행한 경우의 웨이퍼의 상태에 대해서 설명한다. 도 6은, 변형예 1에서의 그래핀 막의 성막 후의 기판 상태의 일례를 도시하는 도면이다. 도 6에 도시하는 바와 같이, 웨이퍼(W1)는, 실리콘 기판(20) 상에 폴리실리콘막(21)이 형성되어 있다. 또한, 폴리실리콘막(21)의 표면에는, 실리콘 산화층(22)이 형성되어 있다. 실리콘 산화층(22)의 최표면은, SiOC로 개질되어서 개질층(22a)이 된다. 또한, 개질층(22a) 상에는 그래핀 막(23)이 형성되어 있다.
도 7은, 변형예 1에서의 실리콘 산화층의 상태의 일례를 도시하는 도면이다. 도 7에 도시하는 바와 같이, 폴리실리콘막(21)의 표면에는, 예를 들어 1nm 이하의 극박막의 아몰퍼스 구조의 산화층인 실리콘 산화층(22)이 형성되어 있다. 실리콘 산화층(22)의 최표면은, 개질층(22a)으로 개질되어 있다. 변형예 1에서는, 실리콘 산화층(22)의 최표면을 활성화해서 SiOC 결합(개질층(22a))으로 개질하므로, 플라스마 분위기 중의 탄소가 실리콘 산화층(22)을 넘어서 폴리실리콘막(21) 내에 침입하지 않는다. 또한, 개질층(22a)은, 실리콘 산화층(22)과 그래핀 막(23)의 사이의 결합층으로서 기능하므로, 그래핀 막(23)의 밀착성을 향상시킬 수 있다. 즉, 그래핀 막(23)의 폴리실리콘막(21)에의 밀착성을 향상시킬 수 있다.
[변형예 2]
상기 실시 형태에서는, 폴리실리콘막(21)의 표면에 흡착시킨 산소를 플라스마 처리로 반응시켜서 실리콘 산화층(22)을 형성했지만, 이것에 한정되지 않는다. 예를 들어, 자외선을 조사해서 반응시켜서 실리콘 산화층(22)을 형성해도 되고, 이 경우의 실시 형태에 대해서, 변형예 2로서 설명한다. 또한, 변형예 2에서의 성막 장치(1)는, 상기 실시 형태의 성막 장치(1)와 마찬가지이므로, 그 중복되는 구성 및 동작의 설명에 대해서는 생략한다.
도 8은, 변형예 2에서의 성막 처리의 일례를 나타내는 흐름도이다. 도 8에 도시하는 바와 같이, 제어부(11)는, 도시하지 않은 자외선 조사용 챔버의 게이트 밸브를 제어함으로써 개구부를 개방한다. 웨이퍼(W)는, 개구부가 개방되어 있을 때, 개구부를 통해서 챔버의 처리 공간에 반입되어, 스테이지에 적재된다. 즉, 제어부(11)는, 자외선 조사용 챔버 내에 웨이퍼(W)를 반입하도록 제어한다(스텝 S21). 제어부(11)는, 게이트 밸브를 제어함으로써 개구부를 폐쇄한다. 또한, 변형예 2에 있어서, 자외선 조사용 챔버는 제1 처리 용기의 일례이며, 챔버(101)는 제2 처리 용기의 일례이다.
제어부(11)는, 자외선 조사용 챔버 내의 도시하지 않은 기판 지지 핀으로 수취한 웨이퍼(W)를 스테이지에 적재하도록 제어한다. 제어부(11)는, 자외선 조사용 챔버 내의 압력을 소정의 압력(예를 들어, 5mTorr 내지 200mTorr)으로 감압한다. 제어부(11)는, 산소 함유 가스(예를 들어, O2 가스나 O3 가스)를 자외선 조사용 챔버에 공급한다. 제어부(11)는, 자외선 램프를 제어해서 웨이퍼(W)에 자외선을 소정 시간(예를 들어, 5초 내지 10분) 조사하여, 챔버 내에 생성한 산소 라디칼과 폴리실리콘막(21)의 표면을 반응시켜서 실리콘 산화층(22)을 형성하는 조사 공정을 실행한다(스텝 S22). 조사하는 자외선은, 예를 들어 200nm 이하의 파장의 자외선을 사용할 수 있다. 여기서, 산소 라디칼은, 이온성의 지향 에너지를 갖지 않기 때문에, 폴리실리콘막(21)의 막 두께 방향으로 산화를 진행시키지 않고, 최표면에만 실리콘 산화층(22)을 형성할 수 있다. 또한, 산화 반응을 제어하기 위해서, 웨이퍼(W)는 가열되어도 된다.
제어부(11)는, 조사 공정이 완료되면, 자외선 조사용 챔버의 게이트 밸브를 제어함으로써 개구부를 개방한다. 제어부(11)는, 도시하지 않은 기판 지지 핀을 스테이지의 상면으로부터 돌출시켜서 웨이퍼(W)를 들어 올리도록 제어한다. 웨이퍼(W)는, 개구부가 개방되어 있을 때, 개구부를 통해서 도시하지 않은 반송실의 암에 의해 자외선 조사용 챔버 내로부터 반출된다. 제어부(11)는, 챔버(101)의 게이트 밸브(118)를 제어함으로써 개구부(117)를 개방한다. 웨이퍼(W)는, 개구부(117)가 개방되어 있을 때, 개구부(117)를 통해서 챔버(101)의 처리 공간에 반입되어, 스테이지(102)에 적재된다. 즉, 제어부(11)는, 폴리실리콘막(21)의 표면에 실리콘 산화층(22)이 형성된 웨이퍼(W)를 챔버(101) 내에 반입하도록 제어한다. 즉, 제어부(11)는, 자외선 조사용 챔버로부터 챔버(101)에 웨이퍼(W)를 이동시키도록 제어한다(스텝 S23). 제어부(11)는, 게이트 밸브(118)를 제어함으로써 개구부(117)를 폐쇄한다. 제어부(11)는, 웨이퍼(W)가 챔버(101)로 이동되면, 스텝 S5의 성막 공정으로 진행한다. 이와 같이, 자외선 조사에 의해서도, 폴리실리콘막(21)의 표면에 실리콘 산화층(22)을 형성할 수 있다.
또한, 자외선 조사용 챔버와 챔버(101)는, 클러스터로서 연결되어 진공 분위기인 채 웨이퍼(W)가 반송되어도 되고, 스탠드얼론의 장치간에서 대기 개방되어 웨이퍼(W)가 반송되어도 된다. 또한, 웨이퍼(W)는, 자외선 조사용 챔버에서 실리콘 산화층(22)이 형성되어 있기 때문에, 실리콘 산화층(22) 자체가 산소에 대한 배리어층이 된다. 따라서, 웨이퍼(W)를 진공 분위기로부터 일단 내어도, 실리콘 산화층(22) 이상으로 산화가 진행되지 않는다.
[변형예 3]
상기 실시 형태에서는, 웨이퍼(W)의 반입 전에, 챔버(101)의 내부에 대하여 특별히 처리를 행하지 않았지만, 클리닝 공정의 영향을 저감하기 위해서 챔버(101)의 내벽 등에 잔류한 산소 성분을 제거하는 탈가스 공정을 실행하도록 해도 되고, 이 경우의 실시 형태에 대해서, 변형예 3으로서 설명한다. 또한, 변형예 3에서의 성막 장치(1)는, 상기 실시 형태의 성막 장치(1)와 마찬가지이므로, 그 중복되는 구성 및 동작의 설명에 대해서는 생략한다.
변형예 3에서는, 실시 형태의 웨이퍼(W)의 반입 전, 즉 스텝 S1 전에, 전회의 클리닝 공정의 영향을 저감하기 위한 탈가스 공정을 실행한다. 제어부(11)는, 토출구(167)로부터 수소 함유 가스를 챔버(101)에 공급한다. 또한, 제어부(11)는, 챔버(101) 내의 압력을 소정의 압력(예를 들어, 50mTorr 내지 1Torr)으로 제어한다. 탈가스 공정에서의 수소 함유 가스로서는, 예를 들어 H2 가스나 Ar/H2 가스를 사용할 수 있다. 제어부(11)는, 마이크로파 도입 기구(103)를 제어해서 플라스마를 착화시킨다. 제어부(11)는, 소정 시간(예를 들어, 120 내지 180초), 수소 함유 가스의 플라스마로 탈가스 공정을 실행한다. 탈가스 공정에서는, 챔버(101) 내에 잔존하는 O2, H2O 등의 산화 성분을 OH 라디칼로서 배출한다. 또한, 클리닝 공정 및 탈가스 공정에서는, 더미 웨이퍼를 사용하지 않아도 된다. 또한, 탈가스 공정에 질소를 첨가해도 된다. 질소를 첨가함으로써, OH에 더하여 NO 라디칼로서 배출 효과를 향상시킬 수 있다. 또한, 탈가스 공정에서는, 공정의 실행 중에 압력을 다단계로 변화시켜도 된다. 압력을 다단계로 변화시킴으로써, 플라스마의 확산을 제어할 수 있다. 압력을 변화시켜서 플라스마의 확산을 제어함으로써, 챔버(101) 내에 잔류하는 산소에 대하여 플라스마를 효율적으로 조사할 수 있으므로, 잔류 산소를 제거하는 효과를 향상시킬 수 있다.
이상, 본 실시 형태에 따르면, 기판 처리 장치(성막 장치(1))는, 표면에 실리콘 함유막(폴리실리콘막(21))을 갖는 기판(웨이퍼(W))을 수용 가능한 처리 용기(챔버(101))와, 제어부(11)를 갖는다. 제어부(11)는, 표면에 실리콘 함유막을 갖는 기판을 처리 용기 내에 반입하는 반입 공정과, 처리 용기 내에 산소 함유 가스를 공급하여, 실리콘 함유막의 표면에 산소 함유 가스를 흡착시켜서 흡착층을 형성하는 제1 공정(흡착 공정)과, 처리 용기 내에 아르곤 함유 가스를 공급하여, 아르곤 함유 가스의 플라스마로, 흡착층과 실리콘 함유막의 표면을 반응시켜서 실리콘 산화층(22)을 형성하는 제2 공정(반응 공정)과, 처리 용기 내에 탄소 함유 가스를 공급하여, 탄소 함유 가스의 플라스마로, 실리콘 산화층(22) 상에 그래핀 막(23)을 형성하는 제3 공정(성막 공정)을 실행한다. 그 결과, 저저항이면서 또한 배리어성이 우수한 그래핀 막(23)을 성막할 수 있다.
또한, 본 실시 형태에 따르면, 제1 공정은, 적재대(스테이지(102))의 기판 지지 핀을 상승시켜서, 반입된 기판을 제1 위치에서 보유 지지한 상태에서 실행되고, 제2 공정 및 제3 공정은, 기판 지지 핀을 하강시켜서, 기판을 제2 위치에서 보유 지지한 상태에서 실행된다. 그 결과, 실리콘 산화층(22)의 막 두께를 제어해서 극박막으로 할 수 있다.
또한, 본 실시 형태에 따르면, 제1 위치는, 기판을 적재대의 상방에 지지한 위치이며, 제2 위치는, 기판을 적재대에 적재한 위치이다. 그 결과, 실리콘 산화층(22)의 막 두께를 제어해서 극박막으로 할 수 있다.
또한, 본 실시 형태에 따르면, 제1 위치는, 적재대의 상면으로부터 10mm 내지 15mm의 위치이다. 그 결과, 실리콘 산화층(22)의 막 두께를 제어해서 극박막으로 할 수 있다.
또한, 본 실시 형태에 따르면, 제1 공정은, 흡착층의 형성 후에, 산소 함유 가스의 공급을 정지해서 처리 용기 내를 배기시킨다. 그 결과, 실리콘 산화층(22)의 막 두께를 제어해서 극박막으로 할 수 있다.
또한, 본 실시 형태에 따르면, 제1 공정 전에, 실리콘 함유막의 표면에 형성된 산화물을 에칭하는 제4 공정(에칭 공정)을 더 갖는다. 그 결과, 폴리실리콘막(21) 상에 막 두께가 제어된 실리콘 산화층(22)을 형성할 수 있다.
또한, 본 실시 형태에 따르면, 제4 공정은, 수소 함유 가스를 포함하는 혼합 가스의 플라스마에 의한 처리에 의해 산화물을 에칭한다. 그 결과, 폴리실리콘막(21) 상에 막 두께가 제어된 실리콘 산화층(22)을 형성할 수 있다.
또한, 변형예 1에 의하면, 제3 공정 전에, 아르곤 함유 가스와, 탄소 함유 가스를 포함하는 혼합 가스의 플라스마로, 실리콘 산화층(22)의 표면을 개질하는 제5 공정(개질 공정)을 더 갖는다. 그 결과, 그래핀 막(23)의 폴리실리콘막(21)에의 밀착성을 향상시킬 수 있다.
또한, 본 실시 형태에 따르면, 제1 공정은, 제1 온도에서 실행되고, 제2 공정 및 제3 공정은, 제1 온도보다 높은 제2 온도에서 실행된다. 그 결과, 저저항이면서 또한 배리어성이 우수한 그래핀 막(23)을 성막할 수 있다.
또한, 본 실시 형태에 따르면, 제1 온도는, 250℃ 이하의 온도이며, 제2 온도는, 400℃ 이상의 온도이다. 그 결과, 저저항이면서 또한 배리어성이 우수한 그래핀 막(23)을 성막할 수 있다.
또한, 변형예 3에 의하면, 또한, 반입 공정 전에, 처리 용기 내에 기판이 존재하지 않는 상태에서 플라스마 처리를 행하는 전공정을 가지며, 전공정은, 수소 함유 가스의 플라스마를 사용하여, 처리 용기 내의 산소를 인출해서 제거하는 탈가스 공정을 포함한다. 그 결과, 흡착 공정 및 반응 공정의 제어성을 향상시킬 수 있다.
또한, 변형예 2에 의하면, 기판 처리 장치는, 표면에 실리콘 함유막을 갖는 기판을 수용 가능한 제1 처리 용기 및 제2 처리 용기와, 제어부(11)를 갖는다. 제어부(11)는, 표면에 실리콘 함유막을 갖는 기판을 제1 처리 용기 내에 반입하는 제1 공정과, 제1 처리 용기 내에 산소 함유 가스를 공급하고, 자외선을 조사해서 생성한 산소 라디칼과 실리콘 함유막의 표면을 반응시켜서 실리콘 산화층(22)을 형성하는 제2 공정과, 실리콘 함유막의 표면에 실리콘 산화층(22)이 형성된 기판을 제2 처리 용기 내에 반입하는 제3 공정과, 제2 처리 용기 내에 탄소 함유 가스를 공급하여, 탄소 함유 가스의 플라스마로, 실리콘 산화층(22) 상에 그래핀 막(23)을 형성하는 제4 공정을 실행한다. 그 결과, 저저항이면서 또한 배리어성이 우수한 그래핀 막(23)을 성막할 수 있다.
또한, 본 실시 형태에 따르면, 반도체 구조는, 기판 상의 폴리실리콘막(21) 또는 실리콘 기판(20)의 표면에 형성된 아몰퍼스 구조층과, 아몰퍼스 구조층 상에 형성된 이차원 구조막과, 이차원 구조막 상에 형성된 금속 재료막을 구비하고, 아몰퍼스 구조층은, 1nm 이하의 실리콘 산화층(22)이며, 이차원 구조막은, 그래핀 막(23)이며, 그래핀 막(23)에 의한 페르미 준위 피닝 효과에 의해, 폴리실리콘막(21) 또는 실리콘 기판(20)과, 금속 재료막이 오믹 접합된다. 그 결과, 폴리실리콘막(21) 또는 실리콘 기판(20)과 금속 재료막을, 저저항이면서 또한 배리어성이 우수한 상태에서 접합할 수 있다.
금회 개시된 실시 형태는, 모든 점에서 예시이며, 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 청구범위 및 그 주지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
또한, 상기한 실시 형태에서는, 플라스마원으로서 마이크로파 플라스마를 사용해서 웨이퍼(W)에 대하여 에칭이나 성막 등의 처리를 행하는 성막 장치(1)를 예로 들어 설명했지만, 개시의 기술은 이것에 한정되지 않는다. 플라스마를 사용해서 웨이퍼(W)에 대하여 처리를 행하는 장치라면, 플라스마원은 마이크로파 플라스마에 한정되지 않고, 예를 들어 용량 결합형 플라스마, 유도 결합형 플라스마, 마그네트론 플라스마 등, 임의의 플라스마원을 사용할 수 있다.

Claims (14)

  1. 기판을 처리하는 기판 처리 방법이며,
    표면에 실리콘 함유막을 포함하는 상기 기판을 처리 용기 내에 반입하는 반입 공정과,
    상기 처리 용기 내에 산소 함유 가스를 공급하여, 상기 실리콘 함유막의 표면에 상기 산소 함유 가스를 흡착시켜서 흡착층을 형성하는 제1 공정과,
    상기 처리 용기 내에 아르곤 함유 가스를 공급하여, 상기 아르곤 함유 가스의 플라스마로, 상기 흡착층과 상기 실리콘 함유막의 표면을 반응시켜서 실리콘 산화층을 형성하는 제2 공정과,
    상기 처리 용기 내에 탄소 함유 가스를 공급하여, 상기 탄소 함유 가스의 플라스마로, 상기 실리콘 산화층 상에 그래핀 막을 형성하는 제3 공정
    을 포함하는 기판 처리 방법.
  2. 제1항에 있어서, 상기 제1 공정은, 적재대의 기판 지지 핀을 상승시켜서, 반입된 상기 기판을 제1 위치에서 보유 지지한 상태에서 실행되고,
    상기 제2 공정 및 상기 제3 공정은, 상기 기판 지지 핀을 하강시켜서, 상기 기판을 제2 위치에서 보유 지지한 상태에서 실행되는, 기판 처리 방법.
  3. 제2항에 있어서, 상기 제1 위치는, 상기 기판을 상기 적재대의 상방에 지지한 위치이며,
    상기 제2 위치는, 상기 기판을 상기 적재대에 적재한 위치인, 기판 처리 방법.
  4. 제2항 또는 제3항에 있어서, 상기 제1 위치는, 상기 적재대의 상면으로부터 10mm 내지 15mm의 위치인, 기판 처리 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 공정은, 상기 흡착층의 형성 후에, 상기 산소 함유 가스의 공급을 정지해서 상기 처리 용기 내를 배기시키는, 기판 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 공정 전에, 상기 실리콘 함유막의 표면에 형성된 산화물을 에칭하는 제4 공정을 더 포함하는, 기판 처리 방법.
  7. 제6항에 있어서, 상기 제4 공정은, 수소 함유 가스를 포함하는 혼합 가스의 플라스마에 의한 처리에 의해 상기 산화물을 에칭하는, 기판 처리 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제3 공정 전에, 상기 아르곤 함유 가스와, 탄소 함유 가스를 포함하는 혼합 가스의 플라스마로, 상기 실리콘 산화층의 표면을 개질하는 제5 공정을 더 포함하는, 기판 처리 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 공정은, 제1 온도에서 실행되고,
    상기 제2 공정 및 상기 제3 공정은, 상기 제1 온도보다 높은 제2 온도에서 실행되는, 기판 처리 방법.
  10. 제9항에 있어서, 상기 제1 온도는, 250℃ 이하의 온도이며, 상기 제2 온도는, 400℃ 이상의 온도인, 기판 처리 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 반입 공정 전에, 상기 처리 용기 내에 상기 기판이 존재하지 않는 상태에서 플라스마 처리를 행하는 전공정을 더 포함하고,
    상기 전공정은, 수소 함유 가스의 플라스마를 사용하여, 상기 처리 용기 내의 산소를 인출해서 제거하는 탈가스 공정을 포함하는, 기판 처리 방법.
  12. 기판을 처리하는 기판 처리 방법이며,
    표면에 실리콘 함유막을 포함하는 상기 기판을 제1 처리 용기 내에 반입하는 제1 공정과,
    상기 제1 처리 용기 내에 산소 함유 가스를 공급하고, 자외선을 조사해서 생성한 산소 라디칼과 상기 실리콘 함유막의 표면을 반응시켜서 실리콘 산화층을 형성하는 제2 공정과,
    상기 실리콘 함유막의 표면에 상기 실리콘 산화층이 형성된 상기 기판을 제2 처리 용기 내에 반입하는 제3 공정과,
    상기 제2 처리 용기 내에 탄소 함유 가스를 공급하여, 상기 탄소 함유 가스의 플라스마로, 상기 실리콘 산화층 상에 그래핀 막을 형성하는 제4 공정
    을 포함하는 기판 처리 방법.
  13. 기판 처리 장치이며,
    표면에 실리콘 함유막을 포함하는 기판을 수용 가능한 처리 용기와,
    제어부를 포함하고,
    상기 제어부는, 상기 기판을 상기 처리 용기 내에 반입하도록 상기 기판 처리 장치를 제어하도록 구성되고,
    상기 제어부는, 상기 처리 용기 내에 산소 함유 가스를 공급하여, 상기 실리콘 함유막의 표면에 상기 산소 함유 가스를 흡착시켜서 흡착층을 형성하도록 상기 기판 처리 장치를 제어하도록 구성되고,
    상기 제어부는, 상기 처리 용기 내에 아르곤 함유 가스를 공급하여, 상기 아르곤 함유 가스의 플라스마로, 상기 흡착층과 상기 실리콘 함유막의 표면을 반응시켜서 실리콘 산화층을 형성하도록 상기 기판 처리 장치를 제어하도록 구성되고,
    상기 제어부는, 상기 처리 용기 내에 탄소 함유 가스를 공급하여, 상기 탄소 함유 가스의 플라스마로, 상기 실리콘 산화층 상에 그래핀 막을 형성하도록 상기 기판 처리 장치를 제어하도록 구성되는,
    기판 처리 장치.
  14. 기판 상의 폴리실리콘막 또는 실리콘 기판의 표면에 형성된 아몰퍼스 구조층과,
    상기 아몰퍼스 구조층 상에 형성된 이차원 구조막과,
    상기 이차원 구조막 상에 형성된 금속 재료막을 포함하고,
    상기 아몰퍼스 구조층은, 1nm 이하의 실리콘 산화층이며, 상기 이차원 구조막은, 그래핀 막이고,
    상기 그래핀 막에 의한 페르미 준위 피닝 효과에 의해, 상기 폴리실리콘막 또는 상기 실리콘 기판과, 상기 금속 재료막이 오믹 접합되는,
    반도체 구조.
KR1020220111216A 2021-09-16 2022-09-02 기판 처리 방법, 기판 처리 장치 및 반도체 구조 KR20230040889A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-151289 2021-09-16
JP2021151289A JP2023043583A (ja) 2021-09-16 2021-09-16 基板処理方法、基板処理装置および半導体構造

Publications (1)

Publication Number Publication Date
KR20230040889A true KR20230040889A (ko) 2023-03-23

Family

ID=85479259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220111216A KR20230040889A (ko) 2021-09-16 2022-09-02 기판 처리 방법, 기판 처리 장치 및 반도체 구조

Country Status (3)

Country Link
US (1) US20230080956A1 (ko)
JP (1) JP2023043583A (ko)
KR (1) KR20230040889A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152862A (ja) 2002-10-29 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2019055887A (ja) 2017-09-20 2019-04-11 東京エレクトロン株式会社 グラフェン構造体の形成方法および形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152862A (ja) 2002-10-29 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
JP2019055887A (ja) 2017-09-20 2019-04-11 東京エレクトロン株式会社 グラフェン構造体の形成方法および形成装置

Also Published As

Publication number Publication date
JP2023043583A (ja) 2023-03-29
US20230080956A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US10017853B2 (en) Processing method of silicon nitride film and forming method of silicon nitride film
KR100956705B1 (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
US20070218687A1 (en) Process for producing materials for electronic device
JP5231233B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
TWI445083B (zh) Insulation film formation method, the computer can read the memory media and processing system
KR101102690B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
KR20230040889A (ko) 기판 처리 방법, 기판 처리 장치 및 반도체 구조
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
US20230102051A1 (en) Film forming method and film forming apparatus
US20230420294A1 (en) Substrate processing method and substrate processing apparatus
WO2022244639A1 (ja) 基板処理方法および基板処理装置
WO2024106283A1 (ja) 成膜方法およびプラズマ処理装置
WO2022163357A1 (ja) 成膜方法および成膜装置
JP2023050068A (ja) 成膜方法及び成膜装置