KR101070568B1 - 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체 - Google Patents

실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체 Download PDF

Info

Publication number
KR101070568B1
KR101070568B1 KR1020097006184A KR20097006184A KR101070568B1 KR 101070568 B1 KR101070568 B1 KR 101070568B1 KR 1020097006184 A KR1020097006184 A KR 1020097006184A KR 20097006184 A KR20097006184 A KR 20097006184A KR 101070568 B1 KR101070568 B1 KR 101070568B1
Authority
KR
South Korea
Prior art keywords
plasma
oxide film
silicon oxide
forming
silicon
Prior art date
Application number
KR1020097006184A
Other languages
English (en)
Other versions
KR20090057278A (ko
Inventor
다카시 고바야시
도시히코 시오자와
요시로 가베
준이치 기타가와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090057278A publication Critical patent/KR20090057278A/ko
Application granted granted Critical
Publication of KR101070568B1 publication Critical patent/KR101070568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
    • H01L21/10—Preliminary treatment of the selenium or tellurium, its application to the foundation plate, or the subsequent treatment of the combination
    • H01L21/108—Provision of discrete insulating layers, i.e. non-genetic barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biotechnology (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

저압력, 저산소 농도 조건으로의 플라즈마 산화 처리의 장점을 유지하면서, 막 두께의 패턴 소밀(疏密) 의존성이 적고, 균일한 막 두께로 실리콘 산화막을 형성한다. 플라즈마 처리 장치의 처리실내에서, 요철 패턴을 갖는 피처리체 표면의 실리콘에 처리 가스의 플라즈마를 작용시켜서 산화하고, 실리콘 산화막을 형성한다. 상기 처리 가스중의 산소의 비율이 0.1% 이상 10% 이하에서, 또한 압력이 0.133Pa 이상 133.3Pa 이하의 조건에서 상기 플라즈마를 형성한다. 상기 처리실내의 플라즈마 발생 영역과 피처리체와의 사이에, 복수의 관통 개구를 갖는 플레이트를 개재시켜서 처리를 행한다.

Description

실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체{METHOD FOR FORMING SILICON OXIDE FILM, PLASMA PROCESSING APPARATUS AND STORAGE MEDIUM}
본 발명은 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체에 관한 것이고, 상세하게는 예컨대 각종 반도체 장치의 제조 과정에서 절연막으로서의 실리콘 산화막을 형성할 경우 등에 적용 가능한 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체에 관한 것이다.
각종 반도체 장치의 제조 과정에서는 예를 들면 라디칼의 게이트 절연막 등의 절연막으로서 SiO2 등의 실리콘 산화막의 형성이 행하여지고 있다. 이러한 실리콘 산화막을 형성하는 방법으로서는, 산화로나 RTP(Rapid Thermal Process) 장치를 이용하는 열산화 처리와, 플라즈마 처리 장치를 이용하는 플라즈마 산화 처리로 크게 구별된다. 예를 들면, 열산화 처리의 하나인 산화로에 의한 웨트 산화 처리에서는, 800℃ 초의 온도로 실리콘 기판을 가열하고, 산소와 수소를 연소해서 수증기(H2O)를 생성하는 WVG(Water Vapor Generator) 장치를 이용하여 실리콘 기판을 산화 분위기에 노출시키는 것에 의해 실리콘 표면을 산화시켜서 실리콘 산화막을 형성한다.
한편, 플라즈마 산화 처리로서는, 아르곤 가스와 산소 가스를 포함하고, 산소의 유량 비율이 약 1%의 처리 가스를 이용할 수 있다. 133.3Pa의 챔버내 압력에서 형성된 마이크로파 여기 플라즈마를 실리콘 표면에 작용시켜서 플라즈마 산화 처리를 실행하는 것에 의해, 막 두께의 컨트롤이 용이해서 양질인 실리콘 산화막을 형성할 수 있다(예컨대, 특허문헌 1).
특허문헌 1 : 제 WO 2004/008519 호
열산화 처리는 양질인 실리콘 산화막을 형성할 수 있는 방법으로 고려되고 있다. 그러나, 800℃ 초의 고온에서 행하여지는 처리이기 때문에, 산화 레이트가 높고, 과잉의 막 두께가 형성되어 버리는 것부터 지극히 얇은 막으로 형성할 경우의 제어가 곤란하다. 예를 들면 요철을 갖는 실리콘의 코너에도 큰 둥근모양 형상이 형성되고, 그 정도를 제어하는 것이 곤란하다. 또한, 열적 예산(thermal budget)이 증대하고, 열 응력에 의해서 실리콘 기판에 왜곡 등을 생기게 해 버린다고 하는 문제가 있다. 이것에 대해서, 상기 특허문헌 1의 플라즈마 산화 처리에서는, 처리 온도가 400℃ 전후에서 저온 처리되기 위해서, 열산화 처리에 있어서의 열적 예산의 증대나 기판의 왜곡 등의 문제를 회피할 수 있다. 또한, 처리 압력 133.3Pa 정도, 처리 가스중의 O2 유량 1%의 조건(설명의 편의상, "저압력, 저산소 농도 조건"이라 한다)에서 플라즈마 처리를 실행하는 것에 따라, 높은 산화 레이트를 얻을 수 있는 동시에, 요철을 갖는 실리콘 표면을 산화시킨 경우에 실리콘 코너부에 형성되는 둥근모양 형상을 최적인 형상으로 제어할 수 있고, 또한 요철 표면 에 극박막의 실리콘 산화막을 형성할 수 있으므로, 이 부위로부터의 리크 전류를 억제할 수 있다.
그러나, 상기 저압력·저산소 농도 조건에서 플라즈마 산화 처리를 하면, 피처리체 표면에 형성된 라인 & 스페이스 등의 패턴으로 소밀(疏密)인 경우에는, 치밀의 부위에서 산소 분압이 낮아지게 되는 것에 의해, 패턴이 성김 부위와 치밀의 부위로 실리콘 산화막의 형성 속도에 차이가 생겨 버린다. 이 때문에, 치밀의 부위에 있어서 실리콘에 형성되는 막 두께가 얇게 되고, 균일한 막 두께에서 실리콘 산화막을 형성하는 것이 가능하지 않다고 하는 과제가 있다. 요철 형상을 갖는 실리콘 표면에 형성되는 실리콘 산화막의 막 두께가 부위에 따라 상이하면, 이것을 절연막으로서 이용하는 반도체 장치의 신뢰성을 저하시키는 한가지 원인으로 된다.
따라서, 본 발명의 목적은, 저압력, 저산소 농도 조건에서의 플라즈마 산화 처리의 장점을 유지하면서, 막 두께의 패턴 의존성이 적고, 요철 형상의 표면에 균일한 막 두께에서 실리콘 산화막을 형성하는 것이 가능한 실리콘 산화막의 형성 방법을 제공하는 것이다.
본 발명은, 플라즈마 처리 장치의 처리실내에, 표면에 요철 패턴을 갖는 실리콘제의 피처리체를 배치하는 공정과, 처리 가스의 플라즈마를 형성하고, 상기 피처리체 표면의 실리콘에 해당 처리 가스의 플라즈마를 작용시켜서 산화시키고, 실리콘 산화막을 형성하는 공정을 포함하고, 상기 실리콘 산화막을 형성하는 공정은, 상기 처리 가스중의 산소의 비율이 0.1% 이상 10% 이하에서, 또한 압력이 0.133Pa 이상 133.3Pa 이하의 조건에서 상기 플라즈마를 형성하는 동시에, 상기 처리실내의 플라즈마 발생 영역과 피처리체와의 사이에 복수의 관통 개구를 갖는 부재를 개재시켜서, 상기 플라즈마를 해당 관통구를 거쳐서 상기 피처리체에 유도하고, 상기 실리콘을 산화해서 상기 실리콘 산화막을 형성하는 것을 특징으로 하는 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 처리 가스중의 산소의 비율이 0. 5% 이상 10% 이하인 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 처리 압력이 6.6Pa 이상 133.3Pa 이하인 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 처리 가스는 수소를 0.1% 이상 10% 이하의 비율로 포함하는 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 처리 가스의 플라즈마를 형성해서 상기 실리콘 산화막을 형성할 때, 처리 온도가 200℃ 이상 800℃ 이하인 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 플라즈마는, 상기 처리 가스와, 복수의 슬롯을 갖는 평면 안테나에 의해 투과판을 거쳐서 상기 처리실내에 도입되는 마이크로파에 의해 형성되는 마이크로파 여기 플라즈마인 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 관통 개구의 구멍 직경이 2.5㎜ 이상 12㎜ 이하인 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 관통 개구를 통과하는 상기 플라즈마의 전자 온도는 0.7eV 이하인 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 관통 개구의 개구율이 10% 이상 20% 이하인 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 피처리체와 상기 관통 개구를 갖는 부재와의 거리가 3㎜ 이상 20㎜ 이하인 실리콘 산화막의 형성 방법이다.
본 발명은, 상기 관통 개구를 갖는 부재와 상기 투과판과의 거리가 20㎜ 이상 50㎜ 이하인 실리콘 산화막의 형성 방법이다.
본 발명은, 표면에 요철 패턴을 갖는 실리콘제의 피처리체를 처리하기 위한 진공 배기 가능한 처리실과, 상기 처리실내에 처리 가스를 공급하는 처리 가스 공급부와, 상기 처리실내에서 상기 처리 가스의 플라즈마를 발생시키고, 상기 피처리체 표면의 실리콘에 해당 처리 가스의 플라즈마를 작용시켜서 산화시키고, 실리콘 산화막을 형성하는 플라즈마 공급원과, 상기 처리실내의 압력을 조정하는 배기 장치와, 상기 처리 가스 공급부, 상기 플라즈마 공급원 및 배기 장치를 제어하는 제어부를 포함하고, 상기 처리실내의 플라즈마 발생 영역과 상기 피처리체와의 사이에, 상기 처리실내를 구획하는 복수의 관통 개구를 갖는 부재를 배치하고, 제어부는 상기 처리 가스 공급부, 상기 플라즈마 공급원 및 상기 배기 장치를 제어하고, 상기 처리 가스중의 산소의 비율이 0.1% 이상 10% 이하에서, 또한 압력이 0.133Pa 이상 133.3Pa 이하의 조건의 플라즈마를 생성해서 해당 플라즈마를 상기 관통 개구를 갖는 부재의 관통구를 거쳐서 상기 피처리체에 유도하고, 실리콘을 산화해서 실리콘 산화막을 형성하도록 제어하는 것을 특징으로 하는 플라즈마 처리 장치이다.
본 발명은, 컴퓨터에, 실리콘 산화막의 형성 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 컴퓨터 독해 가능한 기억 매체에 있어서, 실리콘 산화막의 형성 방법은, 플라즈마 처리 장치의 처리실내에, 표면에 요철 패턴을 갖는 실리콘제의 피처리체를 배치하는 공정과, 처리 가스의 플라즈마를 형성하고, 상기 피처리체 표면의 실리콘에 해당 처리 가스의 플라즈마를 작용시켜서 산화시키고, 실리콘 산화막을 형성하는 공정을 포함하고, 상기 실리콘 산화막을 형성하는 공정은, 해당 처리 가스중의 산소의 비율이 0.1% 이상 10% 이하에서, 또한 압력이 0.133Pa 이상 133.3Pa 이하의 조건에서 상기 플라즈마를 형성하는 동시에, 상기 처리실내의 플라즈마 발생 영역과 상기 피처리체와의 사이에 복수의 관통 개구를 갖는 부재를 개재시켜서, 상기 플라즈마를 해당 관통 개구를 거쳐서 상기 피처리체에 유도하고, 상기 실리콘을 산화해서 상기 실리콘 산화막을 형성하는 것을 특징으로 하는 기억 매체이다.
본 발명에 의하면, 처리 가스중의 산소의 비율이 0.1% 이상 10% 이하에서, 또한 압력이 0.133Pa 이상 133.3Pa 이하의 조건에서 플라즈마를 형성하는 동시에, 처리실내의 플라즈마 발생 영역과 피처리체와의 사이에 복수의 관통 개구를 갖는 부재를 개재시켜서 처리를 실행한다. 이것에 의해, 저압력, 저산소 농도 조건에서, 플라즈마 산화 처리의 장점인 고산화 레이트, 패턴 숄더부의 둥근모양 형성 등의 특징을 손상하는 일이 없이, 패턴의 소밀에 의한 막 두께 차이를 개선하고, 균일한 막 두께에서 실리콘 산화막을 형성할 수 있다. 따라서, 이 방법에 의해 얻을 수 있은 실리콘 산화막을 절연막으로서 사용하는 반도체 장치에 대하여 양호한 전기적 특성을 부여할 수 있다. 또한, 본 발명의 실리콘 산화막의 형성 방법에서는, 피처리체 표면에 형성된 패턴의 소밀로 영향을 주어지는 일이 없이, 균일한 막 두께에서 실리콘 산화막을 형성할 수 있는 것이기 때문에, 이것을 절연막으로서 이용하는 반도체 장치의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명 방법의 실시에 알맞은 플라즈마 처리 장치의 일 예를 나타내는 개략 단면도,
도 2의 (a)는 플레이트의 구조를 도시하는 평면도,
도 2의 (b)는 그 요점부 단면도,
도 3은 평면 안테나판의 구조를 도시한 도면,
도 4의 (a) 내지 (i)는 STI에 의한 소자 분리에의 적용예를 나타내는 웨이퍼 단면의 모식도,
도 5는 패턴이 형성된 웨이퍼 표면 부근의 종단면을 도시하는 모식도,
도 6은 처리 압력과 플라즈마중의 라디칼의 밀도와의 관계를 도시하는 그래프,
도 7은 처리 가스 유량 비율과 플라즈마중의 라디칼의 밀도와의 관계를 도시하는 그래프,
도 8은 다른 예의 플레이트의 구조를 도시하는 평면도,
도 9는 또한 다른 예의 플레이트의 구조를 도시하는 평면도.
이하, 적당히 첨부 도면을 참조해서 본 발명의 실시형태에 대해서 구체적으 로 설명한다. 도 1은 본 발명의 실리콘 산화막의 형성 방법의 실시에 알맞은 플라즈마 처리 장치의 일 예를 모식적으로 도시하는 단면도이다. 이 플라즈마 처리 장치는, 복수의 슬롯을 갖는 평면 안테나, 특히 RLSA(Radial Line Slot Antenna : 래디얼 라인 슬롯 안테나)를 포함하고, 이 안테나에 의해 처리실내에 마이크로파를 도입해서 플라즈마를 발생시키는 것에 의해, 고밀도 또한 피처리체 근방에서 1.2eV 이하의 저전자 온도의 마이크로파 플라즈마를 발생시키는 RLSA 마이크로파 플라즈마 처리 장치로 되어 있고, 예컨대 트랜지스터의 게이트 절연막을 비롯한 각종 반도체 장치에 있어서의 절연막의 형성에 바람직하게 이용할 수 있다.
상기 플라즈마 처리 장치(100)는 기밀하게 구성되고, 접지된 대략 원통형의 챔버(처리실)(1)를 갖고 있다. 챔버(1)의 저벽(1a)의 대략 중앙부에는 원형의 개구부(10)가 형성되어 있고, 저벽(1a)에는 이 개구부(10)와 연통하고, 하방으로 향해서 돌출하는 배기실(11)이 마련되어 있다.
챔버(1)내에는 피처리체인 반도체 웨이퍼(이하, 간단히 "웨이퍼"라고 함)(W)를 수평으로 지지하기 위한 AlN 등의 세라믹스로 이루어지는 서셉터(2)가 마련되어 있다. 또한, 웨이퍼(W)는 표면에 요철 패턴을 갖고, 실리콘제로 되어 있다. 서셉터(2)는 배기실(11)의 바닥부 중앙으로부터 상방으로 연장되는 원통형의 AlN 등의 세라믹스로 이루어지는 지지 부재(3)에 의해 지지되어 있다. 서셉터(2)의 외연부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(4)이 마련되어 있다. 또한, 서셉터(2)에는 저항 가열형의 히터(5)가 매립되어 있고, 이 히터(5)는 히터 전원(6)으로부터 급전되는 것에 의해 서셉터(2)를 가열하고, 그 열에서 피처리체인 웨이 퍼(W)를 가열한다. 이 때, 히터(5)는 예를 들면 실온으로부터 100℃까지의 범위에서 온도 제어 가능하게 되어 있다. 또한, 챔버(1)의 내주에는 석영으로 이루어지는 원통형의 라이너(7)가 마련되어 있다. 또한, 서셉터(2)의 외주측에는, 챔버(1)내를 균일 배기하기 위해서, 다수의 배기 구멍(8a)을 갖는 석영 등의 배플 플레이트(8)가 환상으로 마련되고, 이 배플 플레이트(8)는 복수의 지주(9)에 의해 지지되어 있다. 이것에 의해, 챔버내는 금속 오염이 발생하기 어려운 청정한 환경에 유지된다.
서셉터(2)에는, 웨이퍼(W)를 지지해서 승강시키기 위한 웨이퍼 지지 핀(도시하지 않음)이 서셉터(2)의 표면에 대하여 돌출함몰 가능하게 마련되어 있다.
서셉터(2)의 상방에는, 플라즈마중의 활성종중 이온의 에너지를 감쇠시켜서 통과시키기 위한 복수의 관통 구멍을 갖는 플레이트(60)가 마련되어 있다. 이 플레이트(60)는, 예를 들면 석영이나, 사파이어, SiN, SiC, Al2O3, AlN 등의 세라믹스의 유전(23)체나, 실리콘 단결정, 폴리실리콘, 무정형 실리콘 등에 의해 구성할 수 있다. 또한, 본 실시형태에서는 불순물이 수십 ppm 이하 레벨의 고순도의 석영을 사용하고 있지만, 다른 재질로서 예를 들면 질화 규소, 폴리실리콘, 무정형 실리콘, 단결정 실리콘 등의 고순도재를 사용하는 것이 바람직하다.
그리고, 플레이트(60)는 그 외주부가 챔버(11)내의 라이너(7)로부터 내측을 향해서 전체 주위에 걸쳐 돌기한 지지부(70)에 계합해서 지지되어 있다. 또한, 이 플레이트(60)는 플라즈마중의 이온 등의 활성종의 에너지를 감쇠시키도록 작용하는 것이다. 이에 의해, 웨이퍼 근방에서의 플라즈마의 전자 온도는 0.7eV 이하로 제어되므로, 플라즈마 손상을 저감할 수 있다.
플레이트(60)의 부착 위치는 웨이퍼(W)에 근접한 위치가 바람직하고, 플레이트(60)의 하단과 웨이퍼(W)와의 거리는 예를 들면 3~20㎜가 바람직하고, 10㎜ 정도로 하는 것이 바람직하다. 이 경우, 플레이트(60)의 상단과 투과판(28)(후술함)의 하단과의 거리는 예를 들면 20~50㎜가 바람직하다.
플레이트(60)에는 복수의 관통 구멍(60a)이 형성되어 있다. 도 2의 (a) 및 (b)는 플레이트(60)의 상세를 도시한 도면이다. 도 2의 (a)는 플레이트(60)를 위로부터 본 상태를 도시하고 있고, 도 2의 (b)는 플레이트(60)의 요점부 단면을 도시하고 있다.
플레이트(60)의 관통 구멍(60a)은 도 2의 (a)중 파선으로 도시하는 웨이퍼(W)의 탑재 영역에 대향해서 관통 구멍(60a)의 배설 영역이 약간 커지도록 대략 균등하게 배치되어 있다. 구체적으로는, 예를 들면 도 2의 (a)에서는, 300㎜ 직경의 웨이퍼(W)에 대하여 관통 구멍(60a)의 배치 영역의 외연을 연결하는 원의 직경에 해당하는 길이(L)는 웨이퍼(W)의 직경보다 크게 되어 있고, 웨이퍼(W)의 주연보다 대략 5~30㎜ 외측으로 확대하는 영역에 관통 구멍(60a)이 배설되어 있다. 또한, 관통 구멍(60a)을 플레이트(60)의 전면에 배설하는 것도 가능하다.
관통 구멍(60a)의 직경(D1)은 임의로 설정하는 것이 가능하고, 예컨대 2.5㎜, 5㎜ 또는 10㎜ 정도로 설정된다. 플레이트(60)내로 관통 구멍(60a)의 위치에 의해 구멍의 크기를 변화시켜도 좋고, 이 직경(D1)이 지나치게 작으면 라디칼이 통 과하기 어려워지고, 직경(D1)이 지나치게 크면 관통 구멍(60a)이 없는 것과 같아지므로, 직경(D1)은 바람직하게는 2㎜~15㎜가 좋다. 또한, 관통 구멍(60a)의 배치도, 예를 들면 동심원 형상, 방사상, 나선형상 등의 임의의 배열을 선택할 수 있다. 또한, 플레이트(60)의 두께(T1)는 설치 강도 등을 고려하면, 예를 들면 2~20㎜ 정도가 바람직하고, 3~8㎜ 정도로 설정하는 것이 보다 바람직하다.
이 플레이트(60)는 플라즈마중의 이온 등의 활성종의 에너지를 감쇠시키는 에너지 감쇠 수단으로서 작용한다.
즉, 유전체의 플레이트(60)를 배치함으로써, 주로 플라즈마중의 라디칼을 통과시켜, 에너지의 큰 이온, 예를 들면 Ar 이온이나 O2 + 이온 등의 에너지를 감쇠시키는 것이 가능하게 된다. 이 목적 때문에, 후술하는 바와 같이 플레이트(60)의 관통 구멍(60a)의 개구 면적, 관통 구멍(60a)의 직경(D1), 또한 관통 구멍(60a)의 형상이나 배치, 플레이트(60)의 두께(T1)(즉, 벽(60b)의 높이), 플레이트(60)의 설치 위치(웨이퍼(W)로부터의 거리) 등을 종합적으로 고려하는 것이 바람직하다. 그 일 예로서, 관통 구멍(60a)의 구멍 직경을 2.5~12㎜로 했을 경우, 플레이트(60)상의 웨이퍼(W)에 대응하는 영역내에서, 웨이퍼(W)의 면적에 관한 관통 구멍(60a)의 합계의 개구 면적 비율이 10~50%로 되도록 하는 것이 바람직하다.
챔버(1)의 측벽에는 환상을 이루는 가스 도입 부재(15)가 마련되어 있고, 이 가스 도입 부재(15)에는 가스 공급계(16)가 접속되어 있다. 또한, 가스 도입 부재는 샤워 형상으로 배치해도 좋다. 이 가스 공급계(16)는, 예를 들면 Ar 가스 공급 원(17), O2 가스 공급원(18) 및 H2 가스 공급원(19)을 갖고 있고, 이들 가스가 각각 가스 라인(20)을 거쳐서 가스 도입 부재(15)에 도달하고, 가스 도입 부재(15)로부터 챔버(1)내에 도입된다. 가스 라인(20)의 각각에는 매스 플로우 컨트롤러(21) 및 그 전후의 개폐 밸브(22)가 마련되어 있다. 또한, 상기 Ar 가스 대신에, Kr, Xe, He 등의 희가스를 이용할 수도 있다.
상기 배기실(11)의 측면에는 배기관(23)이 접속되어 있고, 이 배기관(23)에는 고속 진공 펌프를 포함하는 배기 장치(24)가 접속되어 있다. 그래서, 이 배기 장치(24)를 작동시킴으로써 챔버(1)내의 가스가 배기실(11)의 공간(11a)내로 균일하게 배출되어, 배기관(23)을 거쳐서 배기된다. 이에 의해 챔버(1)내는 소정의 진공도, 예를 들면 0.133Pa까지 고속으로 감압하는 것이 가능하게 되어 있다.
챔버(1)의 측벽에는, 플라즈마 처리 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반입반출을 실행하기 위한 반입·반출구(25)와, 이 반입·반출구(25)를 개폐하는 게이트 밸브(26)가 마련되어 있다.
챔버(1)의 상부는 개구부로 되어 있고, 이 개구부의 주연부에 따라 링형상의 지지부(27)가 마련되어 있고, 이 지지부(27)에 유전체, 예를 들면 석영이나 Al2O3, AlN 등의 세라믹스로 이뤄지고, 마이크로파를 투과하는 투과판(28)이 시일 부재(29)를 거쳐서 기밀로 마련되어 있다. 따라서, 챔버(1)내는 기밀로 유지된다.
투과판(28)의 상방에는 서셉터(2)와 대향하도록 원판형상의 평면 안테나판(31)이 마련되어 있다. 이 평면 안테나판(31)은 챔버(1)의 측벽 상단에 결합되 어 있다. 평면 안테나판(31)은, 예를 들면 표면이 금 또는 은 도금된 강판 또는 알루미늄판 등의 도전성 재료로 이뤄지고, 마이크로파를 방사하기 위한 다수의 슬롯 형상의 마이크로파 방사 구멍(32)이 쌍을 이뤄서 소정의 패턴으로 관통해서 형성되어 있다. 마이크로파 방사 구멍(32)은, 예를 들면 도 3에 도시하는 바와 같이 긴 홈 형상을 이루고, 전형적으로는 인접하는 마이크로파 방사 구멍(32)끼리가 "T"자 형상으로 배치되고, 이들 복수의 마이크로파 방사 구멍(32)이 동심원 형상으로 배치되어 있다. 마이크로파 방사 구멍(32)의 길이나 배열 간격은 마이크로파의 파장(λg)에 따라 결정되며, 예를 들면 마이크로파 방사 구멍(32)의 간격은 λg/4, λg/2 또는 λg로 되도록 배치된다. 또한, 도 3에 있어서, 동심원 형상으로 형성된 인접하는 한쌍의 마이크로파 방사 구멍(32)끼리의 간격을 Δr로 나타내고 있다. 또한, 마이크로파 방사 구멍(32)은 원형 형상, 원호 형상 등의 다른 형상이라도 좋다. 또한, 마이크로파 방사 구멍(32)의 배치 형태는 특별히 한정되지 않고, 동심원 형상 외에, 예컨대 나선형상, 방사상으로 배치하는 것도 가능하다.
이 평면 안테나판(31)의 상면에는 진공보다도 큰 유전율을 갖는 지파재(33)가 마련되어 있다. 이 지파재(33)는 예를 들면 석영이나 Al2O3, AlN 등의 세라믹스, 폴리테트라플루오르에틸렌 등의 불소계 수지나 폴리이미드계 수지에 의해 구성되어 있고, 진공중에서는 마이크로파의 파장이 길어지기 때문에, 마이크로파의 파장을 짧게 해서 플라즈마를 조정하는 기능을 갖고 있다. 또한, 평면 안테나판(31)과 투과판(28)과의 사이, 또한 지파재(33)와 평면 안테나판(31)과의 사이는 각각 밀착하고 있지만, 이간시켜도 좋다.
챔버(1)의 상면에는 이들 평면 안테나판(31) 및 지파재(33)를 덮도록, 예를 들면 알루미늄이나 스테인리스강 등의 금속재로 이루어지는 실드 덮개(34)가 마련되어 있다. 또한, 실드 덮개(34)는 도파로의 일부로서 기능하고, 마이크로파를 균일하게 전파시킨다. 챔버(1)의 상면과 실드 덮개(34)는 시일 부재(35)에 의해 밀봉되어 있다. 실드 덮개(34)에는 냉각 수류로(34a)가 형성되어 있고, 여기에 냉각수를 통류시킴으로써, 실드 덮개(34), 지파재(33), 평면 안테나판(31), 투과판(28)을 냉각하게 되어 있다. 또한, 실드 덮개(34)는 접지되어 있다.
실드 덮개(34)의 상벽의 중앙에는 개구부(36)가 형성되어 있고, 이 개구부에는 도파관(37)이 접속되어 있다. 이 도파관(37)의 단부에는 매칭 회로(38)를 거쳐서 마이크로파 발생 장치(39)가 접속되어 있다. 이에 의해, 마이크로파 발생 장치(39)에서 발생된, 예를 들면 주파수 2.45GHz의 마이크로파가 도파관(37)을 거쳐서 상기 평면 안테나판(3)으로 전파되게 되어 있다. 마이크로파의 주파수로서는 8.35GHz, 1.98GHz 등을 이용하는 것도 가능하다.
도파관(37)은 상기 실드 덮개(34)의 개구부(36)로부터 상방으로 연장하는 단면 원형 형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기(40)를 거쳐서 접속된 수평 방향으로 연장되는 직사각형 도파관(37b)을 갖고 있다. 직사각형 도파관(37b)과 동축 도파관(37a)과의 사이의 모드 변환기(40)는 직사각형 도파관(37b)내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 갖고 있다. 동축 도파관(37a)의 중심에는 내도체(41)가 연장되어 있고, 내도 체(41)는 그 하단부에 있어서 평면 안테나판(31)의 중심으로 접속 고정되어 있다. 이에 의해, 마이크로파는 동축 도파관(37a)의 내도체(41)를 거쳐서 평면 안테나판(31)에 방사상으로 효율적으로 균일하게 전파된다.
플라즈마 처리 장치(100)의 각 구성부는 CPU를 구비한 프로세스 컨트롤러(50)에 접속되어서 제어되는 구성으로 되어 있다. 프로세스 컨트롤러(50)에는, 공정 관리자가 플라즈마 처리 장치(100)를 관리하기 위해서 명령의 입력 조작 등을 실행하는 키 보드나, 플라즈마 처리 장치(100)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(51)가 접속되어 있다.
또한, 프로세스 컨트롤러(50)에는 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(52)가 접속되어 있다.
그리고, 필요에 따라서, 사용자 인터페이스(51)로부터의 지시 등에서 임의의 레시피를 기억부(52)로부터 호출해서 프로세스 컨트롤러(50)에 실행시키는 것에 의해, 프로세스 컨트롤러(50)의 제어하에서, 플라즈마 처리 장치(100)에서의 소망의 처리가 행하여진다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는 컴퓨터 판독 가능한 기억 매체(50a), 예를 들면 CD-ROM, 하드디스크, 플랙시블 디스크, 플래시 메모리 등에 저장된 상태의 것을 이용하거나, 또는 다른 장치로부터, 예를 들면 전용 회선을 거쳐서 수시로 전송시켜서 온라인으로 이용하거나 하는 것도 가능하다.
이와 같이 구성된 플라즈마 처리 장치(100)는, 800℃ 이하, 보다 바람직하게는 500℃ 이하의 낮은 온도에서도 손상 없는 플라즈마 처리에 의해, 양질인 막을 형성할 수 있는 동시에, 플라즈마 균일성이 우수하고, 프로세스의 균일성을 실현할 수 있다.
이 플라즈마 처리 장치(100)는 예컨대 트랜지스터의 게이트 절연막으로서의 실리콘 산화막 또는 실리콘 질화막, 실리콘 산화막을 질화해서 실리콘 산 질화막을 형성할 경우나, 반도체 장치의 제조 과정에서 소자 분리 기술로서 이용되고 있는 샬로우 트렌치 이솔레이션(Shallow Trench Isolation ; STI)에 있어서 트렌치내에 산화막을 형성할 경우 등에 적합하게 이용 가능한 것이다.
여기에서는 플라즈마 처리 장치(100)를 이용한 실리콘 산화막 형성 방법에 대해서 설명한다. 우선, 게이트 밸브(26)를 개방해서 반입·반출구(25)로부터 예를 들면 트렌치 등의 오목부가 형성된 실리콘제의 웨이퍼(W)를 챔버(1)내에 반입하고, 서셉터(2)상에 탑재한다. 그리고, 가스 공급계(16)의 Ar 가스 공급원(17) 및 O2 가스 공급원(18) 등으로부터, Ar 가스, O2 가스 등을 소정의 유량으로 가스 도입 부재(15)를 거쳐서 챔버(1)내에 도입하고, 챔버(1)내 압력 및 서셉터 온도를 처리 조건으로 조정한다. 이 처리 조건으로서, 처리 가스중의 산소의 비율은, 예를 들면 0.1~10%이 바람직하고, 0.5~10%로 하는 것이 보다 바람직하고, 0.5~5%가 가장 바람직하다. 처리 가스의 유량은 Ar 가스 : 10~5000mL/분, O2 가스 : 1~500mL/분의 범위로부터, 전 가스 유량에 관한 산소의 비율이 상기 값으로 되도록 선택할 수 있 다.
또한, 처리 압력은 0.133~133.3Pa가 바람직하고, 6.6~133.3Pa가 보다 바람직하다.
또한, 처리 온도는 200℃~800℃의 범위로부터 선택할 수 있고, 400℃~500℃가 바람직하다.
또한, Ar 가스 공급원(17) 및 O2 가스 공급원(18)으로부터의 Ar 가스 및 O2 가스에 추가해서, H2 가스 공급원(19)으로부터 H2 가스를 소정 비율로 도입할 수 있다. H2 가스를 공급하는 것에 의해, 플라즈마 산화 처리에 있어서의 산화 레이트를 향상시킬 수 있다.
이것은 H2 가스를 공급하는 것으로 OH 라디칼이 생성되고, 이것이 산화 레이트 향상에 기여하기 때문이다. 이 경우, H2의 비율은 처리 가스 전체의 양에 대하여 0.1~10%로 되도록 하는 것이 바람직하고, 0.1~5%가 보다 바람직하고, 0.1~2%가 가장 바람직하다.
이어서, 마이크로파 발생 장치(39)로부터의 마이크로파를 매칭 회로(38)를 거쳐서 도파관(37)에 도입한다. 마이크로파는 직사각형 도파관(37b), 모드 변환기(40), 및 동축 도파관(37a)을 순차적으로 통과하여 평면 안테나판(31)에 공급되고, 평면 안테나판(31)으로부터 마이크로파 투과판(28)을 거쳐서 챔버내에 있어서의 웨이퍼(W)의 상방 공간으로 방사된다. 마이크로파는 직사각형 도파관(37b)내에 서는 TE 모드로 전파하고, 이 TE 모드의 마이크로파는 모드 변환기(40)로 TEM 모드로 변환되어서, 동축 도파관(37a)내를 평면 안테나판(31)을 향해서 전파되어 간다. 이 때, 마이크로파 발생 장치(39)의 파워는 0.41~4.19W/㎠이 바람직하고, 또한 0.5~5㎾로 하는 것이 바람직하다.
평면 안테나판(31)으로부터 마이크로파 투과판(28)을 거쳐서 챔버(1)에 방사된 마이크로파에 의해 챔버(1)내에서 전자계가 형성되고, Ar 가스, O2 가스 등이 플라즈마화하고, 이와 같이 해서 형성된 플라즈마에 의해 웨이퍼(W)에 형성된 오목부내에 노출된 실리콘 표면을 산화한다.
이 마이크로파 플라즈마는 마이크로파가 평면 안테나판(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사되는 것에 의해, 대략 1×1010~5×1012/㎤의 고밀도에서, 또한 웨이퍼(W) 근방에서는 대략 1.5eV 이하의 저전자 온도 플라즈마가 된다. 이렇게 하여 형성되는 마이크로파 플라즈마는 이온 등에 의한 플라즈마 손상이 적은 것이지만, 플레이트(60)를 마련한 것에 의해, 플레이트(60)상에 형성되는 플라즈마가 웨이퍼(W)측에 통과할 때에, 플라즈마중의 이온 등의 에너지가 감쇠한다. 이 때문에 플레이트(60)의 하방측에서는 전자 온도가 1eV 이하, 웨이퍼(W)의 근방에서는 0.7eV 이하의 마일드한 플라즈마가 생성되는 것이 되고, 플라즈마 손상을 보다 일층 저감 할 수 있다.
이와 같이 웨이퍼(W)와 마이크로파 투과판(20)과의 사이에 관통 구멍(60a)을 갖는 플레이트(60)를 배치하고, 플라즈마의 에너지를 제어하는 것에 의해, 통과한 활성종, 주로 O(1D2) 라디칼 등의 작용에 의해 실리콘중에 산소가 도입되어서 Si-O 결합이 형성되고, 치밀해서 트랩이 적은 양질인 실리콘 산화막이 성막된다. 또한, 요철 형상의 실리콘 표면에 균일한 막 두께에서 코너부의 둥근모양 형상도 양호한 실리콘 산화막을 형성할 수 있다.
다음에, 도 4를 참조하면서, 본 발명의 실리콘 산화막의 형성 방법을 STI에 있어서의 트렌치 내부의 산화막 형성에 적용된 예에 대해서 설명을 실행한다. 도 4의 (a) 내지 (i)는 STI에 있어서의 트렌치의 형성과 그 나중에 행하여지는 산화막 형성까지의 공정을 도시하고 있다.
우선, 도 4의 (a) 및 (b)에 있어서, 실리콘 기판(101)에 예를 들면 열산화 등의 방법에 의해 SiO2 등의 실리콘 산화막(102)을 형성한다. 다음에, 도 4의 (c)에서는, 실리콘 산화막(102)상에, 예를 들면 CVD(Chemical Vapor Deposition)에 의해 Si3N4 등의 실리콘(34) 질화막(103)을 형성한다. 또한, 도 4의 (d)에서는, 실리콘 질화막(103)상에, 포토 레지스트를 도포한 후, 포토리소그래피 기술에 의해 패터닝해서 레지스트층(104)을 형성한다.
다음에, 레지스트층(104)을 에칭 마스크로 하고, 예를 들면 할로겐계의 에칭 가스를 이용하여 실리콘 질화막(103)과 실리콘 산화막(102)을 선택적으로 에칭함으로써, 레지스트층(104)의 패턴에 대응해서 실리콘 기판(101)을 노출시킨다(도 4의 (e)). 즉, 실리콘 질화막(103)에 의해, 트렌치를 위한 마스크 패턴이 형성된다. 도 4의 (f)는, 예를 들면 산소 등을 포함하는 처리 가스를 이용한 산소 함유 플라 즈마에 의해, 소위 애싱 처리를 실시하고, 레지스트층(104)을 제거한 상태를 도시한다.
도 4의 (g)에서는, 실리콘 질화막(103) 및 실리콘 산화막(102)을 마스크로 하고, 실리콘 기판(101)에 대하여 선택적으로 에칭을 실시함으로써, 트렌치(105)를 형성한다. 이 에칭은, 예를 들면 Cl2, HBr, SF6, CF4 등의 할로겐 또는 할로겐 화합물이나, O2 등을 포함하는 에칭 가스를 사용해서 실행할 수 있다.
도 4의 (h)는, STI에 있어서의 에칭후의 웨이퍼(W)의 트렌치(105)에 대하여, 실리콘 산화막을 형성하는 공정을 도시하고 있다. 여기에서는, 저압력·저산소 농도 조건에 의한 플라즈마 산화 처리가 행하여진다. 이러한 조건에서 플라즈마 산화 처리를 실행하는 것에 의해, 트렌치(105)의 숄더부(105a) 및 바닥 연부(105b)의 실리콘(101)에 둥근모양을 갖게 할 수 있다. 이와 같이 트렌치(105)의 숄더부(105a) 및 바닥 연부(105b)의 실리콘(101)을 산화해서 둥근모양 형상을 갖게 하고, 트렌치(105)의 내부에 균일한 막 두께에서 실리콘 산화막(111)을 형성할 수 있다. 이에 의해, 트렌치(105)의 숄더부(105a) 및 바닥 연부(105b)가 예각으로 형성되어 있을 경우와 비교해서, 리크 전류의 발생을 제어하는 것이 가능하다. 또한, 실리콘의 면방위에 의존하지 않고, 트렌치(105)의 내면[측벽부(110) 면 및 바닥부(100) 면]에 균일한 막 두께로 실리콘 산화막(111a, 111b)을 형성할 수 있다. 이러한 효과는, 저압력·저산소 농도 조건에서 행하여지는 플라즈마 산화 처리에 있어서, 주로 플라즈마중에서 O(1D2) 라디칼이 지배적으로 되는 것에 의해 얻을 수 있는 것으로 생각된다.
또한, 본 발명의 실리콘 산화막의 형성 방법에 의해 실리콘 산화막(111)을 형성한 후에는, STI에 의한 소자 분리 영역 형성의 순서를 따라서, 예를 들면 CVD법에 의해 트렌치(105)내에 SiO2 등의 절연막을 매립한 후, 실리콘 질화막(103)을 스토퍼층으로서 CMP(Chemical Mechanical Polishing)에 의해 연마를 실행해 평탄화한다. 평탄화한 후에는, 에칭에 의해 실리콘 질화막(103) 및 매립 절연막의 상부를 제거함으로써, 소자 분리 구조를 형성할 수 있다.
다음에, 본 발명의 효과를 확인한 시험 결과에 대해서 설명을 실행한다.
본 발명의 실리콘 산화막의 형성 방법을 소밀을 갖는 패턴이 형성된 실리콘 표면의 산화막 형성에 적용했다. 도 5는 하기의 조건 A 및 조건 B의 플라즈마 산화 처리에 의해, 패턴(110)을 갖는 실리콘 기판(101)의 표면에 산화막(111)을 형성한 후의 웨이퍼(W)의 요점부의 단면 구조를 모식적으로 도시한 것이다.
본시험에서는, 도 1의 플라즈마 처리 장치(100)를 이용하고, 하기의 조건 A에서 플라즈마 산화 처리를 실행하고, 실리콘 산화막을 형성한 후, 패턴(110)이 성긴 부분(소부(疎部))의 숄더부(112)의 코너 막 두께(a), 측부 막 두께(b) 및 바닥부 막 두께(c) 및 패턴이 치밀한 부분(밀부(密部))의 숄더부(112)의 코너 막 두께(a'), 측부 막 두께(b') 및 바닥부 막 두께(c')에 대해서 각각 측정을 실행한다(본 발명의 실시예). 또한, 비교예로서, 플레이트(60)를 구비하지 않는 이외에는 도 1의 플라즈마 처리 장치(100)와 마찬가지의 구성을 갖는 플라즈마 처리 장치를 이용하여, 하기의 조건 B에서 플라즈마 산화 처리를 실행하고, 각부의 막 두께를 측정했다. 또한, 패턴의 오목부의 깊이와 개구 폭과의 비(어스펙트비)는 성긴 부분이 1 이하이며, 치밀 부분이 2이였다.
형성된 실리콘 산화막에 대해서, 코너 막 두께비(막 두께a'/막 두께b') 및 패턴(110)의 소밀에 의한 막 두께차[(막 두께c'/막 두께c)×100]를 측정했다. 이것들의 결과를 표 1에 기재했다.
<조건 A> … 플레이트(60) 사용
Ar 유량 : 500mL/분(sccm)
O2 유량 : 5mL/분(sccm)
H2유량 : 5mL/분(sccm)
02 가스 비율 : dir 1%
처리 압력 : 133.3Pa(1Torr)
마이크로파 파워 : 2.3W/㎠(2750W)
처리 온도 : 400℃
처리 시간 : 1800초
플레이트(60)의 개구 직경 : 10㎜
<조건 B> … 플레이트(60) 사용하지 않음
Ar 유량 : 500mL/분(sccm)
O2 유량 : 5mL/분(sccm)
02 가스 비율 : 약 1%
처리 압력 : 133.3Pa(1Torr)
마이크로파 파워 : 2.3W/㎠(2750W)
처리 온도 : 400℃
처리 시간 : 360초
[표 1]
본 발명
(플레이트 구비)		 비교예
(플레이트 구비하지 않음)
코너 막 두께비
(a'/b')		 1.16 1.34
소밀에 의한 막 두께차
(c'/c)×100[%]		 81.6 60.4
표 1에 의해, 플레이트(60)를 사용해서 실리콘 산화막을 형성했을 경우의 코너 막 두께비는 1.16이며, 플레이트(60)를 사용하지 않는 비교예의 1.34와 같이 양호한 결과이었다. 코너 막 두께비는 패턴의 숄더부(112)의 둥근모양 형상의 정도를 나타내고 있고, 1 이상이면 숄더부(112)의 실리콘(101)의 코너에 둥근모양이 형성되어 있는 것을 나타내고 있다.
한편, 플레이트(60)를 사용해서 실리콘 산화막을 형성했을 경우의 패턴의 소밀에 의한 막 두께차는 81.6%이며, 플레이트(60)를 사용하지 않는 비교예의 60.4%에 비교해서 양호한 값을 나타냈다.
이와 같이, 플레이트(60)를 구비한 플라즈마 처리 장치(100)에 있어서, 저압력, 저산소 농도 조건에서 실리콘 산화막을 형성함으로써, 패턴(110)의 숄더 부(112)의 실리콘(101)의 코너에 둥근모양을 형성할 수 있는 동시에, 패턴의 소밀에 의한 막 두께차를 개선할 수 있다. 여기에서, 이러한 효과를 얻을 수 있을 이유에 대해서 고찰한다.
도 6은 플라즈마 처리 장치(100)내에서 생성하는 플라즈마중의 라디칼인 O(1D2) 및 O(3P2)의 원자 밀도와 처리 압력과의 관계에 대해서 도시하고 있다. 플라즈마 형성 조건은 Ar 유량 500mL/분(sccm), O2 유량 5mL/분(sccm)[O2 가스 혼합 비율 약 1%], 처리 온도 400℃에서, 마이크로파 파워 1500W(1.25W/㎠)로 처리 압력을 90~667Pa의 사이에서 변화시켰다.
이 도 6에 의해, O(1D2) 밀도는 약 133.3Pa 전후에서 피크로 되고, 처리 압력이 높게 됨에 따라 O(3P2) 밀도에 비교해서 조속히 감소하는 경향을 볼 수 있다.
도 7은 플라즈마중의 O(1D2) 밀도 및 O(3P2) 밀도와 처리 가스의 유량 비율과의 관계에 대해서 도시하고 있다. 플라즈마 형성 조건은, 처리 압력 133.3Pa(1Torr), 처리 온도 400℃, 마이크로파 파워 1500W(1.25W/㎠)로 하고, Ar 유량 300~500mL/분(sccm), O2 유량 1~200mL/분(sccm)[O2 가스 유량 비율 : 여기서 는, (O2/Ar+O2)×100으로 해서 0.2~40%]의 사이에서 변화시켰다.
이 도 7에 의해, O(3P2) 밀도는, 처리 가스중의 02 유량 비율[(O2/Ar+O2)× 100]에 의한 영향을 거의 받지 않지만, O(1D2) 밀도는, 처리 가스중의 O2 유량 비율이 낮은 정도 높고, 1% 전후로 급준한 피크가 존재하는 것을 알았다.
도 6 및 도 7로부터, 플레이트(60)를 구비한 플라즈마 처리 장치(100)에 있어서, 133.3Pa, O2 농도 1%의 저압력, 저산소 농도 조건에서는, O(1D2)나 O(3P2)의 밀도가 가장 높은 플라즈마가 형성되는 것을 알았다. 이러한 라디칼 주체의 플라즈마에 의해, 실리콘을 산화하는 것에 의해, 패턴(110)의 숄더부(112)의 실리콘 각(101a, 101c) 및 바닥 연부(101b, 101d)에 둥근모양을 형성할 수 있다. 또한, 플레이트(60)를 개재시킴으로써, 산화에 관여하는 플라즈마중의 다른 활성종 중에서 02 + 이온 등의 이온의 대부분을 감쇠시킬 수 있다. 한편, O(1D2) 등의 라디칼은 플레이트(60)의 관통 구멍(60a)을 통과해서 웨이퍼(W) 표면에 도달한다. 그 결과, 이온과 같이 웨이퍼(W)에 대하여 수직하게 입사하는 것은 아니고, 등방적으로 입사하는 O(1D2) 등의 라디칼 주체의 산화가 보다 지배적으로 일어나고, 패턴(110)의 소밀에 의한 막 두께차가 개선되는 것으로 생각된다.
이상, 본 발명의 실시형태를 설명했지만, 본 발명은 상기 실시형태에 제한되는 일은 없고 다양한 변형이 가능하다. 예를 들면 도 1에서는, RLSA 방식의 플라즈마 처리 장치(100)를 예로 들었지만, 예를 들면 ICP 플라즈마 방식, ECR 플라즈마 방식, 표면 반사파 플라즈마 방식, 마그네트론 플라즈마 방식 등의 플라즈마 처 리 장치이라도 좋다.
또한, 상기 실시형태에서는, 도 2에 도시하는 균등한 개구 패턴 플레이트(60)를 이용했지만, 플레이트의 구조는 특별히 한정되는 것은 아니다. 예를 들면, 도 8에 도시하는 바와 같이, 관통 구멍이 형성된 관통 구멍 형성 영역(81)이, 각각 관통 구멍의 직경이 상이한, 웨이퍼(W)의 중앙 부분에 대응하는 제 1 영역(81a)과, 웨이퍼(W)의 외측 부분에 대응하도록 제 1 영역(81a)의 외주에 배치된 제 2 영역(81b)과, 제 2 영역(81b)의 외주에 배치되어 웨이퍼(W)의 외측 영역을 포함하는 제 3 영역(81c)을 갖는 3 존의 플레이트(80)를 이용할 수 있다. 또한, 2 존의 플레이트를 이용할 수도 있다.
이 3 존의 플레이트(80)의 경우, 제 1 영역(81a)에는 가장 작은 직경을 갖는 관통 구멍(82a)이 형성되어 있고, 제 3 영역(81c)에는 가장 큰 직경을 갖는 관통 구멍(82c)이 형성되어 있고, 제 2 영역(81b)에는 이들의 사이의 직경을 갖는 관통 구멍(82b)이 형성되어 있다. 여기에서, 제 1 영역(81a)의 관통 구멍(82a)의 직경, 제 2 영역(81b)의 관통 구멍(82b)의 직경, 제 3 영역(81c)의 관통 구멍(82c)의 직경으로서는, 어느 것이나 5~15㎜의 범위인 것이 바람직하고, 보다 바람직하게는 7~12㎜이다. 또한, 관통 구멍(82a)의 직경 : 관통 구멍(82b)의 직경 : 관통 구멍(82c)의 직경은 1:1~1.2:1.1~1.4인 것이 바람직하다.
또한, 제 1 영역(81a)의 관통 구멍(82a)의 개구율이 가장 작고, 제 3 영역(81c)의 관통 구멍(82c)의 개구율이 가장 크고, 제 2 영역(81b)의 관통 구멍(82b)의 개구율이 그 사이의 값인 것이 바람직하다. 그리고, 제 1 영역(81a)의 관통 구멍(82a)의 개구율은 25~55%의 범위가 바람직하고, 제 2 영역(81b)의 관통 구멍(82b)의 개구율이 30~85%의 범위가 바람직하고, 제 3 영역(81c)의 관통 구멍(82c)의 개구율은 50~80%의 범위가 바람직하다. 제 1 영역(81a)의 관통 구멍(82a)의 개구율과, 제 2 영역(81b)의 관통 구멍(82b)의 개구율과, 제 3 영역(81c)의 관통 구멍(82c)의 개구율과의 비는 1:1~2.6:1.1~3.2의 범위가 바람직하다.
웨이퍼(W)로서 300㎜ 웨이퍼를 이용한 경우에는, 제 1 영역(81a)의 관통 구멍(82a)의 직경이 7~11㎜이며, 제 2 영역(81b)의 관통 구멍(82b)의 직경이 7~11㎜이며, 상기 제 3 영역(81c)의 관통 구멍(82c)의 직경이 9~13㎜이며, 제 1 영역(81a)의 직경 D1 : 80~190㎜, 제 2 영역(81b)의 직경 D2 : 250~450㎜, 제 3 영역(81c)의 직경 D3 : 400~650㎜인 것이 바람직하다. 이러한 플레이트(80)를 사용하는 것에 의해, 이온 에너지(플라즈마 에너지)가 낮은 플라즈마를 형성해서 웨이퍼(W) 전면에 균일한 플라즈마 산화 처리를 실행하고, 요철 형상 표면의 코너의 둥근모양 정도를 제어하면서 균일한 막 두께에서 실리콘 산화막을 형성할 수 있다.
또한, 플레이트의 다른 예로서, 도 9에 도시하는 바와 같이, 관통 구멍 형성 영역의 직경을 350㎜로 하고, 중앙부의 직경 200㎜의 영역에 있어서 직경 9.5㎜의 관통 구멍을 12.5㎜ 피치(개구율 44.4%)로 형성하고, 그 외측의 영역으로 있어서 직경 10㎜의 관통 구멍을 12.5㎜ 피치(개구율 52.4%)로 형성한 플레이트(90)를 이용할 수도 있다.
또한, 본 발명은 도 5에 예시되는 것과 같은 요철 패턴에 따라 고품질의 산 화막을 형성할 필요성이 높은 적용예, 예를 들면 STI에 있어서의 트렌치 내부의 산화막 형성이나 트랜지스터의 폴리실리콘 게이트 전극 측벽의 산화막 형성 등에 적용할 수 있다. 또한, 요철이 형성된 부위에 의하여 면방위가 상이한 실리콘 표면, 예를 들면 핀(fin) 구조나 홈 게이트 구조의 3차원 트랜지스터의 제조 과정에서 게이트 절연막 등으로서의 실리콘 산화막을 형성할 경우에도, 본 발명을 적용 가능하다. 또한, 플래시 메모리 등의 턴넬 산화막의 형성 등에도 적용 가능하다.
또한, 상기 실시형태에서는, 절연막으로서 실리콘 산화막을 형성하는 방법에 관해서 설명했지만, 본 발명 방법에 의해 형성된 실리콘 산화막을 또한 질화 처리해서 실리콘 산 질화막(SiON 막)을 형성하는 것도 가능하다. 또한, 직접 실리콘을 질화 처리해서 실리콘 질화막의 형성에도 적용된다. 이 경우, 질화 처리의 방법은 상관없지만, 예를 들면 Ar 가스와 N2 가스를 포함하는 혼합 가스를 이용하여 플라즈마 질화 처리를 하는 것이 바람직하다.
질화 처리 조건은, Ar 가스는 100~5000sccm, N2 가스는 5~500sccm, N2/Ar의 비는 0.001~5, 바람직하게는 0.01~1, 압력은 1.3~133.3Pa, 바람직하게는 6.7~66.7Pa, 처리 온도는 300~600℃에서, 파워는 0.41~4.19W/㎠가 바람직하다.
또한, 도 1에 도시하는 플라즈마 처리 장치(100)에서는, 1장의 플레이트(60)만 사용하는 구성으로 했지만, 예를 들면 2장 이상의 플레이트(60)를 관통 구멍(60a)의 위치가 중첩되지 않도록 마련하는 것도 가능하다.
본 발명은 각종 반도체 장치의 제조에 있어서, 실리콘 산화막 또는 실리콘 질화막을 형성할 경우 등에 적합하게 이용할 수 있다.

Claims (13)

  1. 플라즈마 처리 장치의 처리실내에, 표면에 요철 패턴을 갖는 실리콘제의 피처리체를 배치하는 공정과,
    처리 가스의 플라즈마를 형성하고, 상기 피처리체 표면의 실리콘에 상기 처리 가스의 플라즈마를 작용시켜서 산화시키고, 실리콘 산화막을 형성하는 공정을 구비하고,
    상기 실리콘 산화막을 형성하는 공정은, 상기 처리 가스중의 산소의 비율이 0.1% 이상 10% 이하에서, 또한 압력이 0.133Pa 이상 133.3Pa 이하의 조건에서 상기 플라즈마를 형성하는 동시에, 상기 처리실내의 플라즈마 발생 영역과 피처리체의 사이에 복수의 관통 개구를 갖는 부재를 개재시켜서, 상기 플라즈마를 상기 관통 개구를 거쳐서 상기 피처리체에 유도하고, 상기 실리콘을 라디칼을 주체로 하여 산화함으로써 상기 실리콘 산화막을 형성하는 것을 특징으로 하는
    실리콘 산화막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 처리 가스중의 산소의 비율이 0.5% 이상 10% 이하인
    실리콘 산화막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 처리 압력이 6.6Pa 이상 133.3Pa 이하인
    실리콘 산화막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 처리 가스는 수소를 0.1% 이상 10% 이하의 비율로 포함하는
    실리콘 산화막의 형성 방법.
  5. 제 1 항에 있어서,
    처리 가스의 플라즈마를 형성해서 실리콘 산화막을 형성할 때, 처리 온도가 200℃ 이상 800℃ 이하인
    실리콘 산화막의 형성 방법.
  6. 제 1 항에 있어서,
    상기 플라즈마는, 상기 처리 가스와, 복수의 슬롯을 갖는 평면 안테나에 의해 투과판을 거쳐서 상기 처리실내에 도입되는 마이크로파에 의해 형성되는 마이크로파 여기 플라즈마인
    실리콘 산화막의 형성 방법.
  7. 제 1 항에 있어서,
    상기 관통 개구의 직경이 2.5㎜ 이상 12㎜ 이하인
    실리콘 산화막의 형성 방법.
  8. 제 1 항에 있어서,
    상기 관통 개구를 통과하는 상기 플라즈마의 전자 온도는 0.7eV 이하인
    실리콘 산화막의 형성 방법.
  9. 제 1 항에 있어서,
    상기 관통 개구의 개구율이 10% 이상 20% 이하인
    실리콘 산화막의 형성 방법.
  10. 제 1 항에 있어서,
    상기 피처리체와 상기 관통 개구를 갖는 부재와의 거리가 3㎜ 이상 20㎜ 이하인
    실리콘 산화막의 형성 방법.
  11. 제 6 항에 있어서,
    상기 관통 개구를 갖는 부재와 상기 투과판과의 거리가 20㎜ 이상 50㎜ 이하인
    실리콘 산화막의 형성 방법.
  12. 표면에 요철 패턴을 갖는 실리콘제의 피처리체를 처리하기 위한 진공 배기 가능한 처리실과,
    상기 처리실내에 처리 가스를 공급하는 처리 가스 공급부와,
    상기 처리실내에서 상기 처리 가스의 플라즈마를 발생시키고, 상기 피처리체 표면의 실리콘에 상기 처리 가스의 플라즈마를 작용시켜서 산화시키고, 실리콘 산화막을 형성하는 플라즈마 공급원과,
    상기 처리실내의 압력을 조정하는 배기 장치와,
    상기 처리 가스 공급부, 상기 플라즈마 공급원 및 배기 장치를 제어하는 제어부를 포함하고,
    상기 처리실내의 플라즈마 발생 영역과 상기 피처리체와의 사이에, 상기 처리실내를 구획하는 복수의 관통 개구를 갖는 부재를 배치하고,
    제어부는 상기 처리 가스 공급부, 상기 플라즈마 공급원 및 상기 배기 장치를 제어하고, 상기 처리 가스중의 산소의 비율이 0.1% 이상 10% 이하에서, 또한 압력이 0.133Pa 이상 133.3Pa 이하의 조건의 플라즈마를 생성해서 상기 플라즈마를 상기 관통 개구를 갖는 부재의 관통 개구를 거쳐서 상기 피처리체에 유도하고, 실리콘을 라디칼을 주체로 하여 산화함으로써 실리콘 산화막을 형성하도록 제어하는 것을 특징으로 하는
    플라즈마 처리 장치.
  13. 컴퓨터에, 실리콘 산화막의 형성 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 컴퓨터 독해 가능한 기억 매체에 있어서,
    실리콘 산화막의 형성 방법은,
    플라즈마 처리 장치의 처리실내에, 표면에 요철 패턴을 갖는 실리콘제의 피처리체를 배치하는 공정과,
    처리 가스의 플라즈마를 형성하고, 상기 피처리체 표면의 실리콘에 상기 처리 가스의 플라즈마를 작용시켜서 산화시키고, 실리콘 산화막을 형성하는 공정을 구비하고,
    상기 실리콘 산화막을 형성하는 공정은, 상기 처리 가스중의 산소의 비율이 0.1% 이상 10% 이하에서, 또한 압력이 0.133Pa 이상 133.3Pa 이하의 조건에서 상기 플라즈마를 형성하는 동시에, 상기 처리실내의 플라즈마 발생 영역과 상기 피처리체의 사이에 복수의 관통 개구를 갖는 부재를 개재시켜서, 상기 플라즈마를 상기 관통 개구를 거쳐서 상기 피처리체에 유도하고, 상기 실리콘을 라디칼을 주체로 하여 산화함으로써 상기 실리콘 산화막을 형성하는 것을 특징으로 하는
    기억 매체.
KR1020097006184A 2006-09-29 2007-09-28 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체 KR101070568B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-267743 2006-09-29
JP2006267743 2006-09-29

Publications (2)

Publication Number Publication Date
KR20090057278A KR20090057278A (ko) 2009-06-04
KR101070568B1 true KR101070568B1 (ko) 2011-10-05

Family

ID=39230220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006184A KR101070568B1 (ko) 2006-09-29 2007-09-28 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체

Country Status (6)

Country Link
US (1) US7972973B2 (ko)
JP (1) JP4906659B2 (ko)
KR (1) KR101070568B1 (ko)
CN (1) CN101523577A (ko)
TW (1) TW200834730A (ko)
WO (1) WO2008038788A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110150719A1 (en) * 2008-08-22 2011-06-23 Tokyo Electron Limited Microwave introduction mechanism, microwave plasma source and microwave plasma processing apparatus
US8298949B2 (en) 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment
US8557714B2 (en) 2009-06-26 2013-10-15 Tokyo Electron Limited Adhesiveness of fluorocarbon (CFX) film by doping of amorphous carbon
US8492292B2 (en) 2009-06-29 2013-07-23 Applied Materials, Inc. Methods of forming oxide layers on substrates
JP5624567B2 (ja) 2012-02-03 2014-11-12 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
CN109599351A (zh) * 2013-03-22 2019-04-09 应用材料公司 反射性衬里
US9851645B2 (en) 2013-12-06 2017-12-26 Ev Group E. Thallner Gmbh Device and method for aligning substrates
US9330955B2 (en) 2013-12-31 2016-05-03 Applied Materials, Inc. Support ring with masked edge
US9799494B2 (en) * 2015-04-03 2017-10-24 Tokyo Electron Limited Energetic negative ion impact ionization plasma

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047157A1 (ja) * 2002-11-20 2004-06-03 Tokyo Electron Limited プラズマ処理装置及びプラズマ処理方法
WO2006082730A1 (ja) * 2005-02-01 2006-08-10 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP4713752B2 (ja) 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
TWI235433B (en) 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
JP2005303074A (ja) 2004-04-13 2005-10-27 Renesas Technology Corp 薄膜形成装置および薄膜形成方法
CN101048858B (zh) * 2004-11-04 2010-11-03 东京毅力科创株式会社 绝缘膜形成方法及基板处理方法
JP4965849B2 (ja) 2004-11-04 2012-07-04 東京エレクトロン株式会社 絶縁膜形成方法およびコンピュータ記録媒体
JP4993938B2 (ja) * 2005-04-28 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004047157A1 (ja) * 2002-11-20 2004-06-03 Tokyo Electron Limited プラズマ処理装置及びプラズマ処理方法
WO2006082730A1 (ja) * 2005-02-01 2006-08-10 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法

Also Published As

Publication number Publication date
KR20090057278A (ko) 2009-06-04
JP4906659B2 (ja) 2012-03-28
US7972973B2 (en) 2011-07-05
TW200834730A (en) 2008-08-16
US20100093186A1 (en) 2010-04-15
WO2008038788A1 (fr) 2008-04-03
CN101523577A (zh) 2009-09-02
JP2008109128A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
KR101399765B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
KR101097574B1 (ko) 마이크로파 플라즈마 처리 장치
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
KR100914542B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 이 플라즈마 처리 장치를 제어하는 컴퓨터 판독 가능한 기억 매체
KR101163276B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
TWI415187B (zh) Selective plasma treatment
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR101102690B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR20100019469A (ko) 마이크로파 플라즈마 처리 장치 및 마이크로파 플라즈마 처리 방법, 및 마이크로파 투과판
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee