TWI415187B - Selective plasma treatment - Google Patents

Selective plasma treatment Download PDF

Info

Publication number
TWI415187B
TWI415187B TW095135199A TW95135199A TWI415187B TW I415187 B TWI415187 B TW I415187B TW 095135199 A TW095135199 A TW 095135199A TW 95135199 A TW95135199 A TW 95135199A TW I415187 B TWI415187 B TW I415187B
Authority
TW
Taiwan
Prior art keywords
plasma
film
exposed surface
treatment
ruthenium
Prior art date
Application number
TW095135199A
Other languages
English (en)
Other versions
TW200713449A (en
Inventor
Masaru Sasaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200713449A publication Critical patent/TW200713449A/zh
Application granted granted Critical
Publication of TWI415187B publication Critical patent/TWI415187B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

選擇性電漿處理方法
本發明係關於使用電漿，將半導體基板等的被處理體加以處理，而選擇性地形成氧化矽膜或氮化矽膜的選擇性電漿處理方法。
在各種半導體裝置的製造過程中，為了使用於例如以電晶體的閘極絕緣膜等為首的各種用途，而進行氧化矽膜或氮化矽膜的形成。就形成氧化矽膜或氮化矽膜的方法而言，除了利用CVD(Chemical Vapor Deposition)使氧化矽膜或氮化矽膜沉積的方法外，在例如日本特開2000－260767號公報、日本特開2003－115587號公報中，有提案利用電漿處理將矽施以氧化處理或氮化處理，以形成氧化矽膜或氮化矽膜的方法。
如上所述，由於在半導體裝置的製造過程中，會反覆進行使用電漿而將矽施以氧化處理的步驟或施以氮化處理的步驟，所以在基板上除了有作為氧化或氮化之對象的矽(層)外，通常也混合有先前步驟所形成之氧化矽膜或氮化矽膜等的材料膜。如上所述，在混合有複數種膜的情況下，進行電漿氧化處理或電漿氮化處理時，例如已形成的氮化矽膜(Si3 N4 )會被後述的電漿氧化處理氧化而變成氮氧化矽膜、或者氧化矽膜(SiO2 )膜同樣也會被後述的電漿氮化處理氮化而變成氮氧化矽膜。
然而，在半導體裝置的製造製程上，若作為目的之矽以外的材料膜被氧化或被氮化時，在利用例如其後步驟的蝕刻將材料膜予以去除時，由於與其他膜的蝕刻選擇比不同，所以會有步驟數增加、或良率降低等不良影響產生的情形。
本發明的目的係提供一種，對表面露出矽、與氮化矽層或氧化矽層的被處理體，可利用電漿，對氧化矽層或氮化矽層以高選擇性，將矽施以氧化處理或氮化處理的選擇性電漿處理方法。
為了解決上述課題，本發明的第1觀點係提供一種選擇性電漿處理方法，係在電漿處理裝置的處理室內，對表面具有矽與氮化矽層的被處理體，使含氧電漿作用以對上述氮化矽層將上述矽選擇性地施以氧化處理，而形成氧化矽膜的選擇性電漿處理方法，其特徵為：上述氮化矽層中所形成之氮氧化矽膜的膜厚，相對於利用氧化處理所形成之上述氧化矽膜之膜厚的比例為20%以下。
在上述第1觀點中，上述含氧電漿係以利用具有複數狹縫的平面天線，將微波導入上述處理室內所形成的微波激發高密度電漿為佳。
本發明的第2觀點係提供一種選擇性電漿處理方法，係在電漿處理裝置的處理室內，對具有矽露出面與氮化矽露出面的被處理體，使含氧電漿作用，藉此方式，以上述氮化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氧化矽膜之膜厚的比例為20%以下的方式，將上述矽露出面的矽優勢地施以氧化處理。
本發明的第3觀點係提供一種選擇性電漿處理方法，係在電漿處理裝置的處理室內，對表面具有矽與氧化矽層的被處理體，使含氮電漿作用以對上述氧化矽層將上述矽選擇性地施以氮化處理，而形成氮化矽膜的選擇性電漿處理方法，其特徵為：上述氧化矽層中所形成之氮氧化矽膜之膜厚，相對於利用氮化處理所形成之上述氮化矽膜之膜厚的比例為25%以下。
在上述第3觀點中，上述含氮電漿係以利用具有複數狹縫的平面天線，將微波導入上述處理室內所形成的微波激發高密度電漿為佳。
本發明的第4觀點係提供一種選擇性電漿處理方法，係在電漿處理裝置的處理室內，對具有矽露出面與氧化矽露出面的被處理體，使含氮電漿作用，藉此方式，以上述氧化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氮化矽膜之膜厚的比例為25%以下的方式，將上述矽露出面的矽優勢地施以氧化處理。
在上述第1至第4觀點中，處理壓力係以400Pa以上為佳，以400Pa~1333Pa更為理想。
本發明的第5觀點係提供一種控制程式，其特徵為：在電腦上動作，且實行時係在電漿處理裝置的處理室內，對具有矽露出面與氮化矽露出面的被處理體，使含氧電漿作用，藉此方式，以上述氮化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氧化矽膜之膜厚的比例為20%以下的方式，將上述矽露出面的矽優勢地施以氧化處理，以進行選擇性電漿處理方法的方式，來控制上述電漿處理裝置。
本發明的第6觀點係提供一種電腦可讀取的記憶媒體，係記憶有在電腦上動作的控制程式，其特徵為：上述控制程式在實行時係在電漿處理裝置的處理室內，對具有矽露出面與氮化矽露出面的被處理體，使含氧電漿作用，藉此方式，以上述氮化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氧化矽膜之膜厚的比例為20%以下的方式，將上述矽露出面的矽優勢地施以氧化處理，以進行選擇性電漿處理方法的方式，來控制上述電漿處理裝置。
本發明的第7觀點係提供一種電漿處理裝置，其特徵為具備：處理室，係具有載置被處理體的載置台且可進行真空排氣；和控制部，係在上述處理室內，對具有矽露出面與氮化矽露出面的被處理體，使含氧電漿作用，藉此方式，以上述氮化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氧化矽膜之膜厚的比例為20%以下的方式，將上述矽露出面的矽優勢地施以氧化處理，以進行選擇性電漿處理方法的方式進行控制。
本發明的第8觀點係提供一種控制程式，其特徵為：在電腦上動作，且實行時係在電漿處理裝置的處理室內，對具有矽露出面與氧化矽露出面的被處理體，使含氮電漿作用，藉此方式，以上述氧化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氮化矽膜之膜厚的比例為25%以下的方式，將上述矽露出面的矽優勢地施以氧化處理，以進行選擇性電漿處理方法的方式，來控制上述電漿處理裝置。
本發明的第9觀點係提供一種電腦可讀取的記憶媒體，記憶有在電腦上動作的控制程式，其特徵為：上述控制程式在實行時係在電漿處理裝置的處理室內，對具有矽露出面與氧化矽露出面的被處理體，使含氮電漿作用，藉此方式，以上述氧化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氮化矽膜之膜厚的比例為25%以下的方式，將上述矽露出面的矽優勢地施以氧化處理，以進行選擇性電漿處理方法的方式，來控制上述電漿處理裝置。
本發明的第10觀點係提供一種電漿處理裝置，其特徵為具備：處理室，係具有載置被處理體的載置台且可進行真空排氣；和控制部，係在上述處理室內，對具有矽露出面與氧化矽露出面的被處理體，使含氮電漿作用，藉此方式，以上述氧化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氮化矽膜之膜厚的比例為25%以下的方式，將上述矽露出面的矽優勢地施以氧化處理，以進行選擇性電漿處理方法的方式進行控制。
根據本發明，對於表面具有矽、與氮化矽(SiN)層或氧化矽(SiO2 )層的被處理體，可利用電漿以高選擇性將矽進行氧化處理或氮化處理。
亦即，即使被處理體上存在作為目的之矽以外的氮化膜或氧化膜時，也可將矽優勢地進行氧化處理或氮化處理，所以對製程的影響可止於最小限度，而可進行有效率的處理。
以下，適當參照附圖，具體說明本發明的實施型態。第1圖係模式地表示可適用於本發明之電漿氧化處理方法的電漿氧化處理裝置的一例之剖面圖。該電漿氧化處理裝置100係利用具有複數狹縫(slot)的平面天線，尤指利用RLSA(Radial Line Slot Antenna；輻射線狹縫天線)，將微波導入處理室內而產生電漿產生，藉此，可產生高密度且低電子溫度的微波激發電漿之RLSA微波電漿氧化處理裝置所構成，故可以1×101 0 ~5×101 2 /cm3 的電漿密度且0.7~2eV之低電子溫度的電漿來進行處理。
因此，可適用於各種半導體裝置之製造過程中之氧化矽膜的形成等的目的。
上述電漿氧化處理裝置100具有氣密地構成且接地的大致圓筒狀處理室1。在處理室1之底壁1a的大致中央部形成有圓形的開口部10，且在底壁1a設有與該開口部10連通且朝下方突出的排氣室11。該排氣室11係經由排氣管23連接於排氣裝置24。
在處理室1內設有用以將作為被處理基板的矽晶圓(以下，簡稱為「晶圓」)水平地支持之由AIN等陶瓷所構成的載置台2。該載置台2係藉由從排氣室11的底部中央朝上方延伸之圓筒狀AIN等陶瓷所構成的支持構件3支持。載置台2上設有蓋住其外緣部且用以引導晶圓W的保護罩(covering)4。該保護罩4係由例如石英、AlN、Al2 O5 、SiN等的材質所構成的構件。
載置台2上埋設有電阻加熱型加熱器5，該加熱器5係從加熱器電源5a供電，藉以加熱載置台2，並以該熱來加熱作為被處理基板的晶圓W。又，載置台2上配設有熱電偶(thermocouple)6，其可將晶圓W的加熱溫度於例如室溫至900℃的範圍內進行溫度控制。在載置台2上，用以支持晶圓W而使之昇降的晶圓支持銷(沒有顯示圖)係以可突設於載置台2表面的方式設置。
在處理室1的內周設有由石英所構成的圓筒狀襯墊(liner)7，其可防止處理室構成材料所導致的金屬污染。又，在載置台2的外周側，具備用以將處理室1內均勻地排氣之多數貫通開口8a的擋板(baffle plate)8係設置成環狀。該擋板8係藉由複數的支柱9所支持。
在處理室1的側壁設有構成環狀的氣體導入部15，且在該氣體導入部15連接有氣體供給系16a。此外，氣體導入部亦可配置成噴嘴狀或噴灑狀。氣體供給系16a具有例如Ar氣體供給源17a、O2 氣體供給源18a及H2 氣體供給源19a，且Ar氣體、O2 氣體及H2 氣體係分別經由氣體管線20到達氣體導入部15，而從氣體導入部15被導入處理室1內。在各個氣體管線20設有質流控制器(mass flow controller)21及其前後的開關閥22。此外，亦可使用例如Kr氣體、Xe氣體、He氣體等的稀有氣體，來取代Ar氣體。
在排氣室11的側面連接有排氣管23，且在該排氣管23連接有包含高速真空泵的上述排氣裝置24。接著，使該排氣裝置24作動，藉以使處理室1內的氣體經由擋板8朝向排氣室11的空間11a內均勻地排出，然後，經由排氣管23排氣。藉此，處理室1內可高速地被減壓至預定的真空度例如0.133Pa。
在處理室1的側壁設有：在其與鄰接於電漿氧化處理裝置100的搬送室(沒有顯示圖)之間，用以進行晶圓W之搬入搬出的搬入搬出口25；和用以開關該搬入搬出口25的閘閥26。
處理室1的上部係成為開口部，在該開口部接合有環狀上板(upper plate)27。上板27的內周下部係朝向內側的處理室內空間突出，且形成有環狀支持部27a。由介電體例如石英或Al2 O3 、AlN等陶瓷所構成，且可透過微波的微波透過板28係經由密封構件29氣密地設置於該支持部27a上。因此，處理室l內可保持氣密。
在透過板28的上方，以與載置台2相對的方式設有圓板狀平面天線構件31。此外，平面天線構件的形狀並不限定於圓板狀，亦可為例如四角板狀。該平面天線構件31被扣止於處理室1的側壁上端。平面天線構件31係由例如表面為鍍金或鍍銀的銅板或鋁板所構成，且放射微波的多數狹縫狀微波放射孔32係以預定的圖案貫通而形成的方式構成。
微波放射孔32係如第2圖所示那樣形成長溝狀，典型來說，鄰接之微波放射孔32彼此係配置成「T」字型，且這些複數的微波放射孔32係配置成同心圓狀。微波放射孔32的長度或配列間隔係根據微波的波長(λg)決定，例如微波放射孔32的間隔係配置成λg/4、λg/2或λg。此外，第2圖中，以△r表示形成同心圓狀之鄰接的微波放射孔32彼此的間隔。又，微波放射孔32亦可為圓形、圓弧狀等的其他形狀。再者，微波放射孔32的配置型態並沒有特別的限制，除了同心圓狀外，亦可配置成例如螺旋狀、放射狀。
在該平面天線構件31的上面，設有具有介電常數比真空大的慢波件33。因為在真空中微波的波長會變長，所以該慢波件33具有將微波的波長變短以調整電漿的功能。此外，亦可使之在平面天線構件31與透過板28之間，又，在慢波件33與平面天線31之間分別密接或分離，然而，以密接為佳。
在處理室1的上面設有由例如鋁或不銹鋼等的金屬材所構成的密封蓋體34，以覆蓋此等平面天線構件31及慢波件33。處理室1的上面與密封蓋體34係由密封構件35所密封。在密封蓋體34形成有冷卻水流路34a，藉由使冷卻水流通於此，可使密封蓋體34、慢波件33、平面天線構件31、透過板28冷卻。此外，密封蓋體34係接地。
在密封蓋體34之上壁的中央形成有開口部36，在該開口部連接有導波管37。在該導波管37的端部，經由匹配電路38連接有產生微波的微波產生裝置39。藉此構成，微波產生裝置39所產生的例如頻率2.45GHz的微波會經由導波管37被傳遞至上述平面天線構件31。就微波的頻率而言，亦可使用8.35GHz、1.98GHz。
導波管37具有：從上述密封蓋體34的開口部36朝上方延伸之剖面圓形的同軸導波管37a；和在該同軸導波管37a的上端部經由模式轉換器40連接且延伸於水平方向的矩形導波管37b。在矩形導波管37b與同軸導波管37a之間的模式轉換器40，係具有將以TE模式傳遞於矩形導波管37內的微波轉煥成TEM模式的功能。內導体41係延伸於同軸導波管37a的中心，且內導体41係以其下端部連接固定於平面天線構件31的中心。藉此構成，微波可經由同軸導波管37a的內導体41以良好效率均勻地呈放射狀傳遞至平面天線構件31。
電漿氧化處理裝置100的各構成部係連接於具備CPU的製程控制器50而被控制所構成。製程控制器50上連接有：由步驟管理者為了管理電漿氧化處理裝置100而進行命令之輸入操作等的鍵盤、或將電漿氧化處理裝置100的作動狀況可視化而顯示之顯示器等所構成的使用者介面51。
又，製程控制器50係與儲存有製法(recipe)的記憶部52連接，而該製法係記錄有將電漿氧化處理裝置100所實行的各種處理藉由製程控制器50的控制來實現的控制程式(軟體)或處理條件數據等。
並且，依據需要，藉由來自使用者介面51的指示等，將任意的製法(recipe)從記憶部52叫出，令製程控制器50實行，藉此，在製程控制器50的控制下，進行電漿處理裝置100之所期望的處理此外，上述控制程式或處理條件數據等的製法，係利用儲存於電腦可讀取的記憶媒體例如CD-ROM、硬碟、軟碟(flexible disc)、快閃記憶體等的狀態之構成、或者也可從其他裝置經由例如專用線路隨時傳送以線上利用。
在以上述方式構成之RLSA方式的電漿氧化處理裝置100中，可將晶圓W的矽(多晶矽或單晶矽)選擇性地氧化，以進行形成氧化矽膜的處理。以下，說明其順序。
首先，將閘閥26打開，將具有矽表面及氮化矽表面的晶圓W從搬入搬出口25搬入處理室1內，且載置於載置台2上。接著，從氣體供給系16a的Ar氣體供給源17a、O2 氣體供給源18a及H2 氣體供給源19a，將Ar氣體、O2 氣體及H2 氣體以預定的流量，經由氣體導入部15導入處理室1內。
具體而言，將例如Ar等的稀有氣體流量設定成100~3000mL/min(sccm)、O2 氣體流量設定成5~500mL/min(sccm)、H2 氣體流量設定成5~500ml/min(sccm)；將處理室內調整成400Pa以上(3Torr以上)、較佳係400Pa~1333Pa(3Torr~10Torr)的處理壓力；將晶圓W的溫度加熱至250~800℃、較佳係400~600℃左右。此時，當處理壓力未滿400Pa時，電漿的離子能量、離子密度及電子溫度比較高，所以如後述實施例所示那樣，無法充分獲得矽對於已存在於晶圓W上之氮化矽膜(Si4 N4 )之氧化的選擇性。
繼之，使來自微波產生裝置39的微波經由匹配電路38導入導波管37，使之依序通過矩形導波管37b、模式轉換器40及同軸導波管37a，而經由內導体41供給至平面天線構件31，然後，從平面天線構件31的微波放射孔32，經由透過板28放射至處理室1內之晶圓W的上方空間。微波在矩形導波管37b內係以TE模式傳遞，該TE模式的微波藉由模式轉換器40轉換成TEM模式，而經由同軸導波管37a內朝平面天線構件31傳遞。此時的微波功率可設為例如500~400W。
藉由從平面天線構件31經由透過板28而放射至處理室1的微波，可在處理室1內形成電磁場，並使Ar氣體、O2 氣體及H2 氣體電漿化。此時，亦可僅供給Ar氣體與O2 氣體來進行電漿化。該含氧電漿係藉由微波從平面天線構件31的多數微波放射孔32被放射，而以大致1×101 0 ~5×101 2 /cm3 的高密度且在晶圓W附近成為大致1.2eV以下的低電子溫度電漿。此種高壓狀態所形成之高選擇性含氧電漿，由於離子成分較少，故因離子等所導致的電漿破壞較小。而且，藉由控制Ar/O2 /H2 電漿中的活性種，主要是控制O自由基的量，不會使氮化矽氧化，氧會選擇性被導入矽中，矽原子與活性的氧自由基反應，而在矽表面均勻地形成SiO2 。
本實施型態中，係在使用電漿氧化處理裝置100，對於具有矽(多晶矽或單晶矽)表面和氮化矽表面的晶圓W，利用電漿進行氧化處理，而在矽表面進行氧化矽膜的形成之電漿處理中，藉由將處理壓力設成400Pa以上、較理想係設成400~1333Pa，而生成高選擇性電漿，俾可對於存在於晶圓W上的氮化矽膜(Si3 O4 )，以高選擇性(即，以使氮化矽膜不會氧化為佳)使矽氧化。
如上所述，可在不會使氮化矽表面氧化的情況下，在單晶矽或多晶矽的表面以高選擇性形成優良品質的氧化矽膜。因此，本實施型態的電漿氧化處理方法，係在各種半導體裝置的製造中，可利用於形成氧化矽膜時。
繼之，就本發明之選擇性電漿氧化處理相關的實施例進行說明。
如第3A圖所示，在Si基板110上形成圖案化的氮化矽(Si3 N4 )層111，接著，對於具有矽表面與氮化矽表面的被處理體，使用第1圖的電漿氧化處理裝置100，使壓力改變而將矽進行電漿氧化處理。第3B圖係表示電漿氧化處理後之Si基板110上所形成的SiO2 膜112、和Si3 N4 層111表面所形成的SiON膜113。又，第4A圖、第4B圖係表示Si3 N4 層111表面所形成之SiON膜113的膜厚相對於電漿氧化處理後之Si基板110上所形成之SiO2 膜112的膜厚的比例的調查結果。
就電漿氧化處理的條件而言，係使用含有Ar與O2 、或Ar與O2 與H2 的氣體系作為處理氣體。就H2 /O2 的比例而言，H2 /O2 ＝0且氣體流量為Ar/O2 ＝1000/500mL/min(sccm)、H2 /O2 ＝0.5且氣體流量為Ar/O2 /H2 ＝1000/100/50mL/min(sccm)、H2 /O2 ＝2且氣體流量為Ar/O2 /H2 ＝1000/100/200mL/min(sccm)、H2 /O2 ＝3且氣體流量為Ar/O2 /H2 ＝1000/100/300mL/min(sccm)。
處理壓力係為6.7Pa(50mTorr)、66.7Pa(500mTorr)、400(3Torr)、666.6Pa(5Torr)。處理溫度為400℃、微波功率為3.4kW，且在矽基板上以可形成4nm厚度之氧化矽膜的條件，實施電漿氧化處理。
從第4A圖、第4B圖得知，不管H2 /O2 比例為何，隨著處理壓力變高壓，Si3 N4 層111上之SiON膜113的膜厚相對於Si基板110上之SiO2 膜112的膜厚的比例會降低，且可獲得高選擇性。尤其是當處理氣體的H2 /O2 比為2以上時，表示若處理壓力超過400Pa時，Si3 N4 層111上之SiON膜113的膜厚相對於Si基板110上之SiO2 膜112之膜厚的比例會低於20%，可進行晶圓W上的矽被氧化，但Si3 N4 層111幾乎沒有被氧化的處理。因此，可確認處理器體係以使用Ar與O2 與H2 為佳，且以400Pa以上的處理壓力將H2 /O2 比設成1.5以上更佳、又以設成2以上更為理想。此外，若處理氣體僅使用Ar與O2 的話，隨著處理壓力變高，氧化率會降低，在實用上無法以充分的厚度進行成膜，故以併用氫為佳。
再者，雖沒有顯示數據，但是在熱氧化處理中，也可將矽加以氧化，而使Si3 N4 層111幾乎沒有被氧化。然而，由於在熱氧化處理時，係以900℃以上的高溫來進行，所以熱預算(thermal budget)會增加，同時，也會有熱應力導致晶圓W(Si基板)產生變形等的問題，因此，可以400℃左右的低溫，選擇性地進行氧化處理之本發明的選擇性電漿氧化處理是比較有利的。
繼之，一邊參照第5A圖及第5B圖，一邊說明本發明之電漿氧化處理的較佳適用例。於此，係以在電晶體之金屬閘極形成之全矽氧化物化製程中，適用本實施型態之電漿氧化處理方法為例來說明。全氧化矽物化製程係形成矽氧化物閘極電極的方法，係取代沉積金屬來作為閘極電極，而在沉積多晶矽，且利用蝕刻等形成電極形狀後，使金屬從上部擴散至閘極絕緣膜介面，以引起矽氧化物化反應的方法。
如第5A圖所示，在Si基板201上依序沉積有閘極絕緣膜202、多晶矽層203及Si3 N4 膜204，更且，形成有絕緣層的側壁206。進行全矽氧化物化時，係利用濕式蝕刻或乾式蝕刻選擇性地去除Si3 N4 膜204，且在多晶矽層203上擴散Ni等的金屬以進行矽氧化物化。
以第5A圖所示的閘極構造200為基礎，在形成金屬閘極電極的過程中，使用電漿氧化處理裝置100，在鄰接的閘極構造200之間將作為犧牲膜的SiO2 膜207施以電漿氧化處理而形成。由於係在形成閘極構造200後，再進行電漿氧化處理，所以作為保護膜(Cap膜)的Si3 N4 膜204會被氧化，而如第5B圖所示那樣在表面形成SiON膜205。
Si3 N4 膜204必須在全矽氧化物化進行前去除，然而，當Si3 N4 膜204被氧化而在表面形成SiON膜205時，利用使用例如熱磷酸溶液的濕式蝕刻等方法，將難以去除Si3 N4 膜204。又，倘若在全矽氧化物化進行前，利用使用例如氫氟酸的濕式蝕刻來去除SiON膜205的話，則好不容易利用電漿氧化處理而形成的SiO2 膜207也會有被蝕刻而去除或膜厚減少的虞慮。
基於以上的理由，使用電漿氧化處理裝置100，在氮化矽與矽露出之基板的Si表面形成SiO2 膜207時，係以盡量使Si3 N4 膜204不會被氧化的條件將Si基板201氧化為佳。根據本發明之電漿氧化處理方法，使用電漿氧化處理裝置100，將處理壓力控制在例如400Pa以上，藉此方式，如第4A圖所示那樣可以高的選擇性控制Si基板201與Si3 N4 膜204的氧化比例，所以可進行Si基板201得以氧化，而Si3 N4 膜204幾乎不會被氧化的處理。具體而言，可進行SiON膜205之膜厚相對於SiO2 膜207之膜厚的比例為20%以下的高選擇氧化處理，更理想的情況為，在H2 /O2 比為3以上時可使同比例成為10%以下。因此，本發明之電漿氧化處理方法係在全矽氧化物化製程中，有利於使用在選擇性地形成SiO2 膜而使Si3 N4 膜不會被氧化的情形。
第6圖係模式地表示可適用於對於氧化矽膜在矽進行選擇性的氮化處理之本發明之選擇性電漿處理方法之電漿處理裝置101的一例之剖面圖。該電漿氮化處理裝置101除了處理氣體的供給系不同外，其餘部分係與第1圖之電漿氧化處理裝置100為同樣的構成，所以僅就不同點加以說明，關於相同的構成則附註相同的符號以省略說明。
在電漿氮化處理裝置101中，氣體供給系16b具有例如Ar氣體供給源17b及N2 氣體供給源18b，且Ar氣體及N2 氣體係分別經由氣體管線20進入氣體導入部15，而從氣體導入部15被導入處理室1內。在各個氣體管線20中，設有質流控制器21及其前後的開關閥22。此外，在電漿氮化處理裝置101中，可使用例如Kr氣體、Xe氣體、He氣體等的稀有氣體，來取代Ar氣體。又，可使用例如NH3 氣體、N2 與H2 的混合氣體、聯氨(hydrazine)等的含氮氣體，來取代N2 氣體。
本發明方法所使用之RLSA方式的電漿氮化處理裝置101中，對於晶圓W的矽(多晶矽或單晶矽)表面與氧化矽表面，可在不會使氧化矽表面氮化的情況下，選擇性地將矽表面氮化以進行形成氮化矽膜的處理。以下，說明關於該順序。
首先，將閘閥26打開，將具有矽表面及氧化矽表面的晶圓W從搬入搬出口25搬入處理室1內，且載置於載置台2上。接著，從氣體供給系16a的Ar氣體供給源17b及N2 氣體供給源18b，將Ar氣體及N2 氣體以預定的流量，經由氣體導入部15導入至處理室1內。
具體而言，將例如Ar等稀有氣體流量設定成100~3000mL/min(sccm)、N2 氣體流量設定成5~500mL/min(sccm)；將處理室內調整成400Pa以上(3Torr以上)、較佳係400Pa~1333Pa(3Torr~10Torr)的處理壓力；將晶圓W的溫度加熱至250~800℃、較佳係400~600℃左右。此時，當處理壓力為未滿400Pa的低壓時，如後述實施例所示，由於電漿的離子能量、離子密度及電子溫度比較高，所以無法充分獲得矽對於已存在於晶圓W上之氧化矽膜(SiO2 )之氮化的選擇性。
繼之，使自微波產生裝置39的微波經由匹配電路38導入導波管37，且依序通過矩形導波管37b、模式轉換器40及同軸導波管37a，而經由內導体41供給至平面天線構件31，然後，從平面天線構件31的微波放射孔32，經由透過板28放射至處理室1內之晶圓W的上方空間。微波在矩形導波管37b內係以TE模式傳遞，該TE模式的微波藉由模式轉換器40轉換成TEM模式，而經由同軸導波管37a內朝向平面天線構件31傳遞。此時的微波功率可設為例如500~4000W。
藉由從平面天線構件31經由透過板28而放射至處理室1的微波，可在處理室1內形成電磁場，並使Ar氣體及N2 氣體電漿化。該含氮電漿係藉由微波從平面天線構件31的多數微波放射孔32被放射，而以大致1×101 0 ~5×101 2 /cm3 的高密度且在晶圓W附近成為大致1.2eV以下的低電子溫度電漿。此種高壓狀態所形成之高選擇性含氮電漿，由於其離子成分較少，故因離子等所導致的電漿破壞較小。而且，藉由控制Ar/N2 電漿中的活性種，主要是控制N自由基的量，不會使氧化矽氮化，氮會選擇性被導入矽中，而在矽表面均勻地形成Si3 N4 。
本實施型態中，係在使用電漿氮化處理裝置101，將具有矽(多晶矽或單晶矽)表面和氧化矽表面的晶圓W，利用電漿進行氮化處理，而在矽表面進行氮化矽膜的形成之電漿處理中，藉由將處理壓力設成400Pa以上、較理想係設成400~1333Pa，而生成高選擇性電漿，俾可對於存在於晶圓W上的氧化矽膜(SiO2 )，以高選擇性(即，以使氧化矽膜幾乎不會氮化為佳)使矽氮化。
如上所述，可在不會使氧化矽表面氧化的情況下，以高選擇性在單晶矽或多晶矽的表面形成優良品質的氮化矽膜。因此，本實施型態的電漿氧化處理方法，在各種半導體裝置的製造中，係可利用於形成氮化矽膜的情形。
繼之，使用第6圖所示之電漿氮化處理裝置101，對於使用WVG(Water Vapor Generator)裝置進行熱氧化處理而形成的SiO2 膜(膜厚4nm)，使壓力改變而實施電漿氮化處理。並將其結果顯示於第7A圖。第7A圖的縱軸係表示電漿氮化處理後之熱氧化膜中的N劑量，橫軸係表示矽基板上的氮化膜厚(折射率2.0)。
本實驗中，使用含有Ar與N2 的氣體系作為處理氣體。處理氣體的比例為Ar/N2 ＝1000/100mL/min(sccm)。處理壓力為6.7Pa(50mTorr)、133.3Pa(1Torr)或400Pa(3Torr)。處理溫度為400℃或600℃、微波能量為3.4kW。
第7A圖係表示當處理壓力為400Pa時，不論電漿氮化處理的處理溫度為多少，相較於該壓力為6.7Pa或133.3Pa的情形，SiO2 膜中的N劑量較少。又，該傾向會隨著氮化膜厚的增加而變明顯。因此，得知使用電漿氮化處理裝置101來進行氮化處理時，藉由採用400Pa以上的高壓條件，即可抑制N導入存在於晶圓上的SiO2 膜。
繼之，使用第6圖所示的電漿氮化處理裝置101，對SiO2 膜，使處理氣體流量及壓力改變以實施電漿氮化處理。將其結果顯示於第7B圖。第7B圖的縱軸係表示電漿氮化處理後之熱氧化膜中的N劑量，橫軸係表示所有處理氣體中的N2 流量比例(%)。
本實驗係使用含有Ar與N2 的氣體系作為處理氣體。處理氣體的比例為Ar/N2 ＝1152/48mL/min(sccm)、1000/200mL/min(sccm)或900/300mL/min(sccm)。處理壓力為13.3Pa、26.7Pa、400Pa、533Pa或800Pa。處理溫度為400℃或500℃、微波能量為2.0kW。
由第7B圖得知，處理氣體中的N2 比例較高的話，SiO2 膜中的N劑量就較低，可提高選擇性。尤其，為了使N劑量成為3×101 5 (atoms/cm2 )以下，故以將處理氣體中之N2 流量比例設成8%以上、50%以下為佳。
繼之，參照第8A圖~第8C圖，說明本發明之電漿氮化處理之合適的適用例。第8A圖~第8C圖係表示對於具有矽表面與氧化矽膜表面的被處理體，進行電漿氮化處理的步驟之圖面。如第8A圖所示，在Si基板210上形成有氧化矽膜(SiO2 )211，且在其上形成有被圖案化的多晶矽層212。
第8B圖係表示使用與第6圖所示者相同構成的電漿氮化處理裝置101，而在多晶矽層212的表面進行電漿氮化處理的模樣。利用電漿氮化處理，如第8C圖所示那樣在多晶矽層212的表面形成氮化矽膜(Si3 O4 )213。然而，習知的電漿氮化處理方法中，係以離子能量高的電漿施行氮化，所以氧化矽膜211的表面會被氮化而形成SiON膜214。為了盡量避免該SiON膜214的形成，係以在僅將多晶矽層212選擇性地氮化，而不將氧化矽膜211氮化的條件下進行氮化處理為佳。
在此，使用電漿氮化處理裝置101，實施本發明之電漿氮化處理方法，且比較多晶矽層212表面所形成之Si3 O4 膜213的膜厚、與氧化矽膜211表面所形成之SiON膜214的膜厚。該實驗中，係以流量比(Ar/N2 )＝1000/100mL/min(sccm)使用Ar/N2 來作為處理氣體，且處理壓力為6.7Pa(50mTorr)或400Pa(3Torr)。處理溫度為400℃、微波能量為3.4kW。
處理壓力為6.7Pa之低壓處理時，相對於多晶矽層212表面之Si3 N4 膜213的膜厚為1.6nm，氧化矽膜211表面之SiON膜214的膜厚為1.3nm。相對於此，處理壓力為400Pa之高壓處理時，相對於多晶矽層212表面之Si3 N4 膜213的膜厚同樣為1.6nm，氧化矽膜211表面之SiON膜214的膜厚則為0.4nm。SiON膜214之膜厚相對於Si3 N4 213之膜厚的比例，在處理壓力為6.7Pa時約為81%，在處理壓力為400Pa時約為25%。由結果可確認，處理壓力較高的話，較可將多晶矽層212選擇性地進行氮化處理。尤其是在400Pa~1333Pa的處理壓力下，可將SiON膜214之膜厚相對於Si3 N4 213之膜厚的比例抑制為25%以下，所以可以高的選擇性優勢地將多晶矽層212進行氮化處理。再者，N2 流量相對於所有氣體流量的比係以0.08以上、0.5以下為佳。
根據本發明之電漿氮化處理方法，藉由使用電漿氮化處理裝置101，將處理壓力控制為例如高壓的400Pa~1333Pa，可控制多晶矽層212與氧化矽膜211(Si2 O)的氮化比例，所以可進行多晶矽層212得以氧化，但是氧化矽膜211幾乎不會被氮化的處理。具體而言，可使SiON膜214之膜厚相對於所形成之Si3 N4 213之膜厚的比例成為25%以下，較佳可成為10%以下。因此，本發明之電漿氮化處理方法在半導體裝置的氮化製程中，可有利於使用在選擇性地形成Si3 N4 膜213時。
如上所述，在進行使用電漿氧化處理裝置100的電漿處理或使用電漿氮化處理裝置101的電漿處理時，藉由將處理壓力設成400Pa以上、較佳係設成400Pa至1333Pa，對於在表面露出矽、與氮化矽(Si3 N4 )層或氧化矽(SiO2 )層的基板(晶圓W)，利用氧化處理或氮化處理，可以高的選擇性將矽優勢地進行氧化處理或氮化處理，而不會使氮化矽氧化或使氧化矽氮化。就可進行此種選擇性電漿處理的理由而言，例如藉由控制處理壓力，即可降低電漿的離子能量。
第9圖係表示測定電漿的離子能量與處理壓力的關係之結果。在該實驗中，係在具備直徑300mm之平面天線構件31的電漿氮化處理裝置101中，以流量比(Ar/N2 )＝1000/40使用Ar/N2 作為處理氣體，且以微波能量2kW生成含氮電漿。由第9圖可看出，在壓力與離子能量之間明確地具有相關關係，且離子能量係與壓力成反比而降低。
使用電漿將矽施以氧化處理或氮化處理時，必須供給超過Si－Si結合之結合能量(2.3eV)的能量。進行電漿氧化處理或電漿氮化處理時，該能量係被供給作為電漿的離子能量。另一方面，Si－O結合的結合能量為4.6eV，Si－N結合的結合能量為3.5eV。
因此，在電漿的離子能量超過3.5eV的電漿氧化處理中，不僅矽會被氧化，存在於晶圓W上的Si－N結合也會被切斷，而形成Si－O結合。亦即，Si3 N4 膜會被氧化而形成SiON膜。然而，若電漿的離子能量未滿3.5eV的話，Si3 N4 的氧化難以產生，矽會選擇性地被氧化。
又，在電漿的離子能量超過4.6eV的電漿氮化處理中，不僅矽會被氮化，存在於晶圓W上的Si－O結合也會被切斷，而生成Si－N結合。亦即，SiO2 膜會被氮化而形成SiON膜。然而，若電漿的離子能量未滿4.6eV的話，則SiO2 的氮化難以產生，矽會選擇性地被氮化。
如上所述，在本發明中，藉由調整電漿處理時的處理壓力，即可控制電漿的離子能量與自由基的量，且可以高選擇性將矽選擇性地施以氧化處理或氮化處理。並且，在利用具有複數狹縫(微波放射孔32)的平面天線構件32導入微波而激發電漿之方式的電漿氧化處理裝置100及電漿氮化處理裝置101中，由於基板(晶圓W)附近之電漿的電子溫度較低，利用壓力所導致之離子能量的控制較良好，所以特別有利於使用在本發明之選擇性電漿處理。
第10A圖~第10D圖及第11A圖~第11D圖係表示本發明之選擇性電漿處理方法之另一其他實施型態。
第10A圖~第10D圖係將本發明之選擇性電漿處理適用於形成矽基板上所形成之溝渠的內壁氧化膜時的例子。如第10A圖所示，在矽基板220上形成有氧化矽膜221，然後，在其上形成有利用例如熱CVD法沉積的氮化矽膜222。繼之，在氮化矽膜222上塗布阻劑(未顯示圖)，且利用光微影技術，予以曝光、顯影以將阻劑圖案化，而形成具有與元件分離區域圖案對應之開口的阻劑圖案後，以該阻劑圖案作為遮罩，施行異向性蝕刻，以此方式，如第10B圖所示那樣可將氮化矽膜222圖案化。此外，阻劑圖案得以去除。
接著，以氮化矽膜222作為遮罩，將氧化矽膜221及矽基板220施以蝕刻，如第10C圖所示那樣形成溝渠223。其後，在該溝渠223的內壁面，使用電漿氧化處理裝置100，利用與上述同樣之本發明的處理條件，進行電漿氧化處理。此時，藉由控制處理壓力，可進行露出於溝渠223內的矽被氧化，而氮化矽膜222不會被氧化的選擇性電漿氧化處理。藉此方式，如第10D圖所示，可僅在溝渠223內選擇性地形成氧化矽膜224。此外，亦可在氧化處理後，將氧化矽膜224表面施行氮化處理，而成為氮氧化膜。
第11A圖~第11D圖係表示將本發明之選擇性電漿處理適用於形成矽基板上所形成之溝渠的內壁氧化膜時的例子。首先，如第11A圖所示，藉由將矽基板230熱氧化，可在其上形成氧化矽膜(SiO2 )231。繼之，藉由使用CVD(化學氣相生長；Chemical Vapor Deposition)裝置，在氧化矽膜231上形成多晶矽層232後，接著，在其上形成氮化矽(Si3 N4 )層233。
繼之，將沒有顯示圖的阻劑塗佈於氮化矽層233上後，利用光微影技術將阻劑施以圖案化，而形成阻劑遮罩(沒有顯示圖)。使用該阻劑遮罩作為遮罩，實行異向性蝕刻，以此方式，如第11B圖所示那樣氮化矽層233會被圖案化。
去除光阻劑遮罩後，使用被圖案化的氮化矽層233作為硬遮罩，藉由實行反應性離子蝕刻，將多晶矽層232與氧化矽膜231去除，直到矽基板230露出為止，接著，藉由實行反應性離子蝕刻，在矽基板230上形成溝渠234。
然後，如第11C圖所示，使用第1圖之電漿氧化處理裝置100，利用與上述同樣之本發明的處理條件，將溝渠234的內壁面進行電漿氧化處理。此時，藉由控制處理壓力，可進行露出於溝渠234內的矽及多晶矽層232的露出面被氧化，而氮化矽膜233不會被氧化的選擇性電漿氧化處理。藉此方式，如第11D圖所示，可僅在溝渠234內及多晶矽層232選擇性地形成氧化矽膜235。此外，亦可將氧化矽膜235表面施行氮化處理，而成為氮氧化膜。
以上，闡述本發明的實施型態，然而，本發明並不受限於上述實施型態，也可進行各種變形。
例如，上述實施型態中，係使用RLSA方式的電漿氧化處理裝置100及電漿氧化處理裝置101，但是亦可為利用遠距電漿(remote plasma)方式、ICP電漿方法、ECR電漿方式、表面反射波電漿方式、磁控管電漿(magnetron plasma)方式等的電漿處理裝置。此外，利用此等電漿方式時，由於離子能量較大，故以利用使用脈衝狀電漿或電漿遮蔽板來降低離子能量的電漿為佳。
又，上述實施型態係例舉對半導體晶圓進行氮化處理以作為被處理體的例子，但是並不限定於此，亦可應用於例如被處理體以液晶顯示器(LCD)為代表之平面顯示器(FPD)用的玻璃基板的情形，此外，亦可應用於被處理體為化合物半導體等的情形。
產業上利用之可能性
本發明的選擇性電漿處理方法，係可合適地利用於各種半導體裝置的製造過程。
100．．．電漿氧化處理裝置
101．．．電漿氮化處理裝置
1．．．處理室
2．．．載置台
3．．．支持構件
5．．．加熱器
8．．．擋板(baffle plate)
8a．．．貫通開口
9．．．支柱
10．．．開口部
11．．．排氣室
15．．．氣體導入部
16a．．．氣體供給系
17a．．．Ar氣體供給源
18a．．．O2 氣體供給源
19a．．．H2 氣體供給源
20．．．氣體管線
21．．．質流控制器
22．．．開關閥
23．．．排氣管
24．．．排氣裝置
25．．．搬入搬出口
26．．．閘閥
28．．．透過板
29．．．密封構件
31．．．平面天線構件
32．．．微波放射孔
37．．．導波管
38．．．匹配電路
39．．．微波產生裝置
第1圖係表示可利用於本發明之電漿氧化處理裝置的一例之概略剖面圖。
第2圖係用以說明平面天線構件的圖面。
第3A圖係說明選擇性電漿氧化處理之實驗模式的構造之圖面，表示進行電漿氧化處理時的狀態。
第3B圖係說明選擇性電漿氧化處理之實驗模式的構造之圖面，表示進行電漿氧化處理後的狀態。
第4A係表示電漿氧化處理之處理壓力與氧化膜厚比(SiN上/Si上)的關係之曲線圖。
第4B係表示電漿氧化處理之處理壓力與氧化膜厚比(SiN上/Si上)的關係之曲線圖。
第5A圖係說明將本發明之選擇性電漿氧化處理適用於全矽化物化製程的情形之電漿氧化處理前的狀態之圖面。
第5B圖係說明將本發明之選擇性電漿氧化處理適用於全矽化物化製程的情形之電漿氧化處理後的狀態之圖面。
第6圖係表示可利用於本發明之電漿氧化處理裝置的一例之概略剖面圖。
第7A圖係表示電漿氮化處理之膜厚與N劑量的關係之曲線圖。
第7B圖係表示電漿氮化處理之N2 流量比例與N劑量的關係之曲線圖。
第8A圖係說明本發明之選擇性電漿氮化處理的適用例之圖面，表示電漿氮化處理前的狀態。
第8B圖係說明本發明之選擇性電漿氮化處理的適用例之圖面，表示進行電漿氮化處理時的狀態。
第8C圖係說明本發明之選擇性電漿氮化處理的適用例之圖面，表示電漿氮化處理後的狀態。
第9圖係處理壓力與電漿之離子能量的關係之曲線圖。
第10A圖係說明本發明之選擇性電漿氧化處理之其他適用例的圖面，表示在基板表面沉積氮化矽膜的狀態。
第10B圖係說明本發明之選擇性電漿氧化處理之其他適用例的圖面，表示將氮化矽膜予以圖案形成的狀態。
第10C圖係說明本發明之選擇性電漿氧化處理之其他適用例的圖面，表示形成溝渠的狀態。
第10D圖係說明本發明之選擇性電漿氧化處理之其他適用例的圖面，表示在溝渠內選擇性地形成氧化矽膜的狀態。
第11A圖係說明本發明之選擇性電漿氧化處理之另一其他適用例的圖面，表示在基板表面沉積氮化矽層的狀態。
第11B圖係說明本發明之選擇性電漿氧化處理之另一其他適用例的圖面，表示將氮化矽層予以圖案形成的狀態。
第11C圖係說明本發明之選擇性電漿氧化處理之另一其他適用例的圖面，表示將溝渠內面進行電漿氧化處理時的狀態。
第11D圖係說明本發明之選擇性電漿氧化處理之另一其他適用例的圖面，表示選擇性地形成氧化矽膜的狀態。
110．．．Si基板
111．．．Si3 N4 層
112．．．SiO2 膜
113．．．SiON膜

Claims (11)

  1. 一種選擇性電漿處理方法，係在電漿處理裝置的處理室內，對表面具有矽與氮化矽層的被處理體，使含氧電漿作用以對上述氮化矽層將上述矽選擇性地施以氧化處理，而形成氧化矽膜的選擇性電漿處理方法，其特徵為：上述氮化矽層中所形成之氮氧化矽膜的膜厚，相對於利用氧化處理所形成之上述氧化矽膜之膜厚的比例為20%以下。
  2. 如申請專利範圍第1項之選擇性電漿處理方法，其中，上述含氧電漿係利用具有複數狹縫(slot)的平面天線，將微波導入上述處理室內所形成的微波激發高密度電漿。
  3. 如申請專利範圍第1項之選擇性電漿處理方法，其中，處理壓力係400Pa~1333Pa。
  4. 一種選擇性電漿處理方法，係在電漿處理裝置的處理室內，對具有矽露出面與氮化矽露出面的被處理體，使含氧電漿作用，藉此方式，以上述氮化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氧化矽膜之膜厚的比例為20%以下的方式，將上述矽露出面的矽優勢地施以氧化處理。
  5. 如申請專利範圍第1~5項中任一項所記載之選擇 性電漿處理方法，其中，上述含氧電漿係含H2 與O2 ，在H2 /O2 比為1.5以上進行。
  6. 一種選擇性電漿處理方法，係在電漿處理裝置的處理室內，對表面具有矽與氧化矽層的被處理體，使含氮電漿作用以對上述氧化矽層將上述矽選擇性地施以氮化處理，而形成氮化矽膜的選擇性電漿處理方法，其特徵為：將含氮氣體對全氣體流量的流量比設為0.08以上0.5以下，上述氧化矽層中所形成之氮氧化矽膜之膜厚，相對於利用氮化處理所形成之上述氮化矽膜之膜厚的比例為25%以下。
  7. 如申請專利範圍第6項之選擇性電漿處理方法，其中，上述含氮電漿係利用具有複數狹縫的平面天線，將微波導入上述處理室內所形成的微波激發高密度電漿。
  8. 如申請專利範圍第6項之選擇性電漿處理方法，其中，處理壓力係400Pa~1333Pa。
  9. 一種選擇性電漿處理方法，係在電漿處理裝置的處理室內，對具有矽露出面與氧化矽露出面的被處理體，使在含氮氣體對全氣體流量的流量比為0.08以上0.5以下生成之含氮電漿作用，藉此方式，以上述氧化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氮化矽膜之膜厚的比例為25%以下的方式，將上述矽露出面的矽優勢地施以氧化處理。
  10. 一種電漿處理裝置，其特徵為具備： 處理室，係具有載置被處理體的載置台且可進行真空排氣；和控制部，係在上述處理室內，對具有矽露出面與氮化矽露出面的被處理體，使含氧電漿作用，藉此方式，以上述氮化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氧化矽膜之膜厚的比例為20%以下的方式，將上述矽露出面的矽優勢地施以氧化處理，以進行選擇性電漿處理方法的方式進行控制。
  11. 一種電漿處理裝置，其特徵為具備：處理室，係具有載置被處理體的載置台且可進行真空排氣；和控制部，係在上述處理室內，對具有矽露出面與氧化矽露出面的被處理體，使在含氮氣體對全氣體流量的流量比為0.08以上0.5以下生成之含氮電漿作用，藉此方式，以上述氧化矽露出面所形成之氮氧化矽膜之膜厚，相對於上述矽露出面所形成之氮化矽膜之膜厚的比例為25%以下的方式，將上述矽露出面的矽優勢地施以氧化處理，以進行選擇性電漿處理方法的方式進行控制。
TW095135199A 2005-09-22 2006-09-22 Selective plasma treatment TWI415187B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005275874 2005-09-22

Publications (2)

Publication Number Publication Date
TW200713449A TW200713449A (en) 2007-04-01
TWI415187B true TWI415187B (zh) 2013-11-11

Family

ID=37888914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095135199A TWI415187B (zh) 2005-09-22 2006-09-22 Selective plasma treatment

Country Status (6)

Country Link
US (1) US7811945B2 (zh)
JP (1) JP5078617B2 (zh)
KR (2) KR101172997B1 (zh)
CN (1) CN100587923C (zh)
TW (1) TWI415187B (zh)
WO (1) WO2007034871A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10144664B4 (de) 2001-09-11 2005-06-09 GSF-Forschungszentrum für Umwelt und Gesundheit GmbH Vacciniavirus MVA-E3L-Knock-Out-Mutanten und Verwendung hiervon
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
JP2011077321A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
US8748259B2 (en) 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
WO2012060379A1 (ja) 2010-11-04 2012-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2012216633A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法、プラズマ窒化処理装置および半導体装置の製造方法
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
US10008564B2 (en) * 2015-11-03 2018-06-26 Tokyo Electron Limited Method of corner rounding and trimming of nanowires by microwave plasma
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US10636650B2 (en) * 2018-01-15 2020-04-28 Applied Materials, Inc. Argon addition to remote plasma oxidation
JP7393376B2 (ja) * 2021-03-19 2023-12-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197856A1 (en) * 1997-11-05 2002-12-26 Kimihiro Matsuse Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US20030194874A1 (en) * 2002-04-12 2003-10-16 Masahiko Ouchi Etching method
US20030224616A1 (en) * 2002-03-26 2003-12-04 Unryu Ogawa Semiconductor device producing method and semiconductor device producing apparatus
US20040112541A1 (en) * 2001-03-22 2004-06-17 Nobuo Ishii Plasma processor and plasma processing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009985B1 (ko) 1993-08-30 1996-07-25 서울대학교 공과대학 교육연구재단 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP4083000B2 (ja) * 2002-12-12 2008-04-30 東京エレクトロン株式会社 絶縁膜の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197856A1 (en) * 1997-11-05 2002-12-26 Kimihiro Matsuse Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US20040112541A1 (en) * 2001-03-22 2004-06-17 Nobuo Ishii Plasma processor and plasma processing method
US20030224616A1 (en) * 2002-03-26 2003-12-04 Unryu Ogawa Semiconductor device producing method and semiconductor device producing apparatus
US20030194874A1 (en) * 2002-04-12 2003-10-16 Masahiko Ouchi Etching method

Also Published As

Publication number Publication date
KR101163816B1 (ko) 2012-07-09
CN100587923C (zh) 2010-02-03
WO2007034871A1 (ja) 2007-03-29
KR101172997B1 (ko) 2012-08-09
CN101080810A (zh) 2007-11-28
KR20080058349A (ko) 2008-06-25
JPWO2007034871A1 (ja) 2009-03-26
TW200713449A (en) 2007-04-01
KR20110091553A (ko) 2011-08-11
US20080176413A1 (en) 2008-07-24
US7811945B2 (en) 2010-10-12
JP5078617B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
TWI415187B (zh) Selective plasma treatment
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
KR100956705B1 (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP5252913B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
KR100874517B1 (ko) 플라즈마 처리 방법
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
TWI433237B (zh) A plasma oxidation treatment method and a plasma processing apparatus
JP2008251855A (ja) シリコン酸化膜の形成方法
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees