JP4083000B2 - 絶縁膜の形成方法 - Google Patents
絶縁膜の形成方法 Download PDFInfo
- Publication number
- JP4083000B2 JP4083000B2 JP2002360807A JP2002360807A JP4083000B2 JP 4083000 B2 JP4083000 B2 JP 4083000B2 JP 2002360807 A JP2002360807 A JP 2002360807A JP 2002360807 A JP2002360807 A JP 2002360807A JP 4083000 B2 JP4083000 B2 JP 4083000B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- film
- insulating film
- gas
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁膜を形成する方法に関する。より詳しくは、本発明は、ＣＶＤ（Chemical Vapor Deposition；化学気相堆積法）等により成膜した絶縁膜に、少なくとも希ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜を改質する工程を伴う絶縁膜の形成方法に関する。本発明の改質方法は、この改質により得られた膜を、いわゆるトランジスタのＧａｔｅ絶縁膜やメモリーデバイスの電極間絶縁膜に用いる際に、特に好適に使用可能である。
【０００２】
【従来の技術】
本発明は半導体ないし半導体装置、液晶デバイス等の電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体装置（devices）におけるトランジスタのＧａｔｅ絶縁膜形成技術およびその背景を例にとって説明する。
【０００３】
シリコンを始めとする半導体ないし電子デバイス材料用基材には、酸化膜を始めとする絶縁膜の形成、ＣＶＤ等による成膜、エッチング等の種々の処理が施される。
【０００４】
近年の半導体デバイスの高性能化は、トランジスタを始めとする該デバイスの微細化技術の上に発展してきたといっても過言ではない。現在も更なる高性能化を目指してトランジスタの微細化技術の改善がなされている。近年の半導体装置の微細化、および高性能化の要請に伴い、（例えば、リーク電流の点で）より高性能な絶縁膜に対するニーズが著しく高まって来ている。これは、従来の比較的に集積度が低いデバイスにおいては事実上問題とならなかったような程度のリーク電流であっても、近年の微細化および／又は高性能化したデバイスにおいては多量の電力を消費する可能性があるためである。特に、近年始まった、いわゆるユビキタス社会（何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会）における携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が極めて重要な課題となる。
【０００５】
典型的には、例えば、次世代ＭＯＳトランジスタを開発する上で、上述したような微細化技術が進むにつれてゲート絶縁膜の薄膜化が限界に近づいてきており、克服すべき大きな課題が現れてきた。すなわち、プロセス技術としては現在ゲート絶縁膜として用いられているシリコン酸化膜（ＳｉＯ２）を極限（１〜２原子層レベル）まで薄膜化することは可能であるものの、２ｎｍ以下の膜厚まで薄膜化を行った場合、量子効果によるダイレクトトンネルによるリーク電流の指数関数的な増加が生じ、消費電力が増大してしまうという問題点である。
【０００６】
現在、ＩＴ（情報技術）市場はデスクトップ型パーソナルコンピュータや家庭電話等に代表される固定式電子デバイス（コンセントから電力を供給するデバイス）から、インターネット等にいつでもどこでもアクセスできる「ユビキタス・ネットワーク社会」への変貌を遂げようとしている。従って、ごく近い将来に、携帯電話やカーナビゲーションゲーションシステムなどの携帯端末が主流となると考えられる。このような携帯端末は、それ自体が高性能デバイスであることが要求されるが、これと同時に、上記の固定式デバイスではそれほど必要とされない小型、軽量のバッテリー、電池等で駆動した場合でも長時間の使用に耐えうる機能を備えていることが前提となる。よって、携帯端末においては、これらの高性能化を図りつつ、しかも消費電力の低減化が極めて重要な課題となっている。
【０００７】
典型的には、例えば、次世代ＭＯＳトランジスタを開発する上で、高性能のシリコンＬＳＩの微細化を追求していくとリーク電流が増大して、消費電力も増大するという問題が生じている。そこで性能を追求しつつ消費電力を少なくするためには、ＭＯＳトランジスタのゲートリーク電流を増加させずにトランジスタの特性を向上させることが必要となる。
【０００８】
このような高性能かつ低消費電力のトランジスタを実現するという要請に応えるために、種々の手法（例えば、シリコン酸化膜の改質、シリコン酸窒化膜ＳｉＯＮの使用）が提案されているが、その有力な手法の一つが、Ｈｉｇｈ−ｋ（高誘電率）材料、すなわちＳｉＯ２膜よりも誘電率の高い材料を用いたゲート絶縁膜の開発である。このようなHigh-k材料を用いることにより、SiO2換算膜厚であるEOT（Equivalent Oxide Thickness）を物理的膜厚よりも薄くすることが可能となる。すなわち、SiO2と同じEOTでも物理的に厚い膜を用いることが可能となり、消費電力の大幅な低減が期待できるためである。このようなＨｉｇｈ−ｋ材料としては、現在ＳｉＯ２膜よりも誘電率の高い種々の材料ないし物質が候補として挙がっている。
【０００９】
従来のトランジスタのGate絶縁膜には酸化法を用いて形成されたシリコン酸化膜（SiO2）が用いられてきた。この方法によって形成されたSi/SiO2界面は良好な特性を持っており、トランジスタ動作時におけるキャリアの移動度が早いなどの特徴を有しているが、薄膜化が進むにつれて前述したリーク電流の増加やPMOSにおけるボロンの突き抜けに起因した閾値電圧のばらつきなどの問題が生じるようになってきた。
【００１０】
次世代のトランジスタのGate絶縁膜として有力な候補となっている前述のHigh-k材料は、従来の酸化膜形成と同様の酸化法を用いて形成することは不可能であり、CVDなどのDeposition法によって成膜がなされている。従来の成膜技術では大面積（例えば直径２００mmのシリコンウェハ）上にHigh-k物質を成膜する場合、膜厚および膜質の均一性を維持するために５００度以下の低温での成膜が必要となるが、その場合、低温プロセスに起因した膜中原子の未結合手が多数発生し、膜特性を劣化させる場合がある。また、熱ＣＶＤによるHigh-k成膜の場合、成膜原料として炭素原子を含むZr(OC(CH3)3)4、Hf(OC2H5)4等の有機金属ソースを用いる場合が多いが、その場合膜中に炭素原子が含まれるために誘電率の低下や膜中トラップの増加などの特性劣化が観測される（非特許文献１）。また、CVD法によってシリコン基板上に直接成膜を行った場合は、界面特性の大幅な劣化が存在する。したがって、High-k材料をGate絶縁膜に用いる際は、絶縁膜とSi基板の界面特性を向上させるため、界面に薄い（〜１０A）酸化膜（下地酸化膜）を形成する積層構造が用いられている。
【００１１】
High-k物質を用いたGate絶縁膜のターゲット膜厚は１２A以下であることから、下地酸化膜としては１０A以下の薄い絶縁膜が必要となる。しかしながらSi基板上に直接１０A以下の薄い酸化膜を従来の熱酸化やプラズマ酸化技術によって成膜する場合、膜厚を制御するために低温で処理を行う必要があるが、その場合は酸化膜のリーク電流の増加や界面特性の劣化などが生じ、この酸化膜を下地酸化膜として利用することは困難となる。また、膜厚の制御が比較的容易であるCVD法で成膜された酸化膜は熱酸化やプラズマ酸化によって形成された酸化膜と比較して酸素欠損に起因したシリコンの未結合手が多く、リーク特性や信頼性、界面特性の点で劣る。
また、DRAMやフラッシュメモリーの電極間絶縁膜においても、微細化や低消費電力化の要求に伴い、高誘電率化、高信頼性化やリーク電流の低減といったトランジスタと同様の課題が生じてきている（非特許文献２）。
【非特許文献１】
ZrO2 film growth by chemical vapor deposition using zirconium
tetra-tert-butoxide, M.A. Cameron, S.M. George, Thin Solid Fil
ms, 348(1999), pp.90-98
【非特許文献２】
DRAM用Ta2O5キャパシター形成技術、神山聡、応用物理、第69巻、第
９号、pp.1067-1073（2000）
【００１２】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を解消した絶縁膜を与えることが可能な絶縁膜の形成方法を提供することにある。
【００１３】
本発明の他の目的は、高性能化および／又は低消費電力化等の優れた特性を有する電子デバイスのための優れた膜質の絶縁膜を与えることが可能な絶縁膜の形成方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明者は鋭意研究の結果、気相堆積に基づく絶縁膜に対して、複数の材料からなる積層構造を用い、更にこの絶縁膜を少なくとも希ガスを含む処理ガスに基づくプラズマを照射して、当該絶縁膜を改質することが上記目的達成のために極めて効果的なことを見出した。
【００１５】
本発明の絶縁膜の形成方法は上記知見に基づくものであり、より詳しくは、電子デバイス用基材上に、気相堆積に基づく方法で成膜された絶縁膜を、複数の層からなる積層構造となるように成膜を行い、前述のプラズマ処理を施すことで該絶縁膜の改質を行うことで特性の向上を目指すものである。プラズマ処理は、各層形成毎、もしくは全層形成後に行うなど、必要に応じて導入方法を工夫することが可能であり、最適な改質効果を得られやすく、かつ工程管理の自由度も大きい。また、複数の層に用いられる材料は必要に応じてすべて同じ物質からなる場合や、異なる物質からなる場合、一部が同じである場合など、幅広く選択することができる。プラズマ改質処理の導入方法と絶縁物質の組み合わせを変えることで、任意の工程管理のもとに好適な絶縁特性をもつ絶縁膜の形成が期待できる。
【００１６】
【発明の実施の形態】
以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
（改質方法）
【００１７】
本発明においては、電子デバイス用基材上に配置された気相堆積に基づく絶縁膜に対して、酸素原子含有ガスを少なくとも含む処理ガスに基づくプラズマを照射して、該絶縁膜を改質する。
【００１８】
（電子デバイス用基材）
【００１９】
本発明において使用可能な上記の電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の１種または２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、金属を主成分とする材料、石英を主成分とする材料等が挙げられる。
【００２０】
（酸化、窒化に基づく絶縁膜）
トランジスタのGate絶縁膜へ本発明を応用する際は、基板直上部の第1層は熱酸化（窒化）法、プラズマ酸化（窒化）法、触媒酸化（窒化）法によって形成された、シリコン酸化膜（SiO2）、シリコン酸窒化膜（SiON）、シリコン窒化膜（Si3N4）膜を用いることが出来る。
【００２１】
（気相堆積に基づく絶縁膜）
【００２２】
気相堆積に基づく絶縁膜である限り、ＰＶＤ、ＣＶＤ等の公知の気相堆積により形成された膜を特に制限なく使用することができる。この絶縁膜がＨｉｇｈ−ｋ材料を含む場合には、該Ｈｉｇｈ−ｋ膜を形成する方法としては、電子ビーム蒸着やスパッタ等の技術に代表されるＰＶＤ、触媒反応を利用したホットワイヤーＣＶＤ、プラズマによるラジカル形成反応を用いたプラズマＣＶＤ等も使用可能であるが、均一性や膜質の点からは熱ＣＶＤ法を用いることが好ましい。
【００２３】
（プラズマによる絶縁膜の改質）
【００２４】
上記の絶縁膜をプラズマによって改質する。この際に用いるガスの種類は目的によって以下のように選択することが可能である。
プラズマによる改質処理は、希ガスと酸素原子を含むガスよりなる酸素プラズマを用いる場合と、希ガスと窒素原子を含むガスよりなる窒素プラズマを用いる場合の２つに大きく分けられる。
希ガスと酸素原子を含むガスを用いた場合は、酸素ラジカルが多量に発生し酸化反応が生じる。したがって、有機金属ソースを用いたCVDによって形成された絶縁膜に本発明による酸化処理を施した場合は、絶縁膜に多量に含まれる膜中の有機物（炭素原子）を酸化により燃焼させ、膜質を向上させる効果が期待される。また、CVD酸化膜へ応用した場合は、膜中に存在するSiの未結合手を酸素により終端することで、特性の向上が期待できる。
希ガスと窒素原子を含むガスを用いた場合は、窒素ラジカルが多量に発生し窒化反応が生じる。絶縁膜中に窒素原子が含まれることで膜の誘電率は上昇するため、キャパシタの微細化等に好適に応用することが可能である。また、窒化を施すことで絶縁膜の耐酸化性が向上するため、キャパシタの電極間絶縁膜に窒化を施し、その上に金属電極を形成した際に、上部金属電極の酸化が抑制され、電極の剥がれや誘電率の低下などの問題を回避することが可能となる。また、窒化を施すことでPMOSデバイスにおけるボロンの突き抜け防止効果が向上するため、PMOSデバイスの閾値電圧のばらつきなどの特性劣化を抑制することが可能となる。
プラズマによる改質は、積層構造へ応用する場合、各層の成膜の間に任意に導入することが可能であり、例えば次のようなさまざまな導入方法が考えられる。
第1層成膜→プラズマ酸化→第2層成膜→プラズマ窒化→第3層成膜→プラズマ酸化→電極形成
第1層形成→第2層形成→第3層形成→プラズマ窒化→電極形成
第1層形成→第2層形成→プラズマ酸化→第3層形成→プラズマ窒化→電極生成
第1層形成→プラズマ酸化→第2層形成→プラズマ窒化→プラズマ酸化→電極形成
第1層形成→プラズマ酸化→第2層形成→プラズマ窒化→電極形成
上記のような従来の成膜方法とプラズマによる改質処理を組み合わせることで、好適な特性を有する絶縁膜の形成が可能となる。
【００２５】
上記の絶縁膜改質に用いるべきプラズマは、特に制限されない。すなわち、現在用いられている平行平板型ＲＦプラズマ、誘導コイル（ＩＣＰ）プラズマや、ＥＣＲプラズマ、ないしは下記のＳＰＡプラズマ等を使用することができる。
【００２６】
これらのプラズマ特性は、以下のような特徴がある。一般に並行平板型ＲＦプラズマは電子密度が１Ｅ９〜１１／ｃｍ３、電子温度が３〜４ｅＶである。これは電子密度が低く電子温度が高いプラズマであり、低密度のために充分な反応種を形成できず、また高い電子温度のために膜中への電荷の打ち込みや基板へのプラズマダメージなどが生じ易い傾向がある。
【００２７】
また、ＩＣＰプラズマにおいては、密度は１Ｅ１０〜１２／ｃｍ３と充分であるが、電子温度が３〜４ｅＶと高く、ダメージが生じ易い傾向がある。更に、ＥＣＲプラズマも電子密度は１Ｅ９〜１３／ｃｍ３と広い範囲で制御が可能であるが、電子温度が２〜７ｅＶと高く、かつ電子密度と温度はトレードオフであり、高密度でかつ低電子温度のプラズマを形成することは比較的に困難である。また、いずれのプラズマも大面積化が困難であると言う共通の問題を持っているため、今後量産性の点で大きな発展が予想される３００ｍｍウェハプロセスへの応用は極めて難しい（Improvement of Electrical Properties for High-k Dielectrics Grown by MOCVD via Cyclic Remote Plasma Oxidation, Sadayoshi Horii et al. Extended Abstracts of the SSDM, Nagoya, 2002, pp.172-173）。
【００２８】
高密度でかつ低電子温度のプラズマを形成することが容易で、且つ大面積化への対応も容易な点からは、下記のＳＰＡプラズマを用いることが好ましい（Characterization of Ultra Thin Oxynitride Formed by Radical Nitridation with Slot Plane Antenna Plasma, Takuya Sugawara et al. Extended Abstracts of the SSDM, Nagoya, 2002, pp.714-715）。
【００２９】
（平面アンテナ部材）
【００３０】
本発明の電子デバイス材料の製造方法においては、複数のスロットを有する平面アンテナ部材（ＳＰＡ：Slot Plane Antenna）を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを形成する。本発明においては、このような優れた特性を有するプラズマを用いて該絶縁膜の改質を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。
【００３１】
（処理ガス条件）
【００３２】
本発明の絶縁膜の改質においては、改質により形成されるべき絶縁膜の特性の点からは、下記の条件が好適に使用できる。
【００３３】
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：５００〜３０００ｓｃｃｍ、より好ましくは１０００〜２０００ｓｃｃｍ、
【００３４】
Ｏ２：１０〜５００ｓｃｃｍ、より好ましくは１０〜３００ｓｃｃｍ、
【００３５】
温度：室温（２５℃）〜６００℃、より好ましくは２５０〜５００℃、特に好ましくは２５０〜４００℃
【００３６】
圧力：３〜４００Ｐａ、より好ましくは６７〜２７０Ｐａ、特に好ましくは６７〜１３０Ｐａ
【００３７】
マイクロ波：０．７〜４．５Ｗ／ｃｍ２、より好ましくは１．４〜３．６Ｗ／ｃｍ２、特に好ましくは１．４〜２．８Ｗ／ｃｍ２
【００３８】
本発明によれば、良質な絶縁膜を形成することができる。したがって、この絶縁膜上に他の層（例えば、電極層）を形成し、後工程による処理を施すことで、特性に優れた半導体装置の構造を形成することが容易である。
【００３９】
（製造装置の一態様）
【００４０】
以下、本発明の製造方法に好適に用いられる半導体製造装置の一態様について説明する。
【００４１】
（半導体装置の一態様）
まず本発明の電子デバイス材料の製造方法によって製造可能な半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えたＭＯＳ構造を有する半導体装置を図１を参照しつつ説明する。
【００４２】
図１（ａ）を参照して、この図１（ａ）において参照番号１はシリコン基板、１１はフィールド酸化膜、２はゲート絶縁膜であり、１３はゲート電極である。上述したように、本発明の製造方法によれば極めて薄く且つ良質なゲート絶縁膜２を形成することができる。このゲート絶縁膜２は、図１（ｂ）に示すように、シリコン基板１との界面に形成された、品質の高い絶縁膜からなる。
【００４３】
この例では、この品質の高い絶縁膜２は、熱ＣＶＤによって形成されたシリコン酸化膜（High Temperature Oxide：ＨＴＯ）を希ガスおよび酸素ガスを処理ガスとして用いた酸素プラズマにより改質することで形成された第1層（図１（ｂ）の２１）と、熱ＣＶＤによって形成されたＨｆＳｉＯを窒素プラズマおよび酸素プラズマにより改質することで形成された第２層（図1（ｂ）の２２）との積層構造からなるものとする。
具体的な工程の例を以下に示す。７８０度に加熱したシリコン基板上にＳｉＨ２Ｃｌ２とＮ２Ｏをそれぞれ２００ｓｃｃｍ（３．３３×１０ −６ ｍ ３ ／秒）、４００ｓｃｃｍ（６．６７×１０ −６ ｍ ３ ／秒）ずつ流し、圧力を６０Ｐａに保持して５分間処理を行い、１０ＡのＣＶＤシリコン酸化膜（ＨＴＯ）を成膜した。このＨＴＯ膜が成膜されたシリコン基板を次に示すような方法でプラズマ改質する。ＨＴＯが成膜されたシリコン基板を4００℃に加熱し、ウェハ上に希ガスと酸素をそれぞれ２０００ｓｃｃｍ（３．３３×１０ −５ ｍ ３ ／秒）、２００ｓｃｃｍ（３．３３×１０ −６ ｍ ３ ／秒）ずつ流し、圧力を１３０Ｐａに保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して３Ｗ／ｃｍ２のマイクロ波を１０秒照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いてＨＴＯの改質を行い、膜中に多数存在するＳｉの未結合手を酸素原子により終端することで膜特性の改善を目指す。更にこの改質されたＨＴＯ膜上部にＨｆＳｉＯ膜を成膜する。ターシャリーブトキシハフニウム（ＨＴＢ：Ｈｆ（ＯＣ２Ｈ５）４）とシランガス（ＳｉＨ４）をそれぞれ１ｓｃｃｍ（１．６７×１０ −８ ｍ ３ ／秒）、４００ｓｃｃｍ（６．６７×１０ −６ ｍ ３ ／秒）ずつ導入し、圧力を５０Paに保持する。HTBの流量は液体マスフローコントローラ、シランガスの流量はガスマスフローコントローラの流量である。この雰囲気中で前記のHTOが成膜されたシリコン基盤を３５０℃にて加熱し、基板上でＨｆとＳｉとＯの反応種を反応させることでＨｆＳｉＯ膜を成膜する。処理時間を含めたプロセス条件を調整することで、４ｎｍのＨｆＳｉＯ膜を成膜する。このＨＴＯ／ＨｆＳｉＯ積層構造を更に窒素プラズマ、酸素プラズマを用いて以下のように改質を行う。基板を４００℃に加熱し、ウェハ上に希ガスと窒素をそれぞれ２０００ｓｃｃｍ（３．３３×１０ −５ ｍ ３ ／秒）、１５０ｓｃｃｍ（２．５×１０ −６ ｍ ３ ／秒）ずつ流し、圧力を１３０Ｐａに保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して３Ｗ／ｃｍ２のマイクロ波を１０秒照射することにより窒素および希ガスとを含むプラズマを形成し、このプラズマを用いてＨＴＯ／ＨｆＳｉＯ積層構造の窒化処理を行い、誘電率の向上と、耐酸化性の向上を目指す。更に、ＨＴＯ改質と同様の酸素プラズマ処理を施し、膜中に多量に含まれている有機物（炭素原子）を燃焼させ、膜特性の向上を目指す。最後の酸化前に窒化処理を施しているために、酸化による過度な増膜は抑制され、最終的に電気的膜厚が２ｎｍ程度の良好な特性をもつGate絶縁膜の形成が期待できる。
【００４４】
この絶縁膜２の表面上には、更にシリコン（ポリシリコンまたはアモルファスシリコン）や金属を主成分とするゲート電極１３が形成されている。
【００４５】
続いて、製造方法の一態様として、上述のゲート絶縁膜２を形成するための半導体製造装置について説明する。
【００４６】
図２は本発明によるゲート絶縁膜を形成するための半導体製造装置３０の全体構成の一例を示す概略図（模式平面図）である。半導体製造装置３０は主に絶縁膜を成膜するCVD処理ユニット３３と、CVD処理ユニット３３において成膜された絶縁膜を改質するプラズマ処理ユニット３２、および処理を行うために必要な搬送系から構成されている。ここでは各装置の構造を詳細に説明するにとどめ、実際の処理におけるウェハの流れを含めた工程の解説は後述するロジックデバイス製造の一態様の中で説明をする。
【００４７】
図２に示すように、この半導体製造装置３０のほぼ中央には、ウエハＷ（図３）を搬送するための搬送室３１が配設されており、この搬送室３１の周囲を取り囲むように、プラズマ処理ユニット３２、ＣＶＤ処理ユニット３３、各処理室間の連通／遮断の操作を行うための二機のロードロックユニット３４および３５、種々の加熱操作を行うための加熱ユニット３６、が配設されている。
【００４８】
ロードロックユニット３４、３５の横には、種々の予備冷却ないし冷却操作を行うための予備冷却ユニット４５、冷却ユニット４６がそれぞれ配設されている。
【００４９】
搬送室３１の内部には、搬送アーム３７および３８が配設されており、前記各ユニット３２〜３６との間でウエハＷ（図２）を搬送することができる。
【００５０】
ロードロックユニット３４および３５の図中手前側には、ローダーアーム４１および４２が配設されている。これらのローダーアーム４１および４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れすることができる。
【００５１】
（絶緑膜改質装置の一態様）
【００５２】
図３はゲート絶緑膜２の改質に使用可能なプラズマ処理ユニット３２の垂直方向の模式断面図である。
【００５３】
図３を参照して、参照番号５０は、例えばアルミニウムにより形成された真空容器である。この真空容器５０の上面には、基板（例えばウエハＷ）よりも大きい開口部５１が形成されており、この開口部５１を塞ぐように、例えば石英や酸化アルミ等の誘電体により構成された偏平な円筒形状の天板５４が設けられている。この天板５４の下面である真空容器５０の上部側の側壁には、例えばその周方向に沿って均等に配置した１６箇所の位置にガス供給管７２が設けられており、このガス供給管７２からＯ２や希ガス、Ｎ２およびＨ２等から選ばれた１種以上を含む処理ガスが、真空容器５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
【００５４】
天板５４の外側には、複数のスロットを有する平面アンテナ部材、例えば銅板により形成されたスロットプレインアンテナ（Slot Plane Antenna；ＳＰＡ）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３は、ＳＰＡ６０に下縁が接続された偏平な平板状導波路６３Ａと、この円形導波管６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
【００５５】
ここで、本発明においては、ＵＨＦとマイクロ波とを含めて高周波領域と呼ぶものとする。すなわち、高周波電源部より供給される高周波電力は３００ＭＨｚ以上のＵＨＦや１ＧＨｚ以上のマイクロ波を含む、３００ＭＨｚ以上２５００ＭＨｚ以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
【００５６】
前記円筒形導波管６３Ｂの内部には、導電性材料からなる軸部６２の、一端側がＳＰＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
【００５７】
また真空容器５０内には、天板５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。更に真空容器５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
【００５８】
（ＳＰＡの一態様）
【００５９】
図４は本発明の電子デバイス材料の製造装置に使用可能なＳＰＡ６０の一例を示す模式平面図である。
【００６０】
この図４に示したように、このＳＰＡ６０では、表面に複数のスロット６０ａ、６０ａ、…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
【００６１】
（ＣＶＤ処理ユニットの一態様）
【００６２】
図５は本発明の電子デバイス材料の製造装置に使用可能なＣＶＤ処理ユニット３３の一例を示す垂直方向の模式断面図である。
【００６３】
図５に示すように、ＣＶＤ処理ユニット３３の処理室８２は、例えばアルミニウム等により気密可能な構造に形成されている。この図５では省略されているが、処理室８２内には加熱機構や冷却機構を備えている。
【００６４】
図５に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、ゲート絶縁膜形成の原料となる、シランやジクロロシラン、気化器（加熱蒸発器）を通して液体から気化された有機金属物質（例えばＨｆ（ＯＣ2Ｈ5）4、Ｔａ（ＯＣ2Ｈ5）5）等を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。
【００６５】
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる排気手段（図示せず）に接続されている。この排気手段により、処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
【００６６】
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
【００６７】
この図５に示した態様においては、ウエハＷと略同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
【００６８】
この載置台８７は、必要に応じて、載置したウエハＷを回転できるような機構になっている。
【００６９】
図５中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図５中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示せず）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。
【００７０】
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
【００７１】
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
（ロジックデバイス製造の一態様）
【００７２】
本発明をロジックデバイスの製造に適用した一態様について述べる。このような態様は、大別して、素子分離→ＭＯＳトランジスタ作製→容量作製→層間絶縁膜成膜および配線のような流れとなる。図６は本発明を用いたロジックデバイス作製工程のフロー図である。
【００７３】
以下に本発明の工程が含まれるＭＯＳトランジスタ作製前工程の中でも、特に本発明と関連の深いＭＯＳ構造の作製について説明する。
【００７４】
（基板）
【００７５】
基板にはＰ型もしくはＮ型のシリコン基板を用い、比抵抗が１〜３０Ωｃｍ、面方位（１００）のものを用いる。
【００７６】
シリコン基板上には目的に応じ、ＳＴＩやＬＯＣＯＳ等の素子分離工程やチャネルインプラが施されており、ゲート酸化膜やゲート絶縁膜が成膜されるシリコン基板表面には犠牲酸化膜が成膜されている（図６（Ａ））。
【００７７】
（ゲート絶縁膜成膜前の洗浄）
一般にＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去する。必要に応じ、ＳＰＭ（硫酸と過酸化水素水の混合液）、オゾン水、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）、塩酸水（塩酸と純水の混合液）、有機アルカリなどを用いる時もある。
【００７８】
（下地酸化膜の形成）
洗浄に引き続き、熱ＣＶＤ装置（図示せず）においてＣＶＤ酸化膜（ＨＴＯ：High Temperature Oxide）が形成される（図６（Ｂ））。
【００７９】
次いでプラズマ処理ユニット３２（図２）内の真空容器５０の側壁に設けたゲートバルブ（図示せず）を開いて、搬送アーム３７、３８により、前記シリコン基板１表面にＣＶＤ酸化膜（ＨＴＯ、２１（図１（ｂ））が形成されたウエハＷを載置台５２（図３）上に載置し、プラズマ酸化によるＨＴＯの改質を行う（図６（Ｂ））。
【００８０】
ゲートバルブを閉じて内部を密閉した後、真空ポンプ５５により排気管５３を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部６１より例えば２．４５ＧＨｚ（２２００Ｗ）のマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０および天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【００８１】
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、更に平板状導波路６３Ａを径方向に伝送していき、ＳＰＡ６０のスロット６０ａより放射され、天板５４を透過して真空容器５０に導入される。この際マイクロ波を用いているため高密度低電子温度のプラズマが発生し、またマイクロ波をＳＰＡ６０の多数のスロット６０ａから放射しているため、このプラズマが均一な分布なものとなる。
【００８２】
次いで、載置台５２の温度を調節してウエハＷを例えば４００℃に加熱しながら、ガス供給管７２よりクリプトンやアルゴン等の希ガスと、Ｏ2 ガスとを、それぞれ２０００ｓｃｃｍ、２００ｓｃｃｍの流量で導入して酸素プラズマを発生させ、ＣＶＤ酸化膜（ＨＴＯ）の改質を実施する。図６（Ｂ）
【００８３】
（Ｈｉｇｈ−ｋ Ｇａｔｅ絶縁膜の形成）
次に、ゲートバルブ（図示せず）を開き、真空容器５０内に搬送アーム３７、３８（図２）を進入させ、載置台５２上のウエハＷを受け取る。この搬送アーム３７、３８はウエハＷをプラズマ処理ユニット３２から取り出した後、隣接するＣＶＤ処理ユニット３３内の載置台にセットし、Ｈｉｇｈ−ｋ絶縁膜を形成する（ステップ２）。図６（Ｃ）
【００８４】
ＣＶＤ処理ユニット３３内ではＨｉｇｈ−ｋ絶縁膜形成に用いられるソースガスを所定の条件下にて導入し、ウェハＷを適正に加熱することでＨｉｇｈ−ｋ絶縁膜２２が成膜される（図１（ｅ））。Ｈｉｇｈ−ｋ物質としては例えばＨｆＳｉＯ膜が成膜される。ターシャリーブトキシハフニウム（ＨＴＢ：Ｈｆ（ＯＣ２Ｈ５）４）とシランガス（ＳｉＨ４）を処理室８２にそれぞれ１ｓｃｃｍ（１．６７×１０ −８ ｍ ３ ／秒）、４００ｓｃｃｍ（６．６７×１０ −６ ｍ ３ ／秒）ずつガス導入管８３を通じて導入し、処理室８２の圧力を５０Ｐａに保持する。ＨＴＢの流量は液体マスフローコントローラ、シランガスの流量はガスマスフローコントローラの流量である。この雰囲気中で前記のＨＴＯが成膜されたシリコン基板Ｗを３５０℃にて加熱し、基板上でＨｆとＳｉとＯの反応種を反応させることでＨｆＳｉＯ膜を成膜する。処理時間を含めたプロセス条件を調整することで、４ｎｍのＨｆＳｉＯ膜を成膜する。（図６（ｅ）、図１０）
【００８５】
次いで、プラズマ処理ユニット３２内で形成されたＨＴＯ／ＨｆＳｉＯ積層構造（図１（ａ）の２）の表面上に窒化処理が施された（図６（Ｄ））。
【００８６】
この表面窒化処理の際には、例えば、真空容器５０内にて、ウエハ温度が例えば４００℃、プロセス圧力が例えば６６．７Ｐａ（５００ｍＴｏｒｒ）の状態で、容器５０内にガス導入管よりアルゴンガスと、Ｎ2 ガスとを、それぞれ２０００ｓｃｃｍ、１５０ｓｃｃｍの流量で導入する。
【００８７】
その一方で、マイクロ波電源部６１より例えば２Ｗ／ｃｍ２のマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０ｂおよび天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【００８８】
この工程（表面窒化）では、導入されたガスはプラズマ化し、窒素ラジカルが形成される。この窒素ラジカルがウエハＷ上面上の絶縁膜上で反応し、比較的短時間で絶縁膜表面を窒化する。
【００８９】
この窒化処理を例えば２０秒行うことで、ＨＴＯ／ＨｆＳｉＯ積層構造の誘電率が上昇し、微細化によって生じる蓄積容量の低下を防ぐことが出来る。また、耐酸化性およびボロンの突き抜け耐性が向上することで上部に電極を形成した際のデバイス特性の劣化を抑制することが出来る。引き続いてプラズマ処理ユニット３２内にて前述のＨＴＯ改質に用いた条件と同じ条件にてプラズマ酸化処理を施し、ＨｆＳｉＯ膜に含まれる有機物（炭素原子）を燃焼させ、膜特性の改善を行う。その後、ＨＴＯ／ＨｆＳｉＯ積層構造の形成されたウェハＷをプラズマ処理ユニット３２から搬送アーム３７、３８によって取り出し、ロードロックユニット３４、３５を介して装置手前に設置されたカセットステージ４３上にセットされたウェハカセットにローダーアーム４１、４２によって搬送される。
【００９０】
（ゲート電極用ポリシリコン成膜）
【００９１】
上記で形成したＨｉｇｈ−ｋゲート絶縁膜（下地膜を含む）上にＭＯＳトランジスタのゲート電極としてポリシリコン（アモルファスシリコンを含む）をＣＶＤ法にて成膜する。ゲート絶縁膜の成膜されたシリコン基板を５００℃から６５０℃の範囲内で加熱し、基板上にシリコンを含むガス（シラン、ジシラン等）を１０から１００Ｐａの圧力下で導入することでゲート絶縁膜上に膜厚５０ｎｍから５００ｎｍの電極用ポリシリコンを成膜する。ゲート電極としてはポリシリコンの代替として、シリコンゲルマニウムやメタル（Ｗ、Ｒｕ、ＴｉＮ、Ｔａ、Ｍｏなど）が用いられることがある（図６（Ｅ））。
【００９２】
（ゲートパターンニング、ソース／ドレイン形成、メタル電極形成）
その後、ゲートのパターンニング、選択エッチングを行い、ＭＯＳキャパシタを形成し（図６（Ｆ））、イオン打ち込み（インプラ）を施してソース、ドレインを形成する（図６（Ｇ））。その後アニールによりドーパント（チャネル、ソース、ドレインへインプラされたリン（Ｐ）、ヒ素（Ａｓ）、ホウ素（Ｂ）等）の活性化を行う。続いて後工程となる層間絶縁膜の成膜、パターンニング、選択エッチング、メタルの成膜を組み合わせた配線工程を経て本様態に関わるＭＯＳトランジスタが得られる（図６（Ｈ））。最終的にこのトランジスタ上部に様々なパターンで配線工程を施し、回路を作ることでロジックデバイスが完成する。
【００９３】
なお、本態様ではロジックデバイス製造への本発明の応用を例に取り上げ、Gate絶縁膜としてＨＴＯ／ＨｆＳｉＯ積層構造を形成したが、それ以外の組成からなる絶縁膜を形成することも可能である。Gate絶縁膜としては、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮに代表される絶縁物質、およびＴａ２Ｏ５、ＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＴｉＯ２、Ｙ２Ｏ３、ＢＳＴ、ＳＴＯ、ＰＺＴ、Ｐｒ２Ｏ３、Ｃｄ２Ｏ３、ＣｅＯ２に代表されるＨｉｇｈ−ｋ（高誘電率）物質、およびこれらの物質の化合物からなる群から選択される１又は２以上のものが挙げられる。
また、本態様ではロジックデバイス製造への本発明の応用のみを例に取り上げたが、本発明による絶縁膜の形成方法を、ＤＲＡＭにおける蓄積ノード電極上の容量絶縁膜やフラッシュメモリーにおけるフローティングゲート電極上のインターポリ絶縁膜へ応用することも可能である。
【００９４】
また、絶縁膜の成膜方法として本態様では熱ＣＶＤのみを取り上げたが、成膜方法は任意であり、例えばプラズマＣＶＤ法やＰＶＤ法によって成膜を行うことも可能である。
【００９５】
以下、実施例により本発明を更に具体的に説明する。
【００９６】
【実施例】
図７、８に絶縁膜形成に本発明を用いたＭＯＳキャパシタの電気特性評価結果を示す。本発明では積層構造を用いることとなっているが、ここではＨＴＯ単層の改質を行うことで発明の効果を検証した。
図７にＨＴＯ成膜後にプラズマ処理を施した場合とプラズマ処理を施さなかった場合のリーク特性を示す。横軸は電気的膜厚、縦軸はGate電圧−５ＶにおけるＨＴＯ酸化膜のリーク電流値である。図８は同様の膜の信頼性評価結果（ＴＤＤＢ：Time Dependent Dielectric Breakdown）の評価結果である。このグラフの横軸はＱｂｄ値（絶縁膜破壊電荷）縦軸は故障率を表す。本測定におけるデバイス構造は、以下１〜７のような方法で作成された。
１：基板
２：Gate酸化前洗浄
３：ＨＴＯの成膜
ＣＶＤによりＨＴＯ膜を成膜した。７８０℃に加熱した上記基板上にＳｉＨ２Ｃｌ２とＮ２Ｏをそれぞれ２００ｓｃｃｍ（３．３３×１０ −６ ｍ ３ ／秒）、４００ｓｃｃｍ（６．６７×１０ −６ ｍ ３ ／秒）ずつ流し、圧力を６０Ｐａに保持して３０分間処理を行い、６０ＡのＣＶＤ酸化膜（High Temperature Oxide：ＨＴＯ）を成膜した。
４：プラズマ酸化プロセス
３のＨＴＯ膜が成膜されたシリコン基板を次に示すような方法で改質した。３のＨＴＯ膜が成膜されたシリコン基板を真空（背圧１×１０ −４ Ｐａ以下）の反応処理室に搬送した後、基板を温度４００℃に保ち、希ガスと酸素とをそれぞれ１０００ｓｃｃｍ（１．６７×１０ −５ ｍ ３ ／秒）、２０ｓｃｃｍ（３．３３×１０ −７ ｍ ３ ／秒）ずつ流し、圧力を１３０Ｐａ（１Ｔｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して３Ｗ／ｃｍ２のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いて３のＨＴＯ膜の改質を行った。
５：Gate電極用ポリシリコン成膜 １〜４で形成したＨＴＯ膜の成膜されたシリコン基板上にGate電極としてポリシリコンをＣＶＤ法にて成膜した。ＨＴＯの成膜されたシリコン基板を６３０℃で加熱し、基板上にシランガス２５０ｓｃｃｍ（４．１７×１０ −６ ｍ ３ ／秒）を３３Ｐａの圧力下で導入し３０分保持することでＨＴＯ膜上に膜厚３０００Ａの電極用ポリシリコンを成膜した。
６：ポリシリコンへのＰ（リン）ドープ
５で作製された電極用ポリシリコンが成膜されたシリコン基板を８５０℃に過熱し、基板上にＰＯ２Ｃｌ３ガスと酸素および窒素をそれぞれ３５０ｓｃｃｍ（５．８３×１０ −６ ｍ ３ ／秒）、２００ｓｃｃｍ（３．３３×１０ −６ ｍ ３ ／秒）、２００００ｓｃｃｍ（３．３３×１０ −４ ｍ ３ ／秒）ずつ常圧下で導入し２４分間保持することでポリシリコン中にリンをドープした。
７：パターニング、Gateエッチ
６で作製したシリコン基板上にリソグラフィによりパターニングを施し、ＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：６０：６０の比の薬液中にシリコン基板を３分間浸すことでパターニングされていない部分のポリシリコンを溶かし、ＭＯＳキャパシタを作製した。
測定は次に示すような方法で行った。まず、Gate電極面積が１００００μｍ２のキャパシタのＣＶ、ＩＶ特性を評価した。ＣＶ特性は周波数１００ＫＨｚ、ゲート電圧を０Ｖから−５Ｖまで掃引し各電圧におけるCapacitanceを評価することで求めた。−５ＶにおけるCapacitanceの値から電気的膜厚を求めた。また、ＩＶ特性はゲート電圧を０Ｖから−５Ｖ程度まで掃引し、各電圧において流れる電流値（リーク電流値）を評価することで求めた。続いて、Gate電極面積が１００００μｍ２のキャパシタに−０．１Ａ／ｃｍ２の一定電流のストレスを印加し、絶縁破壊が生じるまでの時間（Break Down Time：Ｔｂｄ）を測定した。電流ストレス−０．１Ａ／ｃｍ２とＴｂｄの積の絶対値を取り、絶縁破壊電荷（Ｑｂｄ）を計算した。
図７に上記の方法によって成膜されたＨＴＯ膜と、比較の為にプラズマ処理を施さないＨＴＯ膜のリーク特性を示す。横軸は電気的膜厚、縦軸はGate電圧−５ＶにおけるＨＴＯ酸化膜のリーク電流値である。図７に示されるようにプラズマ処理を施しても電気的膜厚の分布は変化せず、またリーク電流値は約半分ほどに低下している。
図８は同様の膜の信頼性評価結果（ＴＤＤＢ：Time Dependant Dielectric Breakdown）の評価結果である。このグラフの横軸はＱｂｄ値（絶縁膜破壊電荷）縦軸は故障率を表す。図８に示されるように、ＨＴＯ膜にプラズマ処理を施すことで信頼性（Ｑｂｄ値）を２桁程度向上させることに成功した。
以上から、本発明を含む工程を用いることにより、良好なリーク特性および信頼性を持つＨＴＯ膜を形成することが可能となる。このＨＴＯ膜をＨｉｇｈ−ｋ Gate絶縁膜の下地酸化膜として用いることで、良好な電気的特性を持つGate絶縁膜を形成することが期待できる。
上記の例では、本発明を用いて作製されたＨＴＯ膜をＭＯＳキャパシタに応用した結果についてのみ言及しているが、本発明を用いて絶縁膜の積層構造を形成し、その絶縁膜をトランジスタのGate絶縁膜やメモリーデバイスの電極間絶縁膜に応用することで同様の効果を実現できる。
【００９７】
【発明の効果】
上述したように本発明によれば、高性能化および／又は低消費電力化等の優れた特性を有する電子デバイスのための優れた膜質の絶縁膜を与えることが可能な絶縁膜の改質方法が提供される。
【図面の簡単な説明】
【図１】本発明の下地絶縁膜の形成方法方法により製造可能な半導体装置の一例を示す模式的な垂直断面図である。
【図２】本発明の下地絶縁膜の形成方法方法を実施するための半導体製造装置の一例を示す模式平面図である。
【図３】本発明の下地絶縁膜の形成方法方法に使用可能なスロットプレインアンテナ（ＳＰＡ）プラズマ処理ユニットの一例を示す模式的な垂直断面図である。
【図４】本発明の下地絶縁膜の形成方法装置に使用可能なＳＰＡの一例を示す模式的な平面図である。
【図５】本発明の下地絶縁膜の形成方法方法に使用可能なＣＶＤ処理ユニットの一例を示す模式的な垂直断面図である。
【図６】本発明の製造方法を用いたトランジスタ作製工程の一例を示すフロー図である。
【図７】本発明を用いて形成されたHTO膜のリーク特性である。
【図８】本発明を用いて形成されたHTO膜の信頼性評価結果である。
【発明の属する技術分野】
本発明は、絶縁膜を形成する方法に関する。より詳しくは、本発明は、ＣＶＤ（Chemical Vapor Deposition；化学気相堆積法）等により成膜した絶縁膜に、少なくとも希ガスを含む処理ガスに基づくプラズマを照射して、該絶縁膜を改質する工程を伴う絶縁膜の形成方法に関する。本発明の改質方法は、この改質により得られた膜を、いわゆるトランジスタのＧａｔｅ絶縁膜やメモリーデバイスの電極間絶縁膜に用いる際に、特に好適に使用可能である。
【０００２】
【従来の技術】
本発明は半導体ないし半導体装置、液晶デバイス等の電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体装置（devices）におけるトランジスタのＧａｔｅ絶縁膜形成技術およびその背景を例にとって説明する。
【０００３】
シリコンを始めとする半導体ないし電子デバイス材料用基材には、酸化膜を始めとする絶縁膜の形成、ＣＶＤ等による成膜、エッチング等の種々の処理が施される。
【０００４】
近年の半導体デバイスの高性能化は、トランジスタを始めとする該デバイスの微細化技術の上に発展してきたといっても過言ではない。現在も更なる高性能化を目指してトランジスタの微細化技術の改善がなされている。近年の半導体装置の微細化、および高性能化の要請に伴い、（例えば、リーク電流の点で）より高性能な絶縁膜に対するニーズが著しく高まって来ている。これは、従来の比較的に集積度が低いデバイスにおいては事実上問題とならなかったような程度のリーク電流であっても、近年の微細化および／又は高性能化したデバイスにおいては多量の電力を消費する可能性があるためである。特に、近年始まった、いわゆるユビキタス社会（何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会）における携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が極めて重要な課題となる。
【０００５】
典型的には、例えば、次世代ＭＯＳトランジスタを開発する上で、上述したような微細化技術が進むにつれてゲート絶縁膜の薄膜化が限界に近づいてきており、克服すべき大きな課題が現れてきた。すなわち、プロセス技術としては現在ゲート絶縁膜として用いられているシリコン酸化膜（ＳｉＯ２）を極限（１〜２原子層レベル）まで薄膜化することは可能であるものの、２ｎｍ以下の膜厚まで薄膜化を行った場合、量子効果によるダイレクトトンネルによるリーク電流の指数関数的な増加が生じ、消費電力が増大してしまうという問題点である。
【０００６】
現在、ＩＴ（情報技術）市場はデスクトップ型パーソナルコンピュータや家庭電話等に代表される固定式電子デバイス（コンセントから電力を供給するデバイス）から、インターネット等にいつでもどこでもアクセスできる「ユビキタス・ネットワーク社会」への変貌を遂げようとしている。従って、ごく近い将来に、携帯電話やカーナビゲーションゲーションシステムなどの携帯端末が主流となると考えられる。このような携帯端末は、それ自体が高性能デバイスであることが要求されるが、これと同時に、上記の固定式デバイスではそれほど必要とされない小型、軽量のバッテリー、電池等で駆動した場合でも長時間の使用に耐えうる機能を備えていることが前提となる。よって、携帯端末においては、これらの高性能化を図りつつ、しかも消費電力の低減化が極めて重要な課題となっている。
【０００７】
典型的には、例えば、次世代ＭＯＳトランジスタを開発する上で、高性能のシリコンＬＳＩの微細化を追求していくとリーク電流が増大して、消費電力も増大するという問題が生じている。そこで性能を追求しつつ消費電力を少なくするためには、ＭＯＳトランジスタのゲートリーク電流を増加させずにトランジスタの特性を向上させることが必要となる。
【０００８】
このような高性能かつ低消費電力のトランジスタを実現するという要請に応えるために、種々の手法（例えば、シリコン酸化膜の改質、シリコン酸窒化膜ＳｉＯＮの使用）が提案されているが、その有力な手法の一つが、Ｈｉｇｈ−ｋ（高誘電率）材料、すなわちＳｉＯ２膜よりも誘電率の高い材料を用いたゲート絶縁膜の開発である。このようなHigh-k材料を用いることにより、SiO2換算膜厚であるEOT（Equivalent Oxide Thickness）を物理的膜厚よりも薄くすることが可能となる。すなわち、SiO2と同じEOTでも物理的に厚い膜を用いることが可能となり、消費電力の大幅な低減が期待できるためである。このようなＨｉｇｈ−ｋ材料としては、現在ＳｉＯ２膜よりも誘電率の高い種々の材料ないし物質が候補として挙がっている。
【０００９】
従来のトランジスタのGate絶縁膜には酸化法を用いて形成されたシリコン酸化膜（SiO2）が用いられてきた。この方法によって形成されたSi/SiO2界面は良好な特性を持っており、トランジスタ動作時におけるキャリアの移動度が早いなどの特徴を有しているが、薄膜化が進むにつれて前述したリーク電流の増加やPMOSにおけるボロンの突き抜けに起因した閾値電圧のばらつきなどの問題が生じるようになってきた。
【００１０】
次世代のトランジスタのGate絶縁膜として有力な候補となっている前述のHigh-k材料は、従来の酸化膜形成と同様の酸化法を用いて形成することは不可能であり、CVDなどのDeposition法によって成膜がなされている。従来の成膜技術では大面積（例えば直径２００mmのシリコンウェハ）上にHigh-k物質を成膜する場合、膜厚および膜質の均一性を維持するために５００度以下の低温での成膜が必要となるが、その場合、低温プロセスに起因した膜中原子の未結合手が多数発生し、膜特性を劣化させる場合がある。また、熱ＣＶＤによるHigh-k成膜の場合、成膜原料として炭素原子を含むZr(OC(CH3)3)4、Hf(OC2H5)4等の有機金属ソースを用いる場合が多いが、その場合膜中に炭素原子が含まれるために誘電率の低下や膜中トラップの増加などの特性劣化が観測される（非特許文献１）。また、CVD法によってシリコン基板上に直接成膜を行った場合は、界面特性の大幅な劣化が存在する。したがって、High-k材料をGate絶縁膜に用いる際は、絶縁膜とSi基板の界面特性を向上させるため、界面に薄い（〜１０A）酸化膜（下地酸化膜）を形成する積層構造が用いられている。
【００１１】
High-k物質を用いたGate絶縁膜のターゲット膜厚は１２A以下であることから、下地酸化膜としては１０A以下の薄い絶縁膜が必要となる。しかしながらSi基板上に直接１０A以下の薄い酸化膜を従来の熱酸化やプラズマ酸化技術によって成膜する場合、膜厚を制御するために低温で処理を行う必要があるが、その場合は酸化膜のリーク電流の増加や界面特性の劣化などが生じ、この酸化膜を下地酸化膜として利用することは困難となる。また、膜厚の制御が比較的容易であるCVD法で成膜された酸化膜は熱酸化やプラズマ酸化によって形成された酸化膜と比較して酸素欠損に起因したシリコンの未結合手が多く、リーク特性や信頼性、界面特性の点で劣る。
また、DRAMやフラッシュメモリーの電極間絶縁膜においても、微細化や低消費電力化の要求に伴い、高誘電率化、高信頼性化やリーク電流の低減といったトランジスタと同様の課題が生じてきている（非特許文献２）。
【非特許文献１】
ZrO2 film growth by chemical vapor deposition using zirconium
tetra-tert-butoxide, M.A. Cameron, S.M. George, Thin Solid Fil
ms, 348(1999), pp.90-98
【非特許文献２】
DRAM用Ta2O5キャパシター形成技術、神山聡、応用物理、第69巻、第
９号、pp.1067-1073（2000）
【００１２】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を解消した絶縁膜を与えることが可能な絶縁膜の形成方法を提供することにある。
【００１３】
本発明の他の目的は、高性能化および／又は低消費電力化等の優れた特性を有する電子デバイスのための優れた膜質の絶縁膜を与えることが可能な絶縁膜の形成方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明者は鋭意研究の結果、気相堆積に基づく絶縁膜に対して、複数の材料からなる積層構造を用い、更にこの絶縁膜を少なくとも希ガスを含む処理ガスに基づくプラズマを照射して、当該絶縁膜を改質することが上記目的達成のために極めて効果的なことを見出した。
【００１５】
本発明の絶縁膜の形成方法は上記知見に基づくものであり、より詳しくは、電子デバイス用基材上に、気相堆積に基づく方法で成膜された絶縁膜を、複数の層からなる積層構造となるように成膜を行い、前述のプラズマ処理を施すことで該絶縁膜の改質を行うことで特性の向上を目指すものである。プラズマ処理は、各層形成毎、もしくは全層形成後に行うなど、必要に応じて導入方法を工夫することが可能であり、最適な改質効果を得られやすく、かつ工程管理の自由度も大きい。また、複数の層に用いられる材料は必要に応じてすべて同じ物質からなる場合や、異なる物質からなる場合、一部が同じである場合など、幅広く選択することができる。プラズマ改質処理の導入方法と絶縁物質の組み合わせを変えることで、任意の工程管理のもとに好適な絶縁特性をもつ絶縁膜の形成が期待できる。
【００１６】
【発明の実施の形態】
以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
（改質方法）
【００１７】
本発明においては、電子デバイス用基材上に配置された気相堆積に基づく絶縁膜に対して、酸素原子含有ガスを少なくとも含む処理ガスに基づくプラズマを照射して、該絶縁膜を改質する。
【００１８】
（電子デバイス用基材）
【００１９】
本発明において使用可能な上記の電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の１種または２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、金属を主成分とする材料、石英を主成分とする材料等が挙げられる。
【００２０】
（酸化、窒化に基づく絶縁膜）
トランジスタのGate絶縁膜へ本発明を応用する際は、基板直上部の第1層は熱酸化（窒化）法、プラズマ酸化（窒化）法、触媒酸化（窒化）法によって形成された、シリコン酸化膜（SiO2）、シリコン酸窒化膜（SiON）、シリコン窒化膜（Si3N4）膜を用いることが出来る。
【００２１】
（気相堆積に基づく絶縁膜）
【００２２】
気相堆積に基づく絶縁膜である限り、ＰＶＤ、ＣＶＤ等の公知の気相堆積により形成された膜を特に制限なく使用することができる。この絶縁膜がＨｉｇｈ−ｋ材料を含む場合には、該Ｈｉｇｈ−ｋ膜を形成する方法としては、電子ビーム蒸着やスパッタ等の技術に代表されるＰＶＤ、触媒反応を利用したホットワイヤーＣＶＤ、プラズマによるラジカル形成反応を用いたプラズマＣＶＤ等も使用可能であるが、均一性や膜質の点からは熱ＣＶＤ法を用いることが好ましい。
【００２３】
（プラズマによる絶縁膜の改質）
【００２４】
上記の絶縁膜をプラズマによって改質する。この際に用いるガスの種類は目的によって以下のように選択することが可能である。
プラズマによる改質処理は、希ガスと酸素原子を含むガスよりなる酸素プラズマを用いる場合と、希ガスと窒素原子を含むガスよりなる窒素プラズマを用いる場合の２つに大きく分けられる。
希ガスと酸素原子を含むガスを用いた場合は、酸素ラジカルが多量に発生し酸化反応が生じる。したがって、有機金属ソースを用いたCVDによって形成された絶縁膜に本発明による酸化処理を施した場合は、絶縁膜に多量に含まれる膜中の有機物（炭素原子）を酸化により燃焼させ、膜質を向上させる効果が期待される。また、CVD酸化膜へ応用した場合は、膜中に存在するSiの未結合手を酸素により終端することで、特性の向上が期待できる。
希ガスと窒素原子を含むガスを用いた場合は、窒素ラジカルが多量に発生し窒化反応が生じる。絶縁膜中に窒素原子が含まれることで膜の誘電率は上昇するため、キャパシタの微細化等に好適に応用することが可能である。また、窒化を施すことで絶縁膜の耐酸化性が向上するため、キャパシタの電極間絶縁膜に窒化を施し、その上に金属電極を形成した際に、上部金属電極の酸化が抑制され、電極の剥がれや誘電率の低下などの問題を回避することが可能となる。また、窒化を施すことでPMOSデバイスにおけるボロンの突き抜け防止効果が向上するため、PMOSデバイスの閾値電圧のばらつきなどの特性劣化を抑制することが可能となる。
プラズマによる改質は、積層構造へ応用する場合、各層の成膜の間に任意に導入することが可能であり、例えば次のようなさまざまな導入方法が考えられる。
第1層成膜→プラズマ酸化→第2層成膜→プラズマ窒化→第3層成膜→プラズマ酸化→電極形成
第1層形成→第2層形成→第3層形成→プラズマ窒化→電極形成
第1層形成→第2層形成→プラズマ酸化→第3層形成→プラズマ窒化→電極生成
第1層形成→プラズマ酸化→第2層形成→プラズマ窒化→プラズマ酸化→電極形成
第1層形成→プラズマ酸化→第2層形成→プラズマ窒化→電極形成
上記のような従来の成膜方法とプラズマによる改質処理を組み合わせることで、好適な特性を有する絶縁膜の形成が可能となる。
【００２５】
上記の絶縁膜改質に用いるべきプラズマは、特に制限されない。すなわち、現在用いられている平行平板型ＲＦプラズマ、誘導コイル（ＩＣＰ）プラズマや、ＥＣＲプラズマ、ないしは下記のＳＰＡプラズマ等を使用することができる。
【００２６】
これらのプラズマ特性は、以下のような特徴がある。一般に並行平板型ＲＦプラズマは電子密度が１Ｅ９〜１１／ｃｍ３、電子温度が３〜４ｅＶである。これは電子密度が低く電子温度が高いプラズマであり、低密度のために充分な反応種を形成できず、また高い電子温度のために膜中への電荷の打ち込みや基板へのプラズマダメージなどが生じ易い傾向がある。
【００２７】
また、ＩＣＰプラズマにおいては、密度は１Ｅ１０〜１２／ｃｍ３と充分であるが、電子温度が３〜４ｅＶと高く、ダメージが生じ易い傾向がある。更に、ＥＣＲプラズマも電子密度は１Ｅ９〜１３／ｃｍ３と広い範囲で制御が可能であるが、電子温度が２〜７ｅＶと高く、かつ電子密度と温度はトレードオフであり、高密度でかつ低電子温度のプラズマを形成することは比較的に困難である。また、いずれのプラズマも大面積化が困難であると言う共通の問題を持っているため、今後量産性の点で大きな発展が予想される３００ｍｍウェハプロセスへの応用は極めて難しい（Improvement of Electrical Properties for High-k Dielectrics Grown by MOCVD via Cyclic Remote Plasma Oxidation, Sadayoshi Horii et al. Extended Abstracts of the SSDM, Nagoya, 2002, pp.172-173）。
【００２８】
高密度でかつ低電子温度のプラズマを形成することが容易で、且つ大面積化への対応も容易な点からは、下記のＳＰＡプラズマを用いることが好ましい（Characterization of Ultra Thin Oxynitride Formed by Radical Nitridation with Slot Plane Antenna Plasma, Takuya Sugawara et al. Extended Abstracts of the SSDM, Nagoya, 2002, pp.714-715）。
【００２９】
（平面アンテナ部材）
【００３０】
本発明の電子デバイス材料の製造方法においては、複数のスロットを有する平面アンテナ部材（ＳＰＡ：Slot Plane Antenna）を介してマイクロ波を照射することにより電子温度が低くかつ高密度なプラズマを形成する。本発明においては、このような優れた特性を有するプラズマを用いて該絶縁膜の改質を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。
【００３１】
（処理ガス条件）
【００３２】
本発明の絶縁膜の改質においては、改質により形成されるべき絶縁膜の特性の点からは、下記の条件が好適に使用できる。
【００３３】
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：５００〜３０００ｓｃｃｍ、より好ましくは１０００〜２０００ｓｃｃｍ、
【００３４】
Ｏ２：１０〜５００ｓｃｃｍ、より好ましくは１０〜３００ｓｃｃｍ、
【００３５】
温度：室温（２５℃）〜６００℃、より好ましくは２５０〜５００℃、特に好ましくは２５０〜４００℃
【００３６】
圧力：３〜４００Ｐａ、より好ましくは６７〜２７０Ｐａ、特に好ましくは６７〜１３０Ｐａ
【００３７】
マイクロ波：０．７〜４．５Ｗ／ｃｍ２、より好ましくは１．４〜３．６Ｗ／ｃｍ２、特に好ましくは１．４〜２．８Ｗ／ｃｍ２
【００３８】
本発明によれば、良質な絶縁膜を形成することができる。したがって、この絶縁膜上に他の層（例えば、電極層）を形成し、後工程による処理を施すことで、特性に優れた半導体装置の構造を形成することが容易である。
【００３９】
（製造装置の一態様）
【００４０】
以下、本発明の製造方法に好適に用いられる半導体製造装置の一態様について説明する。
【００４１】
（半導体装置の一態様）
まず本発明の電子デバイス材料の製造方法によって製造可能な半導体装置の構造の一例について、絶縁膜としてゲート絶縁膜を備えたＭＯＳ構造を有する半導体装置を図１を参照しつつ説明する。
【００４２】
図１（ａ）を参照して、この図１（ａ）において参照番号１はシリコン基板、１１はフィールド酸化膜、２はゲート絶縁膜であり、１３はゲート電極である。上述したように、本発明の製造方法によれば極めて薄く且つ良質なゲート絶縁膜２を形成することができる。このゲート絶縁膜２は、図１（ｂ）に示すように、シリコン基板１との界面に形成された、品質の高い絶縁膜からなる。
【００４３】
この例では、この品質の高い絶縁膜２は、熱ＣＶＤによって形成されたシリコン酸化膜（High Temperature Oxide：ＨＴＯ）を希ガスおよび酸素ガスを処理ガスとして用いた酸素プラズマにより改質することで形成された第1層（図１（ｂ）の２１）と、熱ＣＶＤによって形成されたＨｆＳｉＯを窒素プラズマおよび酸素プラズマにより改質することで形成された第２層（図1（ｂ）の２２）との積層構造からなるものとする。
具体的な工程の例を以下に示す。７８０度に加熱したシリコン基板上にＳｉＨ２Ｃｌ２とＮ２Ｏをそれぞれ２００ｓｃｃｍ（３．３３×１０ −６ ｍ ３ ／秒）、４００ｓｃｃｍ（６．６７×１０ −６ ｍ ３ ／秒）ずつ流し、圧力を６０Ｐａに保持して５分間処理を行い、１０ＡのＣＶＤシリコン酸化膜（ＨＴＯ）を成膜した。このＨＴＯ膜が成膜されたシリコン基板を次に示すような方法でプラズマ改質する。ＨＴＯが成膜されたシリコン基板を4００℃に加熱し、ウェハ上に希ガスと酸素をそれぞれ２０００ｓｃｃｍ（３．３３×１０ −５ ｍ ３ ／秒）、２００ｓｃｃｍ（３．３３×１０ −６ ｍ ３ ／秒）ずつ流し、圧力を１３０Ｐａに保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して３Ｗ／ｃｍ２のマイクロ波を１０秒照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いてＨＴＯの改質を行い、膜中に多数存在するＳｉの未結合手を酸素原子により終端することで膜特性の改善を目指す。更にこの改質されたＨＴＯ膜上部にＨｆＳｉＯ膜を成膜する。ターシャリーブトキシハフニウム（ＨＴＢ：Ｈｆ（ＯＣ２Ｈ５）４）とシランガス（ＳｉＨ４）をそれぞれ１ｓｃｃｍ（１．６７×１０ −８ ｍ ３ ／秒）、４００ｓｃｃｍ（６．６７×１０ −６ ｍ ３ ／秒）ずつ導入し、圧力を５０Paに保持する。HTBの流量は液体マスフローコントローラ、シランガスの流量はガスマスフローコントローラの流量である。この雰囲気中で前記のHTOが成膜されたシリコン基盤を３５０℃にて加熱し、基板上でＨｆとＳｉとＯの反応種を反応させることでＨｆＳｉＯ膜を成膜する。処理時間を含めたプロセス条件を調整することで、４ｎｍのＨｆＳｉＯ膜を成膜する。このＨＴＯ／ＨｆＳｉＯ積層構造を更に窒素プラズマ、酸素プラズマを用いて以下のように改質を行う。基板を４００℃に加熱し、ウェハ上に希ガスと窒素をそれぞれ２０００ｓｃｃｍ（３．３３×１０ −５ ｍ ３ ／秒）、１５０ｓｃｃｍ（２．５×１０ −６ ｍ ３ ／秒）ずつ流し、圧力を１３０Ｐａに保持する。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して３Ｗ／ｃｍ２のマイクロ波を１０秒照射することにより窒素および希ガスとを含むプラズマを形成し、このプラズマを用いてＨＴＯ／ＨｆＳｉＯ積層構造の窒化処理を行い、誘電率の向上と、耐酸化性の向上を目指す。更に、ＨＴＯ改質と同様の酸素プラズマ処理を施し、膜中に多量に含まれている有機物（炭素原子）を燃焼させ、膜特性の向上を目指す。最後の酸化前に窒化処理を施しているために、酸化による過度な増膜は抑制され、最終的に電気的膜厚が２ｎｍ程度の良好な特性をもつGate絶縁膜の形成が期待できる。
【００４４】
この絶縁膜２の表面上には、更にシリコン（ポリシリコンまたはアモルファスシリコン）や金属を主成分とするゲート電極１３が形成されている。
【００４５】
続いて、製造方法の一態様として、上述のゲート絶縁膜２を形成するための半導体製造装置について説明する。
【００４６】
図２は本発明によるゲート絶縁膜を形成するための半導体製造装置３０の全体構成の一例を示す概略図（模式平面図）である。半導体製造装置３０は主に絶縁膜を成膜するCVD処理ユニット３３と、CVD処理ユニット３３において成膜された絶縁膜を改質するプラズマ処理ユニット３２、および処理を行うために必要な搬送系から構成されている。ここでは各装置の構造を詳細に説明するにとどめ、実際の処理におけるウェハの流れを含めた工程の解説は後述するロジックデバイス製造の一態様の中で説明をする。
【００４７】
図２に示すように、この半導体製造装置３０のほぼ中央には、ウエハＷ（図３）を搬送するための搬送室３１が配設されており、この搬送室３１の周囲を取り囲むように、プラズマ処理ユニット３２、ＣＶＤ処理ユニット３３、各処理室間の連通／遮断の操作を行うための二機のロードロックユニット３４および３５、種々の加熱操作を行うための加熱ユニット３６、が配設されている。
【００４８】
ロードロックユニット３４、３５の横には、種々の予備冷却ないし冷却操作を行うための予備冷却ユニット４５、冷却ユニット４６がそれぞれ配設されている。
【００４９】
搬送室３１の内部には、搬送アーム３７および３８が配設されており、前記各ユニット３２〜３６との間でウエハＷ（図２）を搬送することができる。
【００５０】
ロードロックユニット３４および３５の図中手前側には、ローダーアーム４１および４２が配設されている。これらのローダーアーム４１および４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れすることができる。
【００５１】
（絶緑膜改質装置の一態様）
【００５２】
図３はゲート絶緑膜２の改質に使用可能なプラズマ処理ユニット３２の垂直方向の模式断面図である。
【００５３】
図３を参照して、参照番号５０は、例えばアルミニウムにより形成された真空容器である。この真空容器５０の上面には、基板（例えばウエハＷ）よりも大きい開口部５１が形成されており、この開口部５１を塞ぐように、例えば石英や酸化アルミ等の誘電体により構成された偏平な円筒形状の天板５４が設けられている。この天板５４の下面である真空容器５０の上部側の側壁には、例えばその周方向に沿って均等に配置した１６箇所の位置にガス供給管７２が設けられており、このガス供給管７２からＯ２や希ガス、Ｎ２およびＨ２等から選ばれた１種以上を含む処理ガスが、真空容器５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
【００５４】
天板５４の外側には、複数のスロットを有する平面アンテナ部材、例えば銅板により形成されたスロットプレインアンテナ（Slot Plane Antenna；ＳＰＡ）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３は、ＳＰＡ６０に下縁が接続された偏平な平板状導波路６３Ａと、この円形導波管６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
【００５５】
ここで、本発明においては、ＵＨＦとマイクロ波とを含めて高周波領域と呼ぶものとする。すなわち、高周波電源部より供給される高周波電力は３００ＭＨｚ以上のＵＨＦや１ＧＨｚ以上のマイクロ波を含む、３００ＭＨｚ以上２５００ＭＨｚ以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
【００５６】
前記円筒形導波管６３Ｂの内部には、導電性材料からなる軸部６２の、一端側がＳＰＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
【００５７】
また真空容器５０内には、天板５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。更に真空容器５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
【００５８】
（ＳＰＡの一態様）
【００５９】
図４は本発明の電子デバイス材料の製造装置に使用可能なＳＰＡ６０の一例を示す模式平面図である。
【００６０】
この図４に示したように、このＳＰＡ６０では、表面に複数のスロット６０ａ、６０ａ、…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
【００６１】
（ＣＶＤ処理ユニットの一態様）
【００６２】
図５は本発明の電子デバイス材料の製造装置に使用可能なＣＶＤ処理ユニット３３の一例を示す垂直方向の模式断面図である。
【００６３】
図５に示すように、ＣＶＤ処理ユニット３３の処理室８２は、例えばアルミニウム等により気密可能な構造に形成されている。この図５では省略されているが、処理室８２内には加熱機構や冷却機構を備えている。
【００６４】
図５に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、ゲート絶縁膜形成の原料となる、シランやジクロロシラン、気化器（加熱蒸発器）を通して液体から気化された有機金属物質（例えばＨｆ（ＯＣ2Ｈ5）4、Ｔａ（ＯＣ2Ｈ5）5）等を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。
【００６５】
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる排気手段（図示せず）に接続されている。この排気手段により、処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
【００６６】
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
【００６７】
この図５に示した態様においては、ウエハＷと略同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
【００６８】
この載置台８７は、必要に応じて、載置したウエハＷを回転できるような機構になっている。
【００６９】
図５中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図５中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示せず）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。
【００７０】
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
【００７１】
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
（ロジックデバイス製造の一態様）
【００７２】
本発明をロジックデバイスの製造に適用した一態様について述べる。このような態様は、大別して、素子分離→ＭＯＳトランジスタ作製→容量作製→層間絶縁膜成膜および配線のような流れとなる。図６は本発明を用いたロジックデバイス作製工程のフロー図である。
【００７３】
以下に本発明の工程が含まれるＭＯＳトランジスタ作製前工程の中でも、特に本発明と関連の深いＭＯＳ構造の作製について説明する。
【００７４】
（基板）
【００７５】
基板にはＰ型もしくはＮ型のシリコン基板を用い、比抵抗が１〜３０Ωｃｍ、面方位（１００）のものを用いる。
【００７６】
シリコン基板上には目的に応じ、ＳＴＩやＬＯＣＯＳ等の素子分離工程やチャネルインプラが施されており、ゲート酸化膜やゲート絶縁膜が成膜されるシリコン基板表面には犠牲酸化膜が成膜されている（図６（Ａ））。
【００７７】
（ゲート絶縁膜成膜前の洗浄）
一般にＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去する。必要に応じ、ＳＰＭ（硫酸と過酸化水素水の混合液）、オゾン水、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）、塩酸水（塩酸と純水の混合液）、有機アルカリなどを用いる時もある。
【００７８】
（下地酸化膜の形成）
洗浄に引き続き、熱ＣＶＤ装置（図示せず）においてＣＶＤ酸化膜（ＨＴＯ：High Temperature Oxide）が形成される（図６（Ｂ））。
【００７９】
次いでプラズマ処理ユニット３２（図２）内の真空容器５０の側壁に設けたゲートバルブ（図示せず）を開いて、搬送アーム３７、３８により、前記シリコン基板１表面にＣＶＤ酸化膜（ＨＴＯ、２１（図１（ｂ））が形成されたウエハＷを載置台５２（図３）上に載置し、プラズマ酸化によるＨＴＯの改質を行う（図６（Ｂ））。
【００８０】
ゲートバルブを閉じて内部を密閉した後、真空ポンプ５５により排気管５３を介して内部雰囲気を排気して所定の真空度まで真空引きし、所定の圧力に維持する。一方マイクロ波電源部６１より例えば２．４５ＧＨｚ（２２００Ｗ）のマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０および天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【００８１】
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、更に平板状導波路６３Ａを径方向に伝送していき、ＳＰＡ６０のスロット６０ａより放射され、天板５４を透過して真空容器５０に導入される。この際マイクロ波を用いているため高密度低電子温度のプラズマが発生し、またマイクロ波をＳＰＡ６０の多数のスロット６０ａから放射しているため、このプラズマが均一な分布なものとなる。
【００８２】
次いで、載置台５２の温度を調節してウエハＷを例えば４００℃に加熱しながら、ガス供給管７２よりクリプトンやアルゴン等の希ガスと、Ｏ2 ガスとを、それぞれ２０００ｓｃｃｍ、２００ｓｃｃｍの流量で導入して酸素プラズマを発生させ、ＣＶＤ酸化膜（ＨＴＯ）の改質を実施する。図６（Ｂ）
【００８３】
（Ｈｉｇｈ−ｋ Ｇａｔｅ絶縁膜の形成）
次に、ゲートバルブ（図示せず）を開き、真空容器５０内に搬送アーム３７、３８（図２）を進入させ、載置台５２上のウエハＷを受け取る。この搬送アーム３７、３８はウエハＷをプラズマ処理ユニット３２から取り出した後、隣接するＣＶＤ処理ユニット３３内の載置台にセットし、Ｈｉｇｈ−ｋ絶縁膜を形成する（ステップ２）。図６（Ｃ）
【００８４】
ＣＶＤ処理ユニット３３内ではＨｉｇｈ−ｋ絶縁膜形成に用いられるソースガスを所定の条件下にて導入し、ウェハＷを適正に加熱することでＨｉｇｈ−ｋ絶縁膜２２が成膜される（図１（ｅ））。Ｈｉｇｈ−ｋ物質としては例えばＨｆＳｉＯ膜が成膜される。ターシャリーブトキシハフニウム（ＨＴＢ：Ｈｆ（ＯＣ２Ｈ５）４）とシランガス（ＳｉＨ４）を処理室８２にそれぞれ１ｓｃｃｍ（１．６７×１０ −８ ｍ ３ ／秒）、４００ｓｃｃｍ（６．６７×１０ −６ ｍ ３ ／秒）ずつガス導入管８３を通じて導入し、処理室８２の圧力を５０Ｐａに保持する。ＨＴＢの流量は液体マスフローコントローラ、シランガスの流量はガスマスフローコントローラの流量である。この雰囲気中で前記のＨＴＯが成膜されたシリコン基板Ｗを３５０℃にて加熱し、基板上でＨｆとＳｉとＯの反応種を反応させることでＨｆＳｉＯ膜を成膜する。処理時間を含めたプロセス条件を調整することで、４ｎｍのＨｆＳｉＯ膜を成膜する。（図６（ｅ）、図１０）
【００８５】
次いで、プラズマ処理ユニット３２内で形成されたＨＴＯ／ＨｆＳｉＯ積層構造（図１（ａ）の２）の表面上に窒化処理が施された（図６（Ｄ））。
【００８６】
この表面窒化処理の際には、例えば、真空容器５０内にて、ウエハ温度が例えば４００℃、プロセス圧力が例えば６６．７Ｐａ（５００ｍＴｏｒｒ）の状態で、容器５０内にガス導入管よりアルゴンガスと、Ｎ2 ガスとを、それぞれ２０００ｓｃｃｍ、１５０ｓｃｃｍの流量で導入する。
【００８７】
その一方で、マイクロ波電源部６１より例えば２Ｗ／ｃｍ２のマイクロ波を発生させ、このマイクロ波を導波路により案内してＳＰＡ６０ｂおよび天板５４を介して真空容器５０内に導入し、これにより真空容器５０内の上部側のプラズマ領域Ｐにて高周波プラズマを発生させる。
【００８８】
この工程（表面窒化）では、導入されたガスはプラズマ化し、窒素ラジカルが形成される。この窒素ラジカルがウエハＷ上面上の絶縁膜上で反応し、比較的短時間で絶縁膜表面を窒化する。
【００８９】
この窒化処理を例えば２０秒行うことで、ＨＴＯ／ＨｆＳｉＯ積層構造の誘電率が上昇し、微細化によって生じる蓄積容量の低下を防ぐことが出来る。また、耐酸化性およびボロンの突き抜け耐性が向上することで上部に電極を形成した際のデバイス特性の劣化を抑制することが出来る。引き続いてプラズマ処理ユニット３２内にて前述のＨＴＯ改質に用いた条件と同じ条件にてプラズマ酸化処理を施し、ＨｆＳｉＯ膜に含まれる有機物（炭素原子）を燃焼させ、膜特性の改善を行う。その後、ＨＴＯ／ＨｆＳｉＯ積層構造の形成されたウェハＷをプラズマ処理ユニット３２から搬送アーム３７、３８によって取り出し、ロードロックユニット３４、３５を介して装置手前に設置されたカセットステージ４３上にセットされたウェハカセットにローダーアーム４１、４２によって搬送される。
【００９０】
（ゲート電極用ポリシリコン成膜）
【００９１】
上記で形成したＨｉｇｈ−ｋゲート絶縁膜（下地膜を含む）上にＭＯＳトランジスタのゲート電極としてポリシリコン（アモルファスシリコンを含む）をＣＶＤ法にて成膜する。ゲート絶縁膜の成膜されたシリコン基板を５００℃から６５０℃の範囲内で加熱し、基板上にシリコンを含むガス（シラン、ジシラン等）を１０から１００Ｐａの圧力下で導入することでゲート絶縁膜上に膜厚５０ｎｍから５００ｎｍの電極用ポリシリコンを成膜する。ゲート電極としてはポリシリコンの代替として、シリコンゲルマニウムやメタル（Ｗ、Ｒｕ、ＴｉＮ、Ｔａ、Ｍｏなど）が用いられることがある（図６（Ｅ））。
【００９２】
（ゲートパターンニング、ソース／ドレイン形成、メタル電極形成）
その後、ゲートのパターンニング、選択エッチングを行い、ＭＯＳキャパシタを形成し（図６（Ｆ））、イオン打ち込み（インプラ）を施してソース、ドレインを形成する（図６（Ｇ））。その後アニールによりドーパント（チャネル、ソース、ドレインへインプラされたリン（Ｐ）、ヒ素（Ａｓ）、ホウ素（Ｂ）等）の活性化を行う。続いて後工程となる層間絶縁膜の成膜、パターンニング、選択エッチング、メタルの成膜を組み合わせた配線工程を経て本様態に関わるＭＯＳトランジスタが得られる（図６（Ｈ））。最終的にこのトランジスタ上部に様々なパターンで配線工程を施し、回路を作ることでロジックデバイスが完成する。
【００９３】
なお、本態様ではロジックデバイス製造への本発明の応用を例に取り上げ、Gate絶縁膜としてＨＴＯ／ＨｆＳｉＯ積層構造を形成したが、それ以外の組成からなる絶縁膜を形成することも可能である。Gate絶縁膜としては、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮに代表される絶縁物質、およびＴａ２Ｏ５、ＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＴｉＯ２、Ｙ２Ｏ３、ＢＳＴ、ＳＴＯ、ＰＺＴ、Ｐｒ２Ｏ３、Ｃｄ２Ｏ３、ＣｅＯ２に代表されるＨｉｇｈ−ｋ（高誘電率）物質、およびこれらの物質の化合物からなる群から選択される１又は２以上のものが挙げられる。
また、本態様ではロジックデバイス製造への本発明の応用のみを例に取り上げたが、本発明による絶縁膜の形成方法を、ＤＲＡＭにおける蓄積ノード電極上の容量絶縁膜やフラッシュメモリーにおけるフローティングゲート電極上のインターポリ絶縁膜へ応用することも可能である。
【００９４】
また、絶縁膜の成膜方法として本態様では熱ＣＶＤのみを取り上げたが、成膜方法は任意であり、例えばプラズマＣＶＤ法やＰＶＤ法によって成膜を行うことも可能である。
【００９５】
以下、実施例により本発明を更に具体的に説明する。
【００９６】
【実施例】
図７、８に絶縁膜形成に本発明を用いたＭＯＳキャパシタの電気特性評価結果を示す。本発明では積層構造を用いることとなっているが、ここではＨＴＯ単層の改質を行うことで発明の効果を検証した。
図７にＨＴＯ成膜後にプラズマ処理を施した場合とプラズマ処理を施さなかった場合のリーク特性を示す。横軸は電気的膜厚、縦軸はGate電圧−５ＶにおけるＨＴＯ酸化膜のリーク電流値である。図８は同様の膜の信頼性評価結果（ＴＤＤＢ：Time Dependent Dielectric Breakdown）の評価結果である。このグラフの横軸はＱｂｄ値（絶縁膜破壊電荷）縦軸は故障率を表す。本測定におけるデバイス構造は、以下１〜７のような方法で作成された。
１：基板
２：Gate酸化前洗浄
３：ＨＴＯの成膜
ＣＶＤによりＨＴＯ膜を成膜した。７８０℃に加熱した上記基板上にＳｉＨ２Ｃｌ２とＮ２Ｏをそれぞれ２００ｓｃｃｍ（３．３３×１０ −６ ｍ ３ ／秒）、４００ｓｃｃｍ（６．６７×１０ −６ ｍ ３ ／秒）ずつ流し、圧力を６０Ｐａに保持して３０分間処理を行い、６０ＡのＣＶＤ酸化膜（High Temperature Oxide：ＨＴＯ）を成膜した。
４：プラズマ酸化プロセス
３のＨＴＯ膜が成膜されたシリコン基板を次に示すような方法で改質した。３のＨＴＯ膜が成膜されたシリコン基板を真空（背圧１×１０ −４ Ｐａ以下）の反応処理室に搬送した後、基板を温度４００℃に保ち、希ガスと酸素とをそれぞれ１０００ｓｃｃｍ（１．６７×１０ −５ ｍ ３ ／秒）、２０ｓｃｃｍ（３．３３×１０ −７ ｍ ３ ／秒）ずつ流し、圧力を１３０Ｐａ（１Ｔｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して３Ｗ／ｃｍ２のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いて３のＨＴＯ膜の改質を行った。
５：Gate電極用ポリシリコン成膜 １〜４で形成したＨＴＯ膜の成膜されたシリコン基板上にGate電極としてポリシリコンをＣＶＤ法にて成膜した。ＨＴＯの成膜されたシリコン基板を６３０℃で加熱し、基板上にシランガス２５０ｓｃｃｍ（４．１７×１０ −６ ｍ ３ ／秒）を３３Ｐａの圧力下で導入し３０分保持することでＨＴＯ膜上に膜厚３０００Ａの電極用ポリシリコンを成膜した。
６：ポリシリコンへのＰ（リン）ドープ
５で作製された電極用ポリシリコンが成膜されたシリコン基板を８５０℃に過熱し、基板上にＰＯ２Ｃｌ３ガスと酸素および窒素をそれぞれ３５０ｓｃｃｍ（５．８３×１０ −６ ｍ ３ ／秒）、２００ｓｃｃｍ（３．３３×１０ −６ ｍ ３ ／秒）、２００００ｓｃｃｍ（３．３３×１０ −４ ｍ ３ ／秒）ずつ常圧下で導入し２４分間保持することでポリシリコン中にリンをドープした。
７：パターニング、Gateエッチ
６で作製したシリコン基板上にリソグラフィによりパターニングを施し、ＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：６０：６０の比の薬液中にシリコン基板を３分間浸すことでパターニングされていない部分のポリシリコンを溶かし、ＭＯＳキャパシタを作製した。
測定は次に示すような方法で行った。まず、Gate電極面積が１００００μｍ２のキャパシタのＣＶ、ＩＶ特性を評価した。ＣＶ特性は周波数１００ＫＨｚ、ゲート電圧を０Ｖから−５Ｖまで掃引し各電圧におけるCapacitanceを評価することで求めた。−５ＶにおけるCapacitanceの値から電気的膜厚を求めた。また、ＩＶ特性はゲート電圧を０Ｖから−５Ｖ程度まで掃引し、各電圧において流れる電流値（リーク電流値）を評価することで求めた。続いて、Gate電極面積が１００００μｍ２のキャパシタに−０．１Ａ／ｃｍ２の一定電流のストレスを印加し、絶縁破壊が生じるまでの時間（Break Down Time：Ｔｂｄ）を測定した。電流ストレス−０．１Ａ／ｃｍ２とＴｂｄの積の絶対値を取り、絶縁破壊電荷（Ｑｂｄ）を計算した。
図７に上記の方法によって成膜されたＨＴＯ膜と、比較の為にプラズマ処理を施さないＨＴＯ膜のリーク特性を示す。横軸は電気的膜厚、縦軸はGate電圧−５ＶにおけるＨＴＯ酸化膜のリーク電流値である。図７に示されるようにプラズマ処理を施しても電気的膜厚の分布は変化せず、またリーク電流値は約半分ほどに低下している。
図８は同様の膜の信頼性評価結果（ＴＤＤＢ：Time Dependant Dielectric Breakdown）の評価結果である。このグラフの横軸はＱｂｄ値（絶縁膜破壊電荷）縦軸は故障率を表す。図８に示されるように、ＨＴＯ膜にプラズマ処理を施すことで信頼性（Ｑｂｄ値）を２桁程度向上させることに成功した。
以上から、本発明を含む工程を用いることにより、良好なリーク特性および信頼性を持つＨＴＯ膜を形成することが可能となる。このＨＴＯ膜をＨｉｇｈ−ｋ Gate絶縁膜の下地酸化膜として用いることで、良好な電気的特性を持つGate絶縁膜を形成することが期待できる。
上記の例では、本発明を用いて作製されたＨＴＯ膜をＭＯＳキャパシタに応用した結果についてのみ言及しているが、本発明を用いて絶縁膜の積層構造を形成し、その絶縁膜をトランジスタのGate絶縁膜やメモリーデバイスの電極間絶縁膜に応用することで同様の効果を実現できる。
【００９７】
【発明の効果】
上述したように本発明によれば、高性能化および／又は低消費電力化等の優れた特性を有する電子デバイスのための優れた膜質の絶縁膜を与えることが可能な絶縁膜の改質方法が提供される。
【図面の簡単な説明】
【図１】本発明の下地絶縁膜の形成方法方法により製造可能な半導体装置の一例を示す模式的な垂直断面図である。
【図２】本発明の下地絶縁膜の形成方法方法を実施するための半導体製造装置の一例を示す模式平面図である。
【図３】本発明の下地絶縁膜の形成方法方法に使用可能なスロットプレインアンテナ（ＳＰＡ）プラズマ処理ユニットの一例を示す模式的な垂直断面図である。
【図４】本発明の下地絶縁膜の形成方法装置に使用可能なＳＰＡの一例を示す模式的な平面図である。
【図５】本発明の下地絶縁膜の形成方法方法に使用可能なＣＶＤ処理ユニットの一例を示す模式的な垂直断面図である。
【図６】本発明の製造方法を用いたトランジスタ作製工程の一例を示すフロー図である。
【図７】本発明を用いて形成されたHTO膜のリーク特性である。
【図８】本発明を用いて形成されたHTO膜の信頼性評価結果である。
Claims (13)
- 絶縁膜の形成方法であって；
基板上に、熱酸化法、プラズマ酸化法あるいは触媒酸化法のいずれかの方法により形成された酸化膜である絶縁膜を形成する工程と、
前記酸化膜を、第１のプラズマに晒して改質する工程と、
前記改質された絶縁膜上に、Ｈｉｇｈ−Ｋ（高誘電率）膜を形成する工程と、
前記Ｈｉｇｈ−Ｋ膜を、希ガスと酸素ガスを含む第２のプラズマに晒して改質する工程とを備える方法。 - 前記第１のプラズマは、希ガスと酸素ガスのプラズマである請求項１に記載の方法。
- 前記絶縁膜が、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮから選択される請求項１に記載の方法。
- 前記Ｈｉｇｈ−Ｋ膜が、Ｔａ２Ｏ５、ＺｒＯ２、ＨｆＯ２、ＴｉＯ２、Ｙ２Ｏ３、ＢＳＴ、ＳＴＯ、ＰＺＴ、Ｐｒ２Ｏ３、Ｃｄ２Ｏ３、ＣｅＯ２から選択される１または２以上である請求項１〜３のいずれか一項に記載の方法。
- 前記プラズマは、ＩＣＰプラズマ、または複数のスロットを有する平面アンテナを介したマイクロ波プラズマである請求項１〜４のいずれか一項に記載の方法。
- 絶縁膜の形成方法であって；
基板上に、熱酸化法、プラズマ酸化法あるいは触媒酸化法のいずれかの方法によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を、第１のプラズマに晒して改質する工程と、
前記改質されたシリコン酸化膜上に、ＨｆＳｉＯ膜を形成する工程と、
前記ＨｆＳｉＯ膜を、希ガスと酸素ガスを含む第２のプラズマに晒して改質する工程とを備える方法。 - 前記第１のプラズマは、希ガスと酸素ガスのプラズマである請求項６に記載の方法。
- 前記ＨｆＳｉＯ膜は、ターシャリブトキシハフニウム（ＨＴＢ）とシランにより形成される請求項６または７のいずれか一項に記載の方法。
- 前記絶縁膜は、ゲート絶縁膜である請求項１〜８のいずれか一項に記載の方法。
- 前記プラズマは、ＩＣＰプラズマ、または複数のスロットを有する平面アンテナを介したマイクロ波プラズマである請求項６〜９のいずれか一項に記載の方法。
- 前記希ガスはＫｒ、Ａｒ、ＨｅまたはＸｅから選択され、その流量は５００〜３０００ｓｃｃｍであり、前記Ｏ２の流量は１０〜５００ｓｃｃｍである請求項１、２、６、７のいずれか一項に記載の方法。
- 前記第１及び第２のプラズマに晒して改質する工程における前記基板の温度は、室温（２５℃）〜６００℃である請求項１、２、６、７、１１のいずれか一項に記載の方法。
- 前記第１及び第２のプラズマ処理の圧力は、３〜４００Ｐａである請求項１、２、６、７、１１、１２のいずれか一項に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360807A JP4083000B2 (ja) | 2002-12-12 | 2002-12-12 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360807A JP4083000B2 (ja) | 2002-12-12 | 2002-12-12 | 絶縁膜の形成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007140969A Division JP4562751B2 (ja) | 2007-05-28 | 2007-05-28 | 絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193409A JP2004193409A (ja) | 2004-07-08 |
| JP4083000B2 true JP4083000B2 (ja) | 2008-04-30 |
Family
ID=32759779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002360807A Expired - Fee Related JP4083000B2 (ja) | 2002-12-12 | 2002-12-12 | 絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4083000B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100587923C (zh) * | 2005-09-22 | 2010-02-03 | 东京毅力科创株式会社 | 选择性等离子体处理方法和等离子体处理装置 |
| JP5283147B2 (ja) * | 2006-12-08 | 2013-09-04 | 国立大学法人東北大学 | 半導体装置および半導体装置の製造方法 |
| WO2009099252A1 (ja) * | 2008-02-08 | 2009-08-13 | Tokyo Electron Limited | 絶縁膜のプラズマ改質処理方法 |
| KR101248651B1 (ko) * | 2008-02-08 | 2013-03-28 | 도쿄엘렉트론가부시키가이샤 | 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템 |
| JP2009246211A (ja) * | 2008-03-31 | 2009-10-22 | Tokyo Electron Ltd | Ｍｏｓ型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置 |
| JP5030172B2 (ja) * | 2008-06-09 | 2012-09-19 | 株式会社神戸製鋼所 | 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス |
| JP5663384B2 (ja) * | 2011-04-19 | 2015-02-04 | 三菱電機株式会社 | 絶縁膜の製造方法 |
| JP5933394B2 (ja) * | 2011-09-22 | 2016-06-08 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法及びプログラム |
| JP6241915B2 (ja) * | 2013-07-31 | 2017-12-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| US9460917B2 (en) * | 2014-02-12 | 2016-10-04 | Translucent, Inc. | Method of growing III-N semiconductor layer on Si substrate |
| JP6456893B2 (ja) * | 2016-09-26 | 2019-01-23 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、記録媒体および基板処理装置 |
| CN116845096A (zh) * | 2022-03-25 | 2023-10-03 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2002
- 2002-12-12 JP JP2002360807A patent/JP4083000B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004193409A (ja) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4001498B2 (ja) | 絶縁膜の形成方法及び絶縁膜の形成システム | |
| JP4334225B2 (ja) | 電子デバイス材料の製造方法 | |
| JP4429300B2 (ja) | 電子デバイス材料の製造方法 | |
| JP4850871B2 (ja) | 絶縁膜の形成方法 | |
| JP4401375B2 (ja) | 電子デバイス材料の製造方法 | |
| JP4408653B2 (ja) | 基板処理方法および半導体装置の製造方法 | |
| US20090239364A1 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
| WO2005098961A1 (ja) | ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム | |
| KR20040068990A (ko) | 기판 처리 방법 및 반도체 장치의 제조 방법 | |
| JP4083000B2 (ja) | 絶縁膜の形成方法 | |
| JPWO2003088342A1 (ja) | 電子デバイス材料の製造方法 | |
| JP4562751B2 (ja) | 絶縁膜の形成方法 | |
| JP4361078B2 (ja) | 絶縁膜の形成方法 | |
| JP5174050B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |