CN101080810A - 选择性等离子体处理方法 - Google Patents

选择性等离子体处理方法 Download PDF

Info

Publication number
CN101080810A
CN101080810A CNA2006800013556A CN200680001355A CN101080810A CN 101080810 A CN101080810 A CN 101080810A CN A2006800013556 A CNA2006800013556 A CN A2006800013556A CN 200680001355 A CN200680001355 A CN 200680001355A CN 101080810 A CN101080810 A CN 101080810A
Authority
CN
China
Prior art keywords
silicon
face
plasma
plasma processing
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800013556A
Other languages
English (en)
Other versions
CN100587923C (zh
Inventor
佐佐木胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101080810A publication Critical patent/CN101080810A/zh
Application granted granted Critical
Publication of CN100587923C publication Critical patent/CN100587923C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种选择性等离子体处理方法，在等离子体处理装置的处理室内，使含氧等离子体对在表面上具有硅和氮化硅层的被处理体进行作用，选择性地对硅进行氧化处理，使得在氮化硅层中形成的氧氮化硅膜的膜厚相对于所形成的硅氧化膜的膜厚的比率为20％以下。

Description

选择性等离子体处理方法
技术领域
本发明涉及使用等离子体对半导体基板等被处理体进行处理、选择性地形成硅氧化膜或硅氮化膜的选择性等离子体处理方法。
背景技术
在各种半导体装置的制造过程中，为了用于以例如晶体管的栅绝缘膜等为首的各种用途，要进行硅氧化膜或硅氮化膜的形成。作为形成硅氧化膜或硅氮化膜的方法，除了通过CVD(Chemical VaporDeposition：化学气相沉积)使硅氧化膜或硅氮化膜堆积的方法之外，例如，在特开2000-260767号公报、特开2003-115587号公报中，提出了利用等离子体处理对硅进行氧化处理或者氮化处理从而形成硅氧化膜或硅氮化膜的方法。
在上述那样的半导体装置的制造过程中，反复进行使用等离子体对硅进行氧化处理的工序或者进行氮化处理的工序，因此，在基板上，除了作为氧化或氮化的对象的硅(层)之外，通常还混有在之前的工序中形成的硅氧化膜或硅氮化膜等材料膜。当在这样多种膜混合存在的状况下进行等离子体氧化处理或等离子体氮化处理时，例如，有时已经形成的硅氮化膜(Si3N4)会因后来的等离子体氧化处理而被氧化，形成氧氮化硅膜，硅氧化膜(SiO2膜)同样因后来的等离子体氮化处理而被氮化，形成氧氮化硅膜。
但是，在半导体装置的制造工艺方面，当作为目标的硅以外的材料膜被氧化或被氮化时，例如，当通过后工序的蚀刻将材料膜除去时，因为与其它膜的蚀刻选择比不同，所以有时会产生工序数增加、成品率降低等不好的影响。
发明内容
本发明的目的在于提供一种对于在表面上露出硅、与氮化硅层或氧化硅层的被处理体，能够利用等离子体，对氧化硅层或氮化硅层保持高选择性而对硅进行氧化处理或氮化处理的选择性等离子体处理方法。
为了解决上述课题，本发明的第一方面提供一种选择性等离子体处理方法，其特征在于，在等离子体处理装置的处理室内，使含氧等离子体对在表面上具有硅和氮化硅层的被处理体进行作用，相对于上述氮化硅层，选择性地对上述硅进行氧化处理，形成硅氧化膜，在上述氮化硅层中形成的氧氮化硅膜的膜厚相对于通过氧化处理形成的上述硅氧化膜的膜厚的比率为20％以下。
在上述第一方面中，上述含氧等离子体优选为利用具有多个缝隙的平面天线向上述处理室内导入微波而形成的微波激发高密度等离子体。
本发明的第二方面提供一种选择性等离子体处理方法，其特征在于，在等离子体处理装置的处理室内，使含氧等离子体对具有硅露出面和氮化硅露出面的被处理体进行作用，由此，优势地对上述硅露出面的硅进行氧化处理，使得在上述氮化硅露出面上形成的氧氮化硅膜的膜厚相对于在上述硅露出面上形成的硅氧化膜的膜厚的比率为20％以下。
本发明的第三方面提供一种选择性等离子体处理方法，其特征在于，在等离子体处理装置的处理室内，使含氮等离子体对在表面上具有硅和氧化硅层的被处理体进行作用，相对于上述氧化硅层，选择性地对上述硅进行氮化处理，形成硅氮化膜，在上述氧化硅层中形成的氧氮化硅膜的膜厚相对于通过氮化处理形成的上述硅氮化膜的膜厚的比率为25％以下。
在上述第三方面中，上述含氮等离子体优选为利用具有多个缝隙的平面天线向上述处理室内导入微波而形成的微波激发高密度等离子体。
本发明的第四方面提供一种选择性等离子体处理方法，其特征在于，在等离子体处理装置的处理室内，使含氮等离子体对具有硅露出面和氧化硅露出面的被处理体进行作用，由此，优势地对上述硅露出面的硅进行氧化处理，使得在上述氧化硅露出面上形成的氧氮化硅膜的膜厚相对于在上述硅露出面上形成的硅氮化膜的膜厚的比率为25％以下。
在上述第一～第四方面中，处理压力优选为400Pa以上，更优选为400Pa～1333Pa。
本发明的第五方面提供一种控制程序，其特征在于，在计算机上运行，在执行时，控制上述等离子体处理装置，使其进行如下的选择性等离子体处理方法：在等离子体处理装置的处理室内，使含氧等离子体对具有硅露出面和氮化硅露出面的被处理体进行作用，由此，优势地对上述硅露出面的硅进行氧化处理，使得在上述氮化硅露出面上形成的氧氮化硅膜的膜厚相对于在上述硅露出面上形成的硅氧化膜的膜厚的比率为20％以下。
本发明的第六方面提供一种计算机可读取的存储介质，其存储有在计算机上运行的控制程序，其特征在于，上述控制程序在执行时，控制上述等离子体处理装置，使其进行如下的选择性等离子体处理方法：在等离子体处理装置的处理室内，使含氧等离子体对具有硅露出面和氮化硅露出面的被处理体进行作用，由此，优势地对上述硅露出面的硅进行氧化处理，使得在上述氮化硅露出面上形成的氧氮化硅膜的膜厚相对于在上述硅露出面上形成的硅氧化膜的膜厚的比率为20％以下。
本发明的第七方面提供一种等离子体处理装置，其特征在于，包括：处理室，该处理室具备载置被处理体的载置台、并能够真空排气；和控制部，该控制部进行控制，使得进行如下的选择性等离子体处理方法：在上述处理室内，使含氧等离子体对具有硅露出面和氮化硅露出面的被处理体进行作用，由此，优势地对上述硅露出面的硅进行氧化处理，使得在上述氮化硅露出面上形成的氧氮化硅膜的膜厚相对于在上述硅露出面上形成的硅氧化膜的膜厚的比率为20％以下。
本发明的第八方面提供一种控制程序，其特征在于，在计算机上运行，在执行时，控制上述等离子体处理装置，使其进行如下的选择性等离子体处理方法：在等离子体处理装置的处理室内，使含氮等离子体对具有硅露出面和氧化硅露出面的被处理体进行作用，由此，优势地对上述硅露出面的硅进行氧化处理，使得在上述氧化硅露出面上形成的氧氮化硅膜的膜厚相对于在上述硅露出面上形成的硅氮化膜的膜厚的比率为25％以下。
本发明的第九方面提供一种计算机可读取的存储介质，其存储有在计算机上运行的控制程序，其特征在于，上述控制程序在执行时，控制上述等离子体处理装置，使其进行如下的选择性等离子体处理方法：在等离子体处理装置的处理室内，使含氮等离子体对具有硅露出面和氧化硅露出面的被处理体进行作用，由此，优势地对上述硅露出面的硅进行氧化处理，使得在上述氧化硅露出面上形成的氧氮化硅膜的膜厚相对于在上述硅露出面上形成的硅氮化膜的膜厚的比率为25％以下。
本发明的第十方面提供一种等离子体处理装置，其特征在于，包括：处理室，该处理室具备载置被处理体的载置台、并能够真空排气；和控制部，该控制部进行控制，使得进行如下的选择性等离子体处理方法：在上述处理室内，使含氮等离子体对具有硅露出面和氧化硅露出面的被处理体进行作用，由此，优势地对上述硅露出面的硅进行氧化处理，使得在上述氧化硅露出面上形成的氧氮化硅膜的膜厚相对于在上述硅露出面上形成的硅氮化膜的膜厚的比率为25％以下。
根据本发明，对于在表面上具有硅、与氮化硅(SiN)层或氧化硅(SiO2)层的被处理体，能够利用等离子体，以高选择性对硅进行氧化处理或氮化处理。
即，即使在被处理体上存在作为目标的硅以外的氮化膜或氧化膜的情况下，因为能够优势地对硅进行氧化处理或氮化处理，所以也能够将对处理的影响限制在最小限度，从而有效地进行处理。
附图说明
图1为表示在本发明中能够利用的等离子体氧化处理装置的一个例子的概略截面图。
图2为用于说明平面天线部件的图。
图3A为对选择性等离子体氧化处理的实验模型的结构进行说明的图，表示正在进行等离子体氧化处理的状态。
图3B为对选择性等离子体氧化处理的实验模型的结构进行说明的图，表示等离子体氧化处理后的状态。
图4A为表示等离子体氧化处理中的处理压力与氧化膜厚比(SiN上/Si上)的关系的图。
图4B为表示等离子体氧化处理中的处理压力与氧化膜厚比(SiN上/Si上)的关系的图。
图5A为对将本发明的选择性等离子体氧化处理应用于全硅化工艺时的等离子体氧化处理前的状态进行说明的图。
图5B为对将本发明的选择性等离子体氧化处理应用于全硅化工艺时的等离子体氧化处理后的状态进行说明的图。
图6为表示在本发明中能够利用的等离子体氮化处理装置的一个例子的概略截面图。
图7A为表示等离子体氮化处理中的膜厚与N剂量的关系的图。
图7B为表示等离子体氮化处理中的N2流量比率与N剂量的关系的图。
图8A为对本发明的选择性等离子体氮化处理的应用例进行说明的图，表示氮化处理前的状态。
图8B为对本发明的选择性等离子体氮化处理的应用例进行说明的图，表示正在进行等离子体氮化处理的状态。
图8C为对本发明的选择性等离子体氮化处理的应用例进行说明的图，表示等离子体氮化处理后的状态。
图9为表示处理压力与等离子体的离子能量的关系的图。
图10A为对本发明的选择性等离子体氧化处理的另一个应用例进行说明的图，表示在基板表面上堆积硅氮化膜后的状态。
图10B为对本发明的选择性等离子体氧化处理的另一个应用例进行说明的图，表示对硅氮化膜进行图案形成后的状态。
图10C为对本发明的选择性等离子体氧化处理的另一个应用例进行说明的图，表示形成槽(trench)后的状态。
图10D为对本发明的选择性等离子体氧化处理的另一个应用例进行说明的图，表示在槽内选择性地形成硅氧化膜后的状态。
图11A为对本发明的选择性等离子体氧化处理的又一个应用例进行说明的图，表示在基板表面上堆积氮化硅层后的状态。
图11B为对本发明的选择性等离子体氧化处理的又一个应用例进行说明的图，表示对氮化硅层进行图案形成后的状态。
图11C为对本发明的选择性等离子体氧化处理的又一个应用例进行说明的图，表示正在对槽内面进行等离子体氧化处理的状态。
图11D为对本发明的选择性等离子体氧化处理的又一个应用例进行说明的图，表示选择性地形成硅氧化膜后的状态。
具体实施方式
以下，适当参照附图，对本发明的实施方式具体地进行说明。图1为示意性地表示在本发明的等离子体氧化处理方法中能够适于利用的等离子体氧化处理装置的一个例子的截面图。该等离子体氧化处理装置100被构成为利用具有多个缝隙的平面天线、特别是RLSA(RadialLine Slot Antenna；径向线缝隙天线)向处理室内导入微波以产生等离子体，从而能够产生高密度且低电子温度的微波激发等离子体的RLSA微波等离子体氧化处理装置，能够利用1×1010～5×1012/cm3的等离子体密度、0.7～2eV的低电子温度的等离子体进行处理。
因此，能够适合用于在各种半导体装置的制造过程中形成硅氧化膜等目的。
上述等离子体氧化处理装置100具有气密地构成、并被接地的大致圆筒状的腔室1。在腔室1的底壁1a的大致中央部，形成有圆形的开口部10，在底壁1a上设有与该开口部10连通、并向下方突出的排气室11。该排气室11通过排气管23与排气装置24连接。
在腔室1内设有用于水平地支撑作为被处理基板的硅晶片(以下简记为“晶片”)W的由AlN等陶瓷构成的载置台2。该载置台2由从排气室11的底部中央向上方延伸的圆筒状的由AlN等陶瓷构成的支撑部件3支撑。在载置台2上设有覆盖其外边缘部并用于对晶片W进行引导的覆盖物4。该覆盖物4是由例如石英、AlN、Al2O3、SiN等材质构成的部件。
在载置台2中埋入有电阻加热型的加热器5，该加热器5通过从加热电源5a供电而对载置台2进行加热，利用该热对作为被处理基板的晶片W进行加热。此外，在载置台2中配备有热电偶6，能够在例如从室温到900℃的范围内对晶片W的加热温度进行温度控制。在载置台2中，相对于载置台2的表面能够突出没入地设置有用于支撑晶片W并使其升降的晶片支撑销(未图示)。
在腔室1的内周，设有由石英构成的圆筒状的衬垫7，防止由腔室构成材料引起的金属污染。此外，在载置台2的外周侧，呈环状地设有用于对腔室1内进行均匀排气的具有多个贯通开口8a的挡板8。该挡板8由多个支柱9支撑。
在腔室1的侧壁上设有形成环状的气体导入部15，气体供给系统16a与该气体导入部15连接。此外，气体导入部也可以配置为喷嘴状或喷淋器状。气体供给系统16a具有例如Ar气供给源17a、O2气供给源18a和H2气供给源19a，Ar气、O2气和H2气分别通过气体管线20到达气体导入部15，从气体导入部15导入腔室1内。在各个气体管线20中设有质量流量控制器21及其前后的开关阀22。此外，也可以使用例如Kr气、Xe气、He气等稀有气体代替Ar气。
排气管23与上述排气室11的侧面连接，包括高速真空泵的上述排气装置24与该排气管23连接。于是，通过使该排气装置24运转，腔室1内的气体通过挡板8向排气室11的空间11a内均匀地排出，通过排气管23进行排气。由此，腔室1内能够高速减压至规定的真空度、例如0.133Pa。
在腔室1的侧壁上设置有：用于在与邻接于等离子体氧化处理装置100的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口25、和开关该搬入搬出口25的闸阀26。
腔室1的上部成为开口部，环状的上板27与该开口部接合。上板27的内周下部向内侧的腔室内空间突出，形成环状的支撑部27a。在该支撑部27a上，通过密封部件29气密地设置有由电介质、例如石英、Al2O3、AlN等陶瓷构成的透过微波的微波透过板28。从而，使腔室1内保持气密。
在透过板28的上方，以与载置台2相对的方式设置有圆板状的平面天线部件31。此外，平面天线部件的形状并不限于圆板状，例如也可以是方板状。该平面天线部件31与腔室1的侧壁上端卡止。平面天线部件31成为由例如表面镀有金或银的铜板或铝板构成、并以规定图案贯通形成有多个缝隙状的微波放射孔32的结构。
微波放射孔32，例如如图2所示，形成长槽状，典型地，邻接的微波放射孔32彼此呈“T”字状配置，这些多个微波放射孔32呈同心圆状配置。微波放射孔32的长度和排列间隔，根据微波的波长(λg)决定，例如配置成微波放射孔32的间隔为λg/4、λg/2或λg。此外，在图2中，用Δr表示形成为同心圆状的邻接的微波放射孔32彼此的间隔。另外，微波放射孔32也可以是圆形状、圆弧状等其它形状。另外，微波放射孔32的配置方式没有特别限定，除了同心圆状以外，例如也能够配置成螺旋状、放射状。
在该平面天线部件31的上面，设置有具有比真空大的介电常数的滞波材料33。因为在真空中微波的波长变长，所以该滞波材料33具有将微波的波长缩短从而调整等离子体的功能。此外，平面天线部件31与透过板28之间、以及滞波材料33与平面天线部件31之间，分别可以紧贴也可以离开，但优选为紧贴。
在腔室1的上面，以覆盖这些平面天线部件31和滞波材料33的方式，设置有例如由铝或不锈钢等金属材料构成的遮蔽盖体34。腔室1的上面和遮蔽盖体34由密封部件35密封。在遮蔽盖体34中形成有冷却水流路34a，通过使冷却水在其中流通而将遮蔽盖体34、滞波材料33、平面天线部件31、和透过板28冷却。此外，遮蔽盖体34被接地。
在遮蔽盖体34上壁的中央形成有开口部36，波导管37与该开口部36连接。产生微波的微波发生装置39通过匹配电路38与该波导管37的端部连接。由此，由微波发生装置39产生的例如频率2.45GHz的微波通过波导管37向上述平面天线部件31传播。作为微波的频率，也能够使用8.35GHz、1.98GHz等。
波导管37包括从上述遮蔽盖体34的开口部36向上方延伸的截面为圆形状的同轴波导管37a、和通过模式转换器40与该同轴波导管37a的上端部连接的在水平方向延伸的矩形波导管37b。矩形波导管37b与同轴波导管37a之间的模式转换器40具有将在矩形波导管37b内以TE模式传播的微波转换为TEM模式的功能。内导体41在同轴波导管37a的中心延伸，内导体41在其下端部与平面天线部件31的中心连接固定。由此，微波通过同轴波导管37a的内导体41呈放射状、高效、均匀地向平面天线部件31传播。
等离子体氧化处理装置100的各结构部与具有CPU的处理控制器50连接并被其控制。用户接口51与处理控制器50连接，该用户接口51由工序管理者为了管理等离子体氧化处理装置100而进行命令的输入操作等的键盘、和将等离子体氧化处理装置100的运转状况可视化并进行显示的显示器等构成。
此外，存储部52与处理控制器50连接，该存储部52存储有用于通过处理控制器50的控制来实现由等离子体氧化处理装置100执行的各种处理的控制程序(软件)、和记录有处理条件数据等的方案。
于是，根据需要，按照来自用户接口51的指示等，从存储部52调出任意的方案并由处理控制器50执行，由此，在处理控制器50的控制下，在等离子体氧化处理装置100中进行期望的处理。此外，上述控制程序和处理条件数据等方案可以以存储在计算机可读取的存储介质、例如CD-ROM、硬盘、软盘、闪存等中的状态利用，或者也可以从其它装置、例如通过专用线路随时传送而以联机方式利用。
在这样构成的RLSA方式的等离子体氧化处理装置100中，能够进行将晶片W的硅(多晶硅或单晶硅)选择性地氧化而形成硅氧化膜的处理。以下，对其步骤进行说明。
首先，打开闸阀26，从搬入搬出口25将具有硅表面和氮化硅表面的晶片W搬入腔室1内、并载置在载置台2上。然后，从气体供给系统16a的Ar气供给源17a、O2气供给源18a和H2气供给源19a，将Ar气、O2气和H2气以规定的流量通过气体导入部15导入腔室1内。
具体地说，例如将Ar等稀有气体流量设定为100～3000mL/min(sccm)、将O2气流量设定为5～500mL/min(sccm)、将H2气流量设定为5～500mL/min(sccm)，将腔室内的处理压力调整为400Pa以上(3Torr以上)、优选为400Pa～1333Pa(3Torr～10Torr)，将晶片W的温度加热至250～800℃、优选加热至400～600℃左右。此时，在处理压力小于400Pa时，等离子体的离子能量、离子密度和电子温度比较高，因此，如后述的实施例所示，相对于在晶片W上已经存在的硅氮化膜(Si3N4)，不能充分得到对硅的氧化选择性。
接下来，使来自微波发生装置39的微波经过匹配电路38导向波导管37，使其依次通过矩形波导管37b、模式转换器40、和同轴波导管37a，通过内导体41供给至平面天线部件31，从平面天线部件31的微波放射孔32通过透过板28向腔室1内的晶片W的上方空间放射。微波在矩形波导管37b内以TE模式传送，该TE模式的微波由模式转换器40转换为TEM模式，在同轴波导管37a内向平面天线部件31传送。此时的微波功率，例如可以设为500～4000W。
利用从平面天线部件31经过透过板28而向腔室1放射的微波，在腔室1内形成电磁场，Ar气、O2气和H2气等离子体化。此外，在该情况下，也可以仅供给Ar气和O2气进行等离子体化。通过使微波从平面天线部件31的多个微波放射孔32放射，该含氧等离子体成为大致1×1010～5×1012/cm3的高密度、并且在晶片W附近为大致1.2eV以下的低电子温度等离子体。这样在高压状态下形成的高选择性含氧等离子体中，离子成分少，因此由离子等引起的等离子体损伤小。于是，通过控制Ar/O2/H2等离子体中的活性种、主要是O自由基的量，选择性地将氧导入硅中，而不使氮化硅氧化，硅原子与活性的氧自由基发生反应，在硅表面上均匀地形成SiO2膜。
在本实施方式中，在使用等离子体氧化处理装置100、利用等离子体对具有硅(多晶硅或单晶硅)表面和氮化硅表面的晶片W进行氧化处理而在硅表面上形成硅氧化膜的等离子体处理中，通过将处理压力设为400Pa以上、优选为400～1333Pa，能够生成高选择性等离子体，对晶片W上存在的硅氮化膜(Si3N4)具有高选择性(即，优选不使硅氮化膜氧化)，使硅氧化。
如以上所述，能够不使氮化硅表面氧化，保持高选择性而在单晶硅或多晶硅的表面上形成优质的硅氧化膜。因此，本实施方式的等离子体氧化处理方法能够在各种半导体装置的制造中，在形成硅氧化膜时利用。
接下来，对与本发明的选择性等离子体氧化处理相关的实施例进行说明。
如图3A所示，在Si基板110上形成有已被图案化的氮化硅(Si3N4)层111，对于具有硅表面和氮化硅表面的被处理体，使用图1的等离子体氧化处理装置100，改变压力，对硅进行等离子体氧化处理。图3B表示在等离子体氧化处理后的Si基板110上形成的SiO2膜112和在Si3N4层111表面上形成的SiON膜113。此外，图4A、图4B表示在等离子体氧化处理后的Si3N4层111表面上形成的SiON膜113的膜厚相对于在Si基板110上形成的SiO2膜112的膜厚的比率的调查结果。
作为等离子体氧化处理的条件，作为处理气体，使用含有Ar和O2的气体系统，或使用含有Ar、O2和H2的气体系统。作为H2/O2的比率，当H2/O2＝0时，气体流量设为Ar/O2＝1000/500mL/min(sccm)，当H2/O2＝0.5时，气体流量设为Ar/O2/H2＝1000/100/50mL/min(sccm)，当H2/O2＝2时，气体流量设为Ar/O2/H2＝1000/100/200mL/min(sccm)，当H2/O2＝3时，气体流量设为Ar/O2/H2＝1000/100/300mL/min(sccm)。
处理压力设为6.7Pa(50mTorr)、66.7Pa(500mTorr)、400Pa(3Torr)、666.6Pa(5Torr)。处理温度设为400℃，微波功率设为3.4kW，以在硅基板上能够形成4nm厚度的硅氧化膜的条件实施等离子体氧化处理。
由图4A、图4B可知，不论H2/O2的比率如何，随着处理压力的升高，Si3N4层111上的SiON膜113的膜厚相对于Si基板110上的SiO2膜112的膜厚的比率降低，而能够得到高选择性。特别地，表明：在处理气体的H2/O2比为2以上的情况下，当处理压力超过400Pa时，Si3N4层111上的SiON膜113的膜厚相对于Si基板110上的SiO2膜112的膜厚的比率低于20％，能够进行使晶片W上的硅氧化、而Si3N4层111几乎不被氧化的处理。因此确认，优选使用Ar、O2和H2作为处理气体，在400Pa以上的处理压力下，H2/O2比优选为1.5以上，更优选为2以上。此外，当仅使用Ar和O2作为处理气体时，随着处理压力升高，氧化速率降低，不能以在实用上充分的厚度进行成膜，因此优选同时使用氢。
此外，虽然数据未显示，但是即使在热氧化处理中，也能够将硅氧化而Si3N4层111几乎不被氧化。但是，在热氧化处理的情况下，因为在900℃以上的高温下进行，所以，存在热平衡(thermal budget)变大、并且由于热应力而在晶片W(Si基板)中产生变形等问题，而能够在400℃左右的低温下选择性地进行氧化处理的本发明的选择性等离子体氧化处理是有利的。
接下来，参照图5A和图5B对本发明的等离子体氧化处理的优选的应用例进行说明。在此，对在晶体管的金属栅电极形成的全硅化工艺中应用本实施方式的等离子体氧化处理方法的例子进行说明。全硅化工艺为形成硅化物栅电极的方法，是代替堆积金属作为栅电极而堆积多晶硅，通过蚀刻等形成电极形状后，使金属从上部扩散至栅绝缘膜界面，使其发生硅化反应的方法。
如图5A所示的那样，在Si基板201上，依次叠层栅绝缘膜202、多晶硅层203和Si3N4膜204，再形成绝缘层的侧壁206。在进行全硅化时，通过湿蚀刻或干蚀刻将Si3N4膜204选择性地除去，在多晶硅层203上扩散Ni等金属，进行硅化。
在以图5A所示那样的栅结构200为基础而形成金属栅电极的过程中，使用等离子体氧化处理装置100进行等离子体氧化处理，在邻接的栅结构200之间形成作为牺牲膜的SiO2膜207。但是，因为在形成栅结构200后进行等离子体氧化处理，所以，作为保护膜(Cap膜)的Si3N4膜204被氧化，如图5B所示，在表面上形成SiON膜205。
Si3N4膜204在全硅化之前需要除去，但是当Si3N4膜204被氧化而在表面上形成SiON膜205时，通过例如使用热磷酸溶液的湿蚀刻等方法难以除去Si3N4膜204。此外，在全硅化之前，如果想要通过例如使用氢氟酸的湿蚀刻将SiON膜205除去，则有可能特意由等离子体氧化处理形成的SiO2膜207也被蚀刻而除去、或者膜厚减少。
根据以上的理由，优选：在使用等离子体氧化处理装置100在氮化硅和硅露出的基板的Si表面上形成SiO2膜207时，尽可能在不使Si3N4膜204氧化的条件下对Si基板201进行氧化。根据本发明的等离子体氧化处理方法，使用等离子体氧化处理装置100将处理压力控制为例如400Pa以上，由此，能够如图4A所示以高选择性控制Si基板201与Si3N4膜204的氧化比率，因此，能够进行Si基板201发生氧化而Si3N4膜204几乎不发生氧化的处理。具体地说，能够进行SiON膜205的膜厚相对于SiO2膜207的膜厚的比率为20％以下的高选择性氧化处理，优选在H2/O2比为3以上时能够使上述比率为10％以下。因此，本发明的等离子体氧化处理方法，在全硅化工艺中选择性地形成SiO2膜而不使Si3N4膜氧化时能够有利地利用。
图6为示意性地表示能够适于在相对于硅氧化膜选择性地对硅进行氮化处理的本发明的选择性等离子体处理方法中利用的等离子体氮化处理装置101的一个例子的截面图。该等离子体氮化处理装置101的结构，除了处理气体的供给系统不同以外，其余与图1的等离子体氧化处理装置100相同，因此，仅对不同点进行说明，对于相同的结构，标注相同的符号，省略说明。
在等离子体氮化处理装置101中，气体供给系统16b具有例如Ar气供给源17b和N2气供给源18b，Ar气和N2气分别通过气体管线20到达气体导入部15，从气体导入部15导入腔室1内。在各个气体管线20中，设有质量流量控制器21及其前后的开关阀22。此外，在等离子体氮化处理装置101中，也能够使用例如Kr气、Xe气、He气等稀有气体代替Ar气。此外，也能够使用例如NH3气、N2与H2的混合气体、肼等含氮气体代替N2气。
在本发明方法中使用的RLSA方式的等离子体氮化处理装置101中，对于晶片W的硅(多晶硅或单晶硅)表面和氧化硅表面，能够选择性地将硅表面氮化并形成硅氮化膜，而不会将氧化硅表面氮化。以下，对其步骤进行说明。
首先，打开闸阀26，从搬入搬出口25将具有硅表面和氧化硅表面的晶片W搬入腔室1内、并载置在载置台2上。然后，从气体供给系统16b的Ar气供给源17b和N2气供给源18b，将Ar气和N2气以规定的流量通过气体导入部15导入腔室1内。
具体地说，例如将Ar等稀有气体流量设定为100～3000mL/min(sccm)、将N2气流量设定为5～500mL/min(sccm)，将腔室内的处理压力调整为400Pa以上(3Torr以上)、优选为400Pa～1333Pa(3Torr～10Torr)，将晶片W的温度加热至250～800℃、优选加热至400～600℃左右。此时，在处理压力小于400Pa的低压时，如后述的实施例所示，离子能量、离子密度和电子温度比较高，因此，相对于在晶片W上已经存在的硅氧化膜(SiO2)，不能充分得到对硅的氮化选择性。
接下来，使来自微波发生装置39的微波经过匹配电路38导向波导管37，使其依次通过矩形波导管37b、模式转换器40、和同轴波导管37a，通过内导体41供给至平面天线部件31，从平面天线部件31的微波放射孔32通过透过板28向腔室1内的晶片W的上方空间放射。微波在矩形波导管37b内以TE模式传送，该TE模式的微波由模式转换器40转换为TEM模式，在同轴波导管37a内向平面天线部件31传送。此时的微波功率，例如可以设为500～4000W。
利用从平面天线部件31经过透过板28而向腔室1放射的微波，在腔室1内形成电磁场，Ar气和N2气等离子体化。通过使微波从平面天线部件31的多个微波放射孔32放射，该含氮等离子体成为大致1×1010～5×1012/cm3的高密度、并且在晶片W附近为大致1.2eV以下的低电子温度等离子体。这样在高压状态下形成的高选择性的含氮等离子体中，离子成分少、离子能量小，因此，由离子等引起的等离子体损伤小。于是，通过控制Ar/N2等离子体的活性种、主要是N自由基的量，选择性地将氮导入硅中，而不使氧化硅氮化，在硅表面上均匀地形成Si3N4膜。
在本实施方式中，在使用等离子体氮化处理装置101、利用等离子体对具有硅(多晶硅或单晶硅)表面和氧化硅表面的晶片W进行氮化处理而在硅表面上形成硅氮化膜的等离子体处理中，通过将处理压力设为400Pa以上、优选为400～1333Pa，能够生成高选择性等离子体，对晶片W上存在的硅氧化膜(SiO2)具有高选择性(即，几乎不使硅氧化膜氮化)，使硅氮化。
如以上所述，能够不使氧化硅表面氮化，保持高选择性而在单晶硅或多晶硅的表面上形成优质的硅氮化膜。因此，本实施方式的等离子体氮化处理方法能够在各种半导体装置的制造中，在形成硅氮化膜时利用。
接下来，使用图6所示的等离子体氮化处理装置101，对于通过使用WVG(Water Vapor Generator：水蒸气发生器)装置进行热氧化处理而形成的SiO2膜(膜厚4nm)，改变压力而实施等离子体氮化处理。将其结果示于图7A。图7A的纵轴表示等离子体氮化处理后的热氧化膜中的N剂量，横轴表示硅基板上的氮化膜厚(折射率2.0)。
在本试验中，使用含有Ar和N2的气体系统作为处理气体。处理气体的比率设为Ar/N2＝1000/100mL/min(sccm)。处理压力设为6.7Pa(50mTorr)、133.3Pa(1Torr)或400Pa(3Torr)。处理温度设为400℃或600℃，微波功率设为3.4kW。
由图7A可知，当处理压力为400Pa时，不论等离子体氮化处理的处理温度如何，与6.7Pa、133.3Pa时相比，该压力下的SiO2膜中的N剂量少。而且，该趋势随着氮化膜厚度的增加而变得显著。由此可知，在使用等离子体氮化处理装置101进行氮化处理时，通过采用400Pa以上的高压条件，能够抑制N向晶片上存在的SiO2膜的导入。
接下来，使用图6所示的等离子体氮化处理装置101，改变处理气体流量和压力，对SiO2膜实施等离子体氮化处理。将其结果示于图7B。图7B的纵轴表示等离子体氮化处理后的热氧化膜中的N剂量，横轴表示处理气体中的N2流量比率(％)。
在本试验中，使用含有Ar和N2的气体系统作为处理气体。处理气体的比率设为Ar/N2＝1152/48mL/min(sccm)、1000/200mL/min(sccm)或900/300mL/min(sccm)。处理压力设为13.3Pa、26.7Pa、400Pa、533Pa或800Pa。处理温度设为400℃或500℃，微波功率设为2.0kW。
由图7B可知，处理气体中的N2比率高时，进入SiO2膜中的N剂量变低，能够提高选择性。特别地，为了使N剂量为3×1015(atoms/cm2)以下，优选使处理气体中的N2流量比率为8％以上50％以下。
接下来，参照图8A～图8C对本发明的等离子体氮化处理的优选的应用例进行说明。图8A～8C为表示对具有硅表面和硅氧化膜表面的被处理体进行等离子体氮化处理的工序的图。如图8A所示，在Si基板210上形成有硅氧化膜(SiO2)211，在其上形成有已被图案化的多晶硅层212。
图8B表示使用与图6所示装置相同结构的等离子体氮化处理装置101，正在对多晶硅层212的表面进行等离子体氮化处理的情形。通过等离子体氮化处理，如图8C所示，在多晶硅层212的表面上形成硅氮化膜(Si3N4)213。但是，在现有的等离子体氮化处理方法中，因为利用离子能量高的等离子体进行氮化，所以，硅氧化膜211的表面被氮化而形成SiON膜214。为了尽可能避免形成该SiON膜214，优选以选择性地仅将多晶硅层212氮化、而不会将硅氧化膜211氮化的条件进行氮化处理。
因此，使用等离子体氮化处理装置101，实施本发明的选择性等离子体氮化方法，对在多晶硅层212表面上形成的Si3N4膜213的膜厚和在硅氧化膜211的表面上形成的SiON膜214的膜厚进行比较。在该试验中，以流量比(Ar/N2)＝1000/100mL/min(sccm)使用Ar和N2作为处理气体，处理压力设为6.7Pa(50mTorr)或400Pa(3Torr)。处理温度设为400℃，微波功率设为3.4kW。
当处理压力为6.7Pa的低压处理时，多晶硅层212表面的Si3N4膜213的膜厚为1.6nm，而硅氧化膜211表面的SiON膜214的膜厚为1.3nm。与此相对，当处理压力为400Pa的高压处理时，多晶硅层212表面的Si3N4膜213的膜厚同样为1.6nm，而硅氧化膜211表面的SiON膜214的膜厚为0.4nm。SiON膜214的膜厚相对于Si3N4膜213的膜厚的比率，在处理压力为6.7Pa时为约81％，在处理压力为400Pa时为约25％。从该结果可确认，处理压力高时，能够选择性地对多晶硅层212进行氮化处理。特别地，表明：在400Pa～1333Pa的处理压力下，能够将SiON膜214的膜厚相对于Si3N4膜213的膜厚的比率抑制为25％以下，因此，能够保持高选择性而优势地对多晶硅层212进行氮化处理。另外，N2相对于总气体流量的流量比优选为0.08以上0.5以下。
根据本发明的等离子体氮化处理方法，使用等离子体氮化处理装置101，将处理压力控制为例如高压的400Pa～1333Pa，由此，能够控制多晶硅层212与硅氧化膜211(SiO2)的氮化比率，因此，能够进行多晶硅层212氧化、而硅氧化膜211几乎不氮化的处理。具体地说，能够使形成的SiON膜214的膜厚相对于Si3N4膜213的膜厚的比率为25％以下，优选为10％以下。因此，本发明的等离子体氮化处理方法在半导体器件的氮化工艺中，在选择性地形成Si3N4膜213时能够有利地利用。
如以上所述，在使用等离子体氧化处理装置100进行等离子体处理、或使用等离子体氮化处理装置101进行等离子体处理时，通过使处理压力为400Pa以上、优选为400Pa～1333Pa，对于在表面上露出硅、与氮化硅(Si3N4)层或氧化硅(SiO2)层的基板(晶片W)，能够利用氧化处理或氮化处理，保持高选择性而优势地进行氧化处理或氮化处理，而不会将氮化硅氧化、或者不会将氧化硅氮化。作为能够进行这样的选择性等离子体处理的原因，可举出：通过控制处理压力，能够降低等离子体的离子能量。
图9表示对等离子体的离子能量与处理压力的关系进行测定的结果。在该试验中，在具有直径300mm的平面天线部件31的等离子体氮化处理装置101中，以流量比(Ar/N2)＝1000/40使用Ar和N2作为处理气体，在微波功率2kW下生成含氮等离子体。由图9可知，压力与离子能量之间明确地具有相关关系，离子能量与压力成反比例而降低。
当使用等离子体对硅进行氧化处理或氮化处理时，需要供给超过Si-Si键的键能(2.3eV)的能量。当进行等离子体氧化处理或等离子体氮化处理时，该能量作为等离子体的离子能量被供给。另一方面，Si-O键的键能为4.6eV，Si-N键的键能为3.5eV。
因此，在等离子体的离子能量超过3.5eV的等离子体氧化处理中，不但硅被氧化，而且在晶片W上存在的Si-N键也会被切断而形成Si-O键。即，Si3N4膜被氧化而形成SiON膜。但是，如果等离子体的离子能量低于3.5eV，则难以发生Si3N4膜的氧化，选择性地将硅氧化。
此外，在等离子体的离子能量超过4.6eV的等离子体氮化处理中，不但硅被氮化，而且在晶片W上存在的Si-O键也会被切断而形成Si-N键。即，SiO2膜被氮化而形成SiON膜。但是，如果等离子体的离子能量低于4.6eV，则难以发生SiO2膜的氮化，选择性地将硅氮化。
这样，在本发明中，通过调整等离子体处理时的处理压力，能够控制等离子体的离子能量和自由基的量，从而能够保持高选择性而选择性地对硅进行氧化处理或氮化处理。于是，在利用具有多个缝隙(微波放射孔32)的平面天线部件31导入微波以激发等离子体的方式的等离子体氧化处理装置100和等离子体氮化处理装置101中，基板(晶片W)附近的等离子体的电子温度低，压力对离子能量的控制性优异，因此，能够特别有利地在本发明的选择性等离子体处理中利用。
图10A～图10D和图11A～图11D表示本发明的选择性等离子体处理方法的其它实施方式。
图10A～图10D为将本发明的选择性等离子体处理应用于形成在硅基板上形成的槽的内壁氧化膜时的例子。如图10A所示，在硅基板220上形成有硅氧化膜221，在其上形成有通过例如热CVD法堆积的硅氮化膜222。接着，在硅氮化膜222上涂敷抗蚀剂(未图示)，利用光刻技术进行曝光、显影，将抗蚀剂图案化，形成具有与元件分离区域图案对应的开口的抗蚀剂图案后，以该抗蚀剂图案作为掩模，进行各向异性蚀刻，如图10B所示，将硅氮化膜222图案化。然后，除去抗蚀剂图案。
接下来，以硅氮化膜222作为掩模，对硅氧化膜221和硅基板220进行蚀刻，如图10C所示，形成槽223。然后，在该槽223的内壁面上，使用等离子体氧化处理装置100，以与上述相同的本发明的处理条件进行等离子体氧化处理。此时，通过控制处理压力，能够进行使槽223内露出的硅被氧化、而硅氮化膜222不被氧化的选择性等离子体氧化处理。由此，如图10D所示，能够仅在槽223内选择性地形成硅氧化膜224。此外，也可以在氧化处理后，对硅氧化膜224的表面进行氮化处理，形成氧氮化膜。
图11A～图11D为将本发明的选择性等离子体处理应用于形成在硅基板上形成的槽的内壁氧化膜时的另一个例子。首先，如图11A所示，通过对硅基板230进行热氧化，在其上形成硅氧化膜(SiO2)231。然后，通过使用CVD(Chemical Vapor Deposition：化学气相沉积)装置，在硅氧化膜231上形成多晶硅层232后，进一步在其上形成氮化硅(Si3N4)层233。
接下来，将未图示的抗蚀剂涂敷在氮化硅层233上之后，利用光刻技术将抗蚀剂图案化，形成抗蚀剂掩模(未图示)。使用该抗蚀剂掩模作为掩模，进行各向异性蚀刻，由此，如图11B所示，将氮化硅层233图案化。
接下来，将抗蚀剂掩模除去后，使用已被图案化的氮化硅层233作为硬掩膜，进行反应性离子蚀刻，由此，将多晶硅层232和硅氧化膜231除去，直到硅基板230露出，进而，通过进行反应性离子蚀刻，在硅基板230上形成槽224。
接下来，如图11C所示，使用图1的等离子体氧化处理装置100，以与上述相同的本发明的处理条件，对槽224的内壁面进行等离子体氧化处理。此时，通过控制处理压力，能够进行使槽224内露出的硅和多晶硅层232的露出面被氧化、而硅氮化膜233不被氧化的选择性等离子体氧化处理。由此，如图11D所示，能够仅在槽224内和多晶硅层232中选择性地形成硅氧化膜225。此外，也可以在氧化处理后，对硅氧化膜225表面进行氮化处理，形成氧氮化膜。
以上说明了本发明的实施方式，但本发明并不受上述实施方式的制约，能够进行各种变形。
例如，在上述实施方式中，使用了RLSA方式的等离子体氧化处理装置100和等离子体氮化处理装置101，但也可以为例如远程等离子体方式、ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控等离子体方式等的等离子体处理装置。此外，在这些等离子体方式中，离子能量大，因此，优选利用脉冲状等离子体或使用等离子体遮蔽板将离子能量降低后的等离子体。
此外，在上述实施方式中，作为被处理体，列举了对半导体晶片进行氮化处理的例子，但是并不限于此，例如，也能够应用于被处理体为以液晶显示器(LED)为代表的平板显示器(FPD)用的玻璃基板的情况，另外也能够应用于被处理体为化合物半导体等的情况。
产业上的可利用性
本发明的选择性等离子体处理方法在各种半导体装置的制造过程中能够适于利用。

Claims (16)

1.一种选择性等离子体处理方法，其特征在于：
在等离子体处理装置的处理室内，使含氧等离子体对在表面上具有硅和氮化硅层的被处理体进行作用，相对于所述氮化硅层，选择性地对所述硅进行氧化处理，形成硅氧化膜，
在所述氮化硅层中形成的氧氮化硅膜的膜厚相对于通过氧化处理形成的所述硅氧化膜的膜厚的比率为20％以下。
2.如权利要求1所述的选择性等离子体处理方法，其特征在于：
所述含氧等离子体为利用具有多个缝隙的平面天线向所述处理室内导入微波而形成的微波激发高密度等离子体。
3.如权利要求1所述的选择性等离子体处理方法，其特征在于：处理压力为400Pa以上。
4.如权利要求3所述的选择性等离子体处理方法，其特征在于：处理压力为400Pa～1333Pa。
5.一种选择性等离子体处理方法，其特征在于：
在等离子体处理装置的处理室内，使含氧等离子体对具有硅露出面和氮化硅露出面的被处理体进行作用，由此，优势地对所述硅露出面的硅进行氧化处理，使得在所述氮化硅露出面上形成的氧氮化硅膜的膜厚相对于在所述硅露出面上形成的硅氧化膜的膜厚的比率为20％以下。
6.一种选择性等离子体处理方法，其特征在于：
在等离子体处理装置的处理室内，使含氮等离子体对在表面上具有硅和氧化硅层的被处理体进行作用，相对于所述氧化硅层，选择性地对所述硅进行氮化处理，形成硅氮化膜，
在所述氧化硅层中形成的氧氮化硅膜的膜厚相对于通过氮化处理形成的所述硅氮化膜的膜厚的比率为25％以下。
7.如权利要求6所述的选择性等离子体处理方法，其特征在于：
所述含氮等离子体为利用具有多个缝隙的平面天线向所述处理室内导入微波而形成的微波激发高密度等离子体。
8.如权利要求6所述的选择性等离子体处理方法，其特征在于：处理压力为400Pa以上。
9.如权利要求8所述的选择性等离子体处理方法，其特征在于：处理压力为400Pa～1333Pa。
10.一种选择性等离子体处理方法，其特征在于：
在等离子体处理装置的处理室内，使含氮等离子体对具有硅露出面和氧化硅露出面的被处理体进行作用，由此，优势地对所述硅露出面的硅进行氧化处理，使得在所述氧化硅露出面上形成的氧氮化硅膜的膜厚相对于在所述硅露出面上形成的硅氮化膜的膜厚的比率为25％以下。
11.一种控制程序，其特征在于：
在计算机上运行，在执行时，控制所述等离子体处理装置，使其进行如下的选择性等离子体处理方法：在等离子体处理装置的处理室内，使含氧等离子体对具有硅露出面和氮化硅露出面的被处理体进行作用，由此，优势地对所述硅露出面的硅进行氧化处理，使得在所述氮化硅露出面上形成的氧氮化硅膜的膜厚相对于在所述硅露出面上形成的硅氧化膜的膜厚的比率为20％以下。
12.一种计算机可读取的存储介质，存储有在计算机上运行的控制程序，其特征在于：
所述控制程序在执行时，控制所述等离子体处理装置，使其进行如下的选择性等离子体处理方法：在等离子体处理装置的处理室内，使含氧等离子体对具有硅露出面和氮化硅露出面的被处理体进行作用，由此，优势地对所述硅露出面的硅进行氧化处理，使得在所述氮化硅露出面上形成的氧氮化硅膜的膜厚相对于在所述硅露出面上形成的硅氧化膜的膜厚的比率为20％以下。
13.一种等离子体处理装置，其特征在于，包括：
处理室，该处理室具备载置被处理体的载置台、并能够真空排气；和
控制部，该控制部进行控制，使得进行如下的选择性等离子体处理方法：在所述处理室内，使含氧等离子体对具有硅露出面和氮化硅露出面的被处理体进行作用，由此，优势地对所述硅露出面的硅进行氧化处理，使得在所述氮化硅露出面上形成的氧氮化硅膜的膜厚相对于在所述硅露出面上形成的硅氧化膜的膜厚的比率为20％以下。
14.一种控制程序，其特征在于：
在计算机上运行，在执行时，控制所述等离子体处理装置，使其进行如下的选择性等离子体处理方法：在等离子体处理装置的处理室内，使含氮等离子体对具有硅露出面和氧化硅露出面的被处理体进行作用，由此，优势地对所述硅露出面的硅进行氧化处理，使得在所述氧化硅露出面上形成的氧氮化硅膜的膜厚相对于在所述硅露出面上形成的硅氮化膜的膜厚的比率为25％以下。
15.一种计算机可读取的存储介质，存储有在计算机上运行的控制程序，其特征在于：
所述控制程序在执行时，控制所述等离子体处理装置，使其进行如下的选择性等离子体处理方法：在等离子体处理装置的处理室内，使含氮等离子体对具有硅露出面和氧化硅露出面的被处理体进行作用，由此，优势地对所述硅露出面的硅进行氧化处理，使得在所述氧化硅露出面上形成的氧氮化硅膜的膜厚相对于在所述硅露出面上形成的硅氮化膜的膜厚的比率为25％以下。
16.一种等离子体处理装置，其特征在于，包括：
处理室，该处理室具备载置被处理体的载置台、并能够真空排气；和
控制部，该控制部进行控制，使得进行如下的选择性等离子体处理方法：在所述处理室内，使含氮等离子体对具有硅露出面和氧化硅露出面的被处理体进行作用，由此，优势地对所述硅露出面的硅进行氧化处理，使得在所述氧化硅露出面上形成的氧氮化硅膜的膜厚相对于在所述硅露出面上形成的硅氮化膜的膜厚的比率为25％以下。
CN200680001355A 2005-09-22 2006-09-21 选择性等离子体处理方法和等离子体处理装置 Expired - Fee Related CN100587923C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005275874 2005-09-22
JP275874/2005 2005-09-22

Publications (2)

Publication Number Publication Date
CN101080810A true CN101080810A (zh) 2007-11-28
CN100587923C CN100587923C (zh) 2010-02-03

Family

ID=37888914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680001355A Expired - Fee Related CN100587923C (zh) 2005-09-22 2006-09-21 选择性等离子体处理方法和等离子体处理装置

Country Status (6)

Country Link
US (1) US7811945B2 (zh)
JP (1) JP5078617B2 (zh)
KR (2) KR101172997B1 (zh)
CN (1) CN100587923C (zh)
TW (1) TWI415187B (zh)
WO (1) WO2007034871A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102414803A (zh) * 2009-09-30 2012-04-11 东京毅力科创株式会社 选择性等离子体氮化处理方法和等离子体氮化处理装置
CN102737987A (zh) * 2011-03-31 2012-10-17 东京毅力科创株式会社 等离子体氮化处理方法和装置、及半导体装置的制造方法
CN102782816A (zh) * 2010-03-02 2012-11-14 应用材料公司 单步骤选择性氮化方法与设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10144664B4 (de) 2001-09-11 2005-06-09 GSF-Forschungszentrum für Umwelt und Gesundheit GmbH Vacciniavirus MVA-E3L-Knock-Out-Mutanten und Verwendung hiervon
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
JP5562431B2 (ja) 2010-11-04 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
KR102396835B1 (ko) * 2015-11-03 2022-05-10 도쿄엘렉트론가부시키가이샤 마이크로파 플라즈마에 의한 나노와이어의 모서리 라운딩 및 트리밍 방법
JP6919350B2 (ja) * 2017-06-09 2021-08-18 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2019139761A1 (en) * 2018-01-15 2019-07-18 Applied Materials, Inc. Argon addition to remote plasma oxidation
JP7393376B2 (ja) * 2021-03-19 2023-12-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009985B1 (ko) 1993-08-30 1996-07-25 서울대학교 공과대학 교육연구재단 완전매몰 부분산화법에 있어서 새부리가 제거된 실리콘산화막의 형성방법
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP4712994B2 (ja) * 2001-03-22 2011-06-29 東京エレクトロン株式会社 プラズマ処理装置及び方法
KR20030077436A (ko) * 2002-03-26 2003-10-01 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 반도체 제조 장치
JP3586678B2 (ja) * 2002-04-12 2004-11-10 エルピーダメモリ株式会社 エッチング方法
JP4083000B2 (ja) * 2002-12-12 2008-04-30 東京エレクトロン株式会社 絶縁膜の形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102414803A (zh) * 2009-09-30 2012-04-11 东京毅力科创株式会社 选择性等离子体氮化处理方法和等离子体氮化处理装置
CN102782816A (zh) * 2010-03-02 2012-11-14 应用材料公司 单步骤选择性氮化方法与设备
US9023700B2 (en) 2010-03-02 2015-05-05 Applied Materials, Inc. Method and apparatus for single step selective nitridation
CN102782816B (zh) * 2010-03-02 2016-05-18 应用材料公司 单步骤选择性氮化方法与设备
CN102737987A (zh) * 2011-03-31 2012-10-17 东京毅力科创株式会社 等离子体氮化处理方法和装置、及半导体装置的制造方法

Also Published As

Publication number Publication date
WO2007034871A1 (ja) 2007-03-29
TWI415187B (zh) 2013-11-11
KR20080058349A (ko) 2008-06-25
JP5078617B2 (ja) 2012-11-21
JPWO2007034871A1 (ja) 2009-03-26
KR101163816B1 (ko) 2012-07-09
KR101172997B1 (ko) 2012-08-09
US20080176413A1 (en) 2008-07-24
TW200713449A (en) 2007-04-01
KR20110091553A (ko) 2011-08-11
CN100587923C (zh) 2010-02-03
US7811945B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
CN101080810A (zh) 选择性等离子体处理方法
CN101156233B (zh) 氧化硅膜的制造方法和等离子体处理装置
JP5706946B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI453793B (zh) A pattern forming method and a method of manufacturing the semiconductor device
CN101053083A (zh) 半导体装置的制造方法和等离子体氧化处理方法
CN100580887C (zh) 蚀刻方法
CN100576464C (zh) 等离子体处理方法
CN100347832C (zh) 电子器件材料的制造方法
KR101020334B1 (ko) 마이크로파 플라즈마 처리 장치
CN101151721B (zh) 绝缘膜的制造方法和等离子体处理装置
CN101523576B (zh) 等离子体氧化处理方法
CN1993813A (zh) 半导体装置的制造方法和等离子体氧化处理方法
TW201133606A (en) Silicon-selective dry etch for carbon-containing films
CN101517716B (zh) 硅氧化膜的形成方法、等离子体处理装置
CN101156234A (zh) 基板的氮化处理方法和绝缘膜的形成方法
KR20100014557A (ko) 질화 규소막의 형성 방법, 비휘발성 반도체 메모리 장치의 제조 방법, 비휘발성 반도체 메모리 장치 및 플라즈마 처리 장치
JP2008109128A (ja) シリコン酸化膜の形成方法
WO2007136049A1 (ja) シリコン酸化膜の形成方法および形成装置
CN101069274A (zh) 半导体装置的制造方法、半导体装置、等离子体氮化处理方法、控制程序和计算机存储介质
WO2012043250A1 (ja) 絶縁膜形成装置及び方法
CN101523574A (zh) 等离子体氧化处理方法、存储介质和等离子体处理装置
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100203

Termination date: 20160921

CF01 Termination of patent right due to non-payment of annual fee