CN102414803A - 选择性等离子体氮化处理方法和等离子体氮化处理装置 - Google Patents

选择性等离子体氮化处理方法和等离子体氮化处理装置 Download PDF

Info

Publication number
CN102414803A
CN102414803A CN2010800185614A CN201080018561A CN102414803A CN 102414803 A CN102414803 A CN 102414803A CN 2010800185614 A CN2010800185614 A CN 2010800185614A CN 201080018561 A CN201080018561 A CN 201080018561A CN 102414803 A CN102414803 A CN 102414803A
Authority
CN
China
Prior art keywords
plasma
silicon
plasma nitridation
treatment method
container handling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800185614A
Other languages
English (en)
Inventor
门田太一
中村秀雄
北川淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102414803A publication Critical patent/CN102414803A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/04—Treatment of selected surface areas, e.g. using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/338—Changing chemical properties of treated surfaces
    • H01J2237/3387—Nitriding

Abstract

提供一种对于露出有硅表面和硅化合物层的被处理体，以高氮化速率和高氮剂量对硅进行选择性等离子体氮化处理的方法。选择性等离子体氮化处理通过将处理压力设定在66.7Pa以上667Pa以下的范围内，从高频电源(44)向载置台(2)的电极(42)供给对于被处理体的每单位面积为0.1W/cm2以上1.2W/cm2以下的高频电力来进行。由该高频电力向晶片(W)施加偏压电压，得到高的Si/SiO2选择比。

Description

选择性等离子体氮化处理方法和等离子体氮化处理装置
技术领域
本发明涉及选择性等离子体氮化处理方法和等离子体氮化处理装置。
背景技术
在半导体装置的制造过程中，通过等离子体对硅进行氮化处理，形成氮化硅膜。在基板上，除了成为等离子体氮化处理的对象的硅表面之外，通常混杂有在之前的工序形成的硅化合物层。在这样混杂多种膜的情况下，当进行等离子体氮化处理时，整个露出表面被曝露在等离子体中，因此，在不需要氮化的部位也形成有含氮层。例如，当对硅进行氮化处理时，存在形成于基板上的硅氧化膜(SiO2膜)也与硅一起被氮化，而被改变为氮氧化硅膜(SiON膜)的问题。
但是，在半导体装置的制造过程中，如果作为目标的硅以外的材料膜被氮化，则例如在通过后续工序的蚀刻将材料膜除去时，材料膜与其他膜的蚀刻选择比就会不同，因而会产生工序数量增加或生产量降低等不良的影响。
此外，在闪存中，以夹持覆盖浮置栅电极的ONO(Oxide-Nitride-Oxide(氧化物-氮化物-氧化物))结构的方式对上部和下部进行氮化而形成绝缘膜的情况下，在硅基板上形成多晶硅的浮置栅电极之后，进行等离子体氮化处理时，同时，分离相邻的单元格的元件分离膜的表面也被氮化，形成氮氧化硅膜。因此，在最终制造的闪存的元件分离膜，成为残留有原来不需要的含氮层(SiON层)的状态。这样残留的不需要的含氮层，成为在相邻的单元格之间产生电干涉的原因，会使得闪存的数据保持性能降低。
在国际公开WO2007/034871号中，提出有：对在表面露出有硅和氧化硅层的被处理体，利用等离子体，针对氧化硅层的以高选择性对硅进行氮化处理的选择性等离子体处理方法。在此公开的方法中，通过利用构成材料膜的物质的结合能的不同来实现选择性的氮化处理。即，抑制结合能较高的氧化硅层的氮化，相对地仅对接合能较低的硅进行氮化处理，因此，生成具有两种物质的结合能的中间的能量的氮离子，来进行等离子体氮化处理。另外，在此公开的方法中，通过将处理压力设定为400Pa～1000Pa来控制等离子体中的氮离子的离子能。
如在国际公开WO2007/034871号中提出那样，在通过被设定为较高的处理压力来控制等离子体的离子能的方法中，虽然得到高选择性，但另一方面，对成为目标的硅的氮化力减弱。其结果，存在不能达到期望的高的氮化速率和高的氮浓度(氮剂量)的氮化的问题。此外，随着提高等离子体处理的压力，等离子体的分布偏向一边，具有在基板面内难以得到氮化处理的均匀性的问题。
发明内容
本发明提供一种对于露出有硅表面和硅化合物层的被处理体，以高氮化速率和高氮剂量对硅进行选择性等离子体氮化处理的方法。
本发明还提供用于实施上述方法的等离子体处理装置。
本发明的选择性等离子体氮化处理方法，将露出有硅表面和硅化合物层的被处理体载置于等离子体处理装置的处理容器内的载置台，将上述处理容器内的压力设定在66.7Pa以上667Pa以下的范围内，以被处理体的每单位面积0.1W/cm2以上1.2W/cm2以下的输出向上述载置台供给高频电力，向被处理体施加偏压电压下，生成含氮等离子体，通过上述含氮等离子体对上述硅表面进行选择性氮化处理，形成氮化硅膜。
在本发明的选择性等离子体氮化处理方法中，优选上述硅化合物层为氧化硅膜。在此，优选相对于上述硅氧化膜的氮化的上述硅的氮化的选择比为2以上。
此外，本发明的选择性等离子体氮化处理方法，优选将上述处理容器内的压力设定在133Pa以上400Pa以下的范围内。
此外，本发明的选择性等离子体氮化处理方法，优选上述高频电力的频率在400kHz以上600kHz以下的范围内。
此外，本发明的选择性等离子体氮化处理方法，优选处理时间为10秒以上180秒以下。
此外，本发明的选择性等离子体氮化处理方法，更加优选处理时间为10秒以上90秒以下。
此外，本发明的选择性等离子体氮化处理方法，优选上述含氮等离子体为通过上述处理气体和由具有多个狭缝的平面天线导入所述处理容器内的微波形成的微波激励等离子体。
此外，本发明的选择性等离子体氮化处理方法，优选上述微波的功率密度在对于被处理体的每单位面积为0.255W/cm2以上2.55W/cm2以下的范围内。
此外，本发明的选择性等离子体氮化处理方法，优选处理温度在室温以上600℃以下的范围内。
本发明的等离子体氮化处理装置包括：使用等离子体，对露出有硅表面和硅化合物层的被处理体进行处理的处理容器；对上述处理容器内进行减压排气的排气装置；在上述处理容器内生成等离子体的等离子体生成单元；在上述处理容器内载置被处理体的载置台；与上述载置台连接的高频电源；和控制部，其控制进行选择性等离子体氮化处理方法，上述选择性等离子体氮化处理方法将上述处理容器内的压力设定在66.7Pa以上667Pa以下的范围内，以被处理体的平均面积0.1W/cm2以上1.2W/cm2以下的输出向上述载置台供给高频电力，向被处理体施加偏压电压下，生成含氮等离子体，通过上述含氮等离子体对上述硅表面进行选择性氮化处理，形成氮化硅膜。
采用本发明的选择性等离子体氮化处理方法，通过对被处理体施加偏压电压进行等离子体氮化处理，能够对具有硅表面和硅化合物层(例如SiO2膜)的被处理体，以高的选择性对硅进行氮化处理。即，在被处理体上，即使存在作为氮化处理对象的硅以外的硅化合物层的情况下，也能够优先地对硅进行氮化处理。因此，通过将本发明方法适用于半导体装置的制造工序，能够防止含氮层的不良影响例如相邻单元格之间的电干涉的问题，提供可靠性良好的半导体装置。
附图说明
图1是说明本发明的选择性等离子体氮化处理方法的处理对象的图。
图2是选择性等离子体氮化处理的工序图。
图3是说明选择性等离子体氮化处理后的被处理体的图。
图4是表示本发明的选择性等离子体氮化处理方法的实施适用的等离子体氮化处理装置的结构例的概略截面图。
图5是表示平面天线的构造的图。
图6是说明控制部的结构的说明图。
图7是表示Si/SiO2选择比和对硅的氮剂量之间的关系的图表。
图8是表示Si/SiO2选择比的压力依赖性的图表。
图9是表示针对硅的氮剂量的压力依赖性的图表。
图10是表示Si/SiO2选择比的偏压功率依赖性的图表。
图11是表示针对硅的氮剂量的偏压功率依赖性的图表。
图12是表示Si/SiO2选择比的处理时间依赖性的图表。
图13是表示针对硅的氮剂量的处理时间依赖性的图表。
图14是表示之后对氮化硅膜进行了氧化处理时的增膜量和氮剂量的关系的图表。
图15是表示施加偏压和未施加偏压时的氮化硅膜的厚度的面内均匀性的测定结果的图表。
图16是表示对Si表面和SiO2表面进行过等离子体氮化处理时的氮剂量和Vdc的相关关系的图表。
图17是表示适用本发明的选择性等离子体氮化处理方法且能够制造的闪存的构造的截面图。
图18是对在闪存的制造中选择性等离子体氮化处理前的状态进行说明的图。
图19是对在闪存的制造中选择性等离子体氮化处理后的状态进行说明的图。
图20是说明现有的闪存中电子泄露的结构的图。
具体实施方式
以下，参照附图，对本发明的选择性等离子体氮化处理方法的实施方式详细地进行说明。首先，参照图1～图3，对本实施方式涉及的选择性等离子体氮化处理方法的概要进行说明。图1表示本发明的选择性等离子体氮化处理的作为被处理体的半导体晶片(以下记为“晶片”)W的截面。在晶片W露出有硅层60和作为硅化合物层的SiO2层61。其中，作为硅层60可以列举有单晶硅、多晶硅等。
通过将晶片W暴露于含氮等离子体中，由含氮等离子体中的活性基团(主要是N离子)对硅层60的Si表面60a进行等离子体氮化处理。此时，在晶片W露出有硅层60的Si表面60a和SiO2层61层的SiO2表面61a，因此，SiO2层61层的SiO2表面61a也被暴露于等离子体中的N离子。为了尽可能不使SiO2表面61a氮化，而优先氮化Si表面60a，因此需要提高Si表面60a和SiO2表面61a的氮化的选择比(记为“Si/SiO2选择比”)。
在本发明的选择等离子体氮化处理中，利用硅60的Si-Si结合和SiO2层61的Si-O结合的结合能的不同，来抑制SiO2层61的SiO2表面61a的氮化，并选择性地对硅层60的Si表面60a进行氮化处理。Si-Si结合的结合能大约为2.3[eV]，Si-O结合的结合能大约为4.6[eV]。因此，通过以N离子的离子能E变为2.3[eV]＜E＜4.6[eV]的方式来调节处理压力，能够进行优先氮化Si表面60a而SiO2表面61a的表面几乎不氮化的等离子体氮化处理。
等离子体中的N离子的离子能量E根据处理压力而变化。在等离子体氮化处理中可设定的处理压力的范围(大约1～1333Pa左右)中，随着压力变高，存在离子能量E被抑制的倾向。其中，上述1～1333Pa程度的压力范围为等离子体氮化处理的“可设定压力范围”，以下“高压”、“低压”的用语，作为意味着上述设定压力范围内的压力的相对高低的用语进行使用。
通过对上述压力进行控制，能提高选择性，但随着成为高压一侧，作为等离子体中的活性基团的N原子团成为主导，因此氮化力显示降低的倾向。因此，仅在将处理压力设定为高压时，使得硅层60的Si表面60a的氮化速率以及氮剂量变大比较困难，在实践中是不足的。因此，如图2所示，在本发明的选择性等离子体氮化处理中，对晶片W施加高频偏压电压(以下仅记为“偏压”)。由此，补充高压条件下的氮化力的降低，与未施加偏压的情况相比，更多的N离子被引向晶片W。这样，通过将处理压力的控制和偏压的施加组合实施，能够得到高选择性，并以高氮化速率且充足的氮剂量进行等离子体氮化处理。
如上所述，如图3所示，晶片W的硅层60被选择性氮化，形成氮化硅膜70。此外，SiO2层61的SiO2表面61a也少量生成被氮化的含氮层(SiON层)71。但是，形成的含氮层71比形成于Si表面60a的氮化硅膜70薄，因此，利用其膜厚差通过蚀刻等的处理能够容易地除去，能够避免对半导体装置的影响。从这种观点出发，在本发明的选择性等离子体氮化处理中，优选使得Si/SiO2选择比为2以上，更加优选为4以上。
此外，在本发明的选择性等离子体氮化处理中，向硅中导入的氮剂量的基准，优选为10×1015atoms/cm2以上，更加优选为17×1015atoms/cm2以上。通过使得氮剂量为10×1015atoms/cm2以上，在半导体装置的制造过程中，例如当在选择性等离子体氮化处理后进行氧化处理的工序时，兼有屏障功能，能够抑制氮氧化硅膜的增膜。
下面，参照图4～图6，对能够利用本发明的选择性等离子体氮化处理方法的等离子体氮化处理装置的结构和在其进行的选择性等离子体的顺序进行说明。图4是示意性地表示等离子体氮化处理装置100的结构例的概略截面图。图5是表示图4的等离子体氮化处理装置100的平面天线的俯视图，图6是说明图4的等离子体氮化处理装置100的控制系统的结构的图。
等离子体氮化处理装置100被构成为，通过具有多个狭缝状的孔的平面天线特别是RLSA(Radial Line Slot Antenna：径向线缝隙天线)直接向处理容器内导入微波，在处理容器内产生等离子体，而能够产生高密度且低电子温度的微波激励等离子体的RLSA微波等离子体处理装置。在等离子体氮化处理装置100中，能够以1×1010～5×1012/cm3的等离子体密度且基于具有0.7～2eV的低电子温度的等离子体进行处理。因此，在各种半导体装置的制造过程中，等离子体氮化处理装置100能够很好地利用于形成氮化硅膜(SiN)的目的。
等离子体氮化处理装置100的主要的构成包括：收容被处理体即晶片W的处理容器1；在处理容器1内载置晶片W的载置台2；向处理容器1内供给气体的气体供给装置18；与该气体供给装置18连接的气体导入部15；用于对处理容器1内进行减压排气的排气装置24；设置于处理容器1的上部，作为向处理容器1内导入微波来生成等离子体的等离子体生成单元的微波导入装置27；和控制这些等离子体氮化处理装置100的各构成部的控制部50。其中，等离子体氮化处理装置100的构成部分中可以不包含气体供给装置18，而将外部的气体供给装置与气体导入部15连接而使用。
处理容器1由接地的大致圆筒状的容器形成。另外，处理容器1也可以由方筒形状的容器形成。处理容器1的上部开口，具有由铝等的材质形成的底壁1a和侧壁1b。
在处理容器1的内部设置有用于水平载置被处理体即晶片W的载置台2。载置台2例如由AlN、Al2O3等的陶瓷形成。其中特别优选使用热传导性较高的材质例如AlN。该载置台2被从排气室11的底部中央向上方延伸的圆筒状的支撑部件3支撑。支撑部件3例如由AlN等的陶瓷形成。
此外，在载置台2设置有用于罩住其外缘部或全面且对晶片W进行导向的罩部件4。该罩部件4形成为环状，罩住载置台2的载置面以及/或侧面。通过罩部件4遮断载置台2与等离子体的接触，能够防止载置台2被溅射，能够实现防止杂质混入晶片W。罩部件4例如由石英、单晶硅、多晶硅、非晶硅、氮化硅等的材质构成，在其中，更加优选与等离子体的兼容性较好的石英。此外，构成罩部件4的上述材质，优选碱金属、金属等杂质的含有量较少的高纯度的材料。
此外，在载置台2埋设有电阻加热型的加热器5。该加热器5通过从加热器电源5a被供电而对载置台2进行加热，利用它的热来均匀地加热被处理基板即晶片W。
此外，在载置台2配置有热电偶(TC)6。通过利用该热电偶6进行温度测量，能够将晶片W的温度例如控制在从室温至900℃的范围。
此外，在载置台2设置有当向处理容器1内搬入晶片W时用于交接晶片W的晶片支撑销(未图示)。各支撑销设置为相对于载置台2的表面能够突出和没入。
另外，在载置台2设置有用于对晶片W施加偏压的偏压施加单元。对于该偏压施加单元后文述说。
在处理容器1的内周设置有由石英形成的圆筒状的内衬7。此外，在载置台2的外周侧，环状地设置有用于实现处理容器1内的均匀排气的具有多个排气孔8a的石英制的挡板8。该挡板8被多个支柱9支撑。
在处理容器1的底壁1a的大致中央部形成有圆形的开口部10。在底部1a设置有与该开口部10连通且向下方突出的排出室11。该排气室11与排气管12连接，该排气管12与排气载置24连接。这样，能够对处理容器1内进行真空排气。
在处理容器1的上部配置有具有开口部的板13。板13的内周向内侧(处理容器内空间)突出，形成环状的支撑部13a。该板13与处理容器1之间借助密封部件14被气密地密封。
在处理容器1的侧壁1b设置有：在等离子体氮化处理载置100和与其邻接的搬送室(未图示)之间用于搬入和搬出晶片W的搬入搬出口16；和打开和关闭该搬入搬出口16的闸阀17。
此外，在处理容器1的侧壁1b设置有呈环状的气体导入部15。该气体导入部15与供给含氮气体或等离子体激励用的气体供给装置18连接。其中，气体导入部15也可设置为喷嘴状或喷淋头状。
气体供给装置18包括：气体供给源(例如惰性气体供给源19a和含氮气体供给源19b)；配管(例如气体管线20a、20b、20c)；流量控制装置(例如质量流量控制器21a、21b)；和阀(例如开闭阀22a、22b)。另外，气体供给装置18作为上述以外的未图示的气体供给源也可以具有例如当置换处理容器1内气氛时使用的洗净气体供给源等。
作为惰性气体例如能够使用稀有气体。作为稀有气体例如能够使用Ar气体、Kr气体、Xe气体、He气体等。其中，特别优选使用经济性良好的Ar气体。此外，含氮气体为含有氮原子的气体，例如能够使用氮气(N2)、氨气(NH3)、NO、N2O等。
惰性气体和含氮气体从气体供给装置18的惰性气体供给源19a和含氮气体供给源19b，分别经由气体管线(配管)20a、20b于气体管线20c合流，到达与该气体管线20c连接的气体导入部15，从气体导入部15被导入到处理容器1内。在与各气体供给源连接的各气体管线20a、20b，分别设置有质量流量控制器21a、21b以及配置于其前后的一组开闭阀22a、22b。根据这样的气体供给装置18的结构，能够进行供给的气体的切换和流量的控制等。
排气装置24例如具有涡轮分子泵等的高速真空泵。如上所述，排气装置24经由排气管12与处理容器1的排气室11连接。处理容器1内的气体向排气室11的空间11a内均匀地流动，进而，通过使排气装置24动作，从空间11a经由排气管12向外部排气。由此，能够将处理容器1内高速地减压至规定的真空度例如0.133Pa。
接着，对微波导入装置27的结构进行说明。微波导入装置27的主要结构包括：透过板28；平面天线31；滞波材料33；罩部件34；导波管37；匹配电路38以及微波发生装置39。微波导入装置27为向处理容器1内导入电磁波(微波)来产生等离子体的等离子体生成单元。
透过板28配置于板13的向内周一侧突出的支持部13a上。使微波透过的透过板28由电介质体例如石英或Al2O3、AlN等的陶瓷等的部件构成。在该透过板28和支持部13a之间借助O型环等的密封部件29被气密地密封。因此，处理容器1内被气密地保持。
平面天线31在透过板28的上方(处理容器1的外侧)与载置台2相对设置。平面天线31呈圆板状。另外，平面天线31的形状并不限于圆板状，例如也可以为四方形形状。该平面天线31卡止到板13的上端。
平面天线31例如由表面被镀金或镀银的铜板、铝板、镍板以及它们的合金等的导电性材料构成。平面天线31具有放射微波的多个狭缝状的微波放射孔32。微波放射孔32以固定图案贯通平面天线31。
各个微波放射孔32例如图5所示，呈细长的长方形形状(狭缝状)。而且，典型而言，相邻的微波放射孔32被配置为“L”字形状。此外，这样组合配置为固定的形状(例如“L”字形状)的微波放射孔32，还作为整体配置为同心圆状。
微波放射孔32的长度或排列间隔，按照微波的波长(λg)决定。例如，微波放射孔32的间隔以为λg/4～λg的方式配置。在图5中用Δr表示形成为同心圆状的相邻的微波放射孔32彼此的间隔。另外，微波放射孔32的形状也可以为圆形形状、圆弧状等其他的形状。另外，微波放射孔32的配置方式并未被特别限定，除了同心圆状之外，例如也能够配置为螺旋状、放射状。
平面天线31的上表面(平面天线31和罩部件34之间形成的扁平导波管)设置有具有介电常数比真空大的滞波材料33。因为在真空中微波的波长较长，所以该滞波材料33具有使得微波的波长变短，调整等离子体的功能。该滞波材料33的材质例如能够使用石英、聚四氟乙烯树脂、聚酰亚胺树脂等材料。
另外，可以使平面天线31和透过板28之间或滞波材料33和平面天线31之间分别接触或离开，但是优选接触。
在处理容器1的上部以覆盖这些平面天线31和滞波材料33的方式设置有罩部件34。罩部件34例如由铝或不锈钢等金属材料形成。由罩部件34和平面天线31形成扁平导波路，能够向处理容器1内均匀地供给微波。板13的上端和罩部件34通过密封部件35被密封。另外，在罩部件34的壁体的内部形成有冷却水流路34a。通过使冷却水在该冷却水流路34a流通，能够冷却罩部件34、滞波材料33、平面天线31和透过板28。另外，罩部件34接地。
在罩部件34的顶壁(顶部)的中央形成有开口部36，该开口部36与导波管37连接。在导波管37的另一端侧经由匹配电路38与产生微波的微波发生装置39连接。
导波管37包括：从上述罩部件34的开口部36向上方延伸的截面为圆形形状的同轴导波管37a；和经由模式转换器40与该同轴导波管37a的上端部连接的沿水平方向延伸的矩形导波管37b。模式转换器40具有将在矩形导波管37b内以TE模式传播的微波转换为TEM模式的功能。
在同轴导波管37a的中心延伸有内导体41。该内导体41的下端部与平面天线31的中心连接。通过这样的结构，微波经由同轴导波管37a的内导体41，放射状地高效且均匀地向由平面天线31形成的扁平导波路传播。
通过以上那样结构的微波导入装置27，由微波发生装置39产生的微波经由导波管37向平面天线31传送，进而，从微波发射孔32(狭缝)经由透过板28被导入处理容器1内。另外，作为微波的频率例如优选使用2.45GHz，此外，也能够使用8.35GHz、1.98GHz等。
接着，对向载置台2施加偏压的偏压施加单元进行说明。在载置台2的表面一侧埋设有电极42。该电极42通过供电线42a经由匹配箱(M.B.)43与偏压施加用的高频电源44连接。即，结构如下：通过向电极42供给高频电力，能够向基板即晶片W施加偏压。电极42、供电线42a、匹配箱(M.B.)43以及高频电源44，在等离子体氮化处理装置100中构成偏压施加单元。作为电极42的材质例如能够使用钼、钨等的导电性材料。电极42例如形成为网纹状、格子状、涡旋状等的形状。
等离子体氮化处理装置100的各构成部与控制部50连接且被其控制。控制部50典型的为计算机，例如如图6所示，包括：具有CPU的工艺控制器51；与该工艺控制器51连接的用户界面52和存储部53。工艺控制器51，在等离子体氮化处理装置100中为控制单元，其统一控制例如与温度、压力、气体流量、微波输出、偏压施加用的高频电力等的工艺条件相关的各构成部(例如加热器电源5a、气体供给装置18、排气装置24、微波发生装置39、高频电源44等)。
用户界面52包括：用于工序管理者管理等离子体氮化处理装置100而进行指令的输入操作的键盘；和将等离子体氮化处理装置100的运行状态可视化显示的显示器等。另外，在存储部53存储有菜单等，上述菜单记录有用于通过工艺控制器51的控制实现由等离子体氮化处理装置100执行的各种处理的控制程序(软件)和处理条件数据等。
而且，按照需要，根据来自用户界面52的指令从存储部53读出任意的菜单并使其在工艺控制器51执行，基于工艺控制器51的控制在等离子体氮化处理装置100的处理容器1内进行所期望的处理。另外，上述控制程序和处理条件数据等的菜单，能够以存储于计算机可读取的存储介质例如CD-ROM、硬盘、软盘、闪存、DVD、蓝光光盘等的状态加以利用。还有，也能够从其他的装置例如经由专用线路传送上述菜单，从而进行利用。
在这样构成的等离子体氮化处理装置100中，在600℃以下例如室温(25℃左右)以上600℃以下的低温中，能能够对基膜和基板(晶片W)等进行无损伤的等离子体处理。此外，等离子体氮化处理装置100由于等离子体的均匀性良好，因此即使对大口径的晶片W(被处理体)也能够实现等离子体的均匀性。
接着，对使用RLSA方式的等离子体氮化处理装置100的选择性等离子体氮化处理的顺序进行说明。首先，打开闸阀17，将晶片W从搬入搬出口16搬入到处理容器1内，载置到载置台2上。该晶片W包括硅层和硅化合物层(例如SiO2层)，并且各自的表面露出(参照图1)。接着，边对处理容器1内进行减压排气，边从气体供给装置18的惰性气体供给源19a和含氮气体供给源19b，将惰性气体和含氮气体以规定的流量，分别经由气体导入部15导入到处理容器1内。这样，将处理容器1内调节至规定的压力。
接着，将由微波发生装置39产生的规定频率例如2.45GHz的微波经由匹配电路38导向导波管37。被导向导波管37的微波依次通过矩形导波管37b和同轴导波管37a，经由内导体41向平面天线31供给。即，微波在矩形导波管37b内以TE模式传送，该TE模式的微波被模式转换器40转换为TEM模式，在同轴导波管37a内向平面天线31传送。而且，微波从在平面天线31贯通形成的狭缝状的微波放射孔32经由透过板28，在处理容器1内被放射到晶片W的上方空间。此时的微波输出，例如作为功率密度能够从0.255～2.55W/cm2的范围内选择。
通过从平面天线31经由透过板28被放射到处理容器1内的微波，在处理容器1内形成电磁场，使得惰性气体和含氮气体等的处理气体等离子体化。在进行等离子体氮化处理期间，从高频电源44向载置台2的电极42供给规定的频率和功率的高频电力。通过从该高频电源44供给的高频电力，向晶片W施加偏压，维持等离子体的低电子温度(0.7～2eV)并促进等离子体氮化处理。即，偏压以将等离子体中的氮离子引向晶片W的方式作用，因此起到使硅的氮化速率增大的作用。
此外，本发明使用的微波激励等离子体，通过从平面天线31的多个微波放射孔32放射微波，形成大致1×1010～5×1012/cm3的高密度，并且在晶片W附近，形成大约1.2eV以下的低电子温度等离子体。另外，在低压条件(例如20Pa以下)下，生成离子成分主体的等离子体且粒子冲击较少，因此，当向基板(晶片W)例如以100～200V电压施加偏压时，离子被加速，离子能变高，会对基板(晶片W)产生损伤。但是，在高压条件(例如66.7Pa以上)下，生成原子团成分主体的等离子体且粒子冲击较多，因此离子能由于冲击减弱，即使施加偏压，对基板(晶片W)也几乎不产生损伤。
<等离子体氮化处理条件>
在此，对在等离子体氮化处理装置100中进行的选择性等离子体氮化处理的优选条件进行说明。在本发明的选择性等离子体氮化处理中，(1)处理压力、(2)对晶片W施加的偏压的大小以及(3)处理时间比较重要，通过考虑以上的条件的平衡，能够实现高Si/SiO2选择比(硅的氮化与硅氧化膜的氮化的比)、高氮化速率和高剂量。
[处理压力]
从提高Si/SiO2选择比的观点出发，处理压力优选设定在66.7Pa以上667Pa以下的范围内，更加优选在66.7Pa以上133Pa以下的范围内。当处理压力不足66.7Pa时，氮化速率较大，Si的氮化速率和SiO2的氮化速率几乎没有差别，由此不能充分得到Si/SiO2选择比。另一方面，当处理压力超过667Pa时，氮化力变弱，即使施加偏压，也难以得到足够的氮化速率和氮剂量。
[高频偏压电压]
从高频电源44供给的高频电力的频率例如优选在400kHz以上60MHz以下的范围内，更加优选在400kHz以上13.5MHz以下的范围内。高频电力优选在作为晶片W的单位面积的功率密度为例如0.1W/cm2以上1.2W/cm2以下的范围内供给，更加优选在0.4W/cm2以上1.2W/cm2以下的范围内供给。当功率密度不足0.1W/cm2时，离子的引入力较弱，不能得到高氮化速率和高剂量。另一方面，当功率密度超过1.2W/cm2时，氮化速率较大，Si的氮化速率和SiO2的氮化速率几乎没有差别，由此，Si/SiO2选择比降低。另外，高频电力优选在100W以上，例如更加优选在100W以上1000W以下的范围内，尤其优选在300W以上1000W以下的范围内。根据这样的高频电力的范围，以成为上述功率密度的方式设置即可。
这样，向载置台2的电极42供给的高频电力，具有维持等离子体的低电子温度且向晶片W引入等离子体中的离子基团的作用。因此，通过向载置台2的电极42供给高频电力且向晶片W施加偏压，能够提高等离子体氮化速率和氮剂量。此外，在本实施方式使用的等离子体氮化处理装置100中，除了能够生产低电子温度的等离子体之外，在高压(例如66.7Pa以上)中，即使对晶片W施加偏压，也几乎不产生由离子等引起的损伤，能够以低温且短时间、高氮剂量且高Si/SiO2选择比，形成质量良好的氮化硅膜。
[处理时间]
处理时间可以根据成膜的氮化硅膜70的厚度、处理压力和偏压的大小等其他的等离子体处理条件进行设定，但是优选设定为180秒以下，例如10秒以上180秒以下，更加优选设定为10秒以上90秒以下。当处理时间较长时，氮剂量与处理时间成比例地变大，但由于氮化速率趋于饱和，因此Si/SiO2选择比逐渐降低。所以，为了较高地维持Si/SiO2选择比，优选：在得到所期望的膜厚的范围，以高选择比尽可能较短地设定处理时间。
[处理气体]
作为处理气体，优选使用Ar气体作为稀有气体，使用N2气体作为含氮气体。此时，全部处理气体中所包含的N2气体的流量比率(体积比率)并未特别限定，但是从实现高选择比且提高氮化速率、使得氮剂量足够大的观点出发，优选在10％以上70％以下的范围内，更加优选在17％以上60％以下的范围内。例如当处理直径为300mm的晶片W时，根据Ar气体的流量在10ml/min(sccm)以上2000mL/min(sccm)以下的范围内，N2气体流量在1ml/min(sccm)以上1400mL/min(sccm)以下的范围内，可以设定为上述流量比。
[微波功率]
从稳定且均匀地生成等离子体并且使得氮剂量与Si/SiO2选择比进一步提高的观点出发，等离子体氮化处理中的微波的功率密度优选在0.255W/cm2以上2.55W/cm2以下的范围内。此外，在本发明中，微波的功率密度是指每1cm2的透过板28面积上的微波功率。此外，例如当处理直径300mm以上的晶片W时，优选使得微波功率在500W以上不足5000W的范围内，更加优选为1000W以上4000W以下。
[处理温度]
有关处理温度(晶片W的加热温度)，从进一步提高氮剂量的观点出发，作为载置台2的温度例如优选在室温(25℃左右)以上600℃以下的范围内，更加优选设定在200℃以上500℃以下的范围内，期望设定在400℃以上500℃以下的范围内。
以上的处理条件作为菜单能够预先保存于控制部50的存储部53。而且，工艺控制器51读出该菜单，并向等离子体氮化处理装置100的各构成部例如气体供给装置18、排气装置24、微波发生装置39、加热器电源5a、高频电源44等送出控制信号，实现所期望的条件下的等离子体氮化处理。
这样，在本实施方式的选择性等离子体氮化处理方法中，通过向载置台2的电极42供给高频电力并将等离子体中的N离子引向晶片W，能够提高氮化速度并增加氮剂量。此外，通过将处理压力设定为66.7Pa以上，能够提高氮化处理的Si/SiO2选择性，优先对硅表面进行氮化，以所期望的厚度选择性地对硅进行氮化而形成氮化硅膜。这样形成的氮化硅膜，例如能够适于用作半导体存储装置等绝缘膜。
接着，对成为本发明的基础的实验结果进行说明。使用等离子体氮化处理装置100，以下述的条件对硅基板上的Si表面和SiO2表面进行等离子体氮化处理。
<条件>
处理压力：20Pa、133Pa、400Pa
Ar气流量：1800mL/min(sccm)
N2气流量：360mL/min(sccm)
高频电力的频率：13.56MHZ
高频电力的功率：0W(不施加偏压)、450W(功率密度0.5W/cm2)、
900W(功率密度1.1W/cm2)
微波频率：2.45GHz
微波功率：1500W(功率密度2.1W/cm2)
处理温度：500℃
处理时间：30秒、90秒、180秒
晶片直径：300mm
图7是将20Pa和133Pa的处理压力下的Si/SiO2选择比和对硅的氮剂量之间的关系点化的图表。图7的图表的纵轴表示Si/SiO2选择比，横轴表示对硅的氮剂量。另外，“Si/SiO2选择比”以氮剂量为基准算出，并且，所连接的点在图7中从左侧起表示为30秒、90秒、180秒的处理时间的情况。
如该图7所示，在20Pa的低压条件下，未施加偏压时的Si/SiO2选择比为1左右，即使施加偏压最大也只能得到2左右的Si/SiO2选择比。另一方面，当将处理压力设定为133Pa时，Si/SiO2选择比被大幅度改善。这是因为，由于压力的上升，离子能降低，原子团成为主体。但是，在压力133Pa下，与20Pa相比，氮剂量(或氮化速率)变低，在未施加偏压的情况下，即使在180秒的处理中也为低于10×1015atoms/cm2的值。另一方面，通过以133Pa压力施加偏压，对应偏压的大小，点向图表的右上方移动。因此，可以看出，在压力控制的基础上，通过施加偏压向晶片W引入离子，因此能够提高Si/SiO2选择比并大幅度地改善氮剂量(或氮化速率)。
图8～图13表示处理压力、向晶片W施加的偏压的大小以及与处理时间有关的更加详细的数据。图8表示偏压功率分别为0W(未施加)、450W、900W时的Si/SiO2选择比的压力依赖性。处理时间均为30秒。根据图8，无论在未施加偏压的情况下，还是在施加有偏压的情况下，当处理压力为20Pa时均不能得到足够的Si/SiO2选择比。但通过将处理压力设定为高压一侧(133Pa、400Pa)，Si/SiO2选择比大幅度提高。另一方面，图9表示在与图8同样的条件下的对硅的氮剂量(或氮化速率)的压力依赖性。与图8相反，无论在未施加偏压情况下、还是在施加有偏压的情况下，处理压力越是成为高压一侧，氮剂量(或氮化速率)越降低。但是，通过施加偏压，离子被引向晶片W，氮剂量(或氮化速率)向增加的方向转变，与未施加偏压的情况相比，成为高剂量(或高氮化速率)。
图10表示处理压力为133Pa或400Pa时的Si/SiO2选择比的偏压功率依赖性。处理时间为30秒、90秒、180秒。根据图10，在133Pa压力下，通过使偏压功率从0(未施加的情况)变大到450W，进而变大到900W，可以确认Si/SiO2选择比被改善。另一方面，在400Pa压力下，偏压功率为0(未施加的情况)时的Si/SiO2选择比最高，为450W时Si/SiO2选择比下降较大，但为900W时得到改善。根据该结果，通过使偏压功率变大，Si/SiO2选择比朝向改善的方向发展，但当超过400Pa将处理压力设定为高压一侧时，预测到由于偏压的施加本身，Si/SiO2选择比大幅度降低。因此可知，处理压力需要设定在不使Si/SiO2选择比下降较大的范围内。图11表示在与图10同样的条件下的对硅的氮剂量(或氮化速率)的压力依赖性。在133Pa、400Pa压力的两方条件下，通过使偏压功率从0(未施加的情况)变大到450W，进而变大到900W，能够确认对硅的氮剂量(或氮化速率)得到提高。
图12表示处理压力为133Pa或400Pa时的Si/SiO2选择比的处理时间依赖性，偏压功率为450W和900W。根据图12可知，在处理压力为133Pa、400Pa中的任一个的条件下，随着处理时间变长，Si/SiO2选择比逐渐降低。另一方面，图13表示在与图12同样的条件下的对硅的氮剂量(或氮化速率)的处理时间依赖性。与图12相反，即使在处理压力133Pa、400Pa中的任一个的条件下，处理时间越长，氮剂量(或氮化速率)越大。
本发明的选择性等离子体氮化处理中的处理压力，从提高Si/SiO2选择比的观点出发，优选设定在66.7Pa以上667Pa以下的范围内，更加优选在66.7Pa以上133Pa以下的范围内。此外，偏压用的高频电力优选为100W以上，例如更加优选100W以上1500W以下，期望为300W以上1000W以下。处理时间根据成膜的氮化硅膜的厚度、处理压力和高频电力等其他的等离子体处理条件进行设定，但例如优选设定为10秒以上180秒以下，更加优选设定为10秒以上90秒以下。
下面，说明对硅的氮剂量的范围。图14表示在对硅进行氮化并形成氮化硅膜之后，进行氧化处理时的增膜量和SiO2膜中的氮剂量的关系。图14的纵轴表示光学膜厚的增膜量，横轴表示厚6nm的SiO2膜的氮剂量。通过对硅进行氮化处理，能够抑制之后进行氧化处理时的增膜，但从图14可知，当氮剂量不足10×1015atoms/cm2时，不能充分得到增膜的抑制效果。因此可知，为了具有增膜的缓冲性，需要10×1015atoms/cm2以上的氮剂量。
基于上述氮剂量的范围，再次参照图7，不施加偏压在133Pa压力下进行了等离子体氮化处理时，10×1015atoms/cm2以上的氮剂量，如在图7中由虚线所示，Si/SiO2选择比只能在不足2的范围。因此，当在Si/SiO2选择比为2以上的范围中，得到10×1015atoms/cm2以上的氮剂量时，能够发挥施加偏压的效果(Si/SiO2选择比的提高和氮剂量的增加)。因此，从尽可能限制SiO2膜的氮化而对Si进行氮化的观点出发，本发明的选择性等离子体氮化处理方法中的Si/SiO2选择比的基准为2以上，更加优选为4以上。另外，Si/SiO2选择比的上限为10以下。
在本发明的选择性等离子体氮化处理中，通过对晶片W施加偏压，也具有提高晶片W的面内的氮化处理的均匀性的效果。图15表示在上述条件的处理压力为133Pa的情况下，施加有偏压时和未施加有偏压时的氮化硅膜的厚度的面内均匀性的测定结果。图15的纵轴的“Range/2ave(％)on Si”表示硅上的氮化硅膜的[(膜厚的最大值-膜厚的最小值)/膜厚的平均值×2)]的百分率，横轴的“AVE Tnit(nm)on SiRI＝2”表示氮化硅膜的平均厚度。测定点为晶片W上的49个位置。
根据图15能够确认：通过施加偏压，与未施加偏压的情况相比，等离子体氮化处理的面内均匀性(即，晶片W面内的氮化硅膜的膜厚的均匀性)大幅度改善。这是由于通过施加偏压，在载置台2(晶片W)的整个区域，离子的吸引变强，即使存在不均匀的等离子体，也能够对晶片W的全面供给足够的离子。另外，通过施加偏压，氮化速率变高，氮化硅膜的膜厚也增加，也被认为是改善均匀性的一个重要原因。
接着，参照图16对本发明的选择性等离子体氮化处理的原理进行说明。图16表示对Si表面和SiO2表面进行等离子体氮化处理时的氮剂量和Vdc的相关关系。在此，横轴的Vdc意味着施加偏压时的载置于载置台2的晶片W的平均电位。在图16中，利用虚线连接的SiO2表面的氮化数据对处理压力为20Pa和133Pa进行比较时，发现由压力差引起氮剂量具有较大的差，但即使增加Vdc的绝对值，对SiO2的氮剂量在任一种压力下也几乎不增加。作为该原因，考虑是由于在133Pa压力下，生成原子团为主导的等离子体且与离子之外的粒子的冲击的影响较大，因此由于偏压，离子能未增加。在20Pa压力下，粒子冲击较少，由于施加偏压引起能量上升，但对SiO2的氮剂量几乎未增加是因为由于离子为主导的等离子体在未施加偏压(OW)阶段已经为高氮剂量，因此即使成为高能量，氮剂量的增加也变得缓慢。
另一方面，在图16中可知，在由实线连接的Si的氮化数据中，当比较处理压力20Pa和133Pa时，与压力差引起的氮剂量的差相比，Vdc的变化引起的氮剂量的变化量更大，Vdc的影响处于支配地位。这可以认为是由于Si-Si结合的结合能较低，因此与离子能相比，偏压的吸引效果引起的离子密度的增大对氮剂量产生影响。但是，在生成离子为主导的等离子体的压力20Pa中，原来Si表面和SiO2表面的氮化速率较高，因此Si/SiO2选择比变小。对此，在能够生成原子团为主导的等离子体的压力133Pa中，能够使得Si/SiO2选择比变大，且通过偏压也使得氮剂量提高。根据以上的结果，可知：通过以133Pa压力施加偏压，不提高离子能而能提高离子密度，不会增加对SiO2的氮剂量，而能提高对Si的氮剂量以及氮化速率。
接着，为了进一步明确本发明的效果，以将本发明的选择性等离子体氮化处理方法适用于不挥发性存储器的制造工序的情况为例进行说明。图17是表示使用本发明方法的能够制造的闪存的概略结构的截面图。该闪存200，作为介于浮置栅电极和控制栅电极之间的层间电容膜具有叠层结构，该叠层结构为，以夹持ONO(硅氧化膜-氮化硅膜-氧化硅薄膜)的方式对上部和下部进行氮化。
如图17所示，在硅基板201例如由STI(Shallow Trench Isolation)形成凹部(隧道)，在其内部隔着内衬203埋入有元件分离膜205。在硅基板201的凸部的上方(凹部和凹部之间)，隔着隧道绝缘膜207形成有例如由多晶硅形成的浮置栅电极209。作为存积电荷的部分的浮置栅电极209被由从内侧开始依次为第一氮化硅膜211、第一氧化硅膜213、第二氮化硅膜215、第二氧化硅膜217以及第三氧化硅膜219的共5层绝缘膜构成层间电容膜221所覆盖。而且，在层间电容膜221上形成有例如由多晶硅形成的控制栅电极223，由此构成闪存200。
本发明的选择性等离子体氮化处理方法，例如能够适用于第一氮化硅膜211的形成工序。从图17可以明确，第一氮化硅膜211以覆盖浮置栅电极209的表面的方式形成，但没有形成于元件分离膜205上。通过上述结构，在闪存200中，能够抑制相邻的单元格之间的干涉，具体而言抑制电子的移动，能够达成良好的数据保持特性。
图18表示成为本发明的选择性等离子体氮化处理对象的闪存200的制造过程中的晶片W的主要部分的截面构造。在硅基板201隔着隧道绝缘膜207形成有以多晶硅为主要成分的浮置栅电极209。隧道绝缘膜207和浮置栅电极209能够通过已知的成膜处理、光刻技术以及蚀刻处理形成。在硅基板201的凹部的内表面形成有内衬氧化硅膜203，并且，隔着该内衬氧化硅膜203埋设有元件分离膜205。元件分离膜205在闪存200中划分活动(active)区域和字段(field)区域。元件分离膜205例如通过HDP-CVD(高密度等离子体化学气相沉积：HighDensity Plasma Chemical Vapor Deposition)法SOG(Spin-On-Glass)法形成二氧化硅(SiO2)膜之后，使用稀氢氟酸进行湿蚀刻，通过蚀刻形成。
对图18的状态的晶片(硅基板201)的浮置栅电极209的多晶硅进行选择性氮化处理。选择性氮化处理能够在上述的条件下进行。图19表示通过选择性氮化处理形成有含氮层212a、212b的状态。在以多晶硅为主要成分的浮置栅电极209的表面形成有由氮化硅(SiN)构成的含氮层212a。另一方面，在由二氧化硅(SiO2)构成的元件分离膜205的表面，Si/SiO2选择比为1时，如虚线所示，应形成有以与含氮层212a相同厚度形成由氮氧化硅(SiON)构成的含氮层212b，但是通过选择性氮化处理几乎不形成含氮层212b。另外这样在元件分离膜205的表面形成的氮氧化硅(SiON)构成含氮层212b，例如通过使用稀氢氟酸进行湿蚀刻，能够容易地除去。残留的含氮层212a在闪存200中，成为构成层间电容膜221的一部分的第一氮化硅膜211(参照图17)。
以后的工序，可以按照通常方法进行。即，在第一氮化硅膜211上依次叠层第一氧化硅膜213、第二氮化硅膜215、第二氧化硅膜217和第三氧化硅膜219，形成层间电容膜221。而且，在第三氧化硅膜219上，通过CVD法等形成控制栅电极223，能够制造图17所示的构造的闪存200。
接着，关于将本发明方法适用于一部分的工序而制造的闪存200的优点，通过与由现有方法制造的闪存的对比进行说明。图20示意性地表示由现有方法制造的闪存300的结构。在闪存300中，通过(非选择性)等离子体处理，与浮置栅电极209表面的含氮层212a(相当于图17的第一氮化硅膜211)相连，在元件分离膜205的表面形成有氮氧化硅(SiON)构成的含氮层212b。即，在层间电容膜221a具有含氮层212b这方面，与图17所示的闪存200不同。另外，在图20所示的闪存300中，对与图17所示的闪存200相同的结构附加相同的标记，省略说明。
不必需的含氮层212b(氮氧化硅膜)成为电子的移动路径在相邻的单元格之间产生干涉，使得闪存300的数据保持特性降低。即，闪存300的相邻的单元格的写入状态不同时(即write0或1)，电子经由与元件分离膜205相接的含氮层212b从电荷注入于浮置栅电极209的单元格，朝向电荷未注入于浮置栅电极209的邻接的单元格移动，使数据保持特性降低。例如，在图20中，被元件分离膜205隔离的两个单元格中，使一个(朝向纸面的左侧)的单元格的浮置栅电极209为注入有电子的写入状态(write：1)，另一个(面对纸面时的右侧)的单元格的浮置栅电极209为未注入有电子的消除状态(write：0)。当以该状态长时间放置时，如图20中箭头所示，经由形成于元件分离膜205和第一氧化硅膜213之间的含氮层212b，电子从写入状态向消除状态流动，使得写入状态(write：1)的单元格的阈值电压变化，且使得数据保持特性降低。在浮置栅电极209和控制栅电极223之间存在屏障高度较高的层间电容膜221a，因此，难以发生电子向在穿过膜221a的方向泄露。相对于此，通过非选择性等离子体氮化处理形成的与浮置栅电极209相接的含氮层212b，能量能带间隙较小，屏障高度较低，从浮置栅电极209向含氮层212b中稍微泄露一些电子。而且，也认为电子通过含氮层212b的缺陷向相邻的单元格移动。
另一方面，在使用本发明方法制造的闪存200(图17)中，通过选择性等离子体氮化处理，元件分离膜205上的含氮层(图19的符号212b)几乎不形成，即使形成也能够通过蚀刻容易地除去，因此使得第一氮化硅膜211在浮置栅电极209的周围结束。因此，沿着元件分离膜205上的含氮层的电子的移动被切断，相邻的单元格之间的干涉被防止。
如上所示，通过将本发明适用于闪存200的制造过程，能够防止相邻单元格之间的干涉并对闪存200给予良好的数据保持特性，能够得到使可靠性提高的效果。
以上，以本发明的实施方式为例示的目的详细地进行了说明，但本发明并不限制于上述实施方式。本领域技术人员只要不脱离本发明的思想以及范围能够进行较多的改变，当然，它们也都包含于本发明的范围内。例如，在上述的实施方式中，使用了RLSA方式的等离子体氮化处理装置100，但也可以使用其他方式的等离子体处理装置，例如也可以利用电子回旋共振(ECR)等离子体、磁控等离子体、表面波等离子体(SWP)等方式的等离子体处理装置。
此外，本发明方法的适用例中，例示了作为层间电容膜221具有将ONO的上部和下部氮化的叠层结构的闪存元件200，但终归是例示，其他的结构、例如从内侧(浮置栅电极一侧)呈NONO结构的闪存的制造或具有Si以及SiO2的露出面且需要选择性氮化处理的半导体制造装置的制造过程中，也同样能够适用本发明。

Claims (11)

1.一种选择性等离子体氮化处理方法，其特征在于：
在等离子体处理装置的处理容器内在载置台上载置露出有硅表面和硅化合物层的被处理体，
将所述处理容器内的压力设定在66.7Pa以上667Pa以下的范围内，
以被处理体的每单位面积0.1W/cm2以上1.2W/cm2以下的输出向所述载置台供给高频电力，向被处理体施加偏压电压下，生成含氮等离子体，
通过所述含氮等离子体对所述硅表面进行选择性氮化处理，形成氮化硅膜。
2.如权利要求1所述的选择性等离子体氮化处理方法，其特征在于：
所述硅化合物层为硅氧化膜。
3.如权利要求2所述的选择性等离子体氮化处理方法，其特征在于：
相对于所述硅氧化膜的氮化的所述硅的氮化的选择比为2以上。
4.如权利要求1至3中任一项所述的选择性等离子体氮化处理方法，其特征在于：
将所述处理容器内的压力设定在133Pa以上400Pa以下的范围内。
5.如权利要求1至4中任一项所述的选择性等离子体氮化处理方法，其特征在于：
所述高频电力的频率在400kHz以上600kHz以下的范围内。
6.如权利要求1至5任中一项所述的选择性等离子体氮化处理方法，其特征在于：
处理时间为10秒以上180秒以下。
7.如权利要求1至5中任一项所述的选择性等离子体氮化处理方法，其特征在于：
处理时间为10秒以上90秒以下。
8.如权利要求1至7中任一项所述的选择性等离子体氮化处理方法，其特征在于：
所述含氮等离子体为通过所述处理气体和由具有多个狭缝的平面天线导入所述处理容器内的微波而形成的微波激励等离子体。
9.如权利要求1至8中任一项所述的选择性等离子体氮化处理方法，其特征在于：
所述微波的功率密度在对于被处理体的每单位面积为0.255W/cm2以上2.55W/cm2以下的范围内。
10.如权利要求1至9中任一项所述的选择性等离子体氮化处理方法，其特征在于：
处理温度在室温以上600℃以下的范围内。
11.一种等离子体氮化处理装置，其特征在于，包括：
利用等离子体，对露出有硅表面和硅化合物层的被处理体进行处理的处理容器；
对所述处理容器内进行减压排气的排气装置；
在所述处理容器内生成等离子体的等离子体生成单元；
在所述处理容器内载置被处理体的载置台；
与所述载置台连接的高频电源；和
控制部，其控制实施选择性等离子体氮化处理方法，所述选择性等离子体氮化处理方法，将所述处理容器内的压力设定在66.7Pa以上667Pa以下的范围内，是以被处理体的每单位面积0.1W/cm2以上1.2W/cm2以下的输出向所述载置台供给高频电力，向被处理体施加偏压电压下，生成含氮等离子体，通过所述含氮等离子体对所述硅表面进行选择性氮化处理，形成氮化硅膜。
CN2010800185614A 2009-09-30 2010-09-29 选择性等离子体氮化处理方法和等离子体氮化处理装置 Pending CN102414803A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009227637A JP2011077321A (ja) 2009-09-30 2009-09-30 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
JP2009-227637 2009-09-30
PCT/JP2010/066933 WO2011040455A1 (ja) 2009-09-30 2010-09-29 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置

Publications (1)

Publication Number Publication Date
CN102414803A true CN102414803A (zh) 2012-04-11

Family

ID=43826271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800185614A Pending CN102414803A (zh) 2009-09-30 2010-09-29 选择性等离子体氮化处理方法和等离子体氮化处理装置

Country Status (6)

Country Link
US (1) US20120184111A1 (zh)
JP (1) JP2011077321A (zh)
KR (1) KR20120069755A (zh)
CN (1) CN102414803A (zh)
TW (1) TW201128703A (zh)
WO (1) WO2011040455A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120244685A1 (en) * 2011-03-24 2012-09-27 Nuflare Technology, Inc. Manufacturing Apparatus and Method for Semiconductor Device
US8994089B2 (en) * 2011-11-11 2015-03-31 Applied Materials, Inc. Interlayer polysilicon dielectric cap and method of forming thereof
JP6022785B2 (ja) * 2012-03-26 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及びプログラム
KR20140072434A (ko) * 2012-12-04 2014-06-13 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
JP6671166B2 (ja) * 2015-12-15 2020-03-25 東京エレクトロン株式会社 絶縁膜積層体の製造方法
JP2017157778A (ja) * 2016-03-04 2017-09-07 東京エレクトロン株式会社 基板処理装置
JP6688698B2 (ja) * 2016-07-08 2020-04-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6842988B2 (ja) * 2017-05-19 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6929209B2 (ja) * 2017-12-04 2021-09-01 東京エレクトロン株式会社 シリコン窒化膜の成膜方法及び成膜装置
KR102467406B1 (ko) * 2021-09-17 2022-11-16 주식회사 플라즈맵 플라즈마 처리 장치 및 이를 이용한 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101080810A (zh) * 2005-09-22 2007-11-28 东京毅力科创株式会社 选择性等离子体处理方法
JP2009200486A (ja) * 2008-02-20 2009-09-03 Asml Netherlands Bv リソグラフィ装置およびデバイス製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087865A (ja) * 2002-08-28 2004-03-18 Hitachi Ltd 半導体装置の製造方法
US7138691B2 (en) * 2004-01-22 2006-11-21 International Business Machines Corporation Selective nitridation of gate oxides
US20070049043A1 (en) * 2005-08-23 2007-03-01 Applied Materials, Inc. Nitrogen profile engineering in HI-K nitridation for device performance enhancement and reliability improvement
KR101249611B1 (ko) * 2008-01-24 2013-04-01 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101080810A (zh) * 2005-09-22 2007-11-28 东京毅力科创株式会社 选择性等离子体处理方法
JP2009200486A (ja) * 2008-02-20 2009-09-03 Asml Netherlands Bv リソグラフィ装置およびデバイス製造方法

Also Published As

Publication number Publication date
WO2011040455A1 (ja) 2011-04-07
JP2011077321A (ja) 2011-04-14
US20120184111A1 (en) 2012-07-19
TW201128703A (en) 2011-08-16
KR20120069755A (ko) 2012-06-28

Similar Documents

Publication Publication Date Title
CN102414803A (zh) 选择性等离子体氮化处理方法和等离子体氮化处理装置
US11735414B2 (en) Method of post-deposition treatment for silicon oxide film
JP5839804B2 (ja) 半導体装置の製造方法、および半導体装置
US8114790B2 (en) Plasma CVD method, silicon nitride film formation method, semiconductor device manufacturing method, and plasma CVD apparatus
JP5479437B2 (ja) シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法
US8329596B2 (en) Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
US20120282756A1 (en) Thin Film Filling Method
JP6141356B2 (ja) 半導体デバイス上に共形酸化物層を形成するための方法
KR20120048031A (ko) 질화규소막의 성막 방법 및 반도체 메모리 장치의 제조 방법
KR101254987B1 (ko) 질화 규소막의 성막 방법, 컴퓨터 판독 가능한 기억 매체, 플라즈마 ｃｖｄ 장치 및 반도체 메모리 장치
WO2008150032A1 (ja) 半導体メモリ装置およびその製造方法
US20110254078A1 (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
CN102165568A (zh) 硅氧化膜的形成方法和装置
US20120126376A1 (en) Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
WO2009136606A1 (ja) 半導体装置の製造方法
US20220351969A1 (en) Methods and apparatus for curing dielectric material
US20220406611A1 (en) Method for manufacturing semiconductor device
TWI835295B (zh) 氧化矽薄膜的沉積後處理之方法
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120411