TWI433237B - A plasma oxidation treatment method and a plasma processing apparatus - Google Patents

A plasma oxidation treatment method and a plasma processing apparatus Download PDF

Info

Publication number
TWI433237B
TWI433237B TW096136363A TW96136363A TWI433237B TW I433237 B TWI433237 B TW I433237B TW 096136363 A TW096136363 A TW 096136363A TW 96136363 A TW96136363 A TW 96136363A TW I433237 B TWI433237 B TW I433237B
Authority
TW
Taiwan
Prior art keywords
plasma
gas
oxide film
treatment
tantalum oxide
Prior art date
Application number
TW096136363A
Other languages
English (en)
Other versions
TW200830416A (en
Inventor
Toshihiko Shiozawa
Yoshiro Kabe
Takashi Kobayashi
Junichi Kitagawa
Kazuhiro Isa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200830416A publication Critical patent/TW200830416A/zh
Application granted granted Critical
Publication of TWI433237B publication Critical patent/TWI433237B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Description

電漿氧化處理方法及電漿處理裝置
本發明關於電漿氧化方法，特別關於例如在各種半導體裝置之製造過程中形成作為絕緣膜的矽氧化膜時適用之電漿氧化方法。
在各種半導體裝置之製造過程中，例如作為電晶體之閘極絕緣膜而被形成SiO2 等之矽氧化膜。形成此種矽氧化膜的方法，係使用氧化爐或RTP(Rapid Thermal Process)裝置的熱氧化處理。例如熱氧化處理之一的藉由氧化爐的溼氧化處理中，係使用將矽基板加熱至超過800℃之溫度，燃燒氧與氫，產生水蒸氣(H2 O)之WVG(Water Vapor Generator)裝置，藉由曝曬於水蒸氣(H2 O)之氧化環境中使矽表面氧化而形成矽氧化膜。
熱氧化處理可考慮為形成良質矽氧化膜的方法。但是需要超過800℃之高溫處理，熱供給增大，熱應力會使矽基板有可能產生變形等之問題。
針對該問題，在處理溫度約400℃前後，可以迴避、熱氧化處理之熱供給增大或基板變形等問題的技術被提案者有，在包含Ar氣體與氧氣體，使用氧之流量比率約1%之處理氣體，使用在133.3Pa之腔室內壓力形成之微波激發電漿，使其作用於以矽為主成份之電子裝置表面而進行氧化處理，在膜厚容易控制下可以形成良質矽氧化膜的氧化膜形成方法(例如WO2001/69673號)。
在處理壓力約133.3Pa，處理氣體中之O2 流量1%之條件(為方便說明稱為「低壓力、低氧濃度條件」)進行電漿處理時，例如在被處理體表面形成之溝、線及間隔(space)等之圖案存在疏密時，在疏圖案部位與密圖案部位之矽氧化膜之形成速度有差異導致無法以均勻厚度形成矽氧化膜。矽氧化膜之膜厚因部位而有差異時，以其作為絕緣膜而使用之半導體裝置之信賴性會降低。
為迴避此，在處理壓力約667Pa，處理氣體中之O2 流量約25%之條件(為方便說明稱為「高壓力、高氧濃度條件」)進行電漿氧化處理，在凹凸表面形成矽氧化膜時，不僅密圖案部位之氧化速率會降低，在凸部上端之角部無法充分導入圓形形狀，該部位之電場集中引起之漏電流之產生，或矽氧化膜之應力引起之裂痕之產生均有可能存在。
亦即，藉由電漿氧化處理形成矽氧化膜時，被期待能不受圖案疏密之影響而能獲得均勻膜厚之同時，亦能實現對凸部上端之角部的圓形形狀之導入。此種矽氧化膜之形成，被期待儘可能在高作業效率下形成。
本發明目的在於提供，不會因圖案疏密而產生膜厚差，能使圖案之凸部上端的矽之角部形成為圓形形狀，可以均勻膜厚形成矽氧化膜的電漿氧化處理。
本發明另一目的在於提供，能盡量在高作業效率下形成此種矽氧化膜的電漿氧化處理方法。
依本發明第1觀點提供之電漿氧化處理方法，包含：在電漿處理裝置之處理容器內配置表面以矽構成、表面具有凹凸形狀之圖案的被處理體；在上述處理容器內，於處理氣體中之氧之比例為5~20%範圍內、而且處理壓力為267Pa以上400Pa以下範圍內形成電漿；及藉由上述電漿使上述被處理體表面之矽氧化而形成矽氧化膜。
於上述第1觀點較好是，上述電漿為，使用上述處理氣體與藉由具有多數縫隙的平面天線被導入上述處理容器內的微波被激發形成的微波激發電漿。
依本發明第2觀點提供之電漿氧化處理方法，係包含：在電漿處理裝置之處理容器內配置表面具有矽之被處理體；由具有多數縫隙的平面天線放射微波至上述處理容器內，藉由微波在上述處理容器內形成含稀有氣體與氧的處理氣體之電漿；及藉由上述電漿使被處理體表面之矽氧化而形成矽氧化膜；使含5~20%之氧的處理氣體，在上述處理容器內相當於被實施有效電漿處理的電漿處理空間之容積1mL以0.128mL/min以上之流量，供給至上述處理容器內，而且設定處理壓力為267Pa以上400Pa以下而形成上述電漿，藉由該電漿使被處理體表面之矽氧化而形成矽氧化膜。
於上述第2觀點較好是，藉由上述電漿進行矽之氧化處理，係加熱被處理體之同時被進行，使上述矽之氧化處理之前被進行的被處理體之預備加熱進行5~30秒。
於上述第1或第2觀點，上述處理氣體可以另外含有氫氣體。另外，於被處理體表面具有凹凸圖案者較好。
於被處理體表面具有凹凸圖案時，上述凹凸圖案為疏的區域及上述凹凸圖案為密的區域被形成之情況下特別有效。
又，較好是以在上述凹凸圖案之凸部上端之角部形成的矽氧化膜之膜厚tc ，和在上述凸部之側面形成的矽氧化膜之膜厚ts 的比(tc /ts )成為0.95以上1.5以下而形成矽氧化膜。
又，較好是相對於上述凹凸圖案為疏區域的凹部底之矽氧化膜之膜厚，使上述凹凸圖案為密區域的凹部底之矽氧化膜之膜厚的比率設為85%以上而形成矽氧化膜。
又，較好是上述處理氣體中之氧之比例為10~18%。又，較好是上述處理壓力為300Pa以上350Pa以下。
又，較好是上述處理氣體之氫氣體之比例為0.1~10%。較好是上述處理溫度為200~800℃。
依本發明第3觀點提供之電漿處理裝置，係具備：處理容器，用於收容表面以矽構成、表面具有凹凸形狀之圖案的被處理體；處理氣體供給機構，用於對上述處理容器內供給含稀有氣體與氧的處理氣體；排氣機構，用於對上述處理容器內進行真空排氣；電漿產生機構，於上述處理容器產生上述處理氣體之電漿；及控制部，在上述處理容器內配置被處理體狀態下執行控制而進行：在上述處理容器內，於上述處理氣體中之氧之比例為5~20%、而且處理壓力為267Pa以上400Pa以下範圍內形成電漿；及藉由上述電漿，使上述被處理體表面之矽氧化而形成矽氧化膜。
依本發明第4觀點提供之記憶媒體，係記憶有：於電腦上動作、控制電漿處理裝置之程式者；上述程式，被執行時係於電腦上控制上述電漿處理裝置而使電漿氧化處理方法被進行，該電漿氧化處理方法包含：在電漿處理裝置之處理容器內配置，表面以矽構成、表面具有凹凸形狀之圖案的被處理體；在上述處理容器內，於處理氣體中之氧之比例為5~20%範圍內、而且處理壓力為267Pa以上400Pa以下範圍內形成電漿；及藉由上述電漿使上述被處理體表面之矽氧化而形成矽氧化膜。
以下參照圖面具體說明本發明之較佳實施形態。圖1為本發明之矽氧化膜形成方法實施時適用之電漿處理裝置之一例之模式斷面圖。該電漿處理裝置100構成為RLSA微波電漿處理裝置，可藉由具有多數縫隙的平面天線、特別是RLSA(Radial Line Slot Antenna)將微波導入處理容器內而產生電漿，可以獲得高密度、且低電子溫度的微波電漿，可使用於例如包含電晶體之閘極絕緣膜等之各種半導體裝置之中之絕緣膜之形成。
上述電漿處理裝置100具有以氣密構成、被接地之大略圓筒狀之腔室1。於腔室1之底壁1a之大略中央部形成圓形開口部10，於底壁1a設有和開口部10連通之朝下方突出的排氣室11。
於腔室1內設有AlN等陶瓷構成之承受器2用於水平支持被處理基板之半導體晶圓W(以下稱「晶圓」)。該承受器2係由排氣室11底部中央延伸至上方的圓筒狀AlN等陶瓷構成之支撐構件3支撐。於承受器2之外緣部設置導環4用於導引晶圓W。又，於承受器2埋入電阻加熱型加熱器5，藉由加熱電源6對加熱器5供電而加熱承受器2，以該熱加熱被處理體之晶圓W。此時溫度可控制於例如室溫至800℃之範圍。又，於腔室1之內周設有石英構成之圓筒狀套筒7。於承受器2之外周側以環狀設有具有多數排氣孔8a的石英製緩衝板8用於對腔室1內施予均勻排氣，該緩衝板8藉由多數支柱9予以支撐。
於承受器2，相對於承受器2之表面以可突出/沒入方式設有晶圓支撐銷(未圖示)用於支撐、升降晶圓W。
於腔室1側壁設有環狀之氣體導入構件15，均等形成氣體放射孔。於該氣體導入構件15連接氣體供給系16。氣體導入構件可以配置為噴氣形狀。氣體供給系16具有例如Ar氣體供給源17、O2 氣體供給源18、H2 氣體供給源19。彼等氣體分別介由氣體管線20到達氣體導入構件15，由氣體導入構件15之氣體放射孔被均勻地導入腔室1內。於氣體管線20之各個設有流量控制器21及其前後之開/關閥22。又，亦可取代上述Ar氣體改用Kr、Xe、He、Xe等稀有氣體。又，如後述，亦可不含稀有氣體。
於排氣室11側面連接排氣管23，於排氣管23連接含有高速真空泵之排氣裝置24。藉由排氣裝置24之動作可使腔室1內之氣體均勻排出至排氣室11之空間11a內，介由排氣管23而被排氣。依此則，腔室1內可高速減壓至例如0.133Pa。
於腔室1之側壁設有搬出入口25，可於鄰接電漿處理裝置100之搬送室(未圖示)之間進行晶圓W之搬出入；及開/關該搬出入口25的柵閥26。
腔室1之上部成為開口部，沿著開口部之周緣部設有環狀支撐部27。於該支撐部27，使介電體、例如石英或AL2 O3 等之陶瓷構成，可透過微波的微波透過板28，介由密封構件29以氣密狀設置。因此，腔室1保持於氣密。
於微波透過板28上方，以和承受器2呈對向而配置圓板狀之平面天線板31。平面天線板31卡合於腔室1之側壁上端。平面天線板31，例如對應於8英吋晶圓W時，為由直徑300~400mm、厚度1~數mm(例如5mm)之導電性材料構成的圓板。具體言之為，例如由表面鍍金或鍍銀之銅板或鋁板等構成，以特定圖案貫穿形成多數微波放射孔32(縫隙)用於放射微波，亦可為鎳板或不鏽鋼板。該微波放射孔32，如圖2所示，以長形狀形成對，典型為成對之微波放射孔32彼此間以「T」字狀配置，彼等對以多數被配置為同心圓狀。微波放射孔32之長度或配列間隔依微波波長(λ g)決定，例如微波放射孔32之間隔配置為λ g/4、λ g/2或λ g。又，於圖2，以同心圓狀形成之鄰接微波放射孔32彼此間之間隔以△r表示。又，微波放射孔32可為圓形、圓弧形等其他形狀。微波放射孔32之配置形態並未特別限定，除同心圓狀以外，可配置為例如螺旋狀、放射狀。
於平面天線板31上面設有，由大於真空之1以上介電率的介電材料、例如石英構成之遲波構件33。該遲波構件33，亦可由聚四氟乙烯等樹脂或聚醯亞胺系樹脂構成，於真空中微波波長會變長，因此具有縮短微波波長調整電漿之功能。又，於平面天線板31與透過板28之間，或於遲波構件33與平面天線板31之間分別使其密接或分離配置均可。
於腔室1之上面，覆蓋彼等平面天線板31及遲波構件33而設置例如鋁或不鏽鋼、銅等金屬構件構成之具有導波管功能的屏蔽蓋體34。腔室1之上面與屏蔽蓋體34藉由密封構件35密封。於屏蔽蓋體34形成冷卻水流路34a。於此通過冷卻水使屏蔽蓋體34、遲波構件33、平面天線31、透過板28冷卻。又,屏蔽蓋體34被接地。
於屏蔽蓋體34上壁中央形成開口部36。於該開口部36連接導波管37。該導波管37之端部介由匹配電路38連接微波產生裝置39。依此則，微波產生裝置39產生之例如頻率2.45GHz之微波介由導波管37被傳送至上述平面天線板31,該微波之頻率可使用8.35GHz、1.98GHz等。
導波管37具有：斷面圓形狀之同軸導波管37a,其自屏蔽蓋體34之開口部36朝上方延伸,及矩形導波管37b,其介由模態轉換器40連接於同軸導波管37a上端部而朝水平方向延伸。矩形導波管37b與同軸導波管37a之間的模態轉換器40,具有將在矩形導波管37b內以TE模態傳送的微波轉換為TEM模態的功能。於同軸導波管37a中心延伸設置內導體41,內導體41於其下端部連接固定於平面天線板31之中心。依此則，微波可介由同軸這波管37a之內導體41有效、均勻地傳送至平面天線板31。
電漿處理裝置100之各構成部，係連接於具備CPU之製程控制器50而被控制。於製程控制器50連接鍵盤,用於工程管理者管理電漿處理裝置100之指令輸入操作,及使用者介面51,由使電漿處理裝置100之稼動狀況可視化予以顯示的顯示器等構成。
於製程控制器50連接記憶部52,記憶部52儲存有：藉由製程控制器50之控制來實現電漿處理裝置100執行之各種處理用的控制程式、或者和處理條件對應而使電漿處理裝置100之各構成部執行處理用的程式、亦即處理程序(recipe)。處理程序被記憶於記憶部52之中的記憶媒體。記憶媒體可為硬碟或半導體記憶體、或為CDROM、MVD、快閃記憶體等可攜帶者。或者可由其他裝置介由例如專用線路適當傳送處理程序。
必要時可依使用者介面51之指示將任意之處理程序由記憶部52叫出於製程控制器50執行,在製程控制器50控制下而於電漿處理裝置100進行所要處理。
上述構成之電漿處理裝置100,即使於800℃以下、較好是500℃以下低溫，藉由無損傷之電漿處理，可形成良質膜之同時，可實現極佳之電漿均勻性,可實現製程之均勻性。
上述構成之電漿處理裝置100，可使用於例如形成矽氧化膜作為電晶體之閘極絕緣膜之情況，或使用於半導體裝置之製程中作為元件分離技術被使用之STI(Shallow Trench Isolation)進行溝形狀表面之氧化處理而形成氧化膜之情況等。
以下參照圖3之流程圖說明電漿處理裝置100進行之溝形狀(凹部)之氧化處理。首先,設定柵閥26為開放,由搬出入口25將形成有溝(trench)之晶圓W搬入腔室1內,載置於承受器2上(步驟1)。
密閉腔室1內進行真空排氣至高度真空(步驟2)。之後，由氣體供給系16之Ar氣體供給源17、O2 氣體供給源18將Ar氣體、O2 氣體以特定流量，或者於彼等再加入來自H2 氣體供給源19之特定流量之H2 氣體，而介由氣體導入構件15導入腔室1內之同時，藉由埋設於承受器2之加熱器5以特定溫度開始加熱承受器2(預備加熱，步驟3)。進行特定時間預備加熱後，將腔室1內保持於特定壓力及特定溫度狀態下導入微波至腔室1內使處理氣體電漿化而進行電漿氧化處理(步驟4)。
於該電漿氧化處理時，自預備加熱起接續使Ar氣體及O2 氣體、或者於彼等再加入H2 氣體而成的處理氣體導入腔室1內，於此狀態下，使微波產生裝置39之微波介由匹配電路38、導波管37、平面天線板31及微波透過板28放射至腔室1內之晶圓W之上方空間，藉由該微波使腔室1內之處理氣體電漿化，藉由該電漿對晶圓W進行電漿氧化處理。
具體言之為，使微波產生裝置39之微波經由匹配電路38到達導波管37,於導波管37,微波依序通過矩形導波管37b、模態轉換器40、及同軸導波管37a而供給至平面天線板31,由平面天線板31介由透過板28放射至腔室1內之晶圓W之上方空間。微波於矩形導波管37b內以TE模態傳送,該TE模態之微波於模態轉換器40被轉換為TEM模態,於同軸導波管37a內朝平面天線板31傳送出。此時微波產生裝置39之電力密度較好是設為0.41~4.19W/cm2 ，電力較好是設為0.5~5kW。
由平面天線板31經由透過板28放射至腔室1的微波使腔室1內形成電磁場,Ar氣體、O2 氣體被電漿化。藉由該電漿使由晶圓W凹部內露出之矽表面被氧化。該微波電漿之微波係由平面天線板31之多數孔32放射,成為大略1×1010 ~5×1012 /cm3 或其以上之高密度電漿，其電子溫度為較低之約0.5~2eV，電漿密度之均勻性為±5%以下。因此可於低溫、且短時間進行氧化處理而形成薄、均勻的氧化膜，而且因為低電子溫度電漿之故，電漿中之離子等引起之對氧化膜的損傷變小，具有可形成良質矽氧化膜的優點。
此時，藉由設定267Pa以上400Pa以下之處理壓力，設定處理氣體中之氧之比例為5~20%之條件下進行電漿氧化處理，如此則如後述說明，溝上部之角部可形成為圓形狀之同時，不受被處理體表面形成之圖案疏密之影響，可以均勻膜厚形成矽氧化膜。因此，以該方法獲得之矽氧化膜作為絕緣膜使用而製造的半導體裝置，可以提供良好之電氣特性。
上述「低壓力、低氧濃度條件」情況下，離子成份成為電漿中之活化種之主要支配者，電漿引起之電場集中於氧化成長較難之角部，活化種被引入而促進積極之自由基氧化，因圖案疏密之差使電子化速率出現差而難以形成均勻之氧化膜。
另外，如上述說明，上述「高壓力、高氧濃度條件」情況下，粗密差變小而良好之活化種之自由基成為提供氧化之主要者，離子促進變為不充分，於角部部份無法形成充分之圓形狀。
相對於此，本發明之「中壓力、中氧濃度條件」情況下，能確保某種程度之離子促進效果，而可維持上述「低壓力、低氧濃度條件」下之角部部份之圓形狀於良好，而且不受「高壓力、高氧濃度條件」之圖案粗密差影響，可獲得形成均勻膜厚之效果。
該電漿氧化處理時，如上述說明，處理氣體中之氧之比例較好是5~20%，更好是10~18%。藉由調整處理氣體中之氧之比例於此範圍內，控制電漿中之氧離子或氧自由基之量，如此則，即使矽表面存在例如凹凸(圖案)時，亦可使到達凹部內底部之氧離子或氧自由基之量變為較多，因此，可以均勻之膜厚形成矽氧化膜。
「中壓力、中氧濃度條件」之處理氣體流量，可由Ar氣體：50~5000mL/min，O2 氣體：5~500mL/min之範圍，使氧氣體對全氣體流量之比例成為上述值而加以選擇。
又，如上述說明，除來自Ar氣體供給源17及O2 氣體供給源18之Ar氣體及O2 氣體之外，可由H2 氣體供給源19以特定比率導入H2 氣體。藉由H2 氣體之供給可提升電漿氧化處理中之氧化速率。此乃因為，藉由H2 氣體之供給可產生OH自由基，有助於氧化速率之提升。此時，H2 氣體之比率較好是相對於處理氣體全體之量成為0.01~10%，更好是0.1~5%，再更好是0.1~2%。具體言之為，較好是Ar氣體：50~5000mL/min，O2 氣體：10~500mL/min，H2 氣體：1~110mL/min之範圍。又，H2 /O2 比，較好是在0.1~0.5%之範圍。
又，腔室內處理壓力較好是在上述267~400Pa(2~3Torr)之範圍，更好是300~350Pa(2.2~2.7Torr)之範圍。
處理溫度可由200~800℃之範圍選擇，較好是400~500℃。
但是，經由本發明人實驗結果發現，和「低壓力、低氧濃度條件」及「高壓力、高氧濃度條件」比較，本實施形態中之處理氣體中之氧之比例在5~20%，腔室內處理壓力在267Pa以上400Pa以下之範圍(以下稱「中壓力、中氧濃度條件」)之中，單位時間內形成之膜厚變小。亦即，欲獲得特定膜厚之時間變長，作業效率變少。
此情況如圖4所示，圖4為，針對300mm之晶圓，全氣體中之O2 氣體之比例為23%、壓力為665Pa(5Torr)之「高壓力、高氧濃度條件」，及上述範圍內之O2 氣體之比例為12.7%、壓力為333Pa(2.5Torr)之「中壓力、中氧濃度條件」之中，變化處理時間而形成矽氧化膜之結果。又，任一情況下均設為Ar氣體＋O2 氣體＋H2 氣體。於「高壓力、高氧濃度條件」下，設為O2 氣體：37mL/min(sccm)，Ar氣體：120 mL/min(sccm)，H2 氣體：3 mL/min(sccm)，總流量：160 mL/min(sccm)。於「中壓力、中氧濃度條件」下，設為O2 氣體：102mL/min(sccm)，Ar氣體：680 mL/min(sccm)，H2 氣體：18 mL/min(sccm)，總流量：800 mL/min(sccm)。又，微波輸出設為4000W，處理溫度(承受器溫度)設為465℃。又，如圖5所示，於腔室1之套筒7內側、且由緩衝板8至微波透過板28下面之部分所對應之，於腔室1內有效實施電漿處理的電漿處理空間S之容積約15.6L。
由圖4可知，相較於「高壓力、高氧濃度條件」比較，本實施形態中之成膜速度變慢，例如標靶膜厚設為4nm時「高壓力、高氧濃度條件」之中為150sec(秒)，相對於此，本實施形態中之條件為240sec(秒)，較「高壓力、高氧濃度條件」大略長60%。此一傾向對於Ar氣體＋O2 氣體亦同樣。
於本實施形態之「中壓力、中氧濃度條件」，變化處理氣體之總流量為800、1400、2000、4000 mL/min(sccm)而把握膜厚之變化，結果如圖6所示，其中，處理氣體設為Ar氣體＋O2 氣體＋H2 氣體，處理氣體中之O2 氣體之比例設為15%，處理氣體之總流量為800/min時設定Ar：O2 ：H2 ＝680：102：18，處理氣體之總流量為2200/min時設定Ar：O2 ：H2 ＝1870：280.5：49.5。又，壓力設為333Pa，微波輸出設為4000W，處理溫度(承受器溫度)設為465℃。如圖所示，處理氣體之總流量為800~2000 mL/min(sccm)之前隨流量之增加，膜厚亦增加，於2000 mL/min(sccm)以上膜厚達飽和。亦即，在處理氣體之總流量2000 mL/min(sccm)以上可獲得高生產性(作業效率)。因此，較好是設定處理氣體之總流量為2000 mL/min(sccm)以上。亦即，可以確認處理氣體之總流量設為習知之2.5倍以上為有效。又，腔室內之容積多少有誤差，然於如圖5所示實驗之300mm晶圓用腔室，有效實施電漿處理的電漿處理空間之容積為15~16L，此情況下，只要2000 mL/min(sccm)以上即可獲得上述氧化速率之提升效果。
又，縮短膜形成時間、提升生產性的效果，會受到和有效實施電漿處理的電漿處理空間之單位容積相當的處理氣體總流量之影響，只要該總流量在特定量以上，即可發揮而不受腔室容積之影響。如圖5所示，對腔室內有效實施電漿處理的電漿處理空間之容積15.6L為2000mL/min以上，因此，較好是設定為，和腔室內有效實施電漿處理的電漿處理空間之1mL相當於0.128 mL/min以上之流量。
關於上述步驟3之預備加熱工程，於習知「低壓力、低氧濃度條件」及改善圖案疏密引起之膜厚差問題的「高壓力、高氧濃度條件」，溫度變化會引起氧化速率變化，因此為穩定基板及腔室內溫度、穩定氧化速率而設定35秒之充足之時間。
但是，依本發明檢討結果發現，本實施形態中之「中壓力、中氧濃度條件」，其之氧化速率之溫度依存性相較於「低壓力、低氧濃度條件」及「高壓力、高氧濃度條件」為小。
如圖7所示，圖7為橫軸取溫度之逆數，縱軸取氧化處理時之擴散速度常數而成的阿電尼厄斯圖(Arrhenius plot)，依據「低壓力、低氧濃度條件」、「高壓力、高氧濃度條件」、「中壓力、中氧濃度條件」而表示之圖。「低壓力、低氧濃度條件」、「高壓力、高氧濃度條件」、「中壓力、中氧濃度條件」之具體條件如下。
「高壓力、高氧濃度條件」O2 氣體：370mL/min(sccm)Ar氣體：120mL/min(sccm)H2 氣體：30mL/min(sccm)壓力：665Pa(5Torr)「中壓力、中氧濃度條件」O2 氣體：280.5mL/min(sccm)Ar氣體：1870mL/min(sccm)H2 氣體：49.5mL/min(sccm)壓力：333Pa(5Torr)「低壓力、低氧濃度條件」O2 氣體：20mL/min(sccm)Ar氣體：2000mL/min(sccm)H2 氣體：10mL/min(sccm)壓力：133Pa(5Torr)
如圖7所示，於「低壓力、低氧濃度條件」及「高壓力、高氧濃度條件」，相對於溫度變化，氧化處理時之擴散速度常數大為變化，但是於「中壓力、中氧濃度條件」，即使溫度變化，擴散速度常數亦幾乎不變化。此表示，本實施形態中之「中壓力、中氧濃度條件」中，為獲得膜厚穩定性，而無法獲得如「低壓力、低氧濃度條件」及「高壓力、高氧濃度條件」之溫度穩定性，可確認本實施形態中之「中壓力、中氧濃度條件」可縮短預備加熱時間。
依該結果，針對本實施形態中之「中壓力、中氧濃度條件」之矽氧化膜形成，針對氧化處理前之預備加熱時間設為習知之35秒及設為10秒者，為把握處理時間與膜厚及膜厚變動間之關係而進行實驗，其結果如圖8所示。如圖8所示，本實施形態中之「中壓力、中氧濃度條件」之中，即使預備加熱時間為約10秒亦可獲得和35秒同等之矽氧化膜形成速率，且可獲得同等之膜厚穩定性，確認可大幅縮短預備加熱時間。就能維持膜厚穩定性範圍內儘可能縮短處理時間之觀點而言，預備加熱時間較好是5~25秒。就作業效率而言較好是5~15秒。
以下參照圖9說明本發明之電漿氧化處理方法適用STI之溝形狀表面之氧化膜形成之例。圖9為STI之溝形成及其後進行之氧化膜形成為止之工程。
首先，於圖9(a)及(b)，於矽基板101藉由例如熱氧化方法形成SiO2 等之矽氧化膜102。之後，於(c)，於矽氧化膜102之上藉由例如CVD(Chemical Vapor Deposition)形成Si3 N4 等之矽氮化膜103。之後，於(d)，於矽氮化膜103之上塗布光阻之後，藉由微影成像技術進行圖案化形成阻劑層104。
之後，如(e)所示，以阻劑層104為蝕刻遮罩，使用例如氟碳系等之蝕刻氣體選擇性蝕刻矽氮化膜103及矽氧化膜102，對應於阻劑層104之圖案使矽基板101露出。亦即，矽氮化膜103形成溝之遮罩圖案。如(f)所示為使用例如含氧等的處理氣體，藉由含氧的電漿實施所謂去灰處理而除去阻劑層104之狀態。
之後，於(g)，以矽氮化膜103及矽氧化膜102為遮罩，對矽基板101進行選擇性蝕刻(乾蝕刻)而形成溝105。該蝕刻可使用例如Cl2 、HBr、SF6 、CF4 等之鹵素或鹵素化合物、或含O2 的蝕刻氣體而進行。
(h)所示為，STI中之蝕刻後，對形成於矽基板101之溝105的露出面，形成矽氧化膜之工程。其中，於「中壓力、中氧濃度條件」的處理氣體中之O2 氣體之比例為5~20%、而且處理壓力為267Pa以上、400Pa以下之條件進行電漿氧化處理。於此條件下，如(i)所示，藉由進行電漿氧化處理，可使溝105之肩部105a之矽101具有圓形狀，於溝105的露出面形成矽氧化膜。藉由溝105之肩部105a之矽形成為圓形狀，如此則，和該部位形成為銳角情況比較，更能抑制漏電流之產生。
另外，即使凹凸圖案有疏密情況下，亦可於不產生疏部位與密部位間膜厚差情況下，可於溝形狀表面均勻地形成矽氧化膜。
另外，矽基板101之結晶面通常使用(100)面，蝕刻基板形成溝105時，於溝105內之側壁面露出(111)面或(110)面，於溝105內之底面露出(100)面。對此種溝105進行氧化處理時，氧化速率會因面方位而不同，出現各面之氧化膜厚差的所謂面方位依存性問題。但是，藉由在上述本發明之氧化處理條件下進行電漿氧化處理，可以不受矽之面方位影響，可於溝105內面(側壁部、底部)以均勻膜厚形成矽氧化膜111a、111b。該效果對於處理氣體中之O2 之比例為5~20%、而且處理壓力為267Pa以上、400Pa以下之條件進行的電漿氧化處理特別有效。此時之O2 之分壓為13.3~80Pa，氧之比例為更好範圍之10~18%時，氧之分壓為26.6~72Pa。
又，藉由本發明之矽氧化膜形成方法形成矽氧化膜111之後，依據STI之元件分離區域形成順序，藉由例如CVD法，於溝105內埋入SiO2 等絕緣膜之後，以矽氮化膜103作為阻蝕層藉由CMP進行研磨使平坦化，平坦化之後，藉由蝕刻除去矽氮化膜103及埋入之絕緣膜之上部，可形成元件分離構造。
以下說明本發明之矽氧化膜形成方法，適用於具有疏密之線及間隔物(space)之凹凸圖案被形成的矽表面之氧化膜形成之例。
圖10為在具有圖案110的矽基板101表面形成矽氧化膜111後的晶圓W之重要部分縱斷面構造之模式圖。
使用圖1之電漿處理裝置100，依以下之條件A~C變化處理壓力及氧之比例進行電漿氧化處理，在凹凸的矽表面形成矽氧化膜後，針對圖案11o之凸部之頂部膜厚a、凹凸圖案110為疏部分(疏部)之側部膜厚b、底部膜厚c、及肩部112之角部膜厚d，以及凹凸圖案110為密部分(密部)之側部膜厚b’、底部膜厚c’、及肩部112之角部膜厚d’分別進行測定。又，於該凹凸圖案110，圖案為疏區域之凹部之開口寬度L1 ，與密區域之凹部之開口寬度L2 之比(L1 /L2 )為10以上。又，該凹凸圖案110之凹部深度與開口寬度之比(深寬比)，疏部為1以下，密部為2。
針對形成之矽氧化膜，針對凹凸圖案110之凸部之角部膜厚比(膜厚d’/膜厚b’)、凹凸圖案110之頂部與底部之膜厚比(膜厚c’/膜厚a)、及凹凸圖案110之疏密引起之膜厚比〔(膜厚c’/膜厚c)×100〕分別進行測定。彼等結果圖示於圖11－14。圖11為矽氧化膜之膜厚比與處理壓力間之關係分布圖。圖12為矽氧化膜之膜厚比與處理氣體中之氧比率間之關係分布圖。圖13為矽氧化膜之圖案疏密引起之膜厚比與處理壓力間之關係分布圖。圖14為矽氧化膜之圖案疏密引起之膜厚比與處理氣體中之氧比率間之關係圖。
角部膜厚比(膜厚d’/膜厚b’)表示凹凸圖案110之肩部112之圓形狀之程度，例如0.8以上，則肩部112之矽101之角被形成為圓形狀，較好是0.8~1.5，更好是0.95~1.5，再更好是0.95~1.0。反之，該角部膜厚比小於0.8時，角部分之矽101無法充分形成為圓形狀，矽101之角乃然成為銳角。如上述說明，角部部分之矽101為銳角時，元件形成後電場容易集中於該角部部分而導致漏電流之增大。
又，凹凸圖案110之頂部與底部之膜厚比(膜厚c’/膜厚a)，代表對於具有凹凸形狀之矽101的階梯覆蓋性，越接近1越為良好。
疏密引起之膜厚比〔(膜厚c’/膜厚c)×100〕代表圖案110之疏部與密部之膜厚差之指標，85%以上為良好。
(條件A，比較例1)Ar流量：500mL/min(sccm)O2 流量：5mL/min(sccm)H2 流量：0mL/min(sccm)O2 氣體比率：約1%處理壓力：133.3Pa(1Torr)微波電力密度：2.30W/cm2 處理溫度：400℃處理時間：360秒(條件B，本發明)Ar流量：340mL/min(sccm)O2 流量：51mL/min(sccm)H2 流量：9mL/min(sccm)O2 氣體比率：約13%處理壓力：333.3Pa(2.5Torr)微波電力密度：2.30W/cm2 處理溫度：400℃處理時間：585秒(條件C，比較例2)Ar流量：120mL/min(sccm)O2 流量：37mL/min(sccm)H2 流量：3mL/min(sccm)O2 氣體比率：約23%處理壓力：666.5Pa(5Torr)微波電力密度：2.30W/cm2 處理溫度：400℃處理時間：444秒
由表1、圖11、12可以確認角部部分之膜厚比為，條件A(比較例1)>條件B(本發明)>條件C(比較例2)。亦即，藉由條件B(本發明)形成矽氧化膜時之角部部分之膜厚比為0.99，和相對低壓力、低氧濃度條件之條件A(比較例1)之1.14比較雖較差，乃為良好結果較例2)。但是，相對高壓力、高氧濃度條件之條件C(比較例2)之情況下，角部部分之膜厚比為0.94，未達到0.95，對肩部112之矽之圓形狀導入不夠充分。另外，可以確認頂部與底部之膜厚比為，條件B(本發明)>條件C(比較例2)>條件A(比較例1)。亦即，條件B(本發明)與條件C(比較例2)較佳，相對低壓力、低氧濃度條件之條件A(比較例1)為較差。
由表1、圖13、14可以確認疏密引起之膜厚比為，條件C(比較例2)>條件B(本發明)>條件A(比較例1)。亦即，條件B(本發明)為89.4%，和相對高壓力、高氧濃度條件之之條件C(比較例2)之93.84%比較為較低、但乃為良好。但是，相對低壓力、低氧濃度條件之條件A(比較例1)為81.5%，和其他條件比較大幅劣化。
和相對低壓力、低氧濃度條件之條件A(比較例1)比較，在條件B(本發明)及相對高壓力、高氧濃度條件之之條件C(比較例2)之中，電漿中之氧自由基密度高，自由基容易進入凹部圖案110之凹部內，疏密引起之膜厚差變小，可獲得良好結果。
如上述說明，於相對低壓力、低氧濃度條件之條件A(比較例1)比較及相對高壓力、高氧濃度條件之之條件C(比較例2)之中，角部膜厚比或疏密引起之膜厚比中之任一較差，無法獲得滿足全部特性之結果，相對於此，條件B(本發明)可獲得全部特性之良好結果。
又，由上述實驗結果可知，欲設定角部部分之膜厚比為0.8以上、較好是0.95以上時，設定處理壓力為400Pa以下，設定處理氣體中之氧之比例為20%以下即可。另外，欲設定疏密引起之膜厚比為85%以上時，設定處理壓力為267Pa以上，設定處理氣體中之氧之比例為5%以上即可。因此，電漿氧化處理中，較好是設定處理壓力為267Pa以上400Pa以下，較好是設定處理氣體中之氧之比例為5%以上20%以下、更好是設為10%以上18%以下。
以下，於電漿處理裝置100，處理氣體使用總流量800mL/min(sccm)之Ar/O2 /H2 ，對表面之結晶面為(100)面與(110)面之矽進行電漿氧化處理，調查面方位引起之膜厚比((110)面之膜厚/(100)面之膜厚)。處理氣體中之氧比例為4.25%、6.37%、8.5%、12.75%、17.0%及21.25%，其餘部分由Ar流量及H2 流量加以調節使成為上述總流量。又，處理壓力依266.77Pa、333.2Pa、400Pa、533.3Pa及666.5Pa變化。H2 /O2 流量比固定於0.176。設定微波電力為2750W(微波電力密度：2.30W/cm2 )，處理溫度為400℃，處理時間為360秒。結果如圖15、16所示。
形成矽氧化膜時，使具有凹凸之矽之側部之(110)面，與凹凸之底部之(100)面之膜厚比儘可能均勻化為重要者。該面方位引起之膜厚比((110)面之膜厚/(100)面之膜厚)較好是1.15以下，更好是1.1以上1.15以下。
由圖15、16可知，在設定處理壓力為267Pa以上400Pa以下，設定處理氣體中之氧之比例為5%以上20%以下的電漿氧化處理條件下，面方位引起之膜厚比((110)面之膜厚/(100)面之膜厚)，可為1.15以下，例如為1.1以上1.15以下。
面方位引起之膜厚比((110)面之膜厚/(100)面之膜厚)較好是1.0以上，1.0時疏密引起之膜厚比會變差。欲設定疏密引起之膜厚比為85%以上時，需要1.1以上之面方位之膜厚比，而且面方位之膜厚比為1.1以上時，角部部份之膜厚比可維持良好之值。
由以上試驗結果可知，於電漿處理裝置100，在處理壓力為267Pa以上400Pa以下，處理氣體中之氧之比例為5%以上20%以下的條件下形成矽氧化膜，可於凹部圖案110之肩部112導入圓形狀之同時，可改善圖案疏密引起之膜厚差，進而可抑制面方位引起之膜厚差。彼等效果，於圖10，即使凹凸圖案為疏區域之凹部之開口寬度L1 ，與密區域之凹部之開口寬度L2 之比(L1 /L2 )大於1、例如為2~10亦可充分獲得。又，對於凹凸圖案110之凹部深度與開口寬度之比(深寬比)，疏部為1以下、較好是0.02以上1以下，密部為2以上10以下，較好是5以上10以下之凹凸圖案亦可獲得上述效果。又，對於極微細之凹凸圖案110亦可形成矽氧化膜。
以下說明進行處理時間短縮之試驗結果。其中設為本實施形態之「中壓力、中氧濃度條件」，腔室內壓力設為333Pa(2.5Torr)，相對於全部氣體流量之O2 氣體之比例設為12.75%，H2 氣體之比例設為2.25%，處理溫度設為465℃，微波電力設為4000W(電力密度：3.35W/cm2 )條件下，處理氣體之總流量設為800 mL/min(sccm)及2200 mL/min(sccm)，2200 mL/min(sccm)時預備加熱時間設為35秒及10秒之2水準。另外，為比較用而設為「高壓力、高氧濃度條件」，變化預備加熱時間而進行電漿氧化處理。腔室內壓力設為665Pa(5Torr)，相對於全部氣體之O2 氣體之比例設為23%，H2 氣體之比例設為2.25%，處理溫度設為465℃，微波電力設為4000W(電力密度：3.35W/cm2 )條件下，如表2所示，於預備加熱時間35秒，電漿處理145秒，總時間180秒下形成4.2nm之矽氧化膜(表2之處理A)。相對於此，於「中壓力、中氧濃度條件」下，處理氣體之總流量為800mL/min(sccm)時(表2之處理B)，獲得4.2nm之矽氧化膜時之處理時間為：預備加熱時間35秒，電漿處理223秒，總時間258秒，相較於「高壓力、高氧濃度條件」之情況多78秒。此時之順序如圖17A所示。但是，處理氣體之總流量上升至2200 mL/min(sccm)時，獲得4.2nm之矽氧化膜時之電漿處理時間可縮短為180秒(表2之處理C)，相較於800 mL/min(sccm)之情況可縮短43秒，和「高壓力、高氧濃度條件」之差縮短至35秒。此時之順序如圖17B所示。另外，處理氣體之總流量為2200 mL/min(sccm)、而且預備加熱時間縮短至10秒(表2之處理D)時，電漿處理時間未見明顯延長，膜厚之變動亦和預備加熱時間35秒之情況下相同程度。如表2所示，此時之電漿處理時間為188秒，預備加熱時間為10秒，總時間為198秒，相較於「高壓力、高氧濃度條件」之處理A大約多18秒，為和處理A大略同等之處理時間。此時之順序如圖17C所示。
又，本發明不限定於上述實施形態，可作各種變形實施。例如上述實施形態中，以RLSA方式之電漿處理裝置說明實施本發明方法之裝置，但是亦可為其他方式之電漿處理裝置、例如遠隔控制電漿方式、ICP電漿方式、ECR電漿方式、表面反射波電漿方式、磁控管電漿方式等之電漿處理裝置。
又，上述實施形態中，以在圖9、10所示單晶矽之矽基板上形成之凹凸圖案表面，形成高品質氧化膜之必要性較高的、STI之中之溝內部之氧化膜形成為例加以說明，但是亦適用在例如電晶體之多晶矽閘極側壁之氧化膜形成等、其他凹凸圖案表面，形成高品質氧化膜之必要性較高的應用。另外，在凹凸被形成、部位造成面方位不同之矽表面、例如翼片構造或溝閘極構造之3次元電晶體之製造過程中，形成作為閘極絕緣膜之矽氧化膜亦可適用。另外，亦可適用快閃記憶體等隧道氧化膜之形成等。
又，上述實施形態中，以形成作為絕緣膜之矽氧化膜之方法為例加以說明，但是本發明方法形成之矽氧化膜，亦使用於進行氮化處理而形成矽氧氮化膜(SiON膜)之用途。此情況下，雖可不論氮化處理方法，但較好是設為使用例如含Ar氣體與N2 氣體之混合氣體進行的電漿氮化處理。另外，亦適用於使用含Ar氣體與N2 氣體與O2 氣體之混合氣體進行的電漿氧氮化處理而形成氧氮化膜。
又，上述實施形態中，被處理體以半導體基板之矽基板為例加以說明，但是亦可為化合物半導體基板等之其他半導體基板，或LCD基板、有機EL基板等之等之FPD用基板。
(產業上可利用性)
本發明可使用於各種半導體裝置之製造中形成矽氧化膜之情況。
(發明效果)
依本發明，藉由在處理氣體中之氧之比例為5~20%、而且267Pa以上400Pa以下之處理壓力條件下形成之電漿，使具有凹凸圖案之被處理體表面之矽被氧化而形成矽氧化膜，因此能抑制圖案疏密引起之膜厚差之同時，能實現使凸部上端的矽之角部導入為圓形狀，可於具有凹凸圖案之矽表面以均勻膜厚形成矽氧化膜。因此，以該方法獲得之矽氧化膜作為絕緣膜使用的半導體裝置，可以提供良好之電氣特性之同時，可提升半導體裝置之信賴性。
但是，之後經由本發明人檢討結果發現，使用此種條件，由具有多數縫隙的平面天線放射微波至上述處理容器內，藉由此方式形成電漿而形成矽氧化膜時，作業效率會有降低之傾向。
為解決此點，經由重複檢討結果發現，處理氣體中之氧之比例為5~20%、而且設為267Pa以上400Pa以下之處理壓力，處理容器內被有效實施電漿處理的電漿處理空間之容積為15~16L時，藉由設定處理氣體之流量為2000mL/min以上可以增大氧化速率，可提升作業效率。另外，氧化速率之增大效果，只要和處理容器內被有效實施電漿處理的電漿處理空間之單位容積相當的處理氣體流量為特定值以上即可發揮效果而不受處理容器之容積影響。具體言之為，只要相當於容積1mL為0.128mL/min以上之處理氣體流量，即可增大氧化速率，可提升作業效率。
1．．．腔室
1a．．．底壁
2．．．承受器
3．．．支撐構件
4．．．導環
5．．．加熱器
6．．．加熱電源
7．．．套筒
8．．．緩衝板
8a．．．排氣孔
9．．．支柱
10．．．開口部
11．．．排氣室
11a．．．空間
15．．．氣體導入構件
16．．．氣體供給系
17．．．Ar氣體供給源
18．．．N2 氣體供給源
19．．．H2 氣體供給源
20．．．氣體管
21．．．流量控制器
22．．．開關閥
23．．．排氣管
24．．．排氣裝置
25．．．搬出入口
26．．．柵閥
27．．．支撐部
28．．．微波透過板
29．．．密封構件
31．．．平面天線板
32．．．微波放射孔
33．．．遲波構件
34．．．屏蔽蓋體
34a．．．冷却水流路
35．．．密封構件
36．．．開口部
37．．．導波管
37a．．．同軸導波管
37b．．．矩形導波管
38．．．匹配電路
39．．．微波產生裝置
40．．．模態轉換器
41．．．內導體
50．．．製程控制器
51．．．使用者介面
52．．．記憶部
100．．．電漿處理裝置
W．．．晶圓
101．．．矽基板
102．．．矽氧化膜
103．．．矽氮化膜
104．．．阻劑層
105．．．溝
105a、105b、112．．．肩部
111、111a、111b．．．矽氧化膜
110．．．凹部圖案
a．．．凸部之頂部膜厚
b．．．疏部之側部膜厚
c．．．底部膜厚
d．．．肩部112之角部膜厚
b’．．．密部之側部膜厚
c’．．．底部膜厚
d’．．．肩部112之角部膜厚
L1 ．．．疏區域之凹部之開口寬度
L2 ．．．密區域之凹部之開口寬度
圖1為本發明之方法實施適用之電漿處理裝置之一例之概略斷面圖。
圖2為平面天線板之構造。
圖3為使用圖1之電漿處理裝置形成之溝形狀之氧化處理說明之流程圖。
圖4為「高壓力、高氧濃度條件」與「中壓力、中氧濃度條件」之中，變化處理時間而形成矽氧化膜之結果。
圖5為腔室內被有效實施電漿處理的電漿處理空間之說明圖。
圖6為「中壓力、中氧濃度條件」之中，變化處理氣體總流量而把握膜厚之變化圖。
圖7為橫軸取溫度之逆數，縱軸取氧化處理時之擴散速度常數而成的阿雷尼厄斯圖(Arrhenius plot)依據「低壓力、低氧濃度條件」、「高壓力、高氧濃度條件」、「中壓力、中氧濃度條件」而表示之圖。
圖8為「中壓力、中氧濃度條件」之中之矽氧化膜製作中，針對預備加熱時間設為習知之35秒及設為10秒者，把握處理時間與膜厚及膜厚變動間之關係的結果圖。
圖9為STI之元件分離之適用例的晶圓斷面模式圖。
圖10為形成有圖案的晶圓表面附近之縱斷面模式圖。
圖11為矽氧化膜之膜厚比與處理壓力間之關係圖。
圖12為矽氧化膜之膜厚比與處理氣體中之氧比率間之關係圖。
圖13為矽氧化膜之圖案疏密引起之膜厚比與處理壓力間之關係圖。
圖14為矽氧化膜之圖案疏密引起之膜厚比與處理氣體中之氧比率間之關係圖。
圖15為矽氧化膜之面方位引起之膜厚比與處理壓力間之關係圖。
圖16為矽氧化膜之面方位引起之膜厚比與處理氣體中之氧比率間之關係圖。
圖17A為習知順序(Sequence)之時序圖。
圖17B為增加處理氣體流量、縮短氧化處理時間的順序之時序圖。
圖17C為增加處理氣體流量、縮短氧化處理時間、縮短預備加熱時間的順序之時序圖。
101．．．矽基板
102．．．矽氧化膜
103．．．矽氮化膜
104．．．阻劑層
105．．．溝
105a、105b、112．．．肩部
111、111a、111b．．．矽氧化膜
110．．．凹部圖案

Claims (17)

  1. 一種電漿氧化處理方法，包含：在電漿處理裝置之處理容器內配置被處理體，該被處理體為表面以矽構成、表面具有凹凸形狀之圖案者；在上述處理容器內，處理溫度為200~800℃，於處理氣體中之氧之比例為5~20%範圍內、而且處理壓力為267Pa以上400Pa以下範圍內形成電漿；及藉由上述電漿使上述被處理體表面之矽氧化而形成矽氧化膜；於上述被處理體表面形成有，上述凹凸圖案為疏的區域，及上述凹凸圖案為密的區域；相對於上述凹凸圖案為疏區域的凹部底之矽氧化膜之膜厚，使上述凹凸圖案為密區域的凹部底之矽氧化膜之膜厚的比率成為85%以上的方式，形成矽氧化膜。
  2. 如申請專利範圍第1項之電漿氧化處理方法，其中，上述電漿為，上述處理氣體藉由具有多數縫隙的平面天線被導入上述處理容器內的微波而被激發形成的微波激發電漿。
  3. 如申請專利範圍第1項之電漿氧化處理方法，其中，以在上述凹凸圖案之凸部上端之角部形成的矽氧化膜之膜厚tc ，和在上述凸部之側面形成的矽氧化膜之膜厚ts 之間的比(tc /ts )成為0.8以上1.5以下的方式，形成矽 氧化膜。
  4. 如申請專利範圍第1項之電漿氧化處理方法，其中，上述處理氣體中之氧之比例為10~18%。
  5. 如申請專利範圍第1項之電漿氧化處理方法，其中，上述處理壓力為300Pa以上350Pa以下。
  6. 如申請專利範圍第1項之電漿氧化處理方法，其中，上述處理氣體含有比例為0.1~10%之氫。
  7. 一種電漿氧化處理方法，係包含：在電漿處理裝置之處理容器內配置表面具有矽之被處理體；形成含稀有氣體與氧的處理氣體之電漿；及藉由上述電漿使被處理體表面之矽氧化而形成矽氧化膜；使含5~20%之氧的處理氣體，在上述處理容器內，處理溫度為200~800℃，相當於被實施有效電漿處理的電漿處理空間之容積1mL以0.128mL/min以上之流量，供給至上述處理容器內，而且設定處理壓力為267Pa以上400Pa以下而形成上述電漿，藉由該電漿使被處理體表面之矽氧化而形成矽氧化膜；於被處理體表面，具有凹凸圖案，於上述被處理體表面形成有，上述凹凸圖案為疏的區域，及上述凹凸圖案為密的區域，相對於上述凹凸圖案為疏區域的凹部底之矽氧化膜之 膜厚，使上述凹凸圖案為密區域的凹部底之矽氧化膜之膜厚的比率成為85%以上的方式，形成矽氧化膜。
  8. 如申請專利範圍第7項之電漿氧化處理方法，其中，以在上述凹凸圖案之凸部上端之角部所形成的矽氧化膜之膜厚tc ，和在上述凸部之側面所形成的矽氧化膜之膜厚ts 之間的比(tc /ts )成為0.8以上1.5以下的方式，形成矽氧化膜。
  9. 如申請專利範圍第7項之電漿氧化處理方法，其中，在上述處理容器內被實施有效電漿處理的電漿處理空間之容積為15~16L時，使上述處理氣體之總流量以2000mL/min以上之流量，供給至上述處理容器內。
  10. 如申請專利範圍第7項之電漿氧化處理方法，其中，上述電漿對矽之氧化處理，係加熱被處理體之同時被進行，使上述矽之氧化處理之前被進行的被處理體之預備加熱進行5~30秒。
  11. 如申請專利範圍第7項之電漿氧化處理方法，其中，上述處理氣體，係另外含有0.1~10%比例之氫氣體。
  12. 如申請專利範圍第7項之電漿氧化處理方法，其中，上述處理氣體中之氧之比例為10~18%。
  13. 如申請專利範圍第7項之電漿氧化處理方法，其中，上述處理壓力為300Pa以上350Pa以下。
  14. 如申請專利範圍第7項之電漿氧化處理方法，其中，上述處理氣體之氫氣體之比例為0.1~10%。
  15. 一種電漿處理裝置，係具備：處理容器，用於收容表面以矽構成、表面具有凹凸形狀之圖案的被處理體；處理氣體供給機構，用於對上述處理容器內供給含稀有氣體與氧的處理氣體；排氣機構，用於對上述處理容器內進行真空排氣；電漿產生機構，於上述處理容器產生上述處理氣體之電漿；及控制部，在上述處理容器內配置上述被處理體狀態下執行控制而進行：在上述處理容器內，處理溫度為200~800℃，於上述處理氣體中之氧之比例為5~20%、而且處理壓力為267Pa以上400Pa以下範圍內形成電漿；及藉由上述電漿，使上述被處理體表面之矽氧化而形成矽氧化膜；於被處理體表面，具有凹凸圖案，於上述被處理體表面形成有，上述凹凸圖案為疏的區域，及上述凹凸圖案為密的區域；相對於上述凹凸圖案為疏區域的凹部底之矽氧化膜之 膜厚，使上述凹凸圖案為密區域的凹部底之矽氧化膜之膜厚的比率成為85%以上的方式，形成矽氧化膜。
  16. 如申請專利範圍第15項之電漿處理裝置，其中，上述處理氣體中之氧之比例為10~18%。
  17. 如申請專利範圍第1項之電漿氧化處理方法，其中，在上述處理容器內被實施有效電漿處理的電漿處理空間之容積為15~16L時，使上述處理氣體之總流量以2000mL/min以上之流量，供給至上述處理容器內。
TW096136363A 2006-09-29 2007-09-28 A plasma oxidation treatment method and a plasma processing apparatus TWI433237B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006267745 2006-09-29
JP2007091702 2007-03-30

Publications (2)

Publication Number Publication Date
TW200830416A TW200830416A (en) 2008-07-16
TWI433237B true TWI433237B (zh) 2014-04-01

Family

ID=39268462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136363A TWI433237B (zh) 2006-09-29 2007-09-28 A plasma oxidation treatment method and a plasma processing apparatus

Country Status (6)

Country Link
US (1) US20100029093A1 (zh)
JP (1) JP5231233B2 (zh)
KR (1) KR101163276B1 (zh)
CN (1) CN101523576B (zh)
TW (1) TWI433237B (zh)
WO (1) WO2008041601A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722238B (zh) * 2016-09-14 2021-03-21 美商應用材料股份有限公司 用於高深寬比共形自由基氧化的蒸汽氧化反應

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5454575B2 (ja) * 2009-09-17 2014-03-26 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理装置用ガス供給機構
JP5860392B2 (ja) * 2010-03-31 2016-02-16 東京エレクトロン株式会社 プラズマ窒化処理方法及びプラズマ窒化処理装置
JP5045786B2 (ja) * 2010-05-26 2012-10-10 東京エレクトロン株式会社 プラズマ処理装置
JP5649510B2 (ja) * 2010-08-19 2015-01-07 キヤノンアネルバ株式会社 プラズマ処理装置，成膜方法，ｄｌｃ皮膜を有する金属板の製造方法，セパレータの製造方法
CN104051210B (zh) * 2013-03-12 2016-05-11 中微半导体设备(上海)有限公司 一种减少门效应的等离子体处理装置
US9829790B2 (en) * 2015-06-08 2017-11-28 Applied Materials, Inc. Immersion field guided exposure and post-exposure bake process
FR3038419B1 (fr) * 2015-06-30 2017-07-28 Oberthur Technologies Serveur et procede de verification de code de securite
US10203604B2 (en) 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
SG11201907092YA (en) * 2017-03-27 2019-09-27 Kokusai Electric Corp Semiconductor device production method, program and substrate processing device
US11049731B2 (en) 2018-09-27 2021-06-29 Applied Materials, Inc. Methods for film modification
JP2021027125A (ja) * 2019-08-02 2021-02-22 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
JP3916565B2 (ja) 2001-01-22 2007-05-16 東京エレクトロン株式会社 電子デバイス材料の製造方法
JP2002280369A (ja) 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
US20050155345A1 (en) * 2002-03-29 2005-07-21 Tokyo Electron Limited Device and method for purifying exhaust gas from industrial vehicle engine
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
US6734082B2 (en) * 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
JP4718189B2 (ja) * 2005-01-07 2011-07-06 東京エレクトロン株式会社 プラズマ処理方法
US7906440B2 (en) * 2005-02-01 2011-03-15 Tokyo Electron Limited Semiconductor device manufacturing method and plasma oxidation method
JP2006216774A (ja) * 2005-02-03 2006-08-17 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の成膜方法
US7268057B2 (en) * 2005-03-30 2007-09-11 Micron Technology, Inc. Methods of filling openings with oxide, and methods of forming trenched isolation regions
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
KR100670925B1 (ko) * 2005-08-01 2007-01-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722238B (zh) * 2016-09-14 2021-03-21 美商應用材料股份有限公司 用於高深寬比共形自由基氧化的蒸汽氧化反應
US11189485B2 (en) 2016-09-14 2021-11-30 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
US11948791B2 (en) 2016-09-14 2024-04-02 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation

Also Published As

Publication number Publication date
CN101523576A (zh) 2009-09-02
CN101523576B (zh) 2012-10-03
WO2008041601A1 (fr) 2008-04-10
JPWO2008041601A1 (ja) 2010-02-04
US20100029093A1 (en) 2010-02-04
KR101163276B1 (ko) 2012-07-05
KR20090058002A (ko) 2009-06-08
TW200830416A (en) 2008-07-16
JP5231233B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
TWI433237B (zh) A plasma oxidation treatment method and a plasma processing apparatus
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
TWI487027B (zh) Plasma oxidation treatment method
TWI415187B (zh) Selective plasma treatment
KR101249611B1 (ko) 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
KR101102690B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
KR20110055707A (ko) 실리콘 산화막의 형성 방법 및 장치
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置