KR20090058002A - 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체 - Google Patents

플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체 Download PDF

Info

Publication number
KR20090058002A
KR20090058002A KR1020097006461A KR20097006461A KR20090058002A KR 20090058002 A KR20090058002 A KR 20090058002A KR 1020097006461 A KR1020097006461 A KR 1020097006461A KR 20097006461 A KR20097006461 A KR 20097006461A KR 20090058002 A KR20090058002 A KR 20090058002A
Authority
KR
South Korea
Prior art keywords
plasma
processing
gas
oxide film
silicon oxide
Prior art date
Application number
KR1020097006461A
Other languages
English (en)
Other versions
KR101163276B1 (ko
Inventor
도시히코 시오자와
요시로 가베
다카시 고바야시
주니치 기타가와
가즈히로 이사
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090058002A publication Critical patent/KR20090058002A/ko
Application granted granted Critical
Publication of KR101163276B1 publication Critical patent/KR101163276B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Element Separation (AREA)

Abstract

플라즈마 산화 처리 방법은 플라즈마 처리 장치의 처리용기내에, 표면이 실리콘으로 구성되고 표면에 요철 형상의 패턴을 갖는 피처리체를 배치하는 것과, 상기 처리용기내에서, 처리 가스중의 산소의 비율이 5 ~ 20%의 범위이고 또한 처리압력이 267 Pa 이상 400 Pa 이하의 범위에서 플라즈마를 형성하는 것과, 상기 플라즈마에 의해, 상기 피처리체의 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함한다.

Description

플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체{PLASMA OXIDIZING METHOD, PLASMA OXIDIZING APPARATUS, AND STORAGE MEDIUM}
본 발명은 플라즈마 산화 처리 방법에 관한 것으로서, 상세하게는 예를 들면, 각종 반도체 장치의 제조 과정에서 절연막으로서의 실리콘 산화막을 형성하는 경우 등에 적용 가능한 플라즈마 산화 처리 방법에 관한 것이다．
각종 반도체 장치의 제조 과정에서는 예를 들면 트랜지스터의 게이트 절연막 등의 절연막으로서 SiO2 등의 실리콘 산화막의 형성이 실행되고 있다. 이러한 실리콘 산화막을 형성하는 방법으로서는 산화로(酸化爐)나 RTP(Rapid Thermal Process) 장치를 이용하는 열산화 처리가 이용되고 있다. 예를 들면, 열산화 처리의 하나인 산화로에 의한 웨트 산화 처리에서는 800℃ 초과의 온도로 실리콘 기판을 가열하고, 산소와 수소를 연소시켜 수증기(H2O)를 생성하는 WVG(Water Vapor Generator) 장치를 이용하여 수증기(H2O)의 산화 분위기에 노출시키는 것에 의해 실리콘 표면을 산화시켜 실리콘 산화막을 형성한다.
열산화 처리는 양질의 실리콘 산화막을 형성할 수 있는 방법이라고 고려되고 있다. 그러나, 800℃ 초과의 고온에 의한 처리가 필요하기 때문에, 서멀 버짓(thermal budget)이 증대하고, 열응력에 의해서 실리콘 기판에 왜곡 등을 발생시켜 버린다는 문제가 있다.
이에 대해, 처리온도가 400℃ 전후이기 때문에, 열산화 처리에 있어서의 서멀 버짓의 증대나 기판의 왜곡 등의 문제를 회피할 수 있는 기술로서, 아르곤 가스와 산소 가스를 포함하고, 산소의 유량비율이 약 1%의 처리 가스를 이용하고, 133.3 Pa의 챔버내 압력에서 형성된 마이크로파 여기 플라즈마를 이용하여, 실리콘을 주성분으로 하는 전자 디바이스의 표면에 작용시켜 산화 처리를 실행하는 것에 의해, 막두께의 컨트롤이 용이하고 양질의 실리콘 산화막을 형성할 수 있는 산화막 형성 방법이 제안되어 있다(예를 들면, WO2001/69673호).
처리압력 133.3 Pa 정도, 처리 가스중의 O2유량 1%의 조건(설명의 편의상, 「저압력, 저산소 농도 조건」이라 함)으로 플라즈마 처리를 실행한 경우, 예를 들면, 피처리체 표면에 형성된 홈, 라인 및 스페이스 등의 패턴에 소밀(疎密)이 있는 경우에는 패턴이 소한 부위와 밀한 부위에서 실리콘 산화막의 형성 속도에 차가 생겨 버려, 균일한 막두께로 실리콘 산화막을 형성할 수 없는 경우가 있다. 실리콘 산화막의 막두께가 부위에 따라 다르면, 이것을 절연막으로서 이용하는 반도체 장치의 신뢰성을 저하시키는 하나의 원인이 된다.
이것을 피하기 위해, 처리압력 667 Pa 정도, 처리 가스중의 O2유량 25% 정도 의 조건(설명의 편의상,「고압력, 고산소 농도 조건」이라 함)에서 플라즈마 산화 처리를 실행한 경우, 요철의 표면에 실리콘 산화막을 형성하면, 밀한 부분의 산화 레이트가 저하할 뿐만 아니라, 볼록부 상단의 코너부에 라운드형상이 충분히 형성되지 않고, 그 부위로부터의 전계 집중에 의한 리크 전류의 발생이나, 실리콘 산화막의 응력에 의한 크랙의 발생이 염려된다.
즉, 플라즈마 산화 처리에 의해서 실리콘 산화막을 형성하는 경우에, 패턴의 소밀에 관계없이 균일한 막두께를 얻는 동시에, 볼록부 상단의 코너부에 라운드형상을 형성시키는 것이 요망되고 있다. 또, 이러한 실리콘 산화막의 형성은 극력 높은 스루풋으로 형성하는 것이 요망된다.
본 발명의 목적은 패턴의 소밀에 의한 막두께차를 발생시키지 않고, 패턴의 볼록부 상단의 실리콘의 코너부를 라운드형상으로 형성하고, 균일한 막두께로 실리콘 산화막을 형성하는 것이 가능한 플라즈마 산화 처리를 제공하는 것에 있다.
또한, 본 발명의 다른 목적은 이러한 실리콘 산화막을 극력 높은 스루풋으로 형성할 수 있는 플라즈마 산화 처리 방법을 제공하는 것에 있다.
본 발명의 제 1 관점에 의하면, 플라즈마 처리 장치의 처리용기내에, 표면이 실리콘으로 구성되고 표면에 요철 형상의 패턴을 갖는 피처리체를 배치하는 것과, 상기 처리용기내에서, 처리 가스중의 산소의 비율이 5 ~ 20%의 범위이고 또한 처리압력이 267 Pa 이상 400 Pa 이하의 범위에서 플라즈마를 형성하는 것과, 상기 플라즈마에 의해, 상기 피처리체의 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하는 플라즈마 산화 처리 방법이 제공된다.
상기 제 1 관점에 있어서, 상기 플라즈마는 상기 처리 가스와, 복수의 슬롯을 갖는 평면 안테나에 의해 상기 처리용기내에 도입되는 마이크로파에 의해서 형성되는 마이크로파 여기 플라즈마인 것이 바람직하다.
본 발명의 제 2 관점에서는 플라즈마 처리 장치의 처리용기내에, 표면에 실리콘을 갖는 피처리체를 배치하는 것과, 복수의 슬롯을 갖는 평면 안테나로부터 상기 처리용기내에 마이크로파를 방사해서 상기 처리용기내에 마이크로파에 의해 희가스와 산소를 포함하는 처리 가스의 플라즈마를 형성하는 것과, 상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하는 플라즈마 산화 처리 방법으로서, 5 ~ 20%의 산소를 포함하는 처리 가스를, 상기 처리용기내에서 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간의 용적 1 mL당 0.128 mL/min 이상의 유량으로 상기 처리용기내에 공급하고, 또한 처리압력을 267 Pa 이상 400 Pa 이하로 해서 상기 플라즈마를 형성하고, 그 플라즈마에 의해 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법이 제공된다.
상기 제 2 관점에 있어서, 상기 플라즈마에 의한 실리콘의 산화 처리는 피처리체를 가열하면서 실행하고, 상기 실리콘의 산화 처리에 앞서 실행되는 피처리체의 예비 가열을 5 ~ 30초간 실행하는 것이 바람직하다.
또한, 상기 제 1 또는 제 2 관점에 있어서, 상기 처리 가스는 또한 수소 가스를 포함하는 것으로 할 수 있고, 또한 피처리체의 표면에 요철 패턴을 갖는 것이 바람직하다.
또한, 피처리체 표면에 요철 패턴을 갖는 경우에 있어서, 특히 상기 요철 패턴이 소한 영역과, 해당 요철 패턴이 밀한 영역이 형성되어 있는 경우에 유효하다.
또한, 상기 요철 패턴의 볼록부 상단의 코너에 형성되는 실리콘 산화막의 막두께 tc와, 상기 볼록부의 측면에 형성되는 실리콘 산화막의 막두께 ts의 비(tc/ts)가 0.95 이상 1.5 이하로 되도록 실리콘 산화막을 형성하는 것이 바람직하다.
또한, 상기 요철 패턴이 소한 영역의 오목부의 바닥의 실리콘 산화막의 막두께에 대해, 상기 요철 패턴이 밀한 영역의 오목부의 바닥의 실리콘 산화막의 막두께의 비율이 85% 이상으로 되도록 하는 것이 바람직하다.
또한, 상기 처리 가스중의 산소의 비율이 10 ~ 18%인 것이 바람직하다. 또한, 상기 처리압력이 300 Pa 이상 350 Pa 이하인 것이 바람직하다.
또한, 상기 처리 가스의 수소 가스의 비율은 0.1 ~ 10%인 것이 바람직하다.
또한, 처리온도가 200 ~ 800℃인 것이 바람직하다.
본 발명의 제 3의 관점에 의하면, 표면이 실리콘으로 구성되고 표면에 요철 형상의 패턴을 갖는 피처리체가 수용되는 처리용기와, 상기 처리용기내에 희가스와 산소를 포함하는 처리 가스를 공급하는 처리 가스 공급 기구와, 상기 처리용기내를 진공 배기하는 배기 기구와, 상기 처리용기에 상기 처리 가스의 플라즈마를 생성시키는 플라즈마 생성 기구와, 상기 처리용기내에, 상기 피처리체가 배치된 상태에서, 상기 처리용기내에서, 상기 처리 가스중의 산소의 비율이 5 ~ 20%이고 또한 처리압력이 267 Pa 이상 400 Pa 이하에서 플라즈마를 형성하는 것과, 상기 플라즈마에 의해, 상기 피처리체의 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것이 실행되도록 제어하는 제어부를 구비하는 플라즈마 처리 장치가 제공된다.
본 발명의 제 4 관점에 의하면, 컴퓨터상에서 동작하고, 플라즈마 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행시에, 플라즈마 처리 장치의 처리용기내에, 표면이 실리콘으로 구성되고 표면에 요철 형상의 패턴을 갖는 피처리체를 배치하는 것과, 상기 처리용기내에서, 처리 가스중의 산소의 비율이 5 ~ 20%의 범위이고 또한 처리압력이 267 Pa 이상 400 Pa 이하의 범위에서 플라즈마를 형성하는 것과, 상기 플라즈마에 의해, 상기 피처리체의 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하는 플라즈마 산화 처리 방법이 실행되도록, 컴퓨터에 상기 플라즈마 처리 장치를 제어시키는 기억 매체가 제공된다.
본 발명에 의하면, 처리 가스중의 산소의 비율이 5 ~ 20%이고 또한 267 Pa 이상 400 Pa 이하의 처리압력의 조건에서 형성된 플라즈마에 의해, 요철 패턴을 갖는 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것에 의해, 패턴의 소밀에 의한 막두께차의 억제와 볼록부 상단의 실리콘의 코너에의 라운드형상의 형성을 만족시켜, 요철 패턴을 갖는 실리콘 표면에 균일한 막두께로 실리콘 산화막을 형성할 수 있다. 따라서, 이 방법에 의해 얻어진 실리콘 산화막을 절연막으로서 사용하는 반도체 장치에 양호한 전기적 특성을 부여할 수 있는 동시에, 반도체 장치의 신뢰성을 향상시키는 할 수 있다.
그러나, 그 후의 본 발명자들의 검토 결과에 있어서는 이러한 조건을 이용하여 복수의 슬롯을 갖는 평면 안테나로부터 상기 처리용기내에 마이크로파를 방사하는 방식으로 플라즈마를 형성해서 실리콘 산화막을 형성하는 경우에는 스루풋이 낮아지는 경향에 있는 것이 판명되었다.
그래서, 이러한 점도 해결하기 위해 검토를 거듭한 결과, 처리 가스중의 산소의 비율이 5 ~ 20%이고 또한 267 Pa 이상 400 Pa 이하의 처리압력으로 하고, 처리용기내에서 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간의 용적이 15 ~ 16 L인 경우에, 처리 가스의 유량을 2000 mL/min 이상으로 하는 것에 의해 산화 레이트가 증대하고, 스루풋이 향상하는 것을 발견하였다. 또한, 산화 레이트의 증대 효과는 처리용기내에서 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간의 단위용적당 처리 가스 유량이 소정값 이상이면 처리용기의 용적에 관계없이 발휘할 수 있고, 구체적으로는 용적 1 mL당 0.128 mL/min 이상의 처리 가스 유량이면 산화 레이트가 증대하고, 스루풋이 향상한다.
도 1은 본 발명 방법의 실시에 적합한 플라즈마 처리 장치의 일예를 나타내는 개략 단면도.
도 2는 평면 안테나판의 구조를 나타내는 도면.
도 3은 도 1의 플라즈마 처리 장치에 의한 트렌치 형상의 산화 처리를 설명 하는 흐름도.
도 4는 「고압력, 고산소 농도 조건」과 「중압력, 중산소 농도 조건」에 있어서, 처리 시간을 변화시켜 실리콘 산화막을 형성한 결과를 나타내는 도면.
도 5는 챔버내에서 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간을 설명하기 위한 도면.
도 6은 「중압력, 중산소 농도 조건」에 있어서, 처리 가스의 토탈 유량을 변화시켜 막두께의 변화를 파악한 도면.
도 7은 횡축에 온도의 역수를 취하고, 종축에 산화 처리시의 확산 속도 정수를 취한 아레니우스 플롯(Arrhenius plot)을, 「저압력, 저산소 농도 조건」, 「고압력, 고산소 농도 조건」, 「중압력, 중산소 농도 조건」에 대해 나타내는 도면.
도 8은 「중압력, 중산소 농도 조건」에 있어서의 실리콘 산화막의 제작에 있어서, 예비 가열 시간을 종래의 35sec로 한 것과, 10sec로 한 것에 대해, 처리 시간과 막두께 및 막두께의 편차와의 관계를 파악한 결과를 나타내는 도면.
도 9는 STI에 의한 소자 분리에의 적용예를 나타내는 웨이퍼 단면의 모식도.
도 10은 패턴이 형성된 웨이퍼 표면 부근의 종단면을 나타내는 모식도.
도 11은 실리콘 산화막의 막두께비와 처리압력의 관계를 나타내는 그래프.
도 12는 실리콘 산화막의 막두께비와 처리 가스중의 산소비율의 관계를 나타내는 그래프.
도 13은 실리콘 산화막의 패턴 소밀에 의한 막두께비와 처리압력의 관계를 나타내는 그래프.
도 14는 실리콘 산화막의 패턴 소밀에 의한 막두께비와 처리 가스중의 산소비율의 관계를 나타내는 그래프.
도 15는 실리콘 산화막의 면방위에 의한 막두께비와 처리압력의 관계를 나타내는 그래프.
도 16은 실리콘 산화막의 면방위에 의한 막두께비와 처리 가스중의 산소비율의 관계를 나타내는 그래프.
도 17a는 종래의 시퀸스를 나타내는 타이밍도.
도 17b는 처리 가스 유량을 많게 하고 산화 처리 시간을 짧게 한 시퀸스를 나타내는 타이밍도.
도 17c는 처리 가스 유량을 많게 하고 산화 처리 시간을 짧게 하는 것에 부가해서 프리 히트 시간을 짧게 한 시퀸스를 나타내는 타이밍도.
이하, 도면을 참조하면서, 본 발명의 바람직한 형태에 대해 설명한다.
도 1은 본 발명의 실리콘 산화막의 형성 방법의 실시에 적합한 플라즈마 처리 장치의 일예를 모식적으로 나타내는 단면도이다. 이 플라즈마 처리 장치는 복수의 슬롯을 갖는 평면 안테나, 특히 래디얼 라인 슬롯 안테나(Radial Line S1ot Antenna; RLSA)로 처리실내에 마이크로파를 도입해서 플라즈마를 발생시키는 것에 의해, 고밀도이고 또한 저전자 온도의 마이크로파 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로서 구성되어 있고, 예를 들면, 트랜지스터의 게이트 절연막을 비롯한 각종 반도체 장치에 있어서의 절연막의 형성에 바람직하게 이용된다.
이 플라즈마 처리 장치(100)는 기밀하게 구성되고, 접지된 대략 원통형상의 챔버(1)를 갖고 있다. 챔버(1)의 바닥벽(1a)의 대략 중앙부에는 원형의 개구부(10)가 형성되어 있고, 바닥벽(1a)에는 이 개구부(10)와 연통하고, 아래쪽을 향해 돌출된 배기실(11)이 마련되어 있다.
챔버(1)내에는 피처리 기판인 반도체 웨이퍼(이하,「웨이퍼」라 함)(W)를 수평으로 지지하기 위한 AlN 등의 세라믹스로 이루어지는 서셉터(2)(탑재대)가 마련되어 있다. 이 서셉터(2)는 배기실(11)의 바닥부 중앙으로부터 위쪽으로 연장하는 원통형상의 AlN 등의 세라믹스로 이루어지는 지지 부재(3)에 의해 지지되어 있다. 서셉터(2)의 바깥가장자리부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(4)이 마련되어 있다. 또한, 서셉터(2)에는 저항 가열형의 히터(5)가 매립되어 있고, 이 히터(5)는 히터 전원(6)으로부터 급전되는 것에 의해 서셉터(2)를 가열하고, 그 열로 피처리체인 웨이퍼(W)를 가열한다. 이 때, 예를 들면 실온에서 800℃까지의 범위에서 처리 온도가 제어 가능하게 되어 있다. 또, 챔버(1)의 내주에는 석영으로 이루어지는 원통형상의 라이너(7)가 마련되어 있다. 또한, 서셉터(2)의 외주측에는 챔버(1)내를 균일하게 배기하기 위해, 다수의 배기 구멍(8a)을 갖는 석영제의 배플 플레이트(8)가 환상으로 마련되고, 이 배플 플레이트(8)는 복수의 지주(9)에 의해 지지되어 있다.
서셉터(2)에는 웨이퍼(W)를 지지해서 승강시키기 위한 웨이퍼 지지 핀(도시 하지 않음)이 서셉터(2)의 표면에 대해 돌출 함몰 가능하게 마련되어 있다.
챔버(1)의 측벽에는 환상을 이루는 가스 도입 부재(15)가 마련되어 있고, 균등하게 가스 방사 구멍이 형성되어 있다. 이 가스 도입 부재(15)에는 가스 공급계(16)가 접속되어 있다. 가스 도입 부재는 샤워 형상으로 배치해도 좋다. 이 가스 공급계(16)는 예를 들면, Ar 가스 공급원(17), O2 가스 공급원(18), H2 가스 공급원(19)을 갖고 있으며, 이들 가스가 각각 가스 라인(20)을 거쳐서 가스 도입 부재(15)에 이르고, 가스 도입 부재(15)의 가스 방사 구멍으로부터 챔버(1)내에 균일하게 도입된다. 가스 라인(20)의 각각에는 매스플로 컨트롤러(21) 및 그 전후의 개폐 밸브(22)가 마련되어 있다. 또, Ar 가스 대신에 다른 희가스, 예를 들면 Kr, He, Ne, Xe 등의 가스를 이용해도 좋고, 또한 후술하는 바와 같이 희가스는 포함하지 않아도 좋다.
상기 배기실(11)의 측면에는 배기관(23)이 접속되어 있고, 이 배기관(23)에는 고속 진공 펌프를 포함하는 배기 장치(24)가 접속되어 있다. 그리고, 이 배기 장치(24)를 작동시키는 것에 의해 챔버(1)내의 가스가 배기실(11)의 공간(11a)내로 균일하게 배출되고, 배기관(23)을 거쳐서 배기된다. 이것에 의해, 챔버(1)내를 예를 들면 0.133 Pa까지 고속으로 감압하는 것이 가능하게 되어 있다.
챔버(1)의 측벽에는 플라즈마 처리 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반입 반출을 실행하기 위한 반입출구(25)와, 이 반입출구(25)를 개폐하는 게이트 밸브(26)가 마련되어 있다.
챔버(1)의 상부는 개구부로 되어 있고, 이 개구부의 둘레가장자리부를 따라 링형상의 지지부(27)가 마련되어 있다. 이 지지부(27)에 유전체, 예를 들면 석영이나 Al2O3 등의 세라믹스로 이루어지고, 마이크로파를 투과하는 마이크로파 투과판(28)이 시일 부재(29)를 거쳐서 기밀하게 마련되어 있다. 따라서, 챔버(1)내는 기밀하게 유지된다.
마이크로파 투과판(28)의 위쪽에는 서셉터(2)와 대향하도록, 원판형상의 평면 안테나판(31)이 마련되어 있다. 이 평면 안테나판(31)은 챔버(1)의 측벽 상단에 걸어 고정되어 있다. 평면 안테나판(31)은 예를 들면 8인치 사이즈의 웨이퍼(W)에 대응하는 경우에는 직경이 300 ~ 400 ㎜, 두께가 1 ~ 수 ㎜(예를 들면 5 ㎜)의 도전성 재료로 이루어지는 원판이다. 구체적으로는 예를 들면 표면이 은 또는 금 도금된 동판 또는 알루미늄판으로 이루어지고, 다수의 마이크로파 방사 구멍(32)(슬롯)이 소정의 패턴으로 관통해서 형성된 구성으로 되어 있다. 니켈판이나 스테인리스 강판이어도 좋다. 마이크로파 방사 구멍(32)은 예를 들면 도 2에 나타내는 바와 같이, 긴 형상을 이루는 것이 쌍을 이루고, 전형적으로는 쌍을 이루는 마이크로파 방사 구멍(32)끼리가 「T」자 형상으로 배치되고, 이들 쌍이 복수, 동심원형상으로 배치되어 있다. 마이크로파 방사 구멍(32)의 길이나 배열 간격은 마이크로파의 파장(λg)에 따라 결정되고, 예를 들면 마이크로파 방사 구멍(32)의 간격은 λg/4, λg/2 또는 λg로 되도록 배치된다. 또, 도 2에 있어서는 동심원형상으로 형성된 인접하는 마이크로파 방사 구멍(32)끼리의 간격을 △r로 나타내고 있다. 또한, 마 이크로파 방사 구멍(32)은 원형상, 원호형상 등의 다른 형상이어도 좋다. 또한, 마이크로파 방사 구멍(32)의 배치 형태는 특히 한정되지 않으며, 동심원형상 이외에, 예를 들면, 나선형상, 방사상으로 배치할 수도 있다.
이 평면 안테나판(31)의 상면에는 진공보다도 큰 1이상의 유전율을 갖는 유전체 재료, 예를 들면 석영으로 이루어지는 지파재(遲波材)(33)가 마련되어 있다. 지파재(33)는 폴리데트라플루오로에틸렌, 폴리이미드 등의 수지로 구성되어 있어도 좋다. 이 지파재(33)는 진공중에서는 마이크로파의 파장이 길어지기 때문에, 마이크로파의 파장을 짧게 해서 플라즈마를 조정하는 기능을 갖고 있다. 또, 평면 안테나판(31)과 마이크로파 투과판(28)의 사이, 또한, 지파재(33)와 평면 안테나판(31)의 사이는 각각 밀착 또는 이간시켜서 배치할 수 있다.
챔버(1)의 상면에는 이들 평면 안테나판(31) 및 지파재(33)를 덮도록, 예를 들면 알루미늄이나 스테인리스강, 구리 등의 금속재로 이루어지는 도파관 기능을 갖는 실드 덮개(34)가 마련되어 있다. 챔버(1)의 상면과 실드 덮개(34)는 시일 부재(35)에 의해 시일되어 있다. 실드 덮개(34)에는 냉각수 유로(34a)가 형성되어 있고, 거기에 냉각수를 통류시키는 것에 의해, 실드 덮개(34), 지파재(33), 평면 안테나판(31), 마이크로파 투과판(28)을 냉각하도록 되어 있다. 또, 실드 덮개(34)는 접지되어 있다.
실드 덮개(34)의 상부벽의 중앙에는 개구부(36)가 형성되어 있고, 이 개구부에는 도파관(37)이 접속되어 있다. 이 도파관(37)의 단부에는 매칭 회로(38)를 거쳐서 마이크로파 발생 장치(39)가 접속되어 있다. 이것에 의해, 마이크로파 발생 장치(39)에서 발생한 예를 들면 주파수 2.45 ㎓의 마이크로파가 도파관(37)을 거쳐서 상기 평면 안테나판(31)에 전파되도록 되어 있다. 또, 마이크로파의 주파수로서는 8.35 ㎓, 1.98 ㎓ 등을 이용할 수도 있다.
도파관(37)은 상기 실드 덮개(34)의 개구부(36)로부터 위쪽으로 연장하는 단면 원형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기(40)를 거쳐서 접속된 수평 방향으로 연장하는 직사각형 도파관(37b)을 갖고 있다. 직사각형 도파관(37b)과 동축 도파관(37a) 사이의 모드 변환기(40)는 직사각형 도파관(37b)내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 갖고 있다. 동축 도파관(37a)의 중심에는 내부도체(41)가 연장되어 있고, 이 내부도체(41)의 하단부는 평면 안테나판(31)의 중심에 접속 고정되어 있다. 이것에 의해, 마이크로파는 동축 도파관(37a)의 내부도체(41)를 거쳐서 평면 안테나판(31)에 균일하게 효율 좋게 전파된다.
플라즈마 처리 장치(100)의 각 구성부는 CPU를 구비한 프로세스 컨트롤러(50)에 접속되어 제어되는 구성으로 되어 있다. 프로세스 컨트롤러(50)에는 공정 관리자가 플라즈마 처리 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 실행하는 키보드나, 플라즈마 처리 장치(100)의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(51)가 접속되어 있다.
또한, 프로세스 컨트롤러(50)에는 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(50)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램 즉 레시피가 저장된 기억부(52)가 접속되어 있다. 레시피는 기억부(52)내의 기억 매체에 기억되어 있다. 기억 매체는 하드 디스크나 반도체 메모리라도 좋고, CDROM, DVD, 플래시메모리 등의 가반성의 것이어도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 해도 좋다.
그리고, 필요에 따라, 사용자 인터페이스(51)로부터의 지시 등으로 임의의 레시피를 기억부(52)로부터 호출해서 프로세스 컨트롤러(50)에 실행시킴으로써, 프로세스 컨트롤러(50)의 제어 하에서 플라즈마 처리 장치(100)에서의 원하는 처리가 실행된다.
이와 같이 구성된 플라즈마 처리 장치(100)는 800℃ 이하 바람직하게는 500℃ 이하의 낮은 온도에서도 데미지 없는 플라즈마 처리에 의해, 양질의 막을 형성할 수 있는 동시에, 플라즈마 균일성이 우수하고, 프로세스의 균일성을 실현할 수 있다.
이 플라즈마 처리 장치(100)는 예를 들면, 트랜지스터의 게이트 절연막으로서의 실리콘 산화막을 형성하는 경우나, 반도체 장치의 제조 과정에서 소자 분리 기술로서 이용되고 있는 셸로우 트렌치 아이솔레이션(Shallow Trench Isolation; STI)에 있어서 트렌치형상의 표면을 산화 처리(라이너 산화)해서 산화막을 형성하는 경우 등에 바람직하게 이용 가능한 것이다.
이하, 플라즈마 처리 장치(100)에 의한 트렌치 형상(오목부)의 산화 처리에 대해 도 3의 흐름도를 참조하면서 설명한다. 우선, 게이트밸브(26)를 열림으로 해서 반입출구(25)로부터 트렌치가 형성된 웨이퍼(W)를 챔버(1)내에 반입하고, 서셉 터(2)상에 탑재한다(스텝 1).
그리고, 챔버(1)내를 밀폐로 해서 고진공까지 진공 배기하고(스텝 2), 그 후, 가스 공급계(16)의 Ar 가스 공급원(17) 및 O2 가스 공급원(18)으로부터, Ar 가스 및 O2 가스를 소정의 유량으로, 또는 이것에 H2 가스 공급원(19)으로부터의 소정 유량의 H2 가스를 부가해서, 가스 도입 부재(15)를 거쳐서 챔버(1)내에 도입하는 동시에 서셉터(2)에 매설된 히터(5)에 의해 서셉터를 소정의 온도로 가열을 시작한다(예비 가열; 스텝 3). 이와 같이 해서 소정 시간 예비 가열을 실행한 후, 챔버(1)내를 소정 압력 및 소정 온도로 유지한 상태에서 챔버(1)내에 마이크로파를 도입하여 처리 가스를 플라즈마화하고 플라즈마 산화 처리를 실행한다(스텝 4).
이 플라즈마 산화 처리시에는 예비 가열시부터 계속해서, Ar 가스 및 O2 가스, 또는 이들에 H2 가스를 부가한 처리 가스를 챔버(1)내에 도입하고, 그 상태에서, 마이크로파 발생 장치(39)로부터 마이크로파가 매칭 회로(38), 도파관(37), 평면 안테나판(31) 및 마이크로파 투과판(28)을 거쳐서 챔버(1)내에 있어서의 웨이퍼(W)의 위쪽공간으로 방사되고, 이 마이크로파에 의해 챔버(1)내의 처리 가스가 플라즈마화되고, 이 플라즈마에 의해 웨이퍼(W)에 플라즈마 산화 처리가 실시된다.
구체적으로는 마이크로파 발생 장치(39)로부터의 마이크로파가 매칭 회로(38)를 경유해서 도파관(37)에 이르고, 도파관(37)에서는 마이크로파가 직사각형 도파관(37b), 모드 변환기(40), 및 동축 도파관(37a)을 순차 통과하여 평면 안테나 판(31)에 공급되고, 평면 안테나판(31)으로부터 마이크로파 투과판(28)을 거쳐서 챔버(1)내에 있어서의 웨이퍼(W)의 위쪽 공간으로 방사된다. 마이크로파는 직사각형 도파관(37b)내에서는 TE 모드로 전파하고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축 도파관(37a)내를 평면 안테나판(31)을 향해 전파되어 간다. 이 때, 마이크로파 발생 장치(39)의 파워 밀도는 0.41 ~ 4.19 W/㎠, 파워는 0.5 ~ 5 ㎾로 하는 것이 바람직하다.
평면 안테나판(31)으로부터 마이크로파 투과판(28)을 거쳐서 챔버(1)에 방사된 마이크로파에 의해 챔버(1)내에서 전자계가 형성되고, Ar 가스, O2 가스 등이 플라즈마화되고, 이 플라즈마에 의해 웨이퍼(W)에 형성된 오목부내에 노출된 실리콘 표면을 산화한다. 이 마이크로파 플라즈마는 마이크로파가 평면 안테나판(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사되는 것에 의해, 대략 1×1010 ~ 5×1012/㎤ 혹은 그 이상의 고밀도의 플라즈마로 되고, 그 전자 온도는 0.5 ~ 2 eV 정도로 낮고, 플라즈마 밀도의 균일성은 ±5%이하이다. 따라서, 저온이고 또한 단시간에 산화 처리를 실행해서 얇고 균일한 산화막을 형성할 수 있고, 또한 저전자 온도의 플라즈마로 인한 산화막으로의 플라즈마중의 이온 등에 의한 데미지가 작으며, 양질의 실리콘 산화막을 형성할 수 있다는 이점이 있다.
이 때에, 처리압력을 267Pa이상 400Pa이하, 처리 가스중의 산소의 비율을 5∼20%의 조건에서 플라즈마 산화 처리를 실행하는 것에 의해, 후술하는 바와 같이, 트렌치 상부의 코너부를 라운드형상으로 형성할 수 있는 동시에, 피처리체 표면에 형성된 패턴의 소밀에 영향받는 일 없이, 균일한 막두께로 실리콘 산화막을 형성할 수 있다. 따라서, 이 방법에 의해 얻어진 실리콘 산화막을 절연막으로서 사용하여 제조된 반도체 장치는 양호한 전기적 특성을 갖는 것으로 된다.
상기 「저압력, 저산소 농도 조건」의 경우, 플라즈마중의 활성종으로서 이온 성분이 지배적으로 되고, 산화가 성장하기 어려운 코너부(모서리부)에 플라즈마에 의한 전계가 집중하고, 활성종이 인입되어 적극적인 래디컬 산화가 촉진되므로, 패턴의 소밀차에 의해 산화 레이트에 차가 생겨 균일한 산화막이 형성되기 어렵다.
한편, 상술한 바와 같이, 상기 「고압력, 고산소 농도 조건」의 경우, 소밀차는 작아 양호하지만, 활성종의 래디컬이 주로 산화에 기여하므로 이온 어시스트가 불충분하게 되어 코너 부분에 충분한 라운드를 형성할 수 없다.
이에 대해, 본 발명의 「중압력, 중산소 농도 조건」에서는 상기 「저압력, 저산소 농도 조건」의 코너 부분의 라운드를 양호하게 유지할 수 있을 정도의 이온 어시스트의 효과를 확보할 수 있고, 또한 「고압력, 고산소 농도 조건」의 패턴의 소밀차에 관계없이 막두께가 균일하게 하는 효과를 유지할 수 있다.
이 플라즈마 처리시에, 처리 가스중의 산소의 비율은 상술한 바와 같이 5∼20%가 바람직하고, 10∼18%가 더욱 바람직하다. 처리 가스중의 산소의 비율을 이 범위에서 조절하는 것에 의해, 플라즈마중의 산소 이온이나 산소 래디컬의 양을 제어하고, 실리콘 표면에 예를 들면 요철(패턴)이 존재하는 경우에도, 오목부내의 바닥부에 도달하는 산소 이온이나 산소 래디컬의 양을 더욱 많게 할 수 있으므로, 균일한 막두께로 실리콘 산화막을 형성할 수 있다.
「중압력, 중산소 농도 조건」에 있어서의 처리 가스의 유량은 Ar 가스: 50∼5000mL/min, O2 가스: 5∼500mL/min의 범위로부터, 전체 가스 유량에 대한 산소의 비율이 상기 값으로 되도록 선택할 수 있다.
또한, Ar 가스 공급원(17) 및 O2 가스 공급원(18)으로부터의 Ar 가스 및 O2 가스에 부가해서, 상술한 바와 같이, H2 가스 공급원(19)으로부터 H2 가스를 소정 비율로 도입할 수 있다. 이와 같이 H2 가스를 공급하는 것에 의해, 플라즈마 산화 처리에 있어서의 산화 레이트를 향상시킬 수 있다. 이것은 H2 가스를 공급함으로써 OH 래디컬이 생성되고, 이것이 산화 레이트 향상에 기여하기 때문이다. 이 경우, H2의 비율은 처리 가스 전체의 양에 대해 0.01∼10%로 되도록 하는 것이 바람직하고, 0.1∼5%가 더욱 바람직하며, 0.1∼2%가 바람직하다. 구체적으로는 Ar 가스: 50∼5000mL/min, O2 가스: 10∼500mL/min, H2 가스: 1∼110mL/min의 범위가 바람직하다. 또한, H2/O2비는 0.1∼0.5의 범위가 바람직하다.
또한, 챔버내 처리 압력은 상술한 바와 같은 267∼400Pa(2~3Torr)의 범위가 바람직하고, 300∼350Pa(2.2~2.7Torr)의 범위가 더욱 바람직하다.
또한, 처리온도는 200∼800℃의 범위로부터 선택할 수 있고, 400∼500℃가 바람직하다.
그런데, 본 발명자들의 실험 결과에 의하면, 본 실시형태에 있어서의 처리 가스중의 O2 가스의 비율이 5∼20%이고 챔버내 압력이 267Pa이상 400Pa이하의 범위(이하, 「중압력, 중산소 농도 조건」이라 함)에서는 「저압력, 저산소 농도 조건」 및 「고압력, 고산소 농도 조건」의 경우에 비해, 단위 시간당 형성되는 막두께가 작은 것이 판명되었다. 즉, 소정의 막두께를 얻기 위한 시간이 길어져 스루풋이 작게 되어 버린다.
그것을 도 4에 나타낸다. 도 4는 300㎜ 웨이퍼에 대해, 전체 가스중의 O2 가스의 비율이 23%이고 압력이 665Pa(5Torr)의 「고압력, 고산소 농도 조건」과, 상기 범위내인 O2 가스의 비율이 12.7%이고 압력이 333Pa(2.5Torr)의 「중압력, 중산소 농도 조건」에 있어서, 처리 시간을 변화시켜 실리콘 산화막을 형성한 결과를 나타내는 도면이다. 또, 어느 경우에도 처리 가스는 O2 가스+Ar 가스+H2 가스로 하고, 「고압력, 고산소 농도 조건」에서는 O2 가스: 37mL/min(sccm), Ar 가스: 120mL/min(sccm), H2 가스: 3mL/min(sccm), 총 유량을 160mL/min(sccm)으로 하고, 「중압력, 중산소 농도 조건」에 있어서는 O2 가스: 102mL/min(sccm), Ar 가스: 680mL/min(sccm), H2 가스: 18mL/min(sccm), 총 유량을 800mL/min(sccm)으로 하였다. 또한, 마이크로파의 출력을 4000W, 처리 온도(서셉터 온도)를 465℃로 하였다. 또, 도 5에 사선으로 나타내는 챔버(1)의 라이너(7)의 내측이고 또한 배플 플레이트(8)로부터 마이크로파 투과판 하면까지의 부분에 대응하는 챔버내에서 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간 S의 용적은 약 15.6L이다.
이 도 4로부터 알 수 있는 바와 같이, 본 실시형태의 「중압력, 중산소 농도 조건」에서는 「고압력, 고산소 농도 조건」보다도 성막속도가 느리다. 예를 들면, 타겟 막두께를 4㎚로 한 경우에, 「고압력, 고산소 농도 조건」에서는 150sec인데 반해, 본 실시형태의 조건에서는 240sec로, 고압력, 고산소 농도 조건보다 대략 60%도 길게 걸린다. 이 경향은 Ar 가스+O2 가스의 경우에도 마찬가지이다.
그래서, 본 실시형태의 「중압력, 중산소 농도 조건」에 있어서, 처리 가스의 총 유량을 800, 1400, 2000, 4000mL/min(sccm)으로 변화시켜 막두께의 변화를 파악하였다. 그 결과를 도 6에 나타낸다. 여기서는 처리 가스를 O2 가스+Ar 가스+H2 가스로 하고, 처리 가스중의 O2 가스의 비율을 15%로 하고, 처리 가스의 총 유량을 800mL/min으로 한 경우에는 Ar:O2:H2 =680:102:18, 처리 가스의 총 유량을 2200mL/min으로 한 경우에는 Ar:O2:H2=1870:280.5:49.5로 하였다. 또한, 압력을 333Pa, 마이크로파의 출력을 4000W, 처리 온도(서셉터 온도)를 465℃로 하였다. 이 도면에 나타내는 바와 같이, 처리 가스의 총 유량이 800∼2000mL/min(sccm)까지는 유량이 증가함에 따라 막두께가 증가하고, 2000mL/min(sccm)이상에서 막두께가 포화한다. 즉, 처리 가스의 총 유량이 2000mL/min(sccm)이상에서 높은 스루풋(생산성)이 얻어지는 것을 알 수 있다. 따라서, 막형성 시간을 단축해서 생산성을 향상시키기 위해서는 처리 가스의 총 유량을 2000mL/min(sccm)이상으로 하는 것이 바람직하다. 즉, 처리 가스의 총 유량을 종래의 2.5배 이상으로 하는 것이 유효한 것이 확인되었다. 또, 챔버내의 용적에는 다소의 오차가 있지만, 도 5에 나타내는 상기 실험에서의 300㎜ 웨이퍼용의 챔버에서는 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간 S의 용적은 15∼16L이며, 그러한 경우에 2000mL/min(sccm)이상이면 상기 산화 레이트 향상 효과를 얻을 수 있다.
또한, 이러한 막형성 시간을 단축해서 생산성을 향상시키는 효과는 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간의 단위용적당 처리 가스의 총 유량에 의존하고, 그 총 유량이 소정량 이상이면, 챔버의 용적에 관계없이 발휘할 수 있다. 따라서, 도 5에 나타내는 챔버의 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간의 용적 15.6L에 대해 2000mL/min이상이기 때문에, 챔버내에서 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간의 1mL당 0.128mL/min이상의 유량으로 하는 것이 바람직하다.
상기 스텝 3의 예비 가열 공정에 관해서는 종래의 「저압력, 저산소 농도 조건」, 및 패턴의 소밀에 의한 막두께차의 문제를 개선하기 위한 「고압력, 고산소 농도 조건」에 있어서는 온도 변화에 의해 산화 레이트가 변화하기 때문에, 기판 및 챔버내의 온도를 안정시켜 산화 레이트를 안정시키는 것을 목적으로 35sec로 충분한 시간으로 설정하고 있다.
그러나, 본 발명자들의 검토 결과에 의하면, 본 실시형태의 「중압력, 중산소 농도 조건」에 있어서는 산화 레이트의 온도 의존성이 「저압력, 저산소 농도 조건」 및 「고압력, 고산소 농도 조건」보다도 작은 것이 판명되었다.
그것을 도 7에 나타낸다. 도 7은 횡축에 온도의 역수를 취하고, 종축에 산화 처리시의 확산 속도 정수를 취한 소위 아레니우스 플롯이며, 「저압력, 저산소 농도 조건」, 「고압력, 고산소 농도 조건」, 「중압력, 중산소 농도 조건」에 대해 나타낸다. 「저압력, 저산소 농도 조건」, 「고압력, 고산소 농도 조건」, 「중압력, 중산소 농도 조건」의 구체적인 조건에 대해서는 다음과 같다.
「고압력, 고산소 농도 조건」
O2 가스: 370mL/min(sccm)
Ar 가스:1200mL/min(sccm)
H2 가스: 30mL/min(sccm)
압력: 665Pa(5Torr)
「중압력, 중산소 농도 조건」
O2 가스: 280.5mL/min(sccm)
Ar 가스: 1870mL/min(sccm)
H2 가스: 49.5mL/min(sccm)
압력: 333Pa(2.5Torr)
「저압력, 저산소 농도 조건」
O2 가스: 20mL/min(sccm)
Ar 가스: 2000mL/min(sccm)
H2 가스: 10mL/min(sccm)
압력: 133Pa(1Torr)
도 7에 나타내는 바와 같이, 「저압력, 저산소 농도 조건」, 「고압력, 고산소 농도 조건」에서는 온도 변화에 대해 산화 처리시의 확산 속도 정수가 크게 변화하는데 반해, 「중압력, 중산소 농도 조건」에서는 온도가 변화해도 확산 속도 정수가 그다지 변화하지 않는 것을 알 수 있다. 이것은 본 실시형태의 「중압력, 중산소 농도 조건」에서는 막두께 안정성을 얻기 위해, 「저압력, 저산소 농도 조건」, 「고압력, 고산소 농도 조건」만큼 온도 안정성은 요구되지 않는 것을 나타내고 있으며, 본 실시형태의 「중압력, 중산소 농도 조건」에서는 예비 가열 시간을 단축 가능한 것을 뒷받침하고 있다.
이 결과에 의거하여, 본 실시형태의 「중압력, 중산소 농도 조건」에 있어서의 실리콘 산화막의 형성에 있어서, 산화 처리하기 전의 예비 가열 시간을 종래의 35sec로 한 것과, 10sec로 한 것에 대해, 처리 시간과 막두께 및 막두께의 편차와의 관계를 파악하기 위한 실험을 실행하였다. 그 결과를 도 8에 나타낸다. 도 8에 나타내는 바와 같이, 본 실시형태의 「중압력, 중산소 농도 조건」에서는 예비 가열 시간이 10sec 정도에서도 35sec와 동등한 실리콘 산화막 형성 레이트가 얻어지고, 또한 막두께 안정성도 동등하며, 예비 가열 시간을 대폭으로 단축 가능한 것이 확인되었다. 막두께 안정성을 유지 가능한 범위에서 극력 처리 시간을 단축하는 관점으로부터는 예비 가열 시간은 5∼25sec가 바람직하다. 스루풋의 관점으로부터는 5∼15sec가 더욱 바람직하다.
다음에, 도 9를 참조하면서, 본 발명의 플라즈마 산화 처리 방법을 STI에 있 어서의 트렌치형상 표면에의 산화막 형성에 적용한 예에 대해 설명한다. 도 9는 STI에 있어서의 트렌치의 형성과 그 후에 실행되는 산화막 형성까지의 공정을 나타내고 있다.
우선, 도 9의 (a) 및 (b)에 있어서, 실리콘 기판(101)에 예를 들면 열산화 등의 방법에 의해 SiO2 등의 실리콘 산화막(102)을 형성한다. 다음에, 도 9의 (c)에서는 실리콘 산화막(102)상에 예를 들면 CVD(Chemical Vapor Deposition)에 의해 Si3N4 등의 실리콘 질화막(103)을 형성한다. 또한, 도 9의 (d)에서는 실리콘 질화막(103)의 위에, 포토 레지스트를 도포한 후, 포토리소그래피 기술에 의해 패터닝해서 레지스트층(104)을 형성한다.
다음에, 도 9의 (e)에 나타내는 바와 같이 레지스트층(104)을 에칭 마스크로 하고, 예를 들면 플루오로카본계의 에칭 가스를 이용하여 실리콘 질화막(103)과 실리콘 산화막(102)을 선택적으로 에칭하는 것에 의해, 레지스트층(104)의 패턴에 대응해서 실리콘 기판(101)을 노출시킨다. 즉, 실리콘 질화막(103)에 의해, 트렌치를 위한 마스크 패턴이 형성된다. 도 9의 (f)는 예를 들면 산소 등을 포함하는 처리 가스를 이용한 산소함유 플라즈마에 의해, 소위 애싱 처리를 실시하고, 레지스트층(104)을 제거한 상태를 나타낸다.
도 9의 (g)에서는 실리콘 질화막(103) 및 실리콘 산화막(102)을 마스크로 해서, 실리콘 기판(101)에 대해 선택적으로 에칭(드라이 에칭)을 실시하는 것에 의해, 트렌치(105)를 형성한다. 이 에칭은 예를 들면 Cl2, HBr, SF6, CF4 등의 할로겐 또는 할로겐 화합물이나, O2 등을 포함하는 에칭 가스를 사용해서 실행할 수 있다.
도 9의 (h)는 STI에 있어서의 에칭후에 실리콘 기판(101)에 형성된 트렌치(105)의 노출면에 대해, 실리콘 산화막을 형성하는 공정을 나타내고 있다. 여기서는 중압력, 중산소 조건인, 처리 가스중의 산소의 비율이 5∼20%이고 또한 처리압력이 267Pa이상 400Pa이하의 조건에서 플라즈마 산화 처리가 실행된다. 이러한 조건에서 도 9의 (i)에 나타내는 바와 같이 플라즈마 산화 처리를 실행하는 것에 의해, 트렌치(105)의 어깨부(105a)의 실리콘(101)에 라운드를 갖게 하면서, 트렌치(105)의 노출면에 실리콘 산화막을 형성할 수 있다. 트렌치(105)의 어깨부(105a)의 실리콘을 라운드형상으로 형성하는 것에 의해서, 이 부위가 예각으로 형성되어 있는 경우에 비해, 리크 전류의 발생을 억제할 수 있다.
또, 요철 패턴에 소밀이 있는 경우에도 소한 부위와 밀한 부위의 막두께차를 발생시키지 않고 균일한 실리콘 산화막을 트렌치(홈)형상의 표면에 형성할 수 있다.
또한, 실리콘 기판(101)의 결정면 방위로서는 (100)면이 일반적으로 이용되고, 기판을 에칭해서 트렌치(105)를 형성했을 때, 트렌치(105)내의 측벽면에는 (111)면 또는 (110)면이 노출하고, 트렌치(105)의 바닥면에는 (100)면이 노출된다. 이러한 트렌치(105)를 산화 처리하면, 면방위에 따라서 산화 레이트가 다르고, 각 면에서 산화막 두께에 차가 나오는 면방위 의존성이 문제로 된다. 그러나, 상기 본 발명의 산화 처리 조건에서 플라즈마 산화 처리를 실행하는 것에 의해, 실리콘의 면방위에 의존하는 일 없이, 트렌치(105)의 내면(측벽부, 바닥부)에 균일한 막두께로 실리콘 산화막(111a, 111b)을 형성할 수 있다. 이들 효과는 처리 가스중의 산소의 비율이 5∼20%이고 또한 처리압력이 267Pa이상 400Pa이하의 조건에서 실행되는 플라즈마 산화 처리 특유의 효과이다. 그 때의 산소의 분압은 13.3∼80Pa이며, 산소의 비율이 더욱 바람직한 범위인 10∼18%일 때, 산소의 분압은 26.6∼72Pa이다.
또, 본 발명의 실리콘 산화막의 형성 방법에 의해서 실리콘 산화막(111)을 형성한 후에는 STI에 의한 소자 분리 영역 형성의 수순에 따라, 예를 들면 CVD법에 의해 트렌치(105)내에 SiO2 등의 절연막을 매립한 후, 실리콘 질화막(103)을 스토퍼층으로 해서 CMP에 의해서 연마를 실행하고 평탄화한다. 평탄화한 후에는 에칭에 의해서 실리콘 질화막(103) 및 매립 절연막의 상부를 제거하는 것에 의해, 소자 분리 구조를 형성할 수 있다.
다음에, 본 발명의 실리콘 산화막의 형성 방법을 소밀을 갖는 라인 및 스페이스의 요철 패턴이 형성된 실리콘 표면의 산화막 형성에 적용한 예에 대해 설명한다. 도 10은 패턴(110)을 갖는 실리콘 기판(101)의 표면에 실리콘 산화막(111)을 형성한 후의 웨이퍼(W)의 주요부의 단면 구조를 모식적으로 나타낸 것이다.
도 1의 플라즈마 처리 장치(100)를 이용하고, 하기의 조건 A∼C에서 처리 압력 및 산소 비율을 변화시켜 플라즈마 산화 처리를 실행하고, 요철의 실리콘 표면에 실리콘 산화막을 형성한 후, 패턴(110)의 볼록부의 정상부 막두께 a, 요철 패턴(110)이 소한 부분(소부)에 있어서의 측부 막두께 b, 바닥부 막두께 c 및 어깨 부(112)의 코너 막두께 d, 및 요철 패턴이 밀한 부분(밀부)에 있어서의 측부 막두께 b′, 바닥부 막두께 c′ 및 어깨부(112)의 코너 막두께 d′에 대해, 각각 측정을 실행하였다. 또, 이 요철 패턴(110)에 있어서, 패턴이 소한 영역의 오목부의 개구폭 L1과, 밀한 영역의 오목부의 개구폭 L2의 비 (L1/L2)는 10이상이었다. 또한, 요철 패턴(110)의 오목부의 깊이와 개구폭의 비(애스펙트비)는 소부가 1이상이고, 밀부가 2였다.
형성된 실리콘 산화막에 대해, 요철 패턴(110)의 볼록부의 코너 막두께비(막두께 d′/막두께 b′), 요철 패턴(110)의 정상부와 바닥부의 막두께비(막두께 c′/막두께 a), 및 요철 패턴(110)의 소밀에 의한 막두께비[(막두께 c′/막두께 c)×100]를 측정하였다. 이들 결과를 표 1 및 도 11 내지 14에 나타낸다. 도 11은 실리콘 산화막의 막두께비와 처리압력의 관계를 나타내는 그래프이고, 도 12는 실리콘 산화막의 막두께비와 처리 가스중의 산소비율의 관계를 나타내는 그래프이며, 도 13은 실리콘 산화막의 패턴 소밀에 의한 막두께비와 처리압력의 관계를 나타내는 그래프이고, 도 14는 실리콘 산화막의 패턴 소밀에 의한 막두께비와 처리 가스중의 산소비율의 관계를 나타내는 그래프이다.
코너 막두께비(막두께 d′/막두께 b′)는 패턴의 어깨부(112)의 라운드형성의 정도를 나타내고 있고, 예를 들면 0.8이상이면 어깨부(112)의 실리콘(101)의 코너가 둥글게 형성된다. 더욱 바람직하게는 0.8∼1.5, 더욱 바람직하게는 0.95∼1.5, 가일층 바람직하게는 0.95∼1.0이다. 반대로, 이 코너 막두께비가 0.8미만에 서는 코너 부분의 실리콘(101)이 충분히 둥글게 되어 있지 않아 실리콘(101)의 각이 예각인 채의 형상으로 된다. 이와 같이 코너 부분의 실리콘(101)이 예각이면, 디바이스 형성 후, 이 코너 부분에 전계 집중이 일어나 리크 전류의 증대로 이어진다.
또한, 정상부와 바닥부의 막두께비(막두께 c'/막두께 a)는 요철 형상을 갖는 실리콘에 관한 커버리지 성능을 나타내고, 1에 가까울수록 양호하다.
또한, 소밀에 의한 막두께비[(막두께 c'/막두께 c)×100]는 패턴(110)의 소부와 밀부의 막두께차의 지표이며, 85%이상이면 양호하다.
<조건 A; 비교예 1>
Ar 유량: 500mL/min(sccm)
O2 유량: 5mL/min(sccm)
H2 유량: 0mL/min(sccm)
O2 가스 비율: 약 1%
처리압력: 133.3Pa(1Torr)
마이크로파 파워 밀도: 2.30W/㎠
처리온도: 400℃
처리 시간: 360초
<조건 B; 본 발명>
Ar 유량: 340mL/min(sccm)
O2 유량: 51mL/min(sccm)
H2 유량: 9mL/min(sccm)
O2 가스 비율: 약 13%
처리압력: 333.3Pa(2.5Torr)
마이크로파 파워 밀도: 2.30W/㎠
처리온도: 400℃
처리 시간: 585초
<조건 C; 비교예 2>
Ar 유량: 120mL/min(sccm)
O2 유량: 37mL/min(sccm)
H2 유량: 3mL/min(sccm)
O2 가스 비율: 약 23%
처리압력: 666.5Pa(5Torr)
마이크로파 파워 밀도: 2.30W/㎠
처리온도: 400℃
처리 시간: 444초
조건 A (비교예 1) 조건 B (본 발명) 조건 C (비교예 2)
코너 막두께비 (막두께 d′/막두께 b′) 1.14 0.99 0.94
정상부와 바닥부의 막두께비 (막두께 c′/막두께 a) 0.70 0.86 0.86
소밀에 의한 막두께비 (막두께 c′/막두께 c)×100 [%] 81.5 89.4 93.8
표 1, 도 11 및 도 12로부터, 코너 부분의 막두께비는 조건 A(비교예 1) ＞ 조건 B(본 발명) ＞ 조건 C(비교예 1)인 것이 확인되었다. 즉, 조건 B(본 발명)에 의해 실리콘 산화막을 형성한 경우의 코너 막두께비는 0.99로서, 상대적으로 저압력, 저산소 농도 조건인 조건 A(비교예 1)의 1.14보다도 떨어지지만 양호한 결과이며, 어깨부(112)의 실리콘에 충분한 라운드형상이 형성되어 있는 것이 확인되었다. 그러나, 상대적으로 고압력, 고산소 농도 조건인 조건 C(비교예 2)의 경우에는 코너 막두께비는 0.94이며, 0.95에 도달해 있지 않으며, 어깨부(112)의 실리콘에의 라운드형상의 도입이 불충분하였다. 또한, 정상부와 바닥부의 막두께비는 조건 B(본 발명) ＞ 조건 C(비교예 1) ＞ 조건 A(비교예 1)인 것이 확인되었다. 즉, 조건 B(본 발명)와, 조건 C(비교예 2)는 우수하지만, 상대적으로 저압력, 저산소 농도 조건인 조건 A(비교예 1)에서는 뒤떨어지고 있었다.
또한, 표 1, 도 13 및 도 14로부터, 소밀에 의한 막두께비는 조건 C(비교예 1) ＞ 조건 B(본 발명) ＞ 조건 A(비교예 1)인 것이 확인되었다. 즉, 조건 B(본 발명)에서는 89.4%로, 상대적으로 고압력, 고산소 농도 조건인 조건 C(비교예 2)의 93.8%보다도 낮지만 우수하였다. 한편, 상대적으로 저압력, 저산소 농도 조건인 조건 A(비교예 1)에서는 81.5%로 다른 조건에 비해 대폭 뒤떨어졌다.
조건 B(본 발명) 및 상대적으로 고압력, 고산소 농도 조건인 조건 C(비교예 2)에서는 상대적으로 저압력, 저산소 농도 조건인 조건 A(비교예 1)에 비해 플라즈마중의 산소 래디컬 밀도가 높고, 요철 패턴(110)의 오목부내에 래디컬이 진입하기 쉽기 때문에 소밀에 의한 막두께차가 작아 양호한 결과가 얻어진 것으로 고려되었다.
이와 같이, 상대적으로 저압력, 저산소 농도 조건인 조건 A(비교예 1)와, 상대적으로 고압력, 고산소 농도 조건인 조건 C(비교예 2)에서는 코너 막두께비 또는 소밀에 의한 막두께비 중의 어느 하나에 있어서 뒤떨어져 있고, 모든 특성을 만족시키는 결과는 얻어지지 않았지만, 조건 B(본 발명)에서는 모든 특성에 있어서 양호한 결과가 얻어졌다.
또한, 상기 시험 결과로부터, 코너 막두께비를 0.8이상, 바람직하게는 0.95이상으로 하기 위해서는 처리압력을 400Pa이하, 처리 가스중의 산소의 비율을 20%이하로 하면 좋은 것을 알 수 있다. 한편, 소밀에 의한 막두께비를 85%이상으로 하기 위해서는 처리압력을 267Pa이상, 처리 가스중의 산소의 비율을 5%이상으로 하면 좋은 것을 알 수 있다. 따라서, 플라즈마 산화 처리에 있어서의 처리압력은 267Pa이상 400Pa이하로 하는 것이 바람직하고, 처리 가스중의 산소의 비율은 5%이상 20%이하로 하는 것이 바람직하며, 10%이상 18%이하로 하는 것이 더욱 바람직한 것이 확인되었다.
다음에, 플라즈마 처리 장치(100)에 있어서, 처리 가스로서 Ar/O2/H2를 총 유량 800mL/min(sccm)으로 이용하고, 표면의 결정면이 (100)면과 (110)면의 실리콘에 대해 플라즈마 산화 처리를 실시하고, 면방위에 의한 막두께비[(110)면의 막두께/(100)면의 막두께]를 조사하였다. 처리 가스중의 산소비율은 4.25%, 6.37%, 8.5%, 12.75, 17.0% 및 21.25%에서 변화시키고, 나머지부를 Ar 유량 및 H2 유량에 의해 조절하여 상기 총 유량으로 되도록 하였다. 또한, 처리압력은 266.7Pa, 333.2Pa, 400Pa, 533.3Pa 및 666.5Pa에서 변화시켰다. 또, H2/O2 유량비를 0.176에서 고정시켰다. 또한, 마이크로파 파워는 2750W(파워 밀도: 2.30W/㎠), 처리온도는 400℃, 처리 시간은 360초로 하였다. 그 결과를 도 15 및 도 16에 나타냈다.
실리콘 산화막을 형성하는 경우, 요철을 갖는 실리콘의 측부의 (110)면과 요철의 바닥부의 (100)면의 막두께비를 가능한 한 균일화하는 것이 중요하다. 이 면방위에 의한 막두께비[(110)면의 막두께/(100)면의 막두께]는 1.15이하가 바람직하고, 1.1이상 1.15이하가 더욱 바람직하다.
도 15 및 도 16으로부터, 처리압력이 267Pa이상 400Pa이하, 처리 가스중의 산소의 비율이 5%이상 20%이하의 플라즈마 산화 처리 조건이면, 면방위에 의한 막두께비[(110)면의 막두께/(100)면의 막두께]를 1.15이하, 예를 들면 1.1이상 1.15이하로 할 수 있는 것이 확인되었다.
면방위에 의한 막두께비[(110)면의 막두께/(100)면의 막두께]는 1.0이상이 바람직하지만, 1.0의 경우에는 소밀에 의한 막두께비가 나빠진다. 소밀에 의한 막두께비를 85%이상으로 하기 위해서는 1.1이상의 면방위에 의한 막두께비가 필요하고 또한 면방위에 의한 막두께비가 1.1이상이면, 코너 막두께비도 양호한 값으로 유지할 수 있다.
이상의 시험 결과로부터, 플라즈마 처리 장치(100)에 있어서, 267Pa이상 400Pa이하, 처리 가스중의 산소의 비율이 5%이상 20%이하의 조건에서 실리콘 산화막을 형성하는 것에 의해, 요철 패턴(110)의 어깨부(112)에 라운드형상을 형성할 수 있는 동시에, 패턴 소밀에 의한 막두께차를 개선할 수 있고, 또한 면방위에 의한 막두께차도 억제할 수 있는 것이 나타났다. 이들 효과는 도 10에 있어서, 요철 패턴(110)이 소한 영역의 오목부의 개구폭 L1과, 밀한 영역의 오목부의 개구폭 L2의 비(L1/L2)가 1보다 크고 예를 들면 2∼10에서도 충분히 얻어진다. 또한, 요철 패턴(110)의 오목부의 깊이와 개구폭의 비(애스펙트비)가 소부에서 1이하 바람직하게는 0.02이상 1이하, 밀부에서 2이상 10이하 바람직하게는 5이상 10이하인 요철 패턴에 대해서도 상기 각 효과가 얻어진다. 또한, 극히 미세한 요철 패턴(110)에 대해서도 균일하게 실리콘 산화막을 형성할 수 있다.
다음에, 처리 시간 단축의 시험을 실행한 결과에 대해 설명한다. 여기서는 본 실시형태의 「중압력, 중산소 농도 조건」으로서, 챔버내 압력: 333Pa(2.5Torr), 전체 가스 유량에 대한 O2 가스의 비율: 12.75%, H2 가스의 비율: 2.25%로 하고, 처리온도: 465℃, 마이크로파 파워: 4000W(파워 밀도: 3.35W/㎠)의 조건에서, 처리 가스의 총 유량을 800mL/min(sccm) 및 2200mL/min(sccm)으로 하고, 2200mL/min의 경우에 예비 가열 시간을 35sec 및 10sec의 2개의 수준으로 하였다. 또한, 비교를 위해 「고압력, 고산소 농도 조건」으로서, 및 예비 가열 시간을 변화시켜 실리콘 산화막 형성 처리를 실행하였다. 챔버내 압력: 665Pa(5Torr), 전체 가스에 대한 O2 가스의 비율: 23%, H2 가스의 비율: 2.25%로 하고, 처리온도: 465℃, 마이크로파 파워: 4000W(파워 밀도: 3.35W/㎠)의 조건에서, 표 2에 나타내는 바와 같이 예비 가열 시간: 35sec, 플라즈마 처리 145sec, 총 시간: 180sec에서 4.2㎚의 실리콘 산화막이 형성되었다(표 2의 처리 A). 이에 대해, 「중압력, 중산소 농도 조건」에서는 처리 가스의 총 유량이 800mL/min(sccm)일 때(표 2의 처리 B)에, 4.2㎚의 실리콘 산화막을 얻기 위한 처리 시간은 예비 가열 시간: 35sec, 플라즈마 처리 시간: 223sec, 총 시간: 258sec에서 「고압력, 고산소 농도 조건」의 경우보다도 78sec나 길었다. 이 때의 시퀸스를 도 17a에 나타낸다. 그러나, 처리 가스의 총 유량을 2200mL/min(sccm)까지 상승시킴으로써 4.2㎚의 실리콘 산화막을 얻기 위한 플라즈마 처리 시간을 180sec까지 단축시킬 수 있고(표 2의 처리 C), 800mL/min의 경우보다도 처리 시간을 43sec 단축할 수 있으며, 「고압력, 고산소 농도 조건」의 경우와의 차가 35sec까지 단축되었다. 이 때의 시퀸스를 도 17b에 나타낸다. 또한, 처리 가스의 총 유량을 2200mL/min이고 또한 예비 가열 시간을 10sec까지 줄여도(표 2의 처리 D) 플라즈마 처리 시간은 그다지 연장되지 않고, 막두께의 편차도 예비 가열이 35sec의 경우와 동일 정도이었다. 표 2에 나타내는 바와 같이, 이 때의 플라즈마 처리 시간은 188sec이고, 예비 가열 시간은 10sec이기 때문에, 총 시간이 198sec로 되고, 「고압력, 고산소 농도 조건」인 처리 A보다도 18sec 길어지는 정도이며, 처리 A와 대략 동등한 처리 시간으로 되었다. 이 때의 시퀸스를 도 17c에 나타낸다.
조건 총 유량[mL/min] 파워[W] 플라즈마 ON [sec]① 예비가열시간[sec]② ①+②[sec] A와의 시간차[sec]
A 고압 고산소 160 4000 145 35 180 -
B 중압 중산소 800 4000 223 35 258 78
C 2200 180 35 215 35
D 188 10 198 18
또, 본 발명은 상기 실시형태에 한정되는 것은 아니며, 각종 변형이 가능하다. 예를 들면 상기 실시형태에서는 본 발명의 방법을 실시하는 장치로서 RLSA방식의 플라즈마 처리 장치를 예로 들었지만, 예를 들면 리모트 플라즈마 방식, ICP 플라즈마 방식, ECR 플라즈마 방식, 표면 반사파 플라즈마 방식, 마그네트론 플라즈마 방식 등의 다른 플라즈마 처리 장치라도 좋다.
또한, 상기 실시형태에서는 도 9 및 10에 예시되는 바와 같은 단결정 실리콘인 실리콘 기판상에 형성된 요철 패턴의 표면에 고품질의 산화막형성을 할 필요성이 높은 STI에 있어서의 트렌치 내부의 산화막 형성을 예시했지만, 트랜지스터의 폴리실리콘 게이트 전극 측벽의 산화막 형성 등 그 밖의 요철 패턴의 표면에 고품질의 산화막 형성의 필요성이 높은 어플리케이션에도 적용할 수 있고, 또한, 요철이 형성되어 부위에 따라 면방위가 다른 실리콘 표면 예를 들면 핀(fin) 구조나 홈 게이트 구조의 3차원 트랜지스터의 제조 과정에서 게이트 절연막 등으로서의 실리콘 산화막을 형성하는 경우에도 적용 가능하다. 또한, 플래시 메모리 등의 터널 산화막의 형성 등에도 적용 가능하다.
또한, 상기 실시형태에서는 절연막으로서 실리콘 산화막을 형성하는 방법에 관해 기술했지만, 본 발명 방법에 의해 형성된 실리콘 산화막을 또한 질화 처리해서 실리콘 산질화막(SiON막)을 형성하는 용도에도 적용된다. 이 경우, 질화 처리의 방법은 불문이지만, 예를 들면 Ar 가스와 N2 가스를 포함하는 혼합 가스를 이용하여 플라즈마 질화 처리를 하는 것이 바람직하다. 또 Ar 가스와 N2 가스와 O2 가스의 혼합 가스를 이용하여 플라즈마 산질화 처리하는 것에 의한 산질화막의 형성에 적용할 수도 있다.
또한, 상기 실시형태에서는 피처리체로서 반도체 기판인 실리콘 기판을 이용한 예에 대해 나타냈지만, 화합물 반도체 기판과 같은 다른 반도체 기판이어도 좋고, 또한, LCD 기판, 유기 EL 기판 등의 FPD용의 기판이어도 좋다.
본 발명은 각종 반도체 장치의 제조에 있어서, 실리콘 산화막을 형성하는 경우에 바람직하게 이용할 수 있다.

Claims (23)

  1. 플라즈마 처리 장치의 처리용기내에, 표면이 실리콘으로 구성되고 표면에 요철 형상의 패턴을 갖는 피처리체를 배치하는 것과,
    상기 처리용기내에서, 처리 가스중의 산소의 비율이 5 ~ 20%의 범위이고 또한 처리압력이 267 Pa 이상 400 Pa 이하의 범위에서 플라즈마를 형성하는 것과,
    상기 플라즈마에 의해, 상기 피처리체의 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하는 플라즈마 산화 처리 방법.
  2. 제 1 항에 있어서,
    상기 플라즈마는 상기 처리 가스가 복수의 슬롯을 갖는 평면 안테나에 의해 상기 처리용기내에 도입되는 마이크로파에 의해서 여기되어 형성되는 마이크로파 여기 플라즈마인 플라즈마 산화 처리 방법.
  3. 제 1 항에 있어서,
    피처리체의 표면에는 상기 요철 패턴이 소한 영역과, 해당 요철 패턴이 밀한 영역이 형성되어 있는 플라즈마 산화 처리 방법.
  4. 제 1 항에 있어서,
    상기 요철 패턴의 볼록부 상단의 코너부에 형성되는 실리콘 산화막의 막두께 tc와, 상기 볼록부의 측면에 형성되는 실리콘 산화막의 막두께 ts의 비(tc/ts)가 0.95 이상 1.5 이하로 되도록 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법.
  5. 제 3 항에 있어서,
    상기 요철 패턴이 소한 영역의 오목부의 바닥의 실리콘 산화막의 막두께에 대해, 상기 요철 패턴이 밀한 영역의 오목부의 바닥의 실리콘 산화막의 막두께의 비율이 85% 이상으로 되도록 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법.
  6. 제 1 항에 있어서,
    상기 처리 가스중의 산소의 비율이 10∼18%인 플라즈마 산화 처리 방법.
  7. 제 1 항에 있어서,
    상기 처리압력이 300 Pa 이상 350 Pa 이하인 플라즈마 산화 처리 방법.
  8. 제 1 항에 있어서,
    상기 처리 가스는 수소를 0.1 ~ 10%의 비율로 포함하는 플라즈마 산화 처리 방법.
  9. 제 1 항에 있어서,
    처리온도가 200 ~ 800℃인 플라즈마 산화 처리 방법.
  10. 플라즈마 처리 장치의 처리용기내에, 표면에 실리콘을 갖는 피처리체를 배치하는 것과, 복수의 슬롯을 갖는 평면 안테나로부터 상기 처리용기내에 마이크로파를 방사해서 상기 처리용기내에 마이크로파에 의해 희가스와 산소를 포함하는 처리 가스의 플라즈마를 형성하는 것과, 상기 플라즈마에 의해, 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하는 플라즈마 산화 처리 방법으로서,
    5 ~ 20%의 산소를 포함하는 처리 가스를, 상기 처리용기내에서 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간의 용적 1 mL당 0.128 mL/min 이상의 유량으로 상기 처리용기내에 공급하고, 또한 처리압력을 267 Pa 이상 400 Pa 이하 로 해서 상기 플라즈마를 형성하고, 그 플라즈마에 의해 피처리체 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법.
  11. 제 10 항에 있어서,
    상기 처리용기내에서 실효적으로 플라즈마 처리가 실시되는 플라즈마 처리공간의 용적이 15 ~ 16 L인 경우에, 산소의 비율이 5 ~ 20%의 처리 가스를 2000 mL/min이상의 유량으로 상기 처리용기내에 공급되는 플라즈마 산화 처리 방법.
  12. 제 10 항에 있어서,
    상기 플라즈마에 의한 실리콘의 산화 처리는 피처리체를 가열하면서 실행하고, 상기 실리콘의 산화 처리에 앞서 실행되는 피처리체의 예비 가열을 5 ~ 30초간 실행하는 플라즈마 산화 처리 방법.
  13. 제 10 항에 있어서,
    상기 처리 가스는 또한 수소 가스를 포함하는 플라즈마 산화 처리 방법.
  14. 제 10 항에 있어서,
    피처리체의 표면에 요철 패턴을 갖는 플라즈마 산화 처리 방법.
  15. 제 14 항에 있어서,
    피처리체의 표면에는 상기 요철 패턴이 소한 영역과, 해당 요철 패턴이 밀한 영역이 형성되어 있는 플라즈마 산화 처리 방법.
  16. 제 14 항에 있어서,
    상기 요철 패턴의 볼록부 상단의 코너부에 형성되는 실리콘 산화막의 막두께 tc와, 상기 볼록부의 측면에 형성되는 실리콘 산화막의 막두께 ts의 비(tc/ts)가 0.95 이상 1.5 이하로 되도록 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법.
  17. 제 15 항에 있어서,
    상기 요철 패턴이 소한 영역의 오목부의 바닥의 실리콘 산화막의 막두께에 대해, 상기 요철 패턴이 밀한 영역의 오목부의 바닥의 실리콘 산화막의 막두께의 비율이 85% 이상으로 되도록 실리콘 산화막을 형성하는 플라즈마 산화 처리 방법.
  18. 제 10 항에 있어서,
    상기 처리 가스중의 산소의 비율이 10 ~ 18%인 플라즈마 산화 처리 방법.
  19. 제 10 항에 있어서,
    상기 처리압력이 300 Pa 이상 350 Pa 이하인 플라즈마 산화 처리 방법.
  20. 제 10 항에 있어서,
    상기 처리 가스의 수소 가스의 비율은 0.1 ~ 10%인 플라즈마 산화 처리 방법.
  21. 제 10 항에 있어서,
    처리온도가 200 ~ 800℃인 플라즈마 산화 처리 방법.
  22. 표면이 실리콘으로 구성되고 표면에 요철 형상의 패턴을 갖는 피처리체가 수용되는 처리용기와,
    상기 처리용기내에 희가스와 산소를 포함하는 처리 가스를 공급하는 처리 가스 공급 기구와,
    상기 처리용기내를 진공 배기하는 배기 기구와,
    상기 처리용기에 상기 처리 가스의 플라즈마를 생성시키는 플라즈마 생성 기구와,
    상기 처리용기내에 상기 피처리체가 배치된 상태에서, 상기 처리용기내에서, 상기 처리 가스중의 산소의 비율이 5 ~ 20%이고 또한 처리압력이 267 Pa 이상 400 Pa 이하에서 플라즈마를 형성하는 것과, 상기 플라즈마에 의해, 상기 피처리체의 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것이 실행되도록 제어하는 제어부를 구비하는 플라즈마 처리 장치.
  23. 컴퓨터상에서 동작하고, 플라즈마 처리 장치를 제어하는 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행시에, 플라즈마 처리 장치의 처리용기내에, 표면이 실리콘으로 구성되고 표면에 요철 형상의 패턴을 갖는 피처리체를 배치하는 것과, 상기 처리용기내에서, 처리 가스중의 산소의 비율이 5 ~ 20%의 범위이고 또한 처리압력이 267 Pa 이상 400 Pa 이하의 범위에서 플라즈마를 형성하는 것과, 상 기 플라즈마에 의해, 상기 피처리체의 표면의 실리콘을 산화해서 실리콘 산화막을 형성하는 것을 포함하는 플라즈마 산화 처리 방법이 실행되도록, 컴퓨터에 상기 플라즈마 처리 장치를 제어시키는 기억 매체.
KR1020097006461A 2006-09-29 2007-09-27 플라즈마 산화 처리 방법 및 플라즈마 처리 장치 KR101163276B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2006-267745 2006-09-29
JP2006267745 2006-09-29
JPJP-P-2007-091702 2007-03-30
JP2007091702 2007-03-30
PCT/JP2007/068756 WO2008041601A1 (fr) 2006-09-29 2007-09-27 Procédé d'oxydation par plasma, appareil d'oxydation par plasma et support de stockage

Publications (2)

Publication Number Publication Date
KR20090058002A true KR20090058002A (ko) 2009-06-08
KR101163276B1 KR101163276B1 (ko) 2012-07-05

Family

ID=39268462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006461A KR101163276B1 (ko) 2006-09-29 2007-09-27 플라즈마 산화 처리 방법 및 플라즈마 처리 장치

Country Status (6)

Country Link
US (1) US20100029093A1 (ko)
JP (1) JP5231233B2 (ko)
KR (1) KR101163276B1 (ko)
CN (1) CN101523576B (ko)
TW (1) TWI433237B (ko)
WO (1) WO2008041601A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8967082B2 (en) 2009-09-17 2015-03-03 Tokyo Electron Limited Plasma processing apparatus and gas supply device for plasma processing apparatus

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130017690A1 (en) * 2010-03-31 2013-01-17 Tokyo Electron Limited Plasma nitriding method and plasma nitriding apparatus
JP5045786B2 (ja) * 2010-05-26 2012-10-10 東京エレクトロン株式会社 プラズマ処理装置
JP5649510B2 (ja) * 2010-08-19 2015-01-07 キヤノンアネルバ株式会社 プラズマ処理装置，成膜方法，ｄｌｃ皮膜を有する金属板の製造方法，セパレータの製造方法
CN104051210B (zh) * 2013-03-12 2016-05-11 中微半导体设备(上海)有限公司 一种减少门效应的等离子体处理装置
US9829790B2 (en) * 2015-06-08 2017-11-28 Applied Materials, Inc. Immersion field guided exposure and post-exposure bake process
FR3038419B1 (fr) * 2015-06-30 2017-07-28 Oberthur Technologies Serveur et procede de verification de code de securite
US10203604B2 (en) 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
US20180076026A1 (en) * 2016-09-14 2018-03-15 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
CN110431653B (zh) 2017-03-27 2024-01-12 株式会社国际电气 半导体装置的制造方法、记录介质以及基板处理装置
US11049731B2 (en) 2018-09-27 2021-06-29 Applied Materials, Inc. Methods for film modification
JP2021027125A (ja) * 2019-08-02 2021-02-22 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
JP3916565B2 (ja) 2001-01-22 2007-05-16 東京エレクトロン株式会社 電子デバイス材料の製造方法
JP2002280369A (ja) 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
US20050155345A1 (en) * 2002-03-29 2005-07-21 Tokyo Electron Limited Device and method for purifying exhaust gas from industrial vehicle engine
JP4001498B2 (ja) * 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
US6734082B2 (en) * 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
JP2006135161A (ja) * 2004-11-08 2006-05-25 Canon Inc 絶縁膜の形成方法及び装置
JP4718189B2 (ja) * 2005-01-07 2011-07-06 東京エレクトロン株式会社 プラズマ処理方法
WO2006082730A1 (ja) * 2005-02-01 2006-08-10 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法
JP2006216774A (ja) * 2005-02-03 2006-08-17 Advanced Lcd Technologies Development Center Co Ltd 絶縁膜の成膜方法
US7268057B2 (en) * 2005-03-30 2007-09-11 Micron Technology, Inc. Methods of filling openings with oxide, and methods of forming trenched isolation regions
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
KR100670925B1 (ko) * 2005-08-01 2007-01-19 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8967082B2 (en) 2009-09-17 2015-03-03 Tokyo Electron Limited Plasma processing apparatus and gas supply device for plasma processing apparatus

Also Published As

Publication number Publication date
TWI433237B (zh) 2014-04-01
TW200830416A (en) 2008-07-16
CN101523576A (zh) 2009-09-02
JP5231233B2 (ja) 2013-07-10
CN101523576B (zh) 2012-10-03
US20100029093A1 (en) 2010-02-04
JPWO2008041601A1 (ja) 2010-02-04
KR101163276B1 (ko) 2012-07-05
WO2008041601A1 (fr) 2008-04-10

Similar Documents

Publication Publication Date Title
KR101163276B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
KR101102690B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
KR101380094B1 (ko) 반도체 장치의 제조 방법
KR101070568B1 (ko) 실리콘 산화막의 형성 방법, 플라즈마 처리 장치 및 기억 매체
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
KR101089988B1 (ko) 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 기억 매체
KR101063102B1 (ko) 실리콘 산화막의 형성 방법 및 형성 장치
KR101140694B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 8