KR101046625B1 - 반도체 제조 방법, 반도체 제조 장치 및 표시 장치 - Google Patents

반도체 제조 방법, 반도체 제조 장치 및 표시 장치 Download PDF

Info

Publication number
KR101046625B1
KR101046625B1 KR1020107002509A KR20107002509A KR101046625B1 KR 101046625 B1 KR101046625 B1 KR 101046625B1 KR 1020107002509 A KR1020107002509 A KR 1020107002509A KR 20107002509 A KR20107002509 A KR 20107002509A KR 101046625 B1 KR101046625 B1 KR 101046625B1
Authority
KR
South Korea
Prior art keywords
microcrystalline silicon
silicon film
plasma
gas
hydrogen
Prior art date
Application number
KR1020107002509A
Other languages
English (en)
Other versions
KR20100047859A (ko
Inventor
아키히코 히로에
타다히로 오오미
Original Assignee
고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠, 도쿄엘렉트론가부시키가이샤 filed Critical 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠
Publication of KR20100047859A publication Critical patent/KR20100047859A/ko
Application granted granted Critical
Publication of KR101046625B1 publication Critical patent/KR101046625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Abstract

n채널 박막 트랜지스터 및 p채널 박막 트랜지스터 중 적어도 어느 쪽을 제조하는 반도체 제조 방법으로서, 고밀도 플라즈마를 이용하여 적어도 (220)의 결정 방위 배열로 성장시키도록 미결정 실리콘막을 형성하는 제1 공정과, 수소 함유 플라즈마에 의해 미결정 실리콘막을 수소로 종단시키는 제2 공정을 갖는다. 이에 따라, 댕글링 본드가 적은 미결정 실리콘막을 형성하여, 이동도를 높일 수 있다.

Description

반도체 제조 방법, 반도체 제조 장치 및 표시 장치{SEMICONDUCTOR MANUFACTURING METHOD, SEMICONDUCTOR MANUFACTURING APPARATUS AND DISPLAY APPARATUS}
본 발명은, 미(微)결정 실리콘막을 이용하여 박막 트랜지스터를 제조하는 반도체 제조 방법, 그 방법을 이용하여 박막 트랜지스터를 제조하는 반도체 제조 장치 및, 그 장치에 의해 제조된 박막 트랜지스터를 장착한 표시 장치에 관한 것이다.
박막 트랜지스터의 활성층으로서 기능하는 실리콘 산화막은, 비(非)결정막(a―Si: 어모퍼스 실리콘막), 다결정막(Poly―Si: 폴리실리콘막) 및 미결정막(μc―Si: 마이크로 크리스탈 실리콘막) 중 어느 하나를 성막함으로써 형성된다. 비결정막은, 결정 구조를 갖지 않기 때문에 성막 후에 어닐 처리나 레이저 어닐을 시행함으로써 막을 결정화한다.
도 3B에 나타낸 바와 같이, 결정 구조를 갖는 막 중의 그레인(grain)의 입계(grain boundary)에는 실리콘 원자의 미결합체(댕글링 본드; dangling bond)가 존재한다. 입계의 댕글링 본드는, 캐리어를 트랩하여 그 수송을 방해하기 때문에, 이동도를 저감시키는 원인이 된다. 또한, 입계의 댕글링 본드는, 디바이스의 문턱값 전압에도 영향을 준다. 즉, 게이트 전압을 가했을 때, 댕글링 본드가 트랩으로서 작용하기 때문에 on/off비(게이트 전압(Vg)이 OV일 때에 흐르는 전류(off 전류)와 게이트 전압(Vg)이 소정의 전압일 때에 흐르는 전류치(on 전류: 포화 전류)의 비)가 작아져, 회로에 흐르는 전류를 on/off 하기 위해서 큰 전류가 필요해진다. 이에 대하여, 게이트 전압(Vg)을 극단적으로 높게 설정하면 게이트 절연막이 파괴되어 버린다.
그래서, 종래로부터, H2 가스를 포함하는 가스를 여기(excitation)시켜 플라즈마를 생성하고, 플라즈마 중의 수소(H)와 실리콘 산화막 중의 실리콘(Si)을 반응시킴으로써, 입계의 댕글링 본드를 수소로 종단(terminate)시키는 수소 플라즈마 처리가 행해지고 있다. 이에 따르면, 댕글링 본드가 수소로 종단되어 있기 때문에, 전자나 홀로 이루어지는 캐리어가 그레인의 입계에서 트랩되는 것을 회피할 수 있다. 이 결과, 실리콘 산화막 중의 이동도를 높일 수 있다.
그러나, 비결정막의 결정화를 위한 고온의 어닐 처리 공정이나 열산화 처리 공정에서는, 프로세스의 최고 온도를 600℃ 이하로 제한할 수 없기 때문에, 기판의 열변형 등을 억제하기 위해서 석영 기판을 이용할 필요가 있으며, 변형점이 낮은 유리를 이용할 수는 없다.
이에 대하여, 비결정막의 결정화에 레이저 어닐을 이용하는 방법도 있다. 예를 들면, 엑시머 레이저 등으로부터 발진되는 펄스를 이용한 레이저 어닐에서는, 조사(照射) 시간이 수십 nsec이기 때문에, 비결정막은 융해되지만 유리 기판까지는 열은 전해지지 않는다. 또한, CW(Continuous Wave) 레이저의 경우, 아르곤(파장 488nm) 레이저와 같이 가시 영역을 이용하면, 비결정막만 가시광을 흡수하여 융해되고, 유리 기판은 투과하여 열은 전해지지 않는다. 이 때문에, 기판에 저렴한 유리를 이용할 수 있다. 그러나, 이 방법에서는 레이저 어닐의 공정이 늘어나 버려, 생산성을 저하시킨다.
상기 과제를 해소하기 위해서, 본 발명에서는, 대면적, 고밀도 플라즈마를 이용하여 적어도 (220)의 결정 방위 배열을 갖는 미결정 실리콘막을 형성하고, 형성된 미결정 실리콘막에 수소 플라즈마 처리를 시행하는 반도체 제조 방법, 그 방법을 이용하여 박막 트랜지스터를 제조하는 반도체 제조 장치 및, 그 장치에 의해 제조된 박막 트랜지스터를 장착한 표시 장치를 제공한다.
즉, 상기 과제를 해결하기 위해서, 본 발명의 일 형태에 의하면, n채널 박막 트랜지스터 및 p채널 박막 트랜지스터의 적어도 어느 한쪽을 제조하는 반도체 제조 방법으로서, 고밀도 플라즈마를 이용하여 적어도 (220)의 결정 방위 배열로 성장시키도록 미결정 실리콘막을 형성하는 제1 공정과, 수소 함유 플라즈마에 의해 상기 미결정 실리콘막을 수소로 종단시키는 제2 공정을 구비하는 반도체 제조 방법이 제공된다.
전술한 바와 같이, 미결정 실리콘막 중의 그레인(grain)의 입계에는, 댕글링 본드(결정 결함)가 존재한다. 입계의 댕글링 본드는, 캐리어를 트랩하여 그 수송을 방해하기 때문에 이동도를 저감시키는 원인이 된다. 또한, 결정 결함은, 디바이스의 문턱값 전압에 영향을 준다.
이에 대하여, 이러한 구성에 의하면, 고밀도 플라즈마를 이용하여 적어도 (220)의 결정 방위 배열로 성장시키도록 미결정 실리콘막이 형성된다. 도 6에 나타낸 바와 같이, 발명자들은, ESR(Electron Spin Resonannce: 전자 자기 공명) 강도로부터, 미결정 실리콘막의 (220) 배향면에서는 (111) 배향면보다 댕글링 본드가 1자리수 적은 것을 발견했다.
이 현상은, (111) 배향에서는 기둥 형상 결정이 보이는 것에 대하여, (220) 배향에서는 결정이 횡방향으로 넓어져, 그레인의 바운더리가 그다지 뚜렷하지 않기 때문에, (220) 배향으로 결정이 성장하는 과정에서는, 댕그링 본드(결정 결함)가 적은 것이 아닌가라는 추정으로부터 도출된다. 이에 따르면, 미결정 실리콘막의 (220) 배향면을 이동하는 캐리어는, (111) 배향면을 이동하는 캐리어보다 트랩될 확률이 낮다. 이 때문에, 미결정 실리콘막의 (220) 배향면에서는 (111) 배향면보다 이동도 및 on/off비가 높아지는 것을 알 수 있다.
덧붙여, 본 발명에서는, 미결정 실리콘막에 수소 플라즈마 처리를 행한다. 이에 따르면, 도 3B에 나타낸 바와 같이, 댕글링 본드가 수소로 종단되기 때문에, 캐리어가 트랩되지 않고, 이동도 및 on/off비를 더욱 높일 수 있다. 이 결과, 저소비 전력으로 고속 처리가 가능한 박막 트랜지스터를 제조할 수 있다.
또한, 미결정 실리콘막은 어닐 처리할 필요는 없기 때문에, 프로세스 중의 최고 온도를 유리의 변형점보다 낮게 할 수 있다. 이에 따라, 고가인 석영을 대신하여 비교적 저렴한 유리 기판을 사용할 수 있다. 또한, 비결정막을 레이저 어닐하는 것에 의해서도 저렴한 유리 기판을 사용할 수는 있지만, 전술한 바와 같이 어닐 처리 공정이 늘어나기 때문에 생산성이 저하된다.
발명자들은, 도 9에 기초하여, 미결정 실리콘막의 결정 방위와 프로세스 중의 기판 근방의 온도 및 수소 유량과의 사이에는 상관 관계가 있는 것을 밝혀냈다. 구체적으로는, 발명자들은, 기판 근방의 온도가 250℃일 때에는, 공급하는 수소 가스의 유량을 증가시켜도 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율은 그다지 좋아지지 않았지만, 기판 근방의 온도가 300~350℃일 때에는, 온도가 올라감에 따라 미결정 실리콘막의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 올라가는 것을 발견했다.
이 결과로부터, 발명자들은, 상기 제1 공정시, 미결정 실리콘막의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 높아지도록 기판 근방의 온도를 300∼350℃의 범위 내로 설정하는 것이 바람직하고, 이에 따라, 미결정 실리콘막을 (220) 배향으로 보다 효과적으로 성장시켜, 이동도를 더욱 높일 수 있다고 결론지었다.
또한, 발명자들은, 도 10에 기초하여 미결정 실리콘막을 성막하기 위한 성막 가스의 총 유량(또는 성막시의 아르곤 가스의 유량)에 대한 수소의 유량이 많을수록, 미결정 실리콘막의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 커지는 것을 해명했다.
이 결과로부터, 발명자들은, 상기 제1 공정시, 상기 미결정 실리콘막의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 높아지도록 성막 가스에 수소 가스를 혼합시키는 것을 발견했다. 이에 따라, 미결정 실리콘막을 결함이 적은 (220)의 배향으로 보다 효과적으로 성장시킬 수 있다. 이 결과, 이동도를 더욱 높일 수 있다.
또한, 발명자들은, 도 10에 프리 트레이트먼트(pre-treatment)로서 나타낸 바와 같이, 상기 미결정 실리콘막의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 높아지도록, 상기 제1 공정 전에 수소 가스를 포함하는 소정의 가스(생(生) 가스)를 처리실 내로 도입하는 것이 효과적인 것을 발견했다. 이에 따라, 미결정 실리콘막을 (220) 배향으로 보다 효과적으로 성장시켜, 이동도를 더욱 높일 수 있다.
상기 제2 공정은, 미결정 실리콘막을 형성한 후에 실행해도 좋다. 또한, 상기 제2 공정은, 패시베이션층(passivation)을 형성하기 전에 실행해도 좋다.
또한, 고밀도 플라즈마란 1011㎝-3 이상의 전자 밀도의 플라즈마를 말하고, 마이크로파, ICP(Inductively Coupled Plasma), ECR(Electron Cyclotron Resonance) 등을 이용하여 생성할 수 있다.
상기 고밀도 플라즈마는, 도 5에 나타낸 레이디얼 라인 슬롯 안테나(RLSA: Radial Line Slot Antenna; 345)가 배치된 플라즈마 처리 장치(이하, RLSA 플라즈마 처리 장치라고도 칭함)의 상기 레이디얼 라인 슬롯 안테나로부터 내부로 공급된 마이크로파의 파워를 이용하여 소망하는 가스를 여기시킴으로써 생성할 수 있다.
또한, 상기 고밀도 플라즈마는, 도 13에 나타낸 플라즈마 처리 장치(이하, CMEP(Cellular Microwave Excitation Plasma) 플라즈마 처리 장치라고도 칭함)의 상기 복수의 유전체판(31)으로부터 내부로 공급된 마이크로파의 파워를 이용하여 소망하는 가스를 여기시킴으로써 생성할 수도 있다.
특히, CMEP 플라즈마 처리 장치에서는, 타일 형상의 유전체판(31)이 어레이 형상으로 형성된다. 각 유전체(31)는, 격자 형상으로 형성된 들보(26)로 지지되고, 처리 용기의 천정면에 고정되어 있다. 들보(26)는, 비(非)자성체의 도전성 부재에 의해 형성되어 있다. 2.45GHz의 마이크로파의 자유 공간에 있어서의 파장은 약 120mm이다. 각 유전체판(31)을 투과한 마이크로파는, 유전체(31)의 하면과 플라즈마와의 사이를 표면파(진행파)가 되어 전반(propagate)하고, 들보(26)에 도달하면 반사하여 반사파가 된다. 통상, 진행파와 반사파와의 간섭에 의해 정재파(standing wave)가 발생한다. 그러나, CMEP 플라즈마 처리 장치에서는, 유전체판(31)이 120mm×120mm 정도의 크기이며, 이는, 종횡 모두 고작 정재파의 1파장 정도의 길이밖에 없기 때문에, CMEP 플라즈마 처리 장치에서는 정재파는 거의 발생하지 않는다고 생각해도 좋다. 정재파는 균일한 플라즈마를 안정적으로 생성하는 것의 방해가 되기 때문에, CMEP 플라즈마 처리 장치에 의하면, 유전체판(31)을 소정의 간격마다 어레이 형상으로 다수 형성함으로써, 플라즈마를 균일하고 안정적으로 생성할 수 있고, 이 결과, 균일한 플라즈마를 이용하여 대면적의 피(被)처리체에 대하여 정밀한 플라즈마 처리를 정밀도 좋게 행할 수 있다.
마이크로파 플라즈마 처리 장치에서는, 플라즈마의 전자 밀도(ne)가, 컷 오프 밀도(nc)보다도 낮은 경우에는 마이크로파(전자파)가 플라즈마 중을 전반하기 때문에, 고전자 온도의 플라즈마가 생성되고, 플라즈마의 상태도 불안정해 진다. 한편, 플라즈마의 전자 밀도(ne)가 컷 오프 밀도(nc)보다도 높은 경우, 마이크로파는, 표면파가 되어 유전체판과 플라즈마와의 사이를 전반한다. 전반 중, 마이크로파의 일부는, 에버네슨트파(evanescent wave)로서 플라즈마에 흡수되어 플라즈마의 유지에 사용되고, 이에 따라, 저(低)전자 온도의 플라즈마가 안정적으로 생성된다.
상기 플라즈마 생성의 원리로부터, 마이크로파 플라즈마는, 플라즈마의 전자 밀도(ne)가 컷 오프 밀도(nc)보다도 높은 경우, 용량 결합형이나 유도 결합형의 플라즈마 처리 장치에서 생성되는 플라즈마와 비교하면 플라즈마의 전자 밀도(ne)가 높고, 전자 온도(Te)가 낮기 때문에, 고속의 플라즈마 처리로 (220) 배향이 높은 고품질인 미결정 실리콘막을 제조할 수 있다.
프로세스 중, 기판 근방의 온도를 600℃ 이하로 제어하도록 해도 좋다. 이에 따르면, 고가인 석영에 비하여 비교적 저렴한 유리 기판상에 박막 트랜지스터를 형성할 수 있다.
이상에 설명한 반도체 제조 방법을 이용하여 박막 트랜지스터를 제조하는 반도체 제조 장치에 의하면, 적어도 (220)의 결정 방위 배열로 성장시키도록 미결정 실리콘막이 형성되고, 그리고 수소 플라즈마 처리에 의해 미결정 입계의 댕글링 본드가 수소로 종단된다. 이에 따라, 이동도 및 on/off비를 높게 유지하며, 저소비 전력으로 고속 처리가 가능한 박막 트랜지스터를 제조할 수 있다.
특히, 전술한 CMEP 플라즈마 처리 장치에서는, 장래, 대면적화가 예상되는 박막 트랜지스터의 제조에 대응할 수 있도록, 광범위하게 걸쳐 균일하게 고밀도 플라즈마를 생성할 수 있다. 이 대면적 고밀도 플라즈마를 이용하여 미결정 실리콘막을 성막하고, 추가로 수소로 터미네이트 함으로써, 양호한 특성을 갖고, 그리고 대면적인 박막 트랜지스터를 제조할 수 있다.
또한, 상기 반도체 제조 장치에 의해 제조된 박막 트랜지스터를 표시 장치에 장착함으로써, 고속 처리가 가능하고 소비 전력이 낮은 표시 장치를 제품화할 수 있다.
이상 설명한 바와 같이 본 발명의 일 형태에 의하면, 박막 트랜지스터의 이동도를 높일 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 제조 방법의 프로세스를 나타낸 디바이스의 단면도이다.
도 2는 동 실시 형태에 따른 반도체 제조 방법의 도 1에 이어지는 프로세스를 나타낸 디바이스의 단면도이다.
도 3A는 미결정 구조와 수소 플라즈마 처리와 이동도와의 관계를 설명하기 위한 도면이다.
도 3B는 미결정 구조와 수소 플라즈마 처리와 이동도와의 관계를 설명하기 위한 도면이다.
도 3C는 미결정 구조와 수소 플라즈마 처리와 이동도와의 관계를 설명하기 위한 도면이다.
도 4는 동 실시 형태에 따른 기판 처리 시스템의 일 예를 나타낸 도면이다.
도 5는 RLSA 플라즈마 처리 장치의 종단면도이다.
도 6은 각 프로세스 조건에 있어서의 미결정 실리콘막의 ESR의 결과를 나타낸 도면이다.
도 7은 각 프로세스 조건에 있어서의 막두께 의존성을 나타낸 도면이다.
도 8은 미결정 실리콘막의 XRD 강도를 나타낸 도면이다.
도 9는 미결정 실리콘막의 온도 의존성 및 수소 유량 의존성을 나타낸 도면이다.
도 10은 미결정 실리콘막의 수소 유량 의존성을 나타낸 다른 도면이다.
도 11은 미결정 실리콘막의 바이어스 전압의 파워 의존성을 나타낸 도면이다.
도 12A는 수소 플라즈마 처리를 시행하지 않은 경우의 이동도 및 on/off비(드레인 전류)를 나타낸 도면이다.
도 12B는 수소 플라즈마 처리를 시행한 경우의 이동도 및 on/off비(드레인 전류)를 나타낸 도면이다.
도 13은 CMEP 플라즈마 처리 장치의 종단면도이다.
도 14A는 다결정막 구조와 이동도와의 관계를 설명하기 위한 도면이다.
도 14B는 미결정막 구조와 이동도와의 관계를 설명하기 위한 도면이다.
(발명을 실시하기 위한 최량의 형태)
이하에 첨부 도면을 참조하면서, 본 발명의 일 실시 형태에 따른 TFT(박막 트랜지스터) 프로세스(반도체 제조 방법)에 대해서 상세히 설명한다. 또한, 이하의 설명 및 첨부 도면에 있어서, 동일한 구성 및 기능을 갖는 구성 요소에 대해서는 동일 부호를 붙임으로써 중복 설명을 생략한다. 또한, 본 명세서 중, 0℃, 1atm일 때, 1sccm은, 10-6/60(㎥/sec), 1mTorr은, 10-3×101325/760(Pa)로 한다.
본 실시 형태의 TFT 프로세스에서는, 활성층으로서 형성된 미결정 실리콘막으로부터 볼 때 게이트 전극이 유리 기판과 동(同) 방향으로 배치된 보텀(bottom) 게이트 구조의 박막 트랜지스터가 제조된다. 도 1, 2에는 보텀 게이트형 TFT 프로세스가 나타나고 있다. 도면에서는 n채널 TFT 프로세스의 각 공정을 나타내고 있지만, 도프하는 불순물을 바꾸면 p채널 TFT 프로세스의 각 공정이 된다.
1. 게이트 산화막 형성
보텀 게이트 구조 TFT 프로세스에서는, 우선, 도 1의 a에 나타낸 바와 같이, 인(P)을 도프한 도프 실리콘막(저저항층(P+))의 유리 기판(S)상에 게이트 산화(SiO2)막(10)을 형성한다. 게이트 산화막(10)은, 상압(常壓), 기판 온도 400℃의 상태에 있어서 실란(SiH4) 및 산화 질소(N2O)의 혼합 가스를 여기시켜 플라즈마를 생성하고, 그 플라즈마에 의해 100nm의 두께로 성막된다(상압 CVD). 또한, 유리 기판(S)은 게이트 전극으로서 기능하고, 게이트 산화막(10)은 게이트 절연막으로서 기능한다.
성막된 게이트 산화막(10)은, 예를 들면, 유리 기판의 변형점을 고려하여 레이저 어닐함으로써, 다결정화(Poly―Si) 시킬 수도 있다. 또한, 기판에 석영 등의 변형점이 높은 재질을 이용하는 경우에는, 고온으로 어닐 처리할 수도 있다. 일 예로서는, 급속 램프 가열(RTA: Rapid Thermal Annealing)에 의해 산화 분위기에서 게이트 산화막(10)을 800℃에서 30초 어닐해도 좋다.
2. 미결정 실리콘막 형성
다음으로, 도 1의 b에 나타낸 바와 같이, 게이트 산화막(10)상에 미결정 실리콘(μc(micro crystal)―Si)막(20)을 마이크로파 플라즈마 CVD(저압 CVD(Low―Pressure Chemical Vapor Deposition)에 의해 형성한다. 이때, 마이크로파의 파워 밀도를 6.6W/㎠, 처리 용기 내의 압력을 4∼13.3Pa의 범위 내, 기판 온도를 250∼350℃의 범위 내로 설정하고, 실란 및 수소의 혼합 가스를 실란 가스 0.48sccm, 수소 가스 10sccm의 유량으로 공급한다. 또한, 불활성 가스의 일 예로서 아르곤 가스를 혼합시켜도 좋다. 상기 프로세스 조건으로 마이크로파의 파워에 의해 혼합 가스를 여기시킴으로써 생성된 플라즈마를 이용하여 미결정 실리콘막(20)을 100nm의 두께까지 성막한다.
이때, 전자 밀도(Ne)는, 3×1012(㎝-3)이며, 1011(㎝-3) 이상의 고밀도 플라즈마로 되어 있고, 전자 밀도(Te)는 1.5∼2.0eV이다. 이와 같이, 마이크로파 플라즈마에서는, 용량 결합형이나 유도 결합형의 플라즈마와 비교하면, 플라즈마의 전자 밀도(ne)가 높고, 전자 온도(Te)가 낮기 때문에, 고속의 플라즈마 처리로 고품질인 제품을 제조할 수 있다.
고밀도 플라즈마를 이용하여 형성된 미결정 실리콘막(20)은, 그레인이 작고, 그레인 바운더리의 장벽도 낮으며, 결정성이 우수하기 때문에 어닐 공정이나 레이저 재결정 공정을 필요로 하지 않는다. 그러므로, 미결정 실리콘막(20)을 TFT의 채널 영역에 사용하면, 어모퍼스 실리콘막을 사용한 경우에 비하여 높은 캐리어 이동도 및, 그에 수반하는 보다 우수한 동작 특성을 실현할 수 있고, 아울러 어닐 공정을 생략할 수 있기 때문에 스루풋(throughput)의 향상과 비용 절감을 도모할 수 있다. 또한, 고밀도 플라즈마에 의해 형성된 미결정 실리콘막(20)의 특성에 대한 고찰은 상술한다.
3. 저저항층(n+) 형성
다음으로, 도 1의 c에 나타낸 바와 같이, 예를 들면, 기판 온도를 300℃로 설정하고, 실란 및 수소의 혼합 가스를 여기시켜 플라즈마를 생성하고, 추가로 붕소(B)를 도프한 도프 실리콘막(저저항층(n+); 30)을 100nm의 두께까지 성막한다. 저저항층(n+)(30)은, 소스 영역 및 드레인 영역으로서 기능한다.
4. 미결정 실리콘막 및 저저항층(n채널)의 패터닝
저저항층(30)의 형성 후, 도 1의 d에 나타낸 바와 같이, 미결정 실리콘막(20) 및 저저항층(30)을 아일랜드(island) 형상으로 패터닝한다.
5. 알루미늄 배선용 막 형성
다음으로, 도 1의 e에 나타낸 바와 같이, 알루미늄 배선용 막(Al층; 40)을 스퍼터링에 의해 형성한다. 알루미늄 배선용 막(40)은, 진공 증착에 의해 형성해도 좋다.
6. 채널 에칭
다음으로, 도 2의 a에 나타낸 바와 같이, 전극 패턴을 형성하기 위해서 알루미늄 배선용 막(40) 및 저저항층(30)을 에칭한다(채널 에칭). 이에 따라, 게이트 산화막(10)을 사이에 두고 미결정 실리콘막(20)에 대향하는 위치에 게이트 전극(유리 기판(S))이 형성되고, 미결정 실리콘막(20)에 인접하여 대향하는 위치에 소스/드레인 전극(30s, 30d)이 형성된다.
7. 이면(裏面) 에칭/이면 알루미늄 증착
다음으로, 도 2의 b에 나타낸 바와 같이, 기판(S)의 이면을 에칭 후, 증착에 의해 기판(S)의 이면에 Al층(50)을 성막한다.
8. 수소 플라즈마 처리
다음으로, 도 2의 c에 나타낸 바와 같이, 마이크로파 플라즈마 CVD에 의해 미결정 실리콘막(20) 및 소스/드레인 전극(30s, 30d)에 수소 플라즈마 처리를 시행한다. 이때, 압력을 13.3Pa, 기판 온도를 300℃로 설정하고, 400kHz의 고주파 전력(RF)에 의해 기판에 600―700V의 바이어스 전압(Vpp)을 인가한다. 이 상태에서 파워가 1.8W/㎠인 마이크로파에 의해 유량이 4000sccm인 수소 가스를 여기시켜 수소 플라즈마를 생성한다.
수소 플라즈마 처리에 대해서 설명하기 전에, 수소 플라즈마 처리 전의 미결정 막(μc―Si)의 상태에 대해서, 다결정막(Poly―Si)과의 차이를 명확히 하면서 설명한다. 수소 플라즈마 처리 전의 다결정막의 상태를 도 14A에 나타내고, 미결정막의 상태를 도 14B에 나타낸다.
도 14A에 나타낸 다결정은, 결정 구조를 갖는 막 중의 실리콘 입자 즉 그레인(grain)의 입경이 크다. 다결정의 그레인 안은 단결정과 거의 동일한 상태로 되어 있기 때문에, 그레인 중을 이동할 때의 캐리어의 이동도(μ(㎠/Vsec))는 높다. 한편, 그레인과 그레인과의 사이의 입계(그레인 바운더리)에서는 장벽(h)이 높아진다. 그러므로, 캐리어의 이동도(μ)는 그레인 바운더리에서 급격히 낮아진다. 이에 따라, 다결정의 경우, 그레인 중을 이동할 때의 캐리어의 이동도(μ)와 그레인 바운더리를 이동할 때의 캐리어의 이동도(μ)와의 차가 커, 박막 트랜지스터(TFT)의 동작은 불안정해 진다.
한편, 도 14B에 나타낸 미결정에서는, 그레인의 입경이 작다. 그러므로, 그레인 중을 이동할 때의 캐리어의 이동도(μ)는 다결정의 경우보다 낮다. 한편, 그레인 바운더리의 장벽(h)은 그다지 높지 않다. 그러므로, 미결정의 경우, 그레인 중을 이동할 때의 캐리어의 이동도(μ)와 그레인 바운더리를 이동할 때의 캐리어의 이동도(μ)와의 차가 작아, 박막 트랜지스터(TFT)의 동작은 안정된다.
도 3A는 수소 플라즈마 처리 전의 미결정막의 이동도와 장벽과의 관계, 도 3B는 수소 플라즈마 처리 중의 미결정의 상태, 도 3C는 수소 플라즈마 처리 후의 미결정막의 이동도와 장벽과의 관계를 나타내고 있다.
전술한 바와 같이, 미결정 실리콘막(20)은, 다결정막보다도 입경이 작은 그레인으로 형성되고, 그레인 바운더리에는 댕글링 본드가 존재한다. 그레인 안은, 일반적으로는 공유 결합이며, 댕글링 본드는 적다. 그레인 바운더리에는 실리콘 원자가 공유 결합의 상대를 잃어, 결합에 관여하지 않는 전자(홀전자; unpaired electron)로 점해진 결합수(댕글링 본드)가 존재한다.
그레인 바운더리의 댕글링 본드는, 전자나 홀로 이루어지는 캐리어를 트랩하여 그 수송을 방해하기 때문에, 이동도를 저감시키는 원인이 된다. 그래서, 본 실시 형태에서는, 도 3B에 나타낸 바와 같이, 수소 플라즈마 처리를 행함으로써, 미결정 실리콘막(20)의 그레인 바운더리에 존재하는 댕글링 본드를 수소로 종단시킨다. 상세하게는, 수소 플라즈마 중의 수소 이온(H+)은, 기판에 인가된 바이어스 전압에 의해 기판을 향하여 가속 중에 그레인 바운더리에 존재하는 댕글링 본드와 결합한다. 이에 따라, 입계면의 결함이 수복(修復)되어 미결정 실리콘막(20)의 특성이 개선된다.
수소 플라즈마 처리를 행한 후, 도 3C에 나타낸 그레인 바운더리의 장벽(h)은, 댕글링 본드가 수소에 의해 종단되어 있기 때문에, 도 3A의 수소 플라즈마 처리 전의 그레인 바운더리의 장벽(h)보다 낮아져 있다. 이와 같이, 수소 플라즈마 처리에 의하면, 캐리어가 그레인 바운더리의 장벽(h)을 넘어서 이동할 때, 그 장벽(h)의 높이를 낮게 하여, 그레인 중을 이동할 때의 캐리어의 이동도(μ)와 그레인 바운더리를 이동할 때의 캐리어의 이동도(μ)와의 차를 작게 할 수 있다. 이 결과, 미결정 실리콘막(20) 전체의 평균 이동도를 높일 수 있음과 함께, 그레인 안과 그레인 바운더리의 캐리어의 이동도(μ)의 차를 작게 함으로써, 박막 트랜지스터(TFT)의 이동을 매우 안정시킬 수 있다. 또한, 수소 플라즈마 처리는, 마이크로파 플라즈마를 이용해도 좋고, 평행 평판 리모트(remote) 플라즈마를 이용해도 좋다.
발명자들은, 마이크로파의 파워를 2000W, 처리실 내의 압력을 13.3Pa, 기판 온도를 300℃, TFT의 폭/길이를 20/5㎛로 설정하고, 이 조건에 있어서 5분간, 수소 플라즈마 처리를 시행한 경우의 이동도(μ(㎠/Vsec))의 변화를 검증했다. 이 실험에 의하면, 도 11에 나타낸 바와 같이, 바이어스 전압의 파워가 15∼35W일 때 이동도가 향상되고, 특히, 바이어스 전압의 파워가 20∼30W일 때, 이동도가 비약적으로 향상되는 것을 알 수 있었다.
9. 패시베이션 형성/어닐
마지막으로, 이상과 같이 하여 유리 기판(S)상에 적층된 TFT를 보호하기 위해서, 도 2의 d에 나타낸 바와 같이, 플라즈마 CVD에 의해 SiN막 등의 절연막이 패시베이션층(60)으로서 형성된다. 형성된 패시베이션층(60)은, 압력 40Pa, 기판 온도 450℃의 조건하에 아르곤 가스를 흘리면서 2시간 열처리된다.
또한, 패시베이션층(60)을 열처리하면서 수소 플라즈마 처리를 실행해도 좋다. 이 경우, 수소가 패시베이션층(60) 내부를 확산하여, 채널 영역(30s, 30d 등)까지 도달하고, 채널 영역의 댕글링 본드를 수소로 종단시킨다.
(기판 처리 시스템)
다음으로, 도 1, 2에 나타낸 일련의 프로세스를 실시하는 기판 처리 시스템에 대해서, 도 4를 참조하면서 설명한다. 본 실시 형태에 따른 기판 처리 시스템(100)은, 복수의 처리 장치를 갖는 클러스터형의 장치이다.
(기판 처리 시스템(100))
기판 처리 시스템(100)은, 로드록실(LLM), 반송실(TM; Transfer Module), 클리닝실(CM; Cleaning Module) 및 4개의 프로세스 모듈(PM; Process Module; 1~4)로 구성되어 있다.
로드록실(LLM)은, 대기계로부터 반송된 유리 기판(S)을, 감압 상태에 있는 반송실(TM)을 경유하여 소정의 진공도로 유지된 프로세스 모듈(PM)로 반송하기 위해서, 내부를 소정의 감압 상태로 유지한 진공 반송실이다. 반송실(TM)에는 굽힘과 신장 및 선회(旋回) 가능한 다관절 형상의 반송 아암(Arm)이 배설되어 있다. 기판 처리 시스템(100)은, 가장 먼저, 반송 아암(Arm)을 이용하여 유리 기판(S)을 로드록실(LLM)로부터 클리닝실(CM)로 반송하여, 기판 표면을 클리닝한 후, 프로세스 모듈(PM2)로 반송하여, APCVD에 의해 게이트 산화막(10)을 형성 후, PM3으로 반송하여, 마이크로파 플라즈마 CVD에 의해 미결정 실리콘막(20)을 형성한다.
도 5에 마이크로파 플라즈마 처리를 실행하는 RLSA 플라즈마 CVD 장치(PM3)의 종단면을 모식적으로 나타낸다. RLSA 플라즈마 CVD 장치는, 천정면이 개구된 원통 형상의 처리 용기(300)를 갖고 있다. 천정면의 개구에는, 샤워 플레이트(305)가 끼워넣어져 있다. 처리 용기(300)와 샤워 플레이트(305)는, 처리 용기(300)의 내벽의 단차부와 샤워 플레이트(305)의 하면 외주부와의 사이에 배설된 Ｏ링(310)에 의해 밀폐되고, 이에 따라, 플라즈마 처리를 시행하는 처리실(U)이 형성되어 있다. 예를 들면, 처리 용기(300)는 알루미늄 등의 금속으로 이루어지고, 샤워 플레이트(305)는 알루미늄 등의 금속 또는 유전체로 이루어져, 전기적으로 접지되어 있다.
처리 용기(300)의 저부(底部)에는, 웨이퍼(W)를 올려놓는 서셉터(재치대; 315)가 절연체(320)를 통하여 설치되어 있다. 서셉터(315)에는, 정합기(325a)를 통하여 고주파 전원(325b)이 접속되어 있어, 고주파 전원(325b)으로부터 출력된 고주파 전력에 의해 처리 용기(300)의 내부에 소정의 바이어스 전압(Vpp)을 인가하도록 되어 있다. 또한, 서셉터(315)에는, 코일(330a)을 통하여 고압 직류 전원(330b)이 접속되어 있어, 고압 직류 전원(330b)으로부터 출력된 직류 전압에 의해 기판(S)을 정전 흡착하도록 되어 있다. 또한, 서셉터(315)의 내부에는, 웨이퍼(W)를 냉각하기 위해서 냉각수를 공급하는 냉각 재킷(335)이 형성되어 있다.
샤워 플레이트(305)는, 그 상부에서 커버 플레이트(340)에 의해 덮여져 있다. 커버 플레이트(340)의 상면에는, 레이디얼 라인 슬롯 안테나(345)가 형성되어 있다. 레이디얼 라인 슬롯 안테나(345)는, 다수의 도시하지 않은 슬롯이 형성된 디스크상의 슬롯판(345a)과 슬롯판(345a)을 지지하는 디스크상의 안테나 본체(345b)와 슬롯판(345a)과 안테나 본체(345b)와의 사이에 형성되고, 알루미나(Al2O3) 등의 유전체로 형성되는 지상판(遲相板; 345c)으로 구성되어 있다. 레이디얼 라인 슬롯 안테나(345)에는, 동축 도파관(350)을 통하여 외부에 마이크로파 발생기(355)가 설치되어 있다.
처리 용기(300)에는, 진공 펌프(도시하지 않음)가 부착되어 있어, 가스 배출관(360)을 통하여 처리 용기(300) 내의 가스를 배출함으로써, 처리실(U)을 소망하는 진공도까지 감압하도록 되어 있다.
가스 공급원(365)은, 복수의 밸브(V), 복수의 매스플로우 컨트롤러(MFC), 수소(H2) 가스 공급원(365a), 아르곤(Ar) 가스 공급원(365b) 및 실란(SiH4) 가스 공급원(365c)으로 구성되어 있다. 가스 공급원(365)은, 각 밸브(V)의 개폐 및 각 매스플로우 컨트롤러(MFC)의 열림정도를 각각 제어함으로써, 소망하는 농도의 가스를 처리 용기(300)의 내부로 공급하도록 되어 있다.
수소 가스 및 아르곤 가스는, 제1 유로(370a)를 지나, 샤워 플레이트(305)를 관통하는 가스 도입관(375)으로부터 처리실(U)의 상방으로 공급되고, 실란 가스는, 제2 유로(370b)를 지나 일체형 가스 파이프(380)로부터 상기 수소 가스 및 아르곤 가스보다 하방으로 공급된다. 이러한 구성에 의하면, 마이크로파 발생기(355)로부터 슬롯 및 샤워 플레이트(305)를 통하여 처리실(U) 내에 입사된 마이크로파의 파워에 의해 각종 가스를 여기시켜 플라즈마를 생성한다. 생성된 플라즈마에 의해 미결정 실리콘막(20)이 형성된다.
미결정 실리콘막(20)을 형성 후, 동 프로세스 모듈(PM3)에서 붕소(B)를 도핑하면서 수소 가스 및 실란 가스를 추가로 공급함으로써, 저저항층(30)이 형성된다.
이와 같이 하여 미결정 실리콘막(20)을 형성 후, 기판 처리 시스템(100)은, 기판(S)을 도 4에 나타낸 프로세스 모듈(PM1)로 반송하여, 소망하는 패턴을 이용하여 미결정 실리콘막(20) 및 저저항층(30)을 아일랜드 형상으로 에칭한다.
다음으로, 기판 처리 시스템(100)은, 기판(S)을 프로세스 모듈(PM4)로 반송하여, 스퍼터링에 의해 Al층(40)을 형성하고, 다시, 프로세스 모듈(PM1)로 반송하여, Al층(40) 및 저저항층(30)을 에칭함으로써, 채널 부분을 노출시킨다. 또한, 동 모듈(PM1)에서 기판의 이면을 에칭하고, (도시하지 않은)증착 장치 또는 프로세스 모듈(PM4)의 스퍼터링에 의해 기판의 이면에 Al막(50)을 성막한다.
다시, 기판 처리 시스템(100)은, 기판(S)을 프로세스 모듈(PM3)로 반송하여, 수소 가스 공급원(365a)으로부터 공급된 수소 가스를 마이크로파의 파워에 의해 여기시켜 수소 플라즈마를 생성하고, 플라즈마 중의 수소 이온을 바이어스 전압에 의해 기판 방향으로 가속시켜, 그레인 바운더리의 댕글링 본드를 수소 이온으로 종단(terminate)시킴으로써, 미결정 실리콘막(20)의 계면의 특성을 향상시킨다. 마지막으로, 동 모듈(PM3)에서 패시베이션층(60)을 형성하고, (도시하지 않은)열처리실에서 패시베이션층(60)을 어닐 처리한다.
(미결정 실리콘막의 배향)
이상에 설명한 각 공정 중, 미결정 실리콘막(20)의 계면 근방은 캐리어(전자 또는 홀)가 이동하기 때문에, 막의 특성이 매우 중요해 진다. 그래서, 전술한 바와 같이, 본 실시 형태에 따른 반도체 제조 방법에서는, 수소 플라즈마 처리에 의해 그레인 바운더리의 댕글링 본드에 수소를 터미네이트하여 막의 특성을 향상시키고 있다.
이에 덧붙여, 본 실시 형태에 따른 반도체 제조 방법에서는, 미결정 실리콘막을 형성할 때, 상기 미결정 실리콘막의 결정 방위 배열이 (220)의 배향으로 성장하기 쉽게 프로세스를 제어한다.
전술한 바와 같이, 댕글링 본드에서는 실리콘의 원자는 공유 결합의 상대를 잃고 있는 상태이다. 바꿔 말하면, 댕글링 본드에는 홀 전자로 점해진 결합수가 존재한다. 그러므로, ESR(Electron Spin Resonance)에 의해, 미결정 실리콘막(20)의 계면의 홀 전자의 상태를 계측함으로써, 그레인의 입계에 있어서의 댕글링 본드의 상태를 알 수 있다.
ESR의 결과를 도 6에 나타낸다. 이 결과로부터, 댕글링의 밀도는, (111) 배향에서 약 6×1017㎝-3, (220) 배향에서 약 7×1016㎝-3이며, (220) 배향쪽이 (111) 배향보다도 약 1자리수 작다. 이는, (220) 배향쪽이 (111) 배향보다 댕글링 본드가 적은 것을 나타내고 있다. 이유로서는, (111) 배향에서는 기둥 형상 결정이 보이는 것에 대하여, (220) 배향에서는 결정이 횡방향으로 넓어져, 그레인의 바운더리가 그다지 뚜렷하지 않기 때문에, (220) 배향으로 결정이 성장하는 과정에서는, 댕글링 본드(결정 결함)가 적은 것은 아닌가라고 추정된다.
또한, (111) 배향으로 성장한 미결정 실리콘막(20)은, 고(高)플로우 레이트 조건으로서, 실란 가스 3sccm, 수소 가스 35sccm, 압력 13.3Pa, 기판 온도 350℃의 조건하에서 마이크로파 플라즈마에 의해 성막되었다. 한편, (220) 배향으로 성장한 미결정 실리콘막(20)은, 저(低)플로우 레이트 조건으로서, 실란 가스 0.48sccm, 수소 가스 3sccm, 압력 4Pa, 기판 온도 350℃의 조건하에서 마이크로파 플라즈마에 의해 성막되었다.
발명자들은, 이 성막 조건을 이용하여 TFT를 작성하고, 수소 플라즈마 처리를 행하였다. 그 결과에 기초하여, 우선, 발명자들은, 미결정 실리콘막(20)의 결정 구조의 막두께 의존성에 대해서 검토했다. 도 7은 횡축에 미결정 실리콘막(20)의 막두께(nm)를 나타내고, 좌종축에 X선 회절(XRD: X―ray Diffraction)의 피크의 강도비(I(220)/I(111))를 나타내고, 우종축에 RMS(Root Mean Square)를 나타낸다. RMS는 막표면의 요철을 의미한다.
그래프의 실선은, XRD 회절 결과에 따른 피크 강도비(I(220)/I(111))의 막두께 의존성을 나타낸다. 예를 들면, 도 8에 나타낸 XRD 강도의 측정 결과의 일 예에 의하면, 피크 강도비(I(220)/I(111))≒1.14가 되었다. 한편, 그래프의 파선은 RMS이다. 이들 결과에 의하면, 약 300nm의 막두께 이상으로부터 (220) 배향으로의 성장 비율이 높아지는 방향으로 막을 안정되게 성장시킬 수 있다.
(미결정 막의 온도 의존성 및 수소 유량 의존성)
다음으로, 발명자들은, 미결정 실리콘막(20)의 온도 의존성 및 수소 유량 의존성에 대해서 실험을 행하였다. 이 실험에서는, 실란 가스의 유량을 3sccm, 수소 가스와 아르곤 가스의 합계 유량을 35sccm으로 설정하고(가스의 총 유량 38sccm), 기판 온도를 250℃, 300℃, 350℃의 3종류로 설정하여, 성막 가스의 총 유량에 대한 수소 가스의 유량을 변화시켰다. 그 결과를 도 9에 나타낸다.
이에 따르면, 미결정 실리콘막이 성장하는 배향과 기판 근방의 온도 및 수소의 유량과의 사이에는 상관 관계가 있는 것을 알 수 있다. 구체적으로는, 기판 온도가 250℃인 경우, (111) 배향에 대한 (220) 배향으로의 성장 비율은 그다지 향상되지 않았다. 한편, 기판 온도가 300℃인 경우, 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율은, 기판 온도가 250℃인 경우에 비하여 높아지고, 또한, 기판 온도가 350℃인 경우에는, 기판 온도가 300℃인 경우에 비하여 더욱 높아졌다. 이 결과, 발명자들은, 기판 온도를 300∼350℃의 범위로 설정하면 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율을 높게 할 수 있는 것을 발견했다.
또한, 동 온도에서는, 가스의 총 유량에 대한 수소 가스의 유량비가 높아지면 높아질수록, 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 높아지는 것을 알 수 있었다. 이에 따라, 발명자들은, 기판 근방의 온도를 300∼350℃의 범위 내로 설정하고, 추가로 가스의 총 유량에 대한 수소 가스의 유량비를 높임으로써, (220) 배향으로 보다 성장한 미결정 실리콘막(20)을 성막할 수 있는 것을 밝혀냈다.
(미결정 막의 수소 유량 의존성)
다음으로, 발명자들은, 미결정 실리콘막(20)의 수소 유량 의존성에 대한 다른 실험을 행하였다. 이 실험에서는, 도 10에 나타낸 바와 같이, 실란 가스의 유량을 0.48sccm으로 설정하고, 수소 가스와 아르곤 가스의 합계 유량을 10sccm(곡선(G)), 35sccm(곡선(H))의 2패턴으로 변화시켰다.
이 결과, 발명자들은, 미결정 실리콘막(20)의 형성시, 가스의 총유량에 대한 수소 가스의 함유량을 늘리면 늘릴수록, 성막된 미결정 실리콘막의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 높아지는 것을 발견했다.
또한, 플라즈마 조사 전에 아르곤 가스 및 수소 가스로 이루어지는 생(生) 가스를 처리실 내로 도입하고(Ar/H2 pre―treatment), 그 후, 수소 가스와 아르곤 가스의 합계 유량을 10sccm으로 제어한 상태에서 상기 각종 가스를 도입하면서 플라즈마에 의해 미결정 실리콘막을 형성하면, (220) 배향으로의 성장 비율이 매우 높은 미결정 실리콘막을 형성할 수 있었다.
그러므로, 발명자들은, 미결정 실리콘막(20)의 형성시, 성막 가스에 수소 가스를 혼합시킴으로써, 미결정 실리콘막(20)의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율을 높게 할 수 있고, 추가로, 미결정막 형성 전에 처리실에 수소를 포함하는 생 가스를 흘림(프리 트레이트먼트)으로써, 댕글링 본드가 매우 적은 미결정 실리콘막을 형성할 수 있는 것을 해명했다.
(미결정 실리콘막으로의 수소 플라즈마 처리, 미결정 실리콘막의 RF 바이어스 의존성)
전술한 바와 같이, 발명자들은, 도 11에 나타낸 바와 같이, 마이크로파의 파워를 2000W, 처리실 내의 압력을 13.3Pa, 기판 온도를 300℃, TFT의 폭/길이(W/L)를 20/5㎛로 설정하고, 이 조건에 있어서 5분간, 수소 플라즈마 처리를 시행한 경우의 이동도(μ(㎠/Vsec))를 검증했다. 이 결과, 발명자들은, 미결정 실리콘막(20)의 형성시, RF 바이어스의 파워를 15∼35W의 범위로 설정함으로써, 바이어스 전압(Vpp)이 약 500∼800V에서, 이동도(μ)가 높아지고, RF 바이어스의 파워를 20∼30W의 범위로 설정함으로써, 더욱 이동도(μ)를 향상시킬 수 있는 것을 알 수 있었다.
수소 플라즈마 처리 후의 박막 트랜지스터의 이동 특성을 도 12A 및 도 12B에 나타낸다. 도 12A에 수소 플라즈마 처리를 행하지 않았던 박막 트랜지스터의 게이트 전압(Vg)에 대한 이동도(μ) 및 드레인 전류를 나타내고, 도 12B에 수소 플라즈마 처리를 행한 경우의 이동도(μ) 및 드레인 전류를 나타낸다. 또한, TFT의 폭/길이를 20/4㎛, 드레인 전압을 0.1V로 한다.
이에 따르면, 미결정 실리콘막(20)의 이동도에 큰 차이가 보여진다. 구체적으로는, 수소 플라즈마 처리를 행하지 않은 경우, 미결정 실리콘막(20)의 이동도(μ)의 최대치가 0.001㎠/Vsec에 미치지 못한 것에 대하여, 수소 플라즈마 처리를 행한 경우에는 1.4㎠/Vsec를 달성할 수 있었다.
또한, 게이트 전압(Vg)에 대한 드레인 전류(Id)의 변화에 대해서도 현저한 차이가 발생했다. 즉, 수소 플라즈마 처리를 행하지 않은 경우의 on/off비는 2자리수 정도였던 것에 대하여, 수소 플라즈마 처리를 행한 경우의 on/off비는 5자리수 이상을 달성할 수 있었다.
이상에 설명한 바와 같이, 발명자들은, 고밀도 플라즈마를 이용하여 적어도 (220)의 결정 방위 배열로 성장시키도록 플라즈마 조건을 최적화시켜 미결정 실리콘막(20)을 성막하고, 성막된 미결정 실리콘막(20)을 추가로 수소로 터미네이트 함으로써, 매우 결함이 적고, 높은 이동도, 높은 on/off의 특성을 갖는 미결정 실리콘막을 형성하는 것에 성공했다.
다이아몬드의 결정 구조를 가진 미결정 실리콘막에서는, (220)의 배향면보다 (111)의 배향면에 더 많은 원자가 존재한다. 그러므로, 미결정 실리콘막의 경우, 원자의 밀도가 높은 (111)의 배향면쪽이 (220)의 배향면에 비하여, 실리콘 원자가 공유 결합의 상대를 잃어, 댕글링 본드가 생기기 쉽다고 생각된다. 이 관점에서, (220)의 배향으로 막이 성장하도록 미결정 실리콘막의 형성 과정을 제어함으로써, 댕글링 본드가 적고, 이동도 및 on/off비가 높은 채널층을 형성할 수 있다.
또한, 형성된 미결정 실리콘막(20)에 대하여 수소 플라즈마 처리를 시행함으로써, 미결정 실리콘막(20)을 구성하는 그레인의 입계의 댕글링 본드를 수소로 터미네이트 한다. 이 결과, 이동도 및 on/off비를 더욱 높여, 저소비 전력으로 고속 처리가 가능하한 박막 트랜지스터를 제조할 수 있다.
(마이크로파 플라즈마 처리 장치의 다른 구성)
또한, 본 실시 형태에 따른 반도체 제조 방법을 이용하여 박막 트랜지스터를 제조하는 반도체 제조 장치는, 도 5의 RLSA 플라즈마 장치에 한하지 않고, 예를 들면, 도 13에 나타낸 바와 같이, 소망하는 진공도로 유지된 처리 용기(500)의 내부에서 서셉터(505)에 올려놓여진 기판(S)을 플라즈마 처리하는 플라즈마 처리 장치로서, 타일 형상으로 형성된 복수매의 유전체판(510)을 처리 용기(500)의 천정면에 균등하게 배치한 CMEP(Cellular Microwave Excitation Plasma) 플라즈마 처리 장치여도 좋다.
마이크로파 플라즈마 처리 장치는, 처리 용기(500)와 덮개체(510)를 구비하고 있다. 처리 용기(500)는, 그 상부가 개구된, 바닥이 있는 입방체 형상을 갖고 있다. 처리 용기(500)와 덮개체(510)는, 덮개 본체(21)의 하면 외주부와 처리 용기(500)의 상면 외주부와의 사이에 배설된 Ｏ링(32)에 의해 밀폐되고, 이에 따라, 플라즈마 처리를 시행하는 처리실(U)이 형성되어 있다. 처리 용기(500) 및 덮개체(510)는, 예를 들면, 알루미늄 등의 금속으로 이루어지며, 전기적으로 접지되어 있다.
처리 용기(500)에는, 그 내부에서 기판(G)을 올려놓기 위한 서셉터(11; 재치대)가 형성되어 있다. 서셉터(11)는, 예를 들면 질화 알루미늄으로 이루어지며, 그 내부에는 급전부(11a) 및 히터(11b)가 형성되어 있다.
급전부(11a)에는, 정합기(12a)(예를 들면, 콘덴서)를 통하여 고주파 전원(12b)이 접속되어 있다. 또한, 급전부(11a)에는, 코일(13a)을 통하여 고압 직류 전원(13b)이 접속되어 있다. 정합기(12a), 고주파 전원(12b), 코일(13a) 및 고압 직류 전원(13b)은, 처리 용기(500)의 외부에 형성되어 있다. 또한, 고주파 전원(12b) 및 고압 직류 전원(13b)은 접지되어 있다.
급전부(11a)는, 고주파 전원(12b)으로부터 출력된 고주파 전력에 의해 처리 용기(500)의 내부에 소정의 바이어스 전압을 인가하도록 되어 있다. 또한, 급전부(11a)는, 고압 직류 전원(13b)으로부터 출력된 직류 전압에 의해 기판(G)을 정전 흡착하도록 되어 있다.
히터(11b)에는, 처리 용기(500)의 외부에 형성된 교류 전원(14)이 접속되어 있어, 교류 전원(14)으로부터 출력된 교류 전압에 의해 기판(G)을 소정의 온도로 유지하도록 되어 있다.
처리 용기(500)의 저면은 통 형상으로 개구되고, 그 외부 주연에는 벨로즈(15)의 일단(一端)이 장착되어 있다. 또한, 벨로즈(15)의 타단(他端)은 승강 플레이트(16)에 고착되어 있다. 이와 같이 하여, 처리 용기(500) 저면의 개구 부분은, 벨로즈(15) 및 승강 플레이트(16)에 의해 밀폐되어 있다.
서셉터(11)는, 승강 플레이트(16)상에 배설된 통체(17)로 지지되어 있어, 승강 플레이트(16) 및 통체(17)와 일체가 되어 승강하고, 이에 따라, 서셉터(11)를 처리 프로세스에 따른 높이로 조정하도록 되어 있다. 또한, 서셉터(11)의 주위에는, 처리실(U)의 가스의 흐름을 바람직한 상태로 제어하기 위한 배플(baffle)판(18)이 형성되어 있다.
처리 용기(500)의 저부에는, 처리 용기(500)의 외부에 형성된 진공 펌프(도시하지 않음)가 구비되어 있다. 진공 펌프는, 가스 배출관(19)을 통하여 처리 용기(500) 내의 가스를 배출함으로써, 처리실(U)을 소망하는 진공도까지 감압한다.
덮개체(510)에는, 덮개 본체(21), 6개의 방형 도파관(33), 슬롯 안테나(38) 및, 유전체(복수매의 유전체판(31)으로 구성)가 형성되어 있다. 6개의 방형 도파관(33)은, 그 단면 형상이 직사각형 형상이며, 덮개 본체(21)의 내부에서 평행하게 나란히 형성되어 있다. 각 방형 도파관(33)의 내부는, 불소 수지(예를 들면 테프론(등록 상표)), 알루미나(Al2O3), 석영 등의 유전 부재(34)로 충전되어 있어, 그 유전 부재(34)에 의해, λg1=λc/(ε1)1/2의 식에 따라서 각 방형 도파관(33)의 관내 파장(λg1)이 제어된다. 여기에서, λc는 자유 공간의 파장, ε1은 유전 부재(34)의 유전율이다.
각 방형 도파관(33)은, 상부에서 개구하고, 그 개구에는, 가동부(35)가 승강이 자유롭게 삽입되어 있다. 가동부(35)는, 알루미늄 등의 비(非)자성체인 도전성 재료로 형성되어 있다.
덮개 본체(21)의 외부로서, 각 가동부(35)의 상면에는, 승강 기구(36)가 각각 형성되어 있어, 가동부(35)를 승강 이동시킨다. 이러한 구성에 의해, 유전 부재(34)의 상면까지를 한도로 하여, 가동부(35)를 승강 이동시킴으로써, 방형 도파관(33)은, 그 높이를 임의로 바꿀 수 있게 되어 있다.
슬롯 안테나(38)는, 덮개 본체(21)의 하방에서 덮개 본체(21)와 일체가 되어 형성되어 있다. 슬롯 안테나(38)는, 알루미늄 등의 비자성체인 금속으로 형성되어 있다. 슬롯 안테나(38)에는, 각 방형 도파관(33)의 하면에서, 도 2에 나타낸 13개의 슬롯(37; 개구)이, 각각 직렬로 나란히 형성되어 있다. 각 슬롯(37)의 내부에는, 불소 수지, 알루미나(Al2O3), 석영 등의 유전 부재가 충전되어 있어, 그 유전 부재에 의해, λg2=λc/(ε2)1/2의 식에 따라서 각 슬롯(37)의 관내 파장(λg2)이 제어된다. 여기에서, λc는 자유 공간의 파장, ε2는 슬롯(37) 내부의 유전 부재의 유전율이다.
각 유전 본체(31)는, 서로 인접하는 2개의 방형 도파관(33)의 하면에 형성된 26개(=13개×2열)의 슬롯(37) 중, 2개의 슬롯을 걸치도록 각각 부착되어 있다. 이상의 구성에 의해, 슬롯 안테나(38)의 하면에는, 타일 형상으로 형성된 복수의 유전체판(31)이 등간격으로 어레이 형상으로 부착된다.
각 유전 본체(31)는, 석영 유리, AlN, Al2O3, 사파이어, SiN, 세라믹 등의 유전 재료를 이용하여 형성되어 있다. 각 유전체판(31)에는, 도 13에 나타낸 바와 같이 기판(G)과 대향하는 면에서 요철이 형성되어 있다. 이와 같이, 각 유전체판(31)에 오목부 또는 볼록부 중 적어도 어느 한쪽을 형성함으로써, 표면파가, 각 유전체판(31)의 표면을 전파할 때의 전계 에너지의 손실이 증가하고, 이에 따라, 표면파의 전파를 억지할 수 있다. 이 결과, 정재파의 발생을 억제하여, 균일한 플라즈마를 생성할 수 있다. 또한, 각 방형 도파관(33)의 하면에 형성되는 슬롯(37)의 개수는 임의이다.
슬롯 안테나(38)의 하면에는, 복수의 유전체판(31)을 지지하기 위해서 격자 형상으로 형성된 들보(26)가 형성되어 있다. 각 유전체판(31)은, 그 유전체판(31)과 들보(26; 들보(26a∼26d))에 단차(段差)가 형성되도록, 그 주연에서 들보(26)에 각각 지지되어 있다. 즉, 들보(26)는, 각 유전체판(31)의 주연에서 들보(26)가 기판(G)측으로 돌출되도록 형성되어 있다. 들보(26)는 알루미늄 등의 비자성체인 도전성 재료로 형성되어 있다.
들보(26)의 하면에는, 그 일부에서 복수의 지지체(27; 지지체(27a∼27d))가 형성되어 있다. 각 가스 파이프(28; 예를 들면, 하단의 가스 샤워 헤드를 구성하는 한 단위로 이루어지는 파츠(parts))의 양단은, 지지체(27)에 의해 지지되어 있다. 가스 파이프(28)는, 알루미나 등의 유전체로 형성되어 있다.
냉각수 배관(44)에는, 마이크로파 플라즈마 처리 장치(100)의 외부에 배치된 냉각수 공급원(45)이 접속되어 있어, 냉각수 공급원(45)으로부터 공급된 냉각수가 냉각수 배관(44) 내를 순환하여 냉각수 공급원(45)으로 돌아감으로써, 덮개 본체(21)는, 소망하는 온도로 유지되도록 되어 있다.
이상에 설명한 구성에 의해, 마이크로파 발생기(40)로부터 출력된, 예를 들면, 2.45GHz×3의 마이크로파는, 각 방형 도파관(33)을 전파하고, 각 슬롯(37)을 지나, 각 유전체판(31)을 투과하여 처리실(U) 내로 입사되도록 되어 있다.
가스 공급원(43)은, 복수의 밸브(밸브(43a1, 43a3, 43b1, 43b3, 43b5, 43b7)), 복수의 매스플로우 컨트롤러(매스플로우 컨트롤러(43a2, 43b2, 43b6)), 산소 가스 공급원(43a4), 실란 가스 공급원(43b4) 및 아르곤 가스 공급원(43b8)으로 구성되어 있다.
가스 공급원(43)은, 각 밸브(V)의 개폐 및 각 마이크로 컨트롤러(MFC)의 열림정도를 각각 제어함으로써, 소망하는 농도의 수소 가스, 실란 가스 및 아르곤 가스를 처리 용기(500) 내로 각각 공급하도록 되어 있다.
가스 도입관(29; 가스 도입관(29a∼29d))은, 들보(26)의 내부를 관통하고 있다. 가스 도입관(29a, 29c)에는, 제1 유로(42a)를 통하여 수소 가스 공급원(43a4)이 접속되어 있다. 또한, 가스 도입관(29b, 29d)에는, 제2 유로(42b)를 통하여 실란 가스 공급원(43b4) 및 아르곤 가스 공급원(43b8)이 접속되어 있다.
수소 가스는, 예를 들면, 가스 도입관(29a, 29c)을 지나 각 유전체판(31)과 각 가스 파이프(28)와의 사이의 공간에 도입되어, 마이크로파의 전계 에너지에 의해 플라즈마화 된다. 한편, 실란 가스 및 아르곤 가스의 혼합 가스는, 가스 도입관(29b, 29d)을 지나, 각 가스 파이프(28)에 형성된 가스 공급공으로부터 서셉터(11)상의 기판(G)측으로 도입된다. 이와 같이 하여 생성된 플라즈마에 의해 미결정 실리콘막(20)이 형성된다.
특히, 상기 CMEP 플라즈마 처리 장치에서는, 타일 형상의 유전체판(31)이 어레이 형상으로 형성된다. 각 유전체(31)는, 격자 형상으로 형성된 들보(26)로 지지되고, 처리 용기의 천정면에 고정되어 있다. 들보(26)는, 비자성체의 도전성 부재에 의해 형성되어 있다. 2.45GHz의 마이크로파의 자유 공간에 있어서의 파장은 약 120mm이다. 각 유전체판(31)을 투과한 마이크로파는, 유전체(31)의 하면과 플라즈마와의 사이를 표면파(진행파)가 되어 전반하고, 들보(26)에 도달하면 반사하여 반사파가 된다. 통상, 진행파와 반사파와의 간섭에 의해 정재파가 발생한다. 그러나, 상기 CMEP 플라즈마 처리 장치에서는, 유전체판(31)이 120mm×120mm 정도의 크기이며, 이는, 종횡 모두 고작 정재파의 1파장 정도의 길이밖에 없기 때문에, CMEP 플라즈마 처리 장치에서는 정재파는 거의 발생하지 않는다고 생각해도 좋다. 정재파는 균일한 플라즈마를 안정적으로 생성할 때의 방해가 되기 때문에, CMEP 플라즈마 처리 장치에 의하면, 유전체판(31)을 소정의 간격마다 어레이 형상으로 다수 형성함으로써, 균일하고 안정적으로 생성된 플라즈마를 이용하여 대면적의 유리 기판에 대하여 정밀한 미결정 실리콘막(20)을 형성할 수 있다.
이상에 설명한 반도체 제조 방법을 이용하여 박막 트랜지스터를 제조하는 반도체 제조 장치에 의하면, 채널층의 계면에서의 이동도 및 on/off비를 높게 유지하여, 고속 처리가 가능하고 소비 전력이 낮은 박막 트랜지스터를 제조할 수 있다. 또한, 본 실시 형태에 따른 반도체 제조 방법은, 실리콘 웨이퍼에 형성하는 반도체의 제조 방법과 플랫 패널 디스플레이(FPD: Flat Pannel Display)상에 형성하는 반도체의 제조 방법을 포함한다.
또한, 미결정 실리콘막을 채널층에 이용함으로써 어닐 처리가 불필요하게 되고, 이에 따라, 프로세스 중의 온도를 600℃ 이하로 유지함으로써 저렴한 유리 기판상에 박막 트랜지스터를 형성할 수 있다.
상기 실시 형태에 있어서, 각부의 동작은 서로 관련되어 있어, 서로의 관련을 고려하면서, 일련의 동작으로서 치환할 수 있다. 그리고, 이와 같이 치환함으로써, 박막 트랜지스터를 제조하는 반도체 제조 방법의 발명의 실시 형태를, 반도체 제조 방법을 이용하여 박막 트랜지스터를 제조하는 반도체 제조 장치의 실시 형태로 할 수 있다.
또한, 상기 실시 형태에서는, RLSA 플라즈마 처리 장치나 CMEP 플라즈마 처리 장치를 이용하여 플라즈마 CVD에 의해 미결정 실리콘막이 성막되었다. 그러나, 미결정 실리콘막의 형성은, 용량 결합형(평행 평판형) 플라즈마 처리 장치나 유도 결합형 플라즈마 처리 장치를 이용하여 생성된 고밀도 플라즈마에 의해 CVD 처리나 스퍼터링 처리에 의해 형성할 수도 있다.
또한, 상기 반도체 제조 장치에 의해 제조된 박막 트랜지스터를 표시 장치에 장착함으로써, 고속 처리가 가능하고 소비 전력이 낮은 표시 장치를 제품화할 수 있다. 표시 장치로서는, 유기 EL(Electroluminescence) 디스플레이나 플라즈마 디스플레이, 액정 디스플레이(LCD: Liquid Crystal Display) 등을 들 수 있다.
상기 반도체 제조 장치에 의해 처리되는 유리 기판의 사이즈는, 730mm×920mm 이상이다. 예를 들면, 상기 반도체 제조 장치는, 730mm×920mm(챔버 내의 치수, 1000mm×1190mm)의 G4.5 기판 사이즈나 1100mm×1300mm(챔버 내의 치수, 1470mm×1590mm)의 G5 기판 사이즈 이상의 기판을 연속 성막 처리할 수 있다.
또한, 상기 반도체 제조 장치에 의해 상기 처리가 시행되는 피처리체는, 유리 기판에 한정되지 않고, 직경이 200mm나 300mm 등의 실리콘 웨이퍼 등이어도 좋다.
이상, 첨부 도면을 참조하면서 본 발명의 매우 적합한 실시 형태에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 말할 필요도 없다. 당업자라면, 특허 청구의 범위에 기재된 범주 내에 있어서, 각종의 변경예 또는 수정예에 생각이 미칠 수 있는 것은 분명하며, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것이라고 이해된다.
예를 들면, 상기 실시 형태에서는, 보텀 게이트 구조의 박막 트랜지스터의 제조 프로세스를 예로 들었지만, 본 발명은, 미결정 실리콘막으로부터 볼 때 유리 기판과 반대로 게이트 전극이 배치되는 톱 게이트 구조의 박막 트랜지스터를 제조하는 방법에도 이용할 수 있다.
또한, 본 발명에 이용되는 기판은, 예를 들면, 유기 EL 디스플레이나 플라즈마 디스플레이, 액정 디스플레이 등에 이용되는 기판이면 좋고, 본 발명에 따른 반도체 제조 장치는, 이러한 기판에 상기 제조 방법으로 박막 트랜지스터를 형성할 수 있는 장치이면 좋다.
10 : 게이트 산화막
20 : 미결정 실리콘막
30 : 저(低)저항층
40 : 알루미늄 배선용 막
50 : 이면(裏面) Al층
60 : 패시베이션층
100 : 기판 처리 시스템
PM1, PM2, PM3, PM4 : 프로세스 모듈
S : 기판

Claims (12)

  1. n채널 박막 트랜지스터 및 p채널 박막 트랜지스터 중 적어도 어느 한쪽을 제조하는 반도체 제조 방법으로서,
    고밀도 플라즈마를 이용하여 적어도 (220)의 결정 방위 배열로 성장시키도록 미결정 실리콘막을 형성하는 제1 공정과,
    수소 함유 플라즈마에 의해 상기 미결정 실리콘막을 수소로 종단(terminate)시키는 제2 공정을 구비하는 반도체 제조 방법.
  2. 제1항에 있어서,
    상기 고밀도 플라즈마는, 레이디얼 라인 슬롯 안테나가 배치된 플라즈마 처리 장치의 상기 레이디얼 라인 슬롯 안테나로부터 내부로 공급된 마이크로파의 파워를 이용하여 소망하는 가스를 여기시킴으로써 생성되는 반도체 제조 방법.
  3. 제1항에 있어서,
    상기 고밀도 플라즈마는, 타일 형상의 복수의 유전체판이 어레이 형상으로 배치된 플라즈마 처리 장치의 복수의 유전체판으로부터 내부로 공급된 마이크로파의 파워를 이용하여 소망하는 가스를 여기시킴으로써 생성되는 반도체 제조 방법.
  4. 제1항에 있어서,
    상기 제1 공정시, 상기 미결정 실리콘막의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 높아지도록, 피처리체 근방의 온도를 300∼350℃의 범위 내로 설정하는 반도체 제조 방법.
  5. 제1항에 있어서,
    상기 제1 공정시, 상기 미결정 실리콘막의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 높아지도록, 성막 가스에 수소 가스를 혼합시키는 반도체 제조 방법.
  6. 제1항에 있어서,
    상기 제2 공정은, 상기 미결정 실리콘막을 형성한 후에 실행되는 반도체 제조 방법.
  7. 제1항에 있어서,
    상기 제2 공정은, 패시베이션층을 형성하기 전에 실행되는 반도체 제조 방법.
  8. 제1항에 있어서,
    상기 고밀도 플라즈마는, 타일 형상으로 형성된 복수의 유전체판을 투과하여 처리실 내로 공급된 마이크로파의 파워를 이용하여 소망하는 가스를 여기시킴으로써 생성되는 반도체 제조 방법.
  9. 제1항에 있어서,
    프로세스 중, 피처리체 근방의 온도를 600℃ 이하로 제어하는 반도체 제조 방법.
  10. 제1항에 있어서,
    상기 제1 공정 전, 상기 미결정 실리콘막의 결정 방위 배열 (111)에 대한 결정 방위 배열 (220)으로의 성장 비율이 높아지도록, 수소 가스를 포함하는 소정의 가스를 처리실 내로 도입하는 반도체 제조 방법.
  11. 제1항에 기재된 반도체 제조 방법을 이용하여 박막 트랜지스터를 제조하는 반도체 제조 장치.
  12. 제11항에 기재된 반도체 제조 장치에 의해 제조된 박막 트랜지스터를 장착한 표시 장치.
KR1020107002509A 2007-09-14 2008-09-09 반도체 제조 방법, 반도체 제조 장치 및 표시 장치 KR101046625B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-239646 2007-09-14
JP2007239646A JP2009071163A (ja) 2007-09-14 2007-09-14 半導体製造方法、半導体製造装置および表示装置
PCT/JP2008/066217 WO2009034963A1 (ja) 2007-09-14 2008-09-09 半導体製造方法、半導体製造装置および表示装置

Publications (2)

Publication Number Publication Date
KR20100047859A KR20100047859A (ko) 2010-05-10
KR101046625B1 true KR101046625B1 (ko) 2011-07-05

Family

ID=40451970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002509A KR101046625B1 (ko) 2007-09-14 2008-09-09 반도체 제조 방법, 반도체 제조 장치 및 표시 장치

Country Status (3)

Country Link
JP (1) JP2009071163A (ko)
KR (1) KR101046625B1 (ko)
WO (1) WO2009034963A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007682A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6172660B2 (ja) * 2012-08-23 2017-08-02 東京エレクトロン株式会社 成膜装置、及び、低誘電率膜を形成する方法
JP6194850B2 (ja) * 2014-05-21 2017-09-13 株式会社島津製作所 薄膜形成装置
WO2023234150A1 (ja) * 2022-05-31 2023-12-07 京セラ株式会社 流路構造体、半導体製造装置および流路構造体の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079312A (ja) * 2003-08-29 2005-03-24 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置
JP2007048982A (ja) * 2005-08-10 2007-02-22 Tokyo Electron Ltd プラズマ処理装置の制御方法およびプラズマ処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159021A (ja) * 1988-12-13 1990-06-19 Agency Of Ind Science & Technol 微結晶の配向性制御方法
JPH04152626A (ja) * 1990-10-17 1992-05-26 Seiko Epson Corp 半導体装置の製造方法
JP2002371357A (ja) * 2001-06-14 2002-12-26 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079312A (ja) * 2003-08-29 2005-03-24 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置
JP2007048982A (ja) * 2005-08-10 2007-02-22 Tokyo Electron Ltd プラズマ処理装置の制御方法およびプラズマ処理装置

Also Published As

Publication number Publication date
JP2009071163A (ja) 2009-04-02
WO2009034963A1 (ja) 2009-03-19
KR20100047859A (ko) 2010-05-10

Similar Documents

Publication Publication Date Title
US7011866B1 (en) Method and apparatus for film deposition
KR100348343B1 (ko) 실리콘 산화막 열처리 방법 및 장치
CN104428441B (zh) 由物理气相沉积形成的氮化铝缓冲层和活性层
KR100797018B1 (ko) 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
CN102160141A (zh) 以微波等离子体生产介电层的设备和方法
KR102118268B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US20230377958A1 (en) Cluster processing system for forming a metal containing material
KR20100086042A (ko) 박막 물질들의 입자 빔 보조 변형
KR101133787B1 (ko) 막의 형성 방법, 박막 트랜지스터, 태양 전지, 제조 장치 및 표시 장치
KR101046625B1 (ko) 반도체 제조 방법, 반도체 제조 장치 및 표시 장치
JP2001131741A (ja) 触媒スパッタリングによる薄膜形成方法及び薄膜形成装置並びに半導体装置の製造方法
JPH08115901A (ja) プラズマ処理方法およびプラズマ処理装置
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
KR20140116797A (ko) 마이크로파 가열 처리 방법
JP2006286705A (ja) プラズマ成膜方法及び成膜構造
JP2008243965A (ja) 半導体処理装置および半導体処理方法
JP2000150389A (ja) プラズマｃｖｄ装置およびこれを用いた半導体装置の製造方法
JP2013047388A (ja) 微結晶シリコン膜形成方法、微結晶シリコン膜成膜装置および表示装置
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JP2001210605A (ja) 半導体装置の製造装置、およびイオンドーピング装置
JP3406386B2 (ja) 枚葉式プラズマｃｖｄ装置
KR100434313B1 (ko) 비정질 실리콘의 결정화 방법
JP2002237598A (ja) 薄膜トランジスタの製造方法
JP2001168055A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee