JP2005079312A - 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置 - Google Patents

半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置 Download PDF

Info

Publication number
JP2005079312A
JP2005079312A JP2003307177A JP2003307177A JP2005079312A JP 2005079312 A JP2005079312 A JP 2005079312A JP 2003307177 A JP2003307177 A JP 2003307177A JP 2003307177 A JP2003307177 A JP 2003307177A JP 2005079312 A JP2005079312 A JP 2005079312A
Authority
JP
Japan
Prior art keywords
substrate
stage
predetermined
film
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003307177A
Other languages
English (en)
Inventor
Osamu Aoki
理 青木
Masaki Nakahori
正樹 中堀
Shoichi Takanabe
昌一 高鍋
Takao Sakamoto
孝雄 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Mitsubishi Electric Corp
Original Assignee
Advanced Display Inc
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc, Mitsubishi Electric Corp filed Critical Advanced Display Inc
Priority to JP2003307177A priority Critical patent/JP2005079312A/ja
Publication of JP2005079312A publication Critical patent/JP2005079312A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 比較的低温にて不純物イオンの活性化が図られる半導体装置の製造方法と、それに適用される半導体製造装置と、それによって製造される液晶表示装置を提供する。
【解決手段】 シリコン酸化膜12の形成されたガラス基板2が、ガラス基板2の裏側の面を下にしてステージ55a上に直接載置される。載置されたガラス基板2に対して、光学系54により表側の面からレーザ光としてNd:YAGレーザの第2高調波がガラス基板2の面に対して斜めに照射される。照射されたレーザ光の一部は、ポリシリコン膜6aを透過してガラス基板2の裏面にて反射され、その一部はポリシリコン膜6aに照射される。一方、レーザ光の残りの成分は、ガラス基板2を透過してステージ55aの鏡面にて反射され、その一部はポリシリコン膜6aに照射される。
【選択図】 図13

Description

本発明は、半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置に関し、特に、注入された不純物イオンを活性化させるための工程を備えた半導体装置の製造方法と、その工程に使用される半導体製造装置と、そのような半導体装置の製造方法によって得られる液晶表示装置とに関するものである。
液晶ディスプレーなどに代表される画像を表示する機能を備えた半導体装置では、画素スイッチング用として絶縁基板上に複数の薄膜トランジスタが形成される。そこで、従来の半導体装置の製造方法の一例として、特許文献1に開示された半導体装置の製造方法について説明する。
まず、絶縁基板としてのガラス基板上に、たとえばPECVD(Plasma Enhanced Chemical Vapor Deposition)法により、シリコン窒化膜とシリコン酸化膜との2層の膜が下地膜として形成される。次に、その下地膜の上にアモルファスシリコン膜が形成される。そのアモルファスシリコン膜に所定のレーザ光を照射することによって、アモルファスシリコン膜が結晶化されてポリシリコン膜となる。
次に、そのポリシリコン膜上に所定のレジストパターンが形成され、そのレジストパターンをマスクとしてポリシリコン膜にエッチングを施すことにより、ソース領域、チャネル領域およびドレイン領域となるポリシリコン膜の部分がパターニングされる。次に、薄膜トランジスタのしきい値電圧を制御するための所定の不純物イオンがポリシリコン膜の部分に注入される。
そのポリシリコン膜の部分を覆うように、ガラス基板上にゲート絶縁膜となるシリコン酸化膜が形成される。そのシリコン酸化膜上にゲート電極が形成される。次に、ポリシリコン膜の部分を覆うように下地膜上にゲート絶縁膜が形成される。そのゲート絶縁膜上にゲート電極が形成される。
次に、ゲート電極および所定のレジストパターンをマスクとしてポリシリコン膜の部分に、LDD(Lightly Doped Drain)構造のソース領域・ドレイン領域を形成するための所定の導電型の不純物イオンが注入される。次に、レーザ光を照射することによって、ポリシリコン膜の部分に注入された不純物が活性化される。このようにしてソース・ドレイン領域およびゲート電極を含む薄膜トランジスタが形成される。
次に、薄膜トランジスタを覆うように層間絶縁膜が形成される。その層間絶縁膜にソース領域・ドレイン領域の表面をそれぞれ露出するコンタクトホールが形成される。そのコンタクトホール内を埋めるように所定の配線電極が形成される。その後、配線電極を覆うようにシリコン酸化膜およびシリコン窒化膜が形成される。このようにして、半導体装置における薄膜トランジスタの主要な部分が形成される。
特開平10−74952号公報
しかしながら、従来の半導体装置の製造方法では次のような問題点があった。上述したように、ポリシリコン膜の部分にソース領域・ドレイン領域を形成するための所定の導電型の不純物イオンが注入された後に、レーザ光としてエキシマレーザ(XeCl)を照射することによって、ポリシリコン膜の部分に注入された不純物イオンが活性化される。
あるいは、レーザ光を照射する代わりに、所定の温度によるアニール処理を施すことによって不純物イオンが活性化される。
エキシマレーザ光を照射することによって不純物イオンの活性化を行う場合には、活性化後もレーザ光がポリシリコン膜に吸収されてしまうため、レーザ光の強度が所定の強度よりも高いとポリシリコン膜の再溶融が生じる。そのため、レーザ光の強度を活性化に必要な強度(最低結晶化エネルギ)と再溶融が起こる強度(微結晶化開始エネルギ)との間に設定する必要があり、レーザ光の制御が難しいという問題があった。
一方、アニール処理を施すことによって不純物イオンの活性化を行う場合には、基板の伸縮が大きくパターニング時に倍率誤差が生じるため、基板にあらかじめ熱処理を施しておく必要があり、工程削減を図って生産性の向上を図るのを阻害する要因となっていた。
本発明は上記問題点を解決するためになされたものであり、一つの目的は比較的低温にて不純物イオンの活性化が図られる半導体装置の製造方法を提供することであり、他の目的はそのような半導体装置の製造方法に適用される半導体製造装置を提供することであり、さらに他の目的は、そのような半導体装置の製造方法によって製造される液晶表示装置を提供することである。
本発明に係る半導体装置の製造方法は、以下の工程を備えている。基板の主表面上に下地となる下地絶縁膜を形成する。下地絶縁膜の表面上の所定領域に半導体膜を形成する。半導体膜を結晶化し、所定のパターニングを施す。パターニングされた半導体膜を覆うように、基板上に絶縁膜を形成する。パターニングされた半導体膜の直上に位置する絶縁膜の部分の上に電極部を形成する。電極部および所定のレジストパターンをマスクとして、パターニングされた半導体膜に間隔を隔てて所定導電型の不純物イオンを導入する。不純物イオンを導入したパターニングされた半導体膜に、Nd:YAGレーザの第2高調波によるレーザ光を照射することにより、不純物イオンを活性化させる。その不純物イオンを活性化させる活性化工程は、所定のステージ上に基板を直接載置して、電極部が形成されている側からレーザ光をパターニングされた半導体膜に照射する工程を備えている。
本発明に係る他の半導体装置の製造方法は、以下の工程を備えている。基板の主表面上に下地となる下地絶縁膜を形成する。下地絶縁膜の表面上の所定領域に半導体膜を形成する。半導体膜を結晶化し、所定のパターニングを施す。パターニングされた半導体膜を覆うように、基板上に絶縁膜を形成する。パターニングされた半導体膜の直上に位置する絶縁膜の部分の上に電極部を形成する。電極部および所定のレジストパターンをマスクとして、パターニングされた半導体膜に間隔を隔てて所定導電型の不純物イオンを導入する。不純物イオンを導入したパターニングされた半導体膜に、Nd:YAGレーザの第2高調波によるレーザ光を照射することにより、不純物イオンを活性化させる。その不純物イオンを活性化させる活性化工程は、電極部が形成されている側とは反対側の基板の側からレーザ光をパターニングされた半導体膜に照射する工程を備えている。
本発明に係る半導体製造装置は、ステージと照射光学系と制御部とを備えている。ステージには基板が直接載置される。照射光学系は、ステージに保持される基板の表面側および裏面側の少なくともいずれかの側から基板に向けてレーザ光を照射するための所定のレーザ光源を含んでいる。制御部は照射光学系を制御する。
本発明に係る液晶表示装置は、主表面を有する基板と薄膜トランジスタとを備えている。その基板として、製造時の熱履歴によって変形するのを阻止するためにあらかじめ施される熱処理を必要としない基板が用いられる。
本発明に係る半導体装置の製造方法によれば、不純物イオンを活性するためにレーザ光としてNd:YAGレーザの第2高調波を用いることによって、アニール処理により活性化を行う場合と比べると、薄膜トランジスタが形成される基板の温度上昇を大幅に抑えらることができて、比較的低温度で不純物イオンの活性化を行なうことができる。また、エキシマレーザを用いて活性化を行う場合と比べると、結晶化した半導体膜におけるレーザ光の吸収率が低く、活性化に必要なエネルギ範囲のマージンが大きくなってプロセスが安定する。
本発明に係る他の半導体装置の製造方法によれば、レーザ光としてNd:YAGレーザの第2高調波を用いることによって、比較的低温度で不純物イオンの活性化を行なうことができるとともに、レーザ光を電極部が形成されている側とは反対側の基板の側から半導体膜に照射することによって、半導体膜の全体にレーザ光が照射されて、不純物イオンを効率的に活性化することができる。また、エキシマレーザを用いて活性化を行う場合と比べると、結晶化した半導体膜におけるレーザ光の吸収率が低く、活性化に必要なエネルギ範囲のマージンが大きくなってプロセスが安定する。
本発明に係る半導体製造装置によれば、基板が直接載置されるステージを有していることによって、基板とステージとの間に所定の間隔を開けて基板を設置する場合と比べて、製造装置の構成をよりシンプルにすることができる。
また、液晶表示装置の製造の際にアニールによって活性化を行う場合には基板の変形を防ぐためにあらかじめ基板に熱処理を施しておく必要があるのに対して、レーザ光によって活性化を行う場合には温度上昇が大幅に抑えられるため、本発明に係る液晶表示装置では、製造時の熱履歴によって変形するのを阻止するためにあらかじめ施される熱処理を必要としない基板を用いることができる。これにより、基板の変形を防ぐためにあらかじめ基板に熱処理を施しておく必要がなくなり、工程の削減を図ることができる。
(実施例1)
本発明の実施例1に係る半導体装置の製造方法について説明する。
まず、図1に示すように、基板としてのガラス基板2上に、たとえばPECVD法により、シリコン窒化膜3とシリコン酸化膜4との2層の膜が下地膜として形成される。次に、図2に示すように、そのシリコン酸化膜4上にアモルファスシリコン膜5が形成される。そのアモルファスシリコン膜5に所定のレーザ光を照射することによって、図3に示すように、アモルファスシリコン膜5が結晶化されてポリシリコン膜6となる。
次に、図4に示すように、そのポリシリコン膜6上に所定のレジストパターン7が形成される。そのレジストパターン7をマスクとしてポリシリコン膜6にエッチングを施すことにより、図5に示すように、ソース/ドレイン領域およびチャネル領域となるポリシリコン膜6aの部分がパターニングされる。その後、レジストパターン7が除去される。
次に、図6に示すように、ポリシリコン膜6aにチャネル領域を形成するための所定の導電型の不純物イオンが注入される。次に、図7に示すように、ポリシリコン膜6aを覆うように、シリコン酸化膜4上にゲート絶縁膜となるシリコン酸化膜9が形成される。
次に、図8に示すように、シリコン酸化膜9上にゲート電極となるクロム膜10が形成される。次に、図9に示すように、そのクロム膜10上にゲート電極をパターニングするための所定のレジストパターン11が形成される。そのレジストパターン11をマスクとしてクロム膜10にエッチングを施すことにより、ゲート電極10aが形成される。このときゲート電極10aの幅は、レジストパターン11の幅よりも短くなる。
そのレジストパターン11をマスクとしてポリシリコン膜6aに所定導電型の不純物イオンを注入することにより、比較的不純物濃度の高い1対の不純物領域66aa、66abが形成される。その1対の不純物領域66aa、66abによって挟まれたポリシリコン膜6aの部分には、チャネル領域6acが形成されることになる。その後、レジストパターン11が除去される。
次に、図10に示すように、ゲート電極10aをマスクとしてポリシリコン膜6aに所定導電型の不純物イオンを注入することにより、比較的不純物濃度の低い1対の不純物領域67aa、67abが形成される。
これにより、LDD(Lightly Doped Drain)構造の1対のソース/ドレイン領域6aa,6abが形成されることになる。次に、図11に示すように、ゲート電極10aを覆うようにシリコン酸化膜9上にシリコン酸化膜12が形成される。
次に、ソース/ドレイン領域6aa,6abの不純物イオンの活性化が行われる。不純物イオンを活性化させるためにレーザ光が使用される。そこで、まず、不純物イオンの活性化を行うためのレーザ光照射装置について説明する。
図12に示すように、レーザ光照射装置51には、ガラス基板2が載置されるステージ55a、ステージ55aに載置されるガラス基板2の表面側(薄膜トランジスタが形成される側)からガラス基板2に向けてレーザ光を照射するための光源52と光学系54、入射角度を含め光源52等を制御するための制御部53が設けられている。
レーザ光としてNd:YAG(Neodymium:Yttrium Aluminium Garnet)レーザの第2高調波(波長532nm)が用いられる。ステージ55aの表面は鏡面に仕上げられている。ここで、鏡面とは、ステージ55aの表面の粗さ(凹凸)が、Nd:YAGレーザの第2高調波の波長532nmよりも略短い状態にあることをいう。
次に、上述したレーザ光照射装置を用いた不純物イオンの活性化処理について説明する。図13に示すように、シリコン酸化膜12の形成されたガラス基板2が、ガラス基板2の裏側(薄膜トランジスタが形成される側とは反対側)の面を下にしてステージ55a上に直接載置される。
ステージ55a上に載置されたガラス基板2に対して、光学系54により表側の面からレーザ光が所定の入射角度をもって照射される。つまり、レーザ光がガラス基板2の面に対して斜めに照射される。
このとき、入射角度としては、後述するように45°以上に設定されることが望ましい。また、照射条件の一例として、短軸方向半値幅は約40〜60μm、長軸長さは約100nm、スキャン速度は3mm/sec、エネルギ密度は約400mJ/cm2である。なお、半値幅とは最も強い強度の半分の強度における幅をいう。
照射されたレーザ光の一部は、ポリシリコン膜6a等を透過してガラス基板2の裏面にて入射角度と同じ角度(反射角度)にて反射される。反射したレーザ光はガラス基板2を透過し、その一部はポリシリコン膜6aに照射されることになる。
一方、レーザ光の残りの成分は、ガラス基板2を透過してステージ55aの表面にて反射される。このとき、ステージ55aの表面が鏡面であることで、この部分でもガラス基板2を透過したレーザ光は、ステージ55aの表面にて入射角度と同じ反射角度にて反射される。反射したレーザ光はガラス基板2を透過し、その一部はポリシリコン膜6aに照射されることになる。
このようにして、ポリシリコン膜6aにレーザ光が照射されることで注入された不純物イオンの活性化が行われる。なお、この明細書でいう活性化とは、注入された不純物イオン種とシリコン(Si)との結合エネルギ以上のエネルギを与えて、不純物イオンを電気的に活性状態にすることをいう。
次に、図14に示すように、シリコン酸化膜12、9にソース/ドレイン領域6aa,6abの表面を露出するコンタクトホール12a,12bが形成される。次に、図15に示すように、そのコンタクトホール12a,12bを埋めるように、ソース/ドレイン領域6aa,6abに電気的に接続されるソース/ドレイン電極13a,13bがそれぞれ形成される。
その後、図16に示すように、シリコン酸化膜12上に透明な有機層間絶縁膜14が形成される。その有機層間絶縁膜14にソース/ドレイン領域6abの表面を露出するコンタクトホール14aが形成される。そのコンタクトホール14a内および有機層間絶縁膜14の上面上に透明な導電性膜からなる画素電極15が形成される。その画素電極15を覆うように配向膜16aが形成される。
一方、ガラス基板2と対向する配置されるガラス基板20におけるガラス基板2と対向する側の面にカラーフィルター19が形成される。そのカラーフィルター19上に対向電極18が形成される。その対向電極18上に配向膜16bが形成される。
液晶が配向するように所定のラビング処理が施された後に、ガラス基板20がガラス基板2と対向するように配置されて、ガラス基板20とガラス基板2との隙間に液晶が注入されて封止される。以上のようにして半導体装置は液晶表示装置として完成する。
上述した半導体装置の製造方法では、特に、ソース/ドレイン領域6aa,6abの不純物イオンを活性化させるためにレーザ光が使用される。このとき、レーザ光としてNd:YAGレーザの第2高調波(波長532nm)が用いられて、そのレーザ光がガラス基板2に対し、表側から所定の入射角度をもって照射される。また、レーザ光はレーザ照射装置における鏡面に仕上げられたステージ55a上にガラス基板2が直接載置された状態で照射される。
これにより、ガラス基板2を入射するレーザ光の進む方向と、ガラス基板2の裏面にて反射するレーザ光の成分およびガラス基板2を透過してステージの表面にて反射するレーザ光の成分のそれぞれが進む方向とが異なって、レーザ光の入射する成分と反射する成分との干渉が抑制される。その結果、入射するレーザ光と反射したレーザ光が干渉することなくソース/ドレイン領域6aa,6abに照射されて、不純物イオンの活性化を効率よく行うことができる。
また、レーザ光としてNd:YAGレーザの第2高調波が使用されることで、エキシマレーザと比べると、レーザ光がポリシリコン膜6aによって吸収される割合が低くなって、レーザ光の制御が容易になる。
さらに、ガラス基板2がステージ上に直接載置されることで、ガラス基板とステージとの間に所定の間隔を開けてガラス基板を設置する場合と比べて、レーザ光照射装置の構成をよりシンプルにすることができる。
なお、上述した実施例では照射するレーザ光のエネルギ密度の値として約400mJ/cm2を挙げたが、エネルギ密度の値としてはこれに限られるものではない。これについて、エネルギ密度とシート抵抗との関係を用いて説明する。図17は、所定の基板上に形成された、リンイオンを2×1015/cm2ドープしたシリコン膜に、基板の裏面側からレーザ光を照射させた場合におけるシート抵抗のレーザ光のエネルギ密度の依存性を示すグラフである。
図17に示すように、エネルギ密度範囲P2(約350〜550mJ/cm2)では、シート抵抗が相対的に低くなって活性化が最適に行われている。一方、エネルギ密度範囲P1(約〜350mJ/cm2)では、エネルギ密度が350mJ/cm2から小さくなるにしたがって、活性化のために必要なエネルギが徐々に不足することになる。また、エネルギ密度P3(約550mJ/cm2〜)では、活性化は行われているがオーバーパワーでシリコン膜が飛散等してしまうことにより、シート抵抗が相対的に高くなっている。
このことから、活性化を行うためのレーザ光のエネルギ密度としては約350〜550mJ/cm2が最も望ましく、イオン注入量や半導体装置における各膜厚等を含む構造を考慮すると、レーザ光のエネルギ密度としては約100〜1500mJ/cm2が望ましいと考えられる。
また、上述した実施例ではレーザ光の入射角度として45°以上に設定されることが望ましいことを述べた。そこで、このことについて、注入されたイオンの領域とレーザ光の光路との関係を用いて説明する。
図18は、ゲート電極10aの側壁近傍部分から注入されるイオンの散乱領域61と入射角度θをもって入射されるレーザ光の光路62を示す。レーザ光の入射角度θとしては、ゲート電極10aの直下のポリシリコン膜6a中に位置するイオンの散乱領域61を照射できる角度であればよい。
特にこの場合には、ゲート電極10a、シリコン酸化膜(ゲート絶縁膜)9およびポリシリコン膜6aの構造から、入射角度θを45°以上に設定することによって、ゲート電極10aの直下のポリシリコン膜6a中に位置するイオンの散乱領域を照射できることがわかる。なお、散乱領域61はシミュレーションによる結果である。
(実施例2)
ここでは、ガラス基板が載置される面が散乱面とされたステージを備えたレーザ光照射装置を用いて不純物イオンの活性化を行う場合を例に挙げて説明する。
まず、前述した図1〜図12にそれぞれ示す工程と同様の工程を経た後に、ソース/ドレイン領域の不純物イオンの活性化が行われる。ここで、不純物イオンの活性化を行うためのレーザ光照射装置について説明する。
図19に示すように、レーザ光照射装置51には、ガラス基板2が載置されるステージ55b、ステージ55bに載置されるガラス基板2の表面側(薄膜トランジスタが形成される側)からガラス基板2に向けてレーザ光を照射するための光源52と光学系54、光源52等を制御する制御部53が設けられている。
ステージ55bの表面は散乱面とされる。散乱面とは、ステージ55bの表面の粗さ(凹凸)が、Nd:YAGレーザの第2高調波の波長532nmよりも略大きい状態にあることをいう。
次に、上述したレーザ光照射装置を用いた不純物イオンの活性化処理について説明する。図20に示すように、シリコン酸化膜12の形成されたガラス基板2が、ガラス基板2の裏側(薄膜トランジスタが形成される側とは反対側)の面を下にしてステージ55b上に直接載置される。
ステージ55b上に載置されたガラス基板2に対して、光学系54により表側の面からレーザ光がガラス基板2の面に対して斜めに照射される。入射角度としては、前述した場合と同様に、45°以上に設定されることが望ましいが、ステージ55bにて散乱されるため、特に入射角度に制約はなく、ガラス基板2に対してほぼ垂直にレーザ光を照射してもよい。
照射されたレーザ光の一部は、ポリシリコン膜6a等を透過してガラス基板2の裏面にて入射角度と同じ角度(反射角度)にて反射される。反射したレーザ光はガラス基板2を透過し、その一部はポリシリコン膜6aに照射されることになる。
一方、レーザ光の残りの成分は、ガラス基板2を透過してステージ55bの表面にて反射される。このとき、ステージ55bの表面が散乱面であることで、ガラス基板2を透過したレーザ光は、ガラス基板2の側のあらゆる方向に向かって反射される。反射したレーザ光はガラス基板2を透過し、その一部はポリシリコン膜6aに照射されることになる。
このようにして、ポリシリコン膜6aにレーザ光が照射されることで注入された不純物イオンの活性化が行われる。その後、図14〜図16に示す工程と同様の工程を経ることによって、半導体装置は液晶表示装置として完成する。
上述した半導体装置の製造方法では、前述した場合と同様に、ソース/ドレイン領域6aa,6abの不純物イオンを活性化させる際に、所定の入射角度をもって表側からレーザ光が照射される。これにより、ガラス基板2を入射するレーザ光の進む方向と、ガラス基板2の裏面にて反射するレーザ光の成分が進む方向とが異なって、レーザ光の入射する成分と反射する成分との干渉が抑制されるとともに、レーザ光の制御が容易になる。
しかも、ガラス基板2が散乱面とされたステージ55b上に直接載置された状態で、レーザ光が照射されることにより、ガラス基板2を透過したレーザ光の成分は、ステージの表面にてガラス基板2の側のあらゆる方向に向かって反射されることになる。
これらの結果、反射したレーザ光がソース/ドレイン領域6aa,6abにより均一に照射されて、不純物イオンの活性化をさらに効率よく行うことができる。
また、ガラス基板2がステージ55b上に直接載置されることで、ガラス基板とステージとの間に所定の間隔を開けてガラス基板を設置する場合と比べて、レーザ照射装置の構成をよりシンプルにすることができる。
なお、上述した実施例では、ステージとして散乱面とされたステージ55bを例に挙げて説明したが、図21に示すように、鏡面のステージ55a上に散乱面が形成された散乱板55bbを装着したステージを用いてもよい。特に、この場合には、散乱板55bbが装着されることによってステージの高さがより高くなるため、レーザ光のフォーカスを調節する必要がある。
また、上述した各実施例では、不純物イオンを活性化する際にレーザ光を所定の入射角度をもって照射するように構成されたレーザ光照射装置を例に挙げて説明した。この他に、図22に示すように、光学系54とステージ55aに載置されるガラス基板2との間に散乱板56を配設したレーザ光照射装置51を用いてもよい。
この場合には、レーザ光は、散乱板56によってガラス基板2に対して多くの異なる入射角度をもって照射されて反射されることになる。その結果、反射したレーザ光がソース/ドレイン領域6aa,6abにより均一に照射されて、不純物イオンの活性化を効率よく行うことができる。
(実施例3)
ここでは、レーザ光をガラス基板の裏面側から照射する場合を例に挙げて説明する。
まず、前述した図1〜図12にそれぞれ示す工程と同様の工程を経た後に、ソース/ドレイン領域の不純物イオンの活性化が行われる。ここで、不純物イオンの活性化を行うためのレーザ光照射装置について説明する。
図23に示すように、レーザ光照射装置51には、ガラス基板2が載置されるステージ55c、ステージ55cに載置されるガラス基板2の裏面側(薄膜トランジスタが形成される側とは反対側)からガラス基板2に向けてレーザ光を照射するための光源52と光学系54、光源52等を制御する制御部53が設けられている。
次に、上述したレーザ光照射装置を用いた不純物イオンの活性化処理について説明する。図24に示すように、シリコン酸化膜12の形成されたガラス基板2が、ガラス基板2の裏側(薄膜トランジスタが形成される側とは反対側)の面を下にしてステージ55c上に載置される。
ステージ55c上に載置されたガラス基板2に対して、光学系54により裏側の面からレーザ光がガラス基板2の面に照射される。このとき、レーザ光をガラス基板2に対して斜めに入射させても、垂直に入射させてもいずれでもよい。なお、照射条件の一例としては、前述した場合と同様に、短軸方向半値幅は約40〜60μm、長軸長さは約100nm、スキャン速度は3mm/sec、エネルギ密度は約400mJ/cm2である。
ガラス基板2を透過したレーザ光は、チャネル領域6ac、ソース/ドレイン領域6aa,6abを含むポリシリコン膜6aの全体に照射されることになる。
このようにして、ポリシリコン膜6aの全体にレーザ光が照射されることで注入された不純物イオンの活性化が十分に行われる。その後、図14〜図16に示す工程と同様の工程を経ることによって、半導体装置は液晶表示装置として完成する。
上述した半導体装置の製造方法では、不純物イオンを活性化させる際に、ガラス基板の裏側からレーザ光が照射される。これにより、チャネル領域6ac、ソース/ドレイン領域6aa,6abを含むポリシリコン膜6aの全体にレーザ光が照射されて、不純物イオンを効率よく活性化することができる。
また、ガラス基板2がステージ55c上に直接載置されることで、ガラス基板とステージとの間に所定の間隔を開けてガラス基板を設置する場合と比べて、レーザ照射装置の構成をよりシンプルにすることもできる。
上述した各実施例では、半導体装置(液晶表示装置)の薄膜トランジスタを形成する際に不純物イオンを活性するために、レーザ光としてNd:YAGレーザの第2高調波(波長532nm)を照射することによって所定の活性化が行なわれる。レーザ光を用いることによって、アニール処理により活性化を行う場合と比べると、ガラス基板2の温度は高くてもたとえば100℃程度にまでしか上昇せず、温度上昇が大幅に抑えられる。
これにより、基板としてアニールの施されていない低耐熱のガラス基板(非アニール処理ガラス基板)を適用することができる。また、このようなガラス基板の他に、たとえば樹脂基板も適用することができる。その結果、あらかじめ熱処理を基板に施しておく必要がなく、工程削減を図って生産性の向上を図ることができる。
また、上述した各実施例では所定導電型の不純物イオンとして、n型ではたとえばリンを、p型ではたとえばボロンを適用することができ、いずれの場合も効率よく活性化することができる。
さらに、上述した各実施例ではLDD構造のソース/ドレイン領域を形成するために、レジストパターン11をマスクとして不純物イオンを注入することにより比較的不純物濃度の高い1対の不純物領域66aa,66abを形成した後に、ゲート電極10aをマスクとして不純物イオンを注入することにより比較的不純物濃度の低い1対の不純物領域67aa,67abを形成する場合を例に挙げて説明した。
この他に、ゲート電極10aをマスクとして不純物イオンを注入することにより比較的不純物濃度の低い1対の不純物領域67aa,67abを形成した後に、ゲート電極10aの側面上に形成されたサイドウォール膜をマスクとして不純物イオンを注入することにより比較的不純物濃度の高い1対の不純物領域66aa,66abを形成するようにしてもよい。
本発明の実施例1に係る半導体装置の製造方法の一工程を示す断面図である。 同実施例において、図1に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図2に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図3に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図4に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図5に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図6に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図7に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図8に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図9に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図10に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、レーザ光照射装置の構成を示す概略図である。 同実施例において、図11に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図13に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図14に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、図15に示す工程の後に行なわれる工程を示す断面図である。 同実施例において、シート抵抗とレーザパワーとの関係を示すグラフである。 同実施例において、注入されたイオンの散乱領域とレーザ光の光路を示す図である。 本発明の実施例2に係る半導体装置の製造方法に用いられるレーザ光照射装置の構成を示す概略図である。 同実施例において、半導体装置の製造方法の一工程を示す断面図である。 同実施例において、変形例に係るレーザ光照射装置の構成を示す概略図である。 同実施例において、他の変形例に係るレーザ光照射装置の構成を示す概略図である。 本発明の実施例3に係る半導体装置の製造方法に用いられるレーザ光照射装置の構成を示す概略図である。 同実施例において、半導体装置の製造方法の一工程を示す断面図である。
符号の説明
2,20 ガラス基板、3 シリコン窒化膜、4,9,12 シリコン酸化膜、5 アモルファスシリコン膜、6,6a ポリシリコン膜、7,11 レジストパターン、6aa,6ab ソース/ドレイン領域、66aa,66ab,67aa,67ab 不純物領域、6ac チャネル領域、10 クロム膜、10a ゲート電極、12a,12b,14a コンタクトホール、13a,13b ソース/ドレイン電極、14 有機層間絶縁膜、15 画素電極、16a,16b 配向膜、17 液晶、18 対向電極、19 カラーフィルター、51 レーザ光照射装置、52 光源、53 制御部、54 光学系、55a〜55c ステージ、55bb,56 散乱板。

Claims (12)

  1. 基板の主表面上に下地となる下地絶縁膜を形成する工程と、
    前記下地絶縁膜の表面上の所定領域に半導体膜を形成する工程と、
    前記半導体膜を結晶化し、所定のパターニングを施す工程と、
    パターニングされた前記半導体膜を覆うように、前記基板上に絶縁膜を形成する工程と、
    パターニングされた前記半導体膜の直上に位置する前記絶縁膜の部分の上に電極部を形成する工程と、
    前記電極部および所定のレジストパターンをマスクとして、パターニングされた前記半導体膜に間隔を隔てて所定導電型の不純物イオンを導入する工程と、
    前記不純物イオンを導入したパターニングされた前記半導体膜に、Nd:YAGレーザの第2高調波によるレーザ光を照射することにより、前記不純物イオンを活性化させる活性化工程と
    を有し、
    前記活性化工程は、所定のステージ上に前記基板を直接載置して、前記電極部が形成されている側から前記レーザ光をパターニングされた前記半導体膜に照射する工程を備えた、半導体装置の製造方法。
  2. 前記活性化工程では、所定の前記ステージとして前記基板が直接載置される面が実質的に鏡面とされたステージが使用される、請求項1記載の半導体装置の製造方法。
  3. 前記活性化工程では、所定の前記ステージとして前記基板が直接載置される面にレーザ光を散乱させる所定の凹凸を形成したステージが使用される、請求項1記載の半導体装置の製造方法。
  4. 基板の主表面上に下地となる下地絶縁膜を形成する工程と、
    前記下地絶縁膜の表面上の所定領域に半導体膜を形成する工程と、
    前記半導体膜を結晶化し、所定のパターニングを施す工程と、
    パターニングされた前記半導体膜を覆うように、前記基板上に絶縁膜を形成する工程と、
    パターニングされた前記半導体膜の直上に位置する前記絶縁膜の部分の上に電極部を形成する工程と、
    前記電極部および所定のレジストパターンをマスクとして、パターニングされた前記半導体膜に間隔を隔てて所定導電型の不純物イオンを導入する工程と、
    前記不純物イオンを導入したパターニングされた前記半導体膜に、Nd:YAGレーザの第2高調波によるレーザ光を照射することにより、前記不純物イオンを活性化させる活性化工程と
    を有し、
    前記活性化工程は、前記電極部が形成されている側とは反対側の前記基板の側から前記レーザ光をパターニングされた前記半導体膜に照射する工程を備えた、半導体装置の製造方法。
  5. 前記活性化工程では、前記レーザ光は前記基板に対して斜めに照射される、請求項1〜4のいずれかに記載の半導体装置の製造方法。
  6. 前記活性化工程では、前記電極部の直下に位置するパターニングされた前記半導体膜の部分に導入された不純物イオンを照射する所定の入射角度をもって前記レーザ光が照射される、請求項5記載の半導体装置の製造方法。
  7. 前記入射角度は45°以上である、請求項6記載の半導体装置の製造方法。
  8. 基板が直接載置されるステージと、
    前記ステージに保持される基板の表面側および裏面側の少なくともいずれかの側から基板に向けてレーザ光を照射するための所定のレーザ光源を含む照射光学系と、
    前記照射光学系を制御する制御部と
    を備えた、半導体製造装置。
  9. 前記照射光学系は、前記ステージに載置される基板の表面側から基板に向けてレーザ光を照射し、
    前記ステージにおける前記基板の裏面と対向する部分は、実質的に鏡面およびレーザ光を散乱させるための所定の凹凸面のいずれかとされた、請求項8記載の半導体製造装置。
  10. 前記制御部は前記基板に対するレーザ光の入射角度を調整するための機能を有する、請求項8または9に記載の半導体製造装置。
  11. 主表面を有する基板と、
    前記基板の主表面上に形成された薄膜トランジスタと
    を備え、
    前記基板として、製造時の熱履歴によって変形するのを阻止するためにあらかじめ施される熱処理を必要としない基板が用いられた、液晶表示装置。
  12. 前記基板は樹脂から形成された、請求項11記載の液晶表示装置。
JP2003307177A 2003-08-29 2003-08-29 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置 Pending JP2005079312A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003307177A JP2005079312A (ja) 2003-08-29 2003-08-29 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003307177A JP2005079312A (ja) 2003-08-29 2003-08-29 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008196096A Division JP2008300865A (ja) 2008-07-30 2008-07-30 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置

Publications (1)

Publication Number Publication Date
JP2005079312A true JP2005079312A (ja) 2005-03-24

Family

ID=34410045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003307177A Pending JP2005079312A (ja) 2003-08-29 2003-08-29 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置

Country Status (1)

Country Link
JP (1) JP2005079312A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040869A (ja) * 2008-08-06 2010-02-18 Toshiba Mobile Display Co Ltd 結晶化装置
JP2010045146A (ja) * 2008-08-12 2010-02-25 Ihi Corp レーザアニール用ステージ部材とその製造方法並びにレーザアニール方法
KR101046625B1 (ko) * 2007-09-14 2011-07-05 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 반도체 제조 방법, 반도체 제조 장치 및 표시 장치
US10903460B2 (en) 2018-03-20 2021-01-26 Sakai Display Products Corporation Flexible OLED device, method for manufacturing same, and support substrate

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999434U (ja) * 1982-12-24 1984-07-05 株式会社東芝 レ−ザ熱処理装置
JPH04340725A (ja) * 1991-05-17 1992-11-27 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH05102077A (ja) * 1991-10-08 1993-04-23 Toshiba Corp 半導体装置の製造装置
JPH06260436A (ja) * 1992-12-04 1994-09-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体処理装置
JPH0851207A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH09266318A (ja) * 1996-03-29 1997-10-07 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH1074952A (ja) * 1996-08-30 1998-03-17 Sony Corp 薄膜半導体装置の製造方法
JPH10178178A (ja) * 1996-12-19 1998-06-30 Sharp Corp 半導体装置の製造方法
JP2002231654A (ja) * 2001-01-30 2002-08-16 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法及び装置
JP2002289524A (ja) * 2000-12-27 2002-10-04 Semiconductor Energy Lab Co Ltd レーザ照射装置およびレーザアニール方法並びに半導体装置の作製方法
JP2003031587A (ja) * 2001-07-17 2003-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003224084A (ja) * 2001-11-22 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体製造装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999434U (ja) * 1982-12-24 1984-07-05 株式会社東芝 レ−ザ熱処理装置
JPH04340725A (ja) * 1991-05-17 1992-11-27 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH05102077A (ja) * 1991-10-08 1993-04-23 Toshiba Corp 半導体装置の製造装置
JPH06260436A (ja) * 1992-12-04 1994-09-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体処理装置
JPH0851207A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH09266318A (ja) * 1996-03-29 1997-10-07 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH1074952A (ja) * 1996-08-30 1998-03-17 Sony Corp 薄膜半導体装置の製造方法
JPH10178178A (ja) * 1996-12-19 1998-06-30 Sharp Corp 半導体装置の製造方法
JP2002289524A (ja) * 2000-12-27 2002-10-04 Semiconductor Energy Lab Co Ltd レーザ照射装置およびレーザアニール方法並びに半導体装置の作製方法
JP2002231654A (ja) * 2001-01-30 2002-08-16 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法及び装置
JP2003031587A (ja) * 2001-07-17 2003-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003224084A (ja) * 2001-11-22 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046625B1 (ko) * 2007-09-14 2011-07-05 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 반도체 제조 방법, 반도체 제조 장치 및 표시 장치
JP2010040869A (ja) * 2008-08-06 2010-02-18 Toshiba Mobile Display Co Ltd 結晶化装置
JP2010045146A (ja) * 2008-08-12 2010-02-25 Ihi Corp レーザアニール用ステージ部材とその製造方法並びにレーザアニール方法
US10903460B2 (en) 2018-03-20 2021-01-26 Sakai Display Products Corporation Flexible OLED device, method for manufacturing same, and support substrate

Similar Documents

Publication Publication Date Title
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP3305961B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
KR20040031622A (ko) 레이저 조사방법 및 레이저 조사장치, 및 반도체장치의제조방법
JPH11102867A (ja) 半導体薄膜の形成方法およびプラスチック基板
CN106783536B (zh) 激光退火设备、多晶硅薄膜和薄膜晶体管的制备方法
JP2004055771A (ja) 半導体薄膜の製造方法及びレーザ照射装置
KR970018635A (ko) 다결정 실리콘층의 형성방법, 이 다결정 실리콘층을 포함하는 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를 포함하는 액정표시장치.
JPH11233790A (ja) 薄膜トランジスタの製造方法
KR101133827B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
JP3369055B2 (ja) 薄膜半導体装置及びその製造方法
JP2011165717A (ja) 表示装置及び表示装置の製造方法
JP2004006703A (ja) 半導体のアニールおよびドーピングのための処理方法ならびにその装置
KR100916656B1 (ko) 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
JP2005079312A (ja) 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置
JP4312741B2 (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JPH0936376A (ja) 薄膜半導体装置の製造方法
JP2009094404A (ja) 熱処理方法及び熱処理装置
JP2008300865A (ja) 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置
JPH0797565B2 (ja) 半導体装置の製造方法
JP2002246329A (ja) 半導体基板の極浅pn接合の形成方法
JP2007059794A (ja) 半導体装置の製造方法、薄膜トランジスタ及び表示装置
JP2008166573A (ja) 表示装置の製造方法及び表示装置
KR100867500B1 (ko) 박막 트랜지스터 제조 방법
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法
JPH10106950A (ja) レーザアニール方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303